JPH07297358A - 半導体パワーモジュールおよび電力変換装置 - Google Patents
半導体パワーモジュールおよび電力変換装置Info
- Publication number
- JPH07297358A JPH07297358A JP6092039A JP9203994A JPH07297358A JP H07297358 A JPH07297358 A JP H07297358A JP 6092039 A JP6092039 A JP 6092039A JP 9203994 A JP9203994 A JP 9203994A JP H07297358 A JPH07297358 A JP H07297358A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor power
- power module
- circuit
- voltage
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 過電圧に対する保護が確実に行われる。
【構成】 ＩＧＢＴ１に過電流が流れると、シンクトラ
ンジスタ１０がオンし、その結果、ＩＧＢＴ１がオフす
る。ＩＧＢＴ１がオフすることによって過電流が遮断さ
れるので、ＩＧＢＴ１には高いサージ電圧が印加され
る。しかしながら、このとき、ツェナーダイオード６、
ダイオード７、および抵抗８で構成されるクランプ回路
をクランプ電流が流れ、その一部がトランジスタＱ１１
へ分流するので、トランジスタＱ１２がオンし、その結
果シンクトランジスタ１０はオフする。このため、クラ
ンプ電流はＩＧＢＴ１のゲート電圧を上昇させる。した
がって、負荷電流の大部分はＩＧＢＴ１を流れ、クラン
プ回路にはわずかしか流れない。 【効果】 過電流と過電圧の双方が印加されるときに
も、クランプ回路の過熱および焼損が起こらない。
ンジスタ１０がオンし、その結果、ＩＧＢＴ１がオフす
る。ＩＧＢＴ１がオフすることによって過電流が遮断さ
れるので、ＩＧＢＴ１には高いサージ電圧が印加され
る。しかしながら、このとき、ツェナーダイオード６、
ダイオード７、および抵抗８で構成されるクランプ回路
をクランプ電流が流れ、その一部がトランジスタＱ１１
へ分流するので、トランジスタＱ１２がオンし、その結
果シンクトランジスタ１０はオフする。このため、クラ
ンプ電流はＩＧＢＴ１のゲート電圧を上昇させる。した
がって、負荷電流の大部分はＩＧＢＴ１を流れ、クラン
プ回路にはわずかしか流れない。 【効果】 過電流と過電圧の双方が印加されるときに
も、クランプ回路の過熱および焼損が起こらない。
Description
【０００１】
【産業上の利用分野】この発明は、スイッチング半導体
素子とそれを制御する制御回路とを同一のパッケージに
収納した半導体パワーモジュール、および、この半導体
パワーモジュールを備えたインバータなどの電力変換装
置に関し、特に過電圧に対する耐性を向上させるための
改良に関する。
素子とそれを制御する制御回路とを同一のパッケージに
収納した半導体パワーモジュール、および、この半導体
パワーモジュールを備えたインバータなどの電力変換装
置に関し、特に過電圧に対する耐性を向上させるための
改良に関する。
【０００２】
【従来の技術】半導体パワーモジュールは、スイッチン
グ半導体素子、すなわちスイッチング動作を行う電力制
御用の半導体素子を備える主回路と、この主回路との間
で信号を交換することによって主回路の動作を制御する
制御用半導体素子を備える制御回路とを、１個の装置に
組み込んだものである。この半導体パワーモジュール
は、モータ等の動作を制御するインバータ、あるいは無
停電電源などの電力変換装置に主として応用されてい
る。
グ半導体素子、すなわちスイッチング動作を行う電力制
御用の半導体素子を備える主回路と、この主回路との間
で信号を交換することによって主回路の動作を制御する
制御用半導体素子を備える制御回路とを、１個の装置に
組み込んだものである。この半導体パワーモジュール
は、モータ等の動作を制御するインバータ、あるいは無
停電電源などの電力変換装置に主として応用されてい
る。
【０００３】半導体パワーモジュールにおいては、その
電力損失の低減、並びにモータなどの電力制御対象の高
速応答性及びその動作精度の向上等のために、電力を反
復的に遮断および接続する周波数の高いものが要求され
ている。更に、産業用の大型モータ等の駆動に使用でき
る、より大きな電力を制御し得る半導体パワーモジュー
ルが求められている。絶縁ゲート型バイポーラトランジ
スタ（以下、「ＩＧＢＴ」と称する）は、高速動作が可
能であり、高耐圧および大電流容量のものが比較的得ら
れ易く、しかも、入力抵抗が高いために電圧制御が行い
易いという利点があるために、半導体パワーモジュール
におけるスイッチング半導体素子としての利用に適して
いる。
電力損失の低減、並びにモータなどの電力制御対象の高
速応答性及びその動作精度の向上等のために、電力を反
復的に遮断および接続する周波数の高いものが要求され
ている。更に、産業用の大型モータ等の駆動に使用でき
る、より大きな電力を制御し得る半導体パワーモジュー
ルが求められている。絶縁ゲート型バイポーラトランジ
スタ（以下、「ＩＧＢＴ」と称する）は、高速動作が可
能であり、高耐圧および大電流容量のものが比較的得ら
れ易く、しかも、入力抵抗が高いために電圧制御が行い
易いという利点があるために、半導体パワーモジュール
におけるスイッチング半導体素子としての利用に適して
いる。
【０００４】図１４は、従来の半導体パワーモジュール
におけるスイッチング半導体素子とその周辺における回
路構成を示す回路図である。この半導体パワーモジュー
ルでは、スイッチング半導体素子としてＩＧＢＴ１が用
いられている。ＩＧＢＴ１は、ゲート電極５に入力され
る電圧信号に応答して、コレクタ電極３とエミッタ電極
４の間を導通（オン）および遮断（オフ）する。それに
ともなって、コレクタ電極３からエミッタ電極４へとコ
レクタ電流（主電流）が断続的に流れる。
におけるスイッチング半導体素子とその周辺における回
路構成を示す回路図である。この半導体パワーモジュー
ルでは、スイッチング半導体素子としてＩＧＢＴ１が用
いられている。ＩＧＢＴ１は、ゲート電極５に入力され
る電圧信号に応答して、コレクタ電極３とエミッタ電極
４の間を導通（オン）および遮断（オフ）する。それに
ともなって、コレクタ電極３からエミッタ電極４へとコ
レクタ電流（主電流）が断続的に流れる。
【０００５】ＩＧＢＴ１にはフリーホイールダイオード
２が並列に接続されている。また、コレクタ電極３とゲ
ート電極５との間に、ツェナーダイオード６、ダイオー
ド７、および抵抗８が直列接続されて成るクランプ回路
が接続されている。フリーホイールダイオード２は、Ｉ
ＧＢＴ１に並列に接続される誘導負荷のために、ＩＧＢ
Ｔ１がオンからオフへ転じたときに負荷電流の逆流によ
ってＩＧＢＴ１が破壊することを防止する機能を果た
す。一方のクランプ回路は、半導体パワーモジュール自
身、あるいは半導体パワーモジュールが組み込まれた電
力変換装置等における異常発生によって、ＩＧＢＴ１へ
過大な電圧が印加されるのを防止し、ＩＧＢＴ１を破壊
から保護する機能を果たす。
２が並列に接続されている。また、コレクタ電極３とゲ
ート電極５との間に、ツェナーダイオード６、ダイオー
ド７、および抵抗８が直列接続されて成るクランプ回路
が接続されている。フリーホイールダイオード２は、Ｉ
ＧＢＴ１に並列に接続される誘導負荷のために、ＩＧＢ
Ｔ１がオンからオフへ転じたときに負荷電流の逆流によ
ってＩＧＢＴ１が破壊することを防止する機能を果た
す。一方のクランプ回路は、半導体パワーモジュール自
身、あるいは半導体パワーモジュールが組み込まれた電
力変換装置等における異常発生によって、ＩＧＢＴ１へ
過大な電圧が印加されるのを防止し、ＩＧＢＴ１を破壊
から保護する機能を果たす。
【０００６】例えば、電力変換装置において、異常信号
が入力されることによって、本来オンすべきＩＧＢＴ１
がオフするために、ＩＧＢＴ１に過剰な電圧が印加され
ることがある。また、ＩＧＢＴ１がオンしているとき
に、負荷が短絡するなどの異常によってＩＧＢＴ１に過
剰なコレクタ電流が流れ、それにともなって、半導体パ
ワーモジュールに備わる過電流保護回路が動作すること
によって過大なコレクタ電流が遮断される結果、ＩＧＢ
Ｔ１に過大なサージ電圧が発生することがある。クラン
プ回路は、このような過電圧が一定電圧を超えないよう
に制限することによってＩＧＢＴ１を破壊から保護す
る。
が入力されることによって、本来オンすべきＩＧＢＴ１
がオフするために、ＩＧＢＴ１に過剰な電圧が印加され
ることがある。また、ＩＧＢＴ１がオンしているとき
に、負荷が短絡するなどの異常によってＩＧＢＴ１に過
剰なコレクタ電流が流れ、それにともなって、半導体パ
ワーモジュールに備わる過電流保護回路が動作すること
によって過大なコレクタ電流が遮断される結果、ＩＧＢ
Ｔ１に過大なサージ電圧が発生することがある。クラン
プ回路は、このような過電圧が一定電圧を超えないよう
に制限することによってＩＧＢＴ１を破壊から保護す
る。
【０００７】また、クランプ回路の代わりに、抵抗、ダ
イオード、および静電容量で構成されるスナバ回路を接
続することによって、過電圧からＩＧＢＴ１を保護する
従来の装置も知られている。
イオード、および静電容量で構成されるスナバ回路を接
続することによって、過電圧からＩＧＢＴ１を保護する
従来の装置も知られている。
【０００８】
【発明が解決しようとする課題】これらの従来装置にお
いて、まず、スナバ回路を用いた半導体パワーモジュー
ルでは、異常時を前提としてその回路定数を設定する
と、正常なスイッチング動作時のサージ電圧に対して不
必要に作動したり、正常動作時にスナバ回路そのものに
おける電力損失が無視できず、その結果、電力変換装置
等の変換効率が低下するといった問題点があった。
いて、まず、スナバ回路を用いた半導体パワーモジュー
ルでは、異常時を前提としてその回路定数を設定する
と、正常なスイッチング動作時のサージ電圧に対して不
必要に作動したり、正常動作時にスナバ回路そのものに
おける電力損失が無視できず、その結果、電力変換装置
等の変換効率が低下するといった問題点があった。
【０００９】また、図１４に示したクランプ回路を備え
る半導体パワーモジュールについては、以下のような問
題点があった。
る半導体パワーモジュールについては、以下のような問
題点があった。
【００１０】第１に、半導体パワーモジュールとクラン
プ回路とを接続するラインのインダクタンス成分によっ
てクランプ回路の応答に遅れが発生したり、ラインのイ
ンダクタンス成分によって発生するサージ電圧のため
に、半導体パワーモジュールに内蔵されるＩＧＢＴの保
護が十分に行えない場合があるという問題点があった。
プ回路とを接続するラインのインダクタンス成分によっ
てクランプ回路の応答に遅れが発生したり、ラインのイ
ンダクタンス成分によって発生するサージ電圧のため
に、半導体パワーモジュールに内蔵されるＩＧＢＴの保
護が十分に行えない場合があるという問題点があった。
【００１１】第２に、クランプ回路が作動することによ
って、ＩＧＢＴ１への過大電圧の印加が制限されるとき
に、このクランプ回路を流れるクランプ電流のために、
クランプ回路が過熱して破壊に至ったり、安定な動作が
保証されなくなるという問題点があった。このことは、
ＩＧＢＴ１に過剰なコレクタ電流すなわち過電流が流れ
たときにＩＧＢＴ１をオフさせることによってＩＧＢＴ
１の過熱・破壊を防止する回路、すなわち上述した過電
流保護回路が備わる半導体パワーモジュールにおいて特
に重大である。なぜなら、ＩＧＢＴ１がオンしていると
きに過電流が流れる異常時において、過電流保護回路が
作動することによって発生する過大なサージ電圧がクラ
ンプ回路で制限されるが、このとき、過電流保護回路が
作動しているためにＩＧＢＴ１はオフ状態となってお
り、その結果、クランプ回路に多大な負荷電流が流れ込
むからである。
って、ＩＧＢＴ１への過大電圧の印加が制限されるとき
に、このクランプ回路を流れるクランプ電流のために、
クランプ回路が過熱して破壊に至ったり、安定な動作が
保証されなくなるという問題点があった。このことは、
ＩＧＢＴ１に過剰なコレクタ電流すなわち過電流が流れ
たときにＩＧＢＴ１をオフさせることによってＩＧＢＴ
１の過熱・破壊を防止する回路、すなわち上述した過電
流保護回路が備わる半導体パワーモジュールにおいて特
に重大である。なぜなら、ＩＧＢＴ１がオンしていると
きに過電流が流れる異常時において、過電流保護回路が
作動することによって発生する過大なサージ電圧がクラ
ンプ回路で制限されるが、このとき、過電流保護回路が
作動しているためにＩＧＢＴ１はオフ状態となってお
り、その結果、クランプ回路に多大な負荷電流が流れ込
むからである。
【００１２】第３に、電力変換装置等において、本来オ
ンすべきＩＧＢＴ１がオフするために、ＩＧＢＴ１に過
剰な電圧が印加される場合など、過電流を伴わない異常
時においても、クランプ回路が作動する状態が継続する
ことによって、ＩＧＢＴ１の過熱を引き起こし、ＩＧＢ
Ｔ１が破壊に至る場合があるという問題点があった。こ
の場合には、過電流を伴わないために過電流保護回路が
作動しないので、クランプ回路が作動するときにクラン
プ電流がゲート電極５へ供給されることによってＩＧＢ
Ｔ１は完全なオフ状態ではなく、半ばオンした状態にあ
る。すなわち、ＩＧＢＴ１のコレクタ電圧（コレクタ電
極３とエミッタ電極４の間の電圧）がクランプ回路によ
って規定されるクランプ電圧に維持された状態で、本来
オン状態で流れるべきコレクタ電流がＩＧＢＴ１を流れ
ることによって、ＩＧＢＴ１に過大な電力損失を発生す
る。このことが、ＩＧＢＴ１の過熱をもたらし、その結
果、さらにＩＧＢＴ１の破壊をも引き起こす。
ンすべきＩＧＢＴ１がオフするために、ＩＧＢＴ１に過
剰な電圧が印加される場合など、過電流を伴わない異常
時においても、クランプ回路が作動する状態が継続する
ことによって、ＩＧＢＴ１の過熱を引き起こし、ＩＧＢ
Ｔ１が破壊に至る場合があるという問題点があった。こ
の場合には、過電流を伴わないために過電流保護回路が
作動しないので、クランプ回路が作動するときにクラン
プ電流がゲート電極５へ供給されることによってＩＧＢ
Ｔ１は完全なオフ状態ではなく、半ばオンした状態にあ
る。すなわち、ＩＧＢＴ１のコレクタ電圧（コレクタ電
極３とエミッタ電極４の間の電圧）がクランプ回路によ
って規定されるクランプ電圧に維持された状態で、本来
オン状態で流れるべきコレクタ電流がＩＧＢＴ１を流れ
ることによって、ＩＧＢＴ１に過大な電力損失を発生す
る。このことが、ＩＧＢＴ１の過熱をもたらし、その結
果、さらにＩＧＢＴ１の破壊をも引き起こす。
【００１３】これらの問題点は、半導体パワーモジュー
ルあるいは電力変換装置の定格電圧に対して、過大な耐
圧をＩＧＢＴ１に要求する結果となる。あるいは、ある
耐圧を有するＩＧＢＴ１を備えた半導体パワーモジュー
ルまたは電力変換装置において、その定格電圧をＩＧＢ
Ｔ１の耐圧に見合う十分に高い値に設定することができ
ないという問題点をもたらす。
ルあるいは電力変換装置の定格電圧に対して、過大な耐
圧をＩＧＢＴ１に要求する結果となる。あるいは、ある
耐圧を有するＩＧＢＴ１を備えた半導体パワーモジュー
ルまたは電力変換装置において、その定格電圧をＩＧＢ
Ｔ１の耐圧に見合う十分に高い値に設定することができ
ないという問題点をもたらす。
【００１４】このことは、電力変換装置の一種である３
レベルインバータにおいて特に顕著である。図１５は、
従来の３レベルインバータの回路構成を示す回路図であ
る。図１５には代表として１相分の回路２１が描かれて
おり、この３レベルインバータが単相インバータである
場合には、回路２１が２個並列に接続され、３相インバ
ータである場合には回路２１が３個並列に接続される。
レベルインバータにおいて特に顕著である。図１５は、
従来の３レベルインバータの回路構成を示す回路図であ
る。図１５には代表として１相分の回路２１が描かれて
おり、この３レベルインバータが単相インバータである
場合には、回路２１が２個並列に接続され、３相インバ
ータである場合には回路２１が３個並列に接続される。
【００１５】この装置では、図１５に示すように、高電
位側電源端子Ｐと低電位側電源端子Ｎとの間に、直列に
４段の半導体パワーモジュール２２〜２５が接続されて
いる。これらの半導体パワーモジュール２２〜２５は、
それぞれＩＧＢＴ２２ａ〜２５ａ、フリーホイールダイ
オード２２ｂ〜２５ｂを備えている。高電位側電源端子
Ｐと低電位側電源端子Ｎの間には、外部の電源から直流
の電源電圧Ｅｄが印加される。
位側電源端子Ｐと低電位側電源端子Ｎとの間に、直列に
４段の半導体パワーモジュール２２〜２５が接続されて
いる。これらの半導体パワーモジュール２２〜２５は、
それぞれＩＧＢＴ２２ａ〜２５ａ、フリーホイールダイ
オード２２ｂ〜２５ｂを備えている。高電位側電源端子
Ｐと低電位側電源端子Ｎの間には、外部の電源から直流
の電源電圧Ｅｄが印加される。
【００１６】高電位側電源端子Ｐと低電位側電源端子Ｎ
との間には、さらに、直列に接続された互いに等しい容
量をもつ２つのコンデンサ２６、２７が介挿されてい
る。それらの接続部（中間電位点）Ｏの電位が高電位側
電源端子Ｐと低電位側電源端子Ｎの中点電位となるよう
に、図示を略する分圧抵抗がコンデンサ２６、２７に並
列に接続されている。すなわち、コンデンサ２６、２７
は、電源電圧Ｅｄの半分に相当するＥｄ／２の直流電圧
をそれぞれ保持する。
との間には、さらに、直列に接続された互いに等しい容
量をもつ２つのコンデンサ２６、２７が介挿されてい
る。それらの接続部（中間電位点）Ｏの電位が高電位側
電源端子Ｐと低電位側電源端子Ｎの中点電位となるよう
に、図示を略する分圧抵抗がコンデンサ２６、２７に並
列に接続されている。すなわち、コンデンサ２６、２７
は、電源電圧Ｅｄの半分に相当するＥｄ／２の直流電圧
をそれぞれ保持する。
【００１７】また、２つの半導体パワーモジュール２
２、２３の間の接続部と中間電位点Ｏの間、および２つ
の半導体パワーモジュール２４、２５の間の接続部と中
間電位点Ｏの間は、それぞれダイオード２８、２７を通
じて接続されている。ダイオード２８は、接続部Ｏから
半導体パワーモジュール２２、２３へ向かう方向を順方
向とし、他方のダイオード２７は、半導体パワーモジュ
ール２４、２５から接続部Ｏへ向かう方向を順方向とす
るように介挿される。
２、２３の間の接続部と中間電位点Ｏの間、および２つ
の半導体パワーモジュール２４、２５の間の接続部と中
間電位点Ｏの間は、それぞれダイオード２８、２７を通
じて接続されている。ダイオード２８は、接続部Ｏから
半導体パワーモジュール２２、２３へ向かう方向を順方
向とし、他方のダイオード２７は、半導体パワーモジュ
ール２４、２５から接続部Ｏへ向かう方向を順方向とす
るように介挿される。
【００１８】この３レベルインバータは、さらに、制御
装置３０を備えている。この制御装置３０は、半導体パ
ワーモジュール２２〜２５のそれぞれに接続されてお
り、各半導体パワーモジュール２２〜２５へ入力信号を
送出する。各半導体パワーモジュール２２〜２５では、
これらの入力信号に応答して、ＩＧＢＴ２２ａ〜２５ａ
がオン動作およびオフ動作を行う。
装置３０を備えている。この制御装置３０は、半導体パ
ワーモジュール２２〜２５のそれぞれに接続されてお
り、各半導体パワーモジュール２２〜２５へ入力信号を
送出する。各半導体パワーモジュール２２〜２５では、
これらの入力信号に応答して、ＩＧＢＴ２２ａ〜２５ａ
がオン動作およびオフ動作を行う。
【００１９】図１６に、この３レベルインバータにおけ
る正常時の動作を示す動作説明図を示す。また、図１７
に、図１６に示した正常動作にともなう各部の電圧のタ
イミングチャートを示す。図１７には、２つの半導体パ
ワーモジュール２３と２４の接続部である出力端子Ｕの
中間電位点Ｏを基準とした電圧ＶＵ−Ｏ、および、各半
導体パワーモジュール２２〜２５のコレクタ電圧Ｖ２２
〜Ｖ２５の波形が描かれている。
る正常時の動作を示す動作説明図を示す。また、図１７
に、図１６に示した正常動作にともなう各部の電圧のタ
イミングチャートを示す。図１７には、２つの半導体パ
ワーモジュール２３と２４の接続部である出力端子Ｕの
中間電位点Ｏを基準とした電圧ＶＵ−Ｏ、および、各半
導体パワーモジュール２２〜２５のコレクタ電圧Ｖ２２
〜Ｖ２５の波形が描かれている。
【００２０】これらの図を参照しつつ、この３レベルイ
ンバータの正常動作について説明する。正常動作におい
ては、３レベルインバータはモード１〜モード３の３種
の動作モードを順に反復する。モード１では、半導体パ
ワーモジュール２２、２３がオン（ＯＮ）し、他の半導
体パワーモジュール２４、２５がオフ（ＯＦＦ）する。
つづく、モード２では、半導体パワーモジュール２３、
２４がオンし、他の半導体パワーモジュール２２、２５
がオフする。さらにこれにつづくモード３では、半導体
パワーモジュール２２、２３がオフし、他の半導体パワ
ーモジュール２４、２５がオンする。
ンバータの正常動作について説明する。正常動作におい
ては、３レベルインバータはモード１〜モード３の３種
の動作モードを順に反復する。モード１では、半導体パ
ワーモジュール２２、２３がオン（ＯＮ）し、他の半導
体パワーモジュール２４、２５がオフ（ＯＦＦ）する。
つづく、モード２では、半導体パワーモジュール２３、
２４がオンし、他の半導体パワーモジュール２２、２５
がオフする。さらにこれにつづくモード３では、半導体
パワーモジュール２２、２３がオフし、他の半導体パワ
ーモジュール２４、２５がオンする。
【００２１】各半導体パワーモジュール２２〜２５がこ
のように動作する結果、電圧ＶＵ−Ｏは、モード１では
＋Ｅｄ／２、モード２ではゼロ、そしてモード３では−
Ｅｄ／２となる。すなわち、３レベルインバータは３レ
ベルの電圧を出力する。いずれのモードにおいても、各
半導体パワーモジュール２２〜２５の中の２個がオフさ
れる。このため、半導体パワーモジュール２２〜２５に
印加されるコレクタ電圧Ｖ２２〜Ｖ２５は、常にＥｄ／
２以下に抑えられる。
のように動作する結果、電圧ＶＵ−Ｏは、モード１では
＋Ｅｄ／２、モード２ではゼロ、そしてモード３では−
Ｅｄ／２となる。すなわち、３レベルインバータは３レ
ベルの電圧を出力する。いずれのモードにおいても、各
半導体パワーモジュール２２〜２５の中の２個がオフさ
れる。このため、半導体パワーモジュール２２〜２５に
印加されるコレクタ電圧Ｖ２２〜Ｖ２５は、常にＥｄ／
２以下に抑えられる。
【００２２】すなわち、モード１では２個のパワーモジ
ュール２４、２５がオフしているために、電源電圧Ｅｄ
は両者に均等に分圧される。その結果、コレクタ電圧Ｖ
２４、２５はそれぞれＥｄ／２となる。モード２では、
２個の半導体パワーモジュール２２、２５がオフしてい
るために、コレクタ電圧Ｖ２２、Ｖ２５はそれぞれＥｄ
／２となる。さらに、モード３では２個のパワーモジュ
ール２２、２３がオフしているためコレクタ電圧Ｖ２
２、Ｖ２３はそれぞれＥｄ／２となる。
ュール２４、２５がオフしているために、電源電圧Ｅｄ
は両者に均等に分圧される。その結果、コレクタ電圧Ｖ
２４、２５はそれぞれＥｄ／２となる。モード２では、
２個の半導体パワーモジュール２２、２５がオフしてい
るために、コレクタ電圧Ｖ２２、Ｖ２５はそれぞれＥｄ
／２となる。さらに、モード３では２個のパワーモジュ
ール２２、２３がオフしているためコレクタ電圧Ｖ２
２、Ｖ２３はそれぞれＥｄ／２となる。
【００２３】このように、３レベルインバータに適用さ
れるパワーモジュールに加わるコレクタ電圧は、常に高
電位側電源端子Ｐと低電位側電源端子Ｎの間に印加され
る直流電圧Ｅｄの１／２以下であるため、各パワーモジ
ュールの電圧阻止能力すなわち耐圧は、直流電圧Ｅｄの
１／２以上あれば良い。つまり、３レベルインバータに
おいては、使用されるパワーモジュールの耐圧よりも高
い端子間電圧を取り扱うことができるという長所があ
る。このため、３レベルインバータは、高電圧を取り扱
うインバータなどに通常用いられる。
れるパワーモジュールに加わるコレクタ電圧は、常に高
電位側電源端子Ｐと低電位側電源端子Ｎの間に印加され
る直流電圧Ｅｄの１／２以下であるため、各パワーモジ
ュールの電圧阻止能力すなわち耐圧は、直流電圧Ｅｄの
１／２以上あれば良い。つまり、３レベルインバータに
おいては、使用されるパワーモジュールの耐圧よりも高
い端子間電圧を取り扱うことができるという長所があ
る。このため、３レベルインバータは、高電圧を取り扱
うインバータなどに通常用いられる。
【００２４】しかしながら、例えば制御装置３０の故障
などによって、モード１〜モード３におけるオン・オフ
条件から外れた状態が発生した場合に、パワーモジュー
ル２２〜２５のうちの１つに電源電圧Ｅｄの全てが加わ
る事態が発生し得る。一例として、パワーモジュール２
３〜２５がオンし、残る１個の半導体パワーモジュール
２２のみがオフするという異常が発生した場合には、パ
ワーモジュール２２に電源電圧Ｅｄが印加される。そう
すると、パワーモジュール２２の耐圧が電源電圧Ｅｄよ
りも低い場合には、パワーモジュール２２が破壊に至
る。
などによって、モード１〜モード３におけるオン・オフ
条件から外れた状態が発生した場合に、パワーモジュー
ル２２〜２５のうちの１つに電源電圧Ｅｄの全てが加わ
る事態が発生し得る。一例として、パワーモジュール２
３〜２５がオンし、残る１個の半導体パワーモジュール
２２のみがオフするという異常が発生した場合には、パ
ワーモジュール２２に電源電圧Ｅｄが印加される。そう
すると、パワーモジュール２２の耐圧が電源電圧Ｅｄよ
りも低い場合には、パワーモジュール２２が破壊に至
る。
【００２５】また、３レベルインバータの異常動作によ
って、半導体パワーモジュール２２〜２５の中のいずれ
かがオンしているときに、本来オフすべき他の半導体パ
ワーモジュールがオンすることによって、過大な短絡電
流がコレクタ電流として流れ、それにともって過電流保
護回路が作動することによって過大なコレクタ電流が遮
断される結果、電源配線等に存在する誘導成分に起因す
る高いサージ電圧が半導体パワーモジュールに印加され
る場合がある。
って、半導体パワーモジュール２２〜２５の中のいずれ
かがオンしているときに、本来オフすべき他の半導体パ
ワーモジュールがオンすることによって、過大な短絡電
流がコレクタ電流として流れ、それにともって過電流保
護回路が作動することによって過大なコレクタ電流が遮
断される結果、電源配線等に存在する誘導成分に起因す
る高いサージ電圧が半導体パワーモジュールに印加され
る場合がある。
【００２６】これらの異常現象から半導体パワーモジュ
ールを保護するためには、各半導体パワーモジュール２
２〜２５の耐圧を電源電圧Ｅｄに対して高く設定する必
要があった。例えば、定格電圧が１５００Ｖである３レ
ベルインバータに使用される半導体パワーモジュール２
２〜２５が備えるＩＧＢＴの耐圧は２０００Ｖに設定せ
ざるを得なかった。すなわち、従来の３レベルインバー
タでは、その本来の長所を十分に生かすことができない
という問題点があった。
ールを保護するためには、各半導体パワーモジュール２
２〜２５の耐圧を電源電圧Ｅｄに対して高く設定する必
要があった。例えば、定格電圧が１５００Ｖである３レ
ベルインバータに使用される半導体パワーモジュール２
２〜２５が備えるＩＧＢＴの耐圧は２０００Ｖに設定せ
ざるを得なかった。すなわち、従来の３レベルインバー
タでは、その本来の長所を十分に生かすことができない
という問題点があった。
【００２７】さらに、ＩＧＢＴなどの自己消弧型の素子
では、素子の耐圧を高く設定するとスイッチング損失や
定常オン損失が増加する傾向にある。このため、図１５
に示した３レベルインバータのように、半導体パワーモ
ジュールにＩＧＢＴなどの自己消弧型素子を用いるとと
もに、半導体パワーモジュールの定格電圧の高圧化によ
って３レベルインバータにおける耐圧の向上を図る場合
には、３レベルインバータの電力変換効率が悪化すると
いう問題があった。
では、素子の耐圧を高く設定するとスイッチング損失や
定常オン損失が増加する傾向にある。このため、図１５
に示した３レベルインバータのように、半導体パワーモ
ジュールにＩＧＢＴなどの自己消弧型素子を用いるとと
もに、半導体パワーモジュールの定格電圧の高圧化によ
って３レベルインバータにおける耐圧の向上を図る場合
には、３レベルインバータの電力変換効率が悪化すると
いう問題があった。
【００２８】この発明は、従来の装置における上記のよ
うな問題点を解消するためになされたもので、過電圧に
対する保護が安定的に行われる半導体パワーモジュール
を提供するとともに、半導体素子を高耐圧化することな
く、したがって、電力変換効率を悪化させることもな
く、高い電源電圧を印加し得る電力変換装置を提供する
ことを目的とする。
うな問題点を解消するためになされたもので、過電圧に
対する保護が安定的に行われる半導体パワーモジュール
を提供するとともに、半導体素子を高耐圧化することな
く、したがって、電力変換効率を悪化させることもな
く、高い電源電圧を印加し得る電力変換装置を提供する
ことを目的とする。
【００２９】
【課題を解決するための手段】この発明にかかる請求項
１に記載の半導体パワーモジュールは、制御電極に入力
される制御信号に応答して１対の主電極の間を導通また
は遮断するスイッチング半導体素子と、外部から入力さ
れる入力信号に応答して前記制御信号を送出する制御手
段と、前記１対の主電極のいずれかと前記制御電極との
間に介挿されるとともに、前記１対の主電極の間を流れ
る主電流が所定の基準値を超えると、導通することによ
って、前記スイッチング半導体素子を遮断させる過電流
保護手段と、を備える半導体パワーモジュールにおい
て、前記１対の主電極のうちで前記過電流保護手段が接
続される方とは異なる主電極と前記制御電極との間に介
挿されるとともに、所定の基準電圧を超える電圧が印加
されると導通するクランプ手段と、前記クランプ手段が
導通するときに前記過電流保護手段の作動を解除する解
除手段と、をさらに備えることを特徴とする。
１に記載の半導体パワーモジュールは、制御電極に入力
される制御信号に応答して１対の主電極の間を導通また
は遮断するスイッチング半導体素子と、外部から入力さ
れる入力信号に応答して前記制御信号を送出する制御手
段と、前記１対の主電極のいずれかと前記制御電極との
間に介挿されるとともに、前記１対の主電極の間を流れ
る主電流が所定の基準値を超えると、導通することによ
って、前記スイッチング半導体素子を遮断させる過電流
保護手段と、を備える半導体パワーモジュールにおい
て、前記１対の主電極のうちで前記過電流保護手段が接
続される方とは異なる主電極と前記制御電極との間に介
挿されるとともに、所定の基準電圧を超える電圧が印加
されると導通するクランプ手段と、前記クランプ手段が
導通するときに前記過電流保護手段の作動を解除する解
除手段と、をさらに備えることを特徴とする。
【００３０】この発明にかかる請求項２に記載の半導体
パワーモジュールは、請求項１に記載の半導体パワーモ
ジュールにおいて、前記１対の主電極のうちで、前記ク
ランプ手段が接続される主電極とは別の主電極と前記制
御電極との間に介挿されるダイオードをさらに備え、し
かも当該ダイオードは前記クランプ手段へ分流する主電
流が当該ダイオードへ流れるのを阻止する方向に設けら
れることを特徴とする。
パワーモジュールは、請求項１に記載の半導体パワーモ
ジュールにおいて、前記１対の主電極のうちで、前記ク
ランプ手段が接続される主電極とは別の主電極と前記制
御電極との間に介挿されるダイオードをさらに備え、し
かも当該ダイオードは前記クランプ手段へ分流する主電
流が当該ダイオードへ流れるのを阻止する方向に設けら
れることを特徴とする。
【００３１】この発明にかかる請求項３に記載の半導体
パワーモジュールは、請求項１に記載の半導体パワーモ
ジュールにおいて、前記解除手段は、前記クランプ手段
が導通するときに、前記過電流保護手段の作動を解除す
るとともに、所定のエラー信号を外部へ送出することを
特徴とする。
パワーモジュールは、請求項１に記載の半導体パワーモ
ジュールにおいて、前記解除手段は、前記クランプ手段
が導通するときに、前記過電流保護手段の作動を解除す
るとともに、所定のエラー信号を外部へ送出することを
特徴とする。
【００３２】この発明にかかる請求項４に記載の半導体
パワーモジュールは、請求項３に記載の半導体パワーモ
ジュールにおいて、前記クランプ手段が導通するときに
当該クランプ手段を流れる電流が前記解除手段へ分流す
るように、当該解除手段と前記クランプ手段とが結合し
ており、当該解除手段は、分流してなる電流成分が所定
の基準値を超えるときに作動し、しかも、前記半導体パ
ワーモジュールは、前記クランプ手段と前記解除手段の
間を流れる前記電流成分の経路と前記１対の主電極のう
ちで前記過電流保護手段が接続される主電極との間に介
挿される抵抗をさらに備えることを特徴とする。
パワーモジュールは、請求項３に記載の半導体パワーモ
ジュールにおいて、前記クランプ手段が導通するときに
当該クランプ手段を流れる電流が前記解除手段へ分流す
るように、当該解除手段と前記クランプ手段とが結合し
ており、当該解除手段は、分流してなる電流成分が所定
の基準値を超えるときに作動し、しかも、前記半導体パ
ワーモジュールは、前記クランプ手段と前記解除手段の
間を流れる前記電流成分の経路と前記１対の主電極のう
ちで前記過電流保護手段が接続される主電極との間に介
挿される抵抗をさらに備えることを特徴とする。
【００３３】この発明にかかる請求項５に記載の半導体
パワーモジュールは、請求項１に記載の半導体パワーモ
ジュールにおいて、前記スイッチング半導体素子が偶数
個の単位スイッチング素子を有するとともに、当該単位
スイッチング素子が前記クランプ手段を挟んで対称に配
設されていることを特徴とする。
パワーモジュールは、請求項１に記載の半導体パワーモ
ジュールにおいて、前記スイッチング半導体素子が偶数
個の単位スイッチング素子を有するとともに、当該単位
スイッチング素子が前記クランプ手段を挟んで対称に配
設されていることを特徴とする。
【００３４】この発明にかかる請求項６に記載の電力変
換装置は、高電位側直流母線と低電位側直流母線の間に
介挿されるとともに、直列に接続された複数個の請求項
３記載の半導体パワーモジュールを有するスイッチング
手段と、前記複数個の半導体パワーモジュールのおのお
のに前記入力信号を送出するゲート制御手段と、前記複
数個の半導体パワーモジュールの中の少なくとも１個が
前記所定のエラー信号を送出すると、前記複数個の半導
体パワーモジュールの全てを遮断させる遮断手段と、を
備えることを特徴とする。
換装置は、高電位側直流母線と低電位側直流母線の間に
介挿されるとともに、直列に接続された複数個の請求項
３記載の半導体パワーモジュールを有するスイッチング
手段と、前記複数個の半導体パワーモジュールのおのお
のに前記入力信号を送出するゲート制御手段と、前記複
数個の半導体パワーモジュールの中の少なくとも１個が
前記所定のエラー信号を送出すると、前記複数個の半導
体パワーモジュールの全てを遮断させる遮断手段と、を
備えることを特徴とする。
【００３５】この発明にかかる請求項７に記載の電力変
換装置は、請求項６に記載の電力変換装置において、前
記遮断手段が作動を開始した後、外部からリセット信号
が入力されるまで、その作動が継続することを特徴とす
る。
換装置は、請求項６に記載の電力変換装置において、前
記遮断手段が作動を開始した後、外部からリセット信号
が入力されるまで、その作動が継続することを特徴とす
る。
【００３６】この発明にかかる請求項８に記載の電力変
換装置は、請求項６に記載の電力変換装置において、前
記複数個の半導体パワーモジュールの中の少なくとも１
個が前記エラー信号を送出すると、当該エラー信号が送
出された事実と、いずれの半導体パワーモジュールが前
記エラー信号を送出したかを示す情報とを、前記エラー
信号の送出の時点から、外部からリセット信号が入力さ
れるまでの期間に、継続して表示するエラー表示手段を
さらに備えることを特徴とする。
換装置は、請求項６に記載の電力変換装置において、前
記複数個の半導体パワーモジュールの中の少なくとも１
個が前記エラー信号を送出すると、当該エラー信号が送
出された事実と、いずれの半導体パワーモジュールが前
記エラー信号を送出したかを示す情報とを、前記エラー
信号の送出の時点から、外部からリセット信号が入力さ
れるまでの期間に、継続して表示するエラー表示手段を
さらに備えることを特徴とする。
【００３７】
＜請求項１に記載の発明の作用＞この発明の装置では、
異常時などにおいて半導体パワーモジュールの１対の主
電極の間に過大な電圧が印加されるために、クランプ手
段に印加される電圧が基準電圧を超えると、このクラン
プ手段が導通することによって、クランプ手段を電流が
流れ、その結果、スイッチング半導体素子を導通させる
信号が制御電極に付与される。この一種の負帰還作用に
よって１対の主電極間の電圧は一定値以下に保持され
る。このとき、スイッチング半導体素子は遮断状態を脱
しているので、過電圧の原因となる負荷電流の大部分は
スイッチング半導体素子を流れ、クランプ手段へはわず
かしか流れない。
異常時などにおいて半導体パワーモジュールの１対の主
電極の間に過大な電圧が印加されるために、クランプ手
段に印加される電圧が基準電圧を超えると、このクラン
プ手段が導通することによって、クランプ手段を電流が
流れ、その結果、スイッチング半導体素子を導通させる
信号が制御電極に付与される。この一種の負帰還作用に
よって１対の主電極間の電圧は一定値以下に保持され
る。このとき、スイッチング半導体素子は遮断状態を脱
しているので、過電圧の原因となる負荷電流の大部分は
スイッチング半導体素子を流れ、クランプ手段へはわず
かしか流れない。
【００３８】さらに、基準値を超える主電流すなわち過
電流が発生することによって過電流保護手段が作動して
いても、クランプ手段が導通するときには過電流保護手
段の作動が解除されるので、クランプ手段は過電流保護
手段に阻害されることなく動作する。このため、過電流
の発生後に過電流保護手段がスイッチング半導体素子を
遮断することによって過電圧が発生するときにも、過電
圧をもたらす過電流の大部分はスイッチング半導体素子
を流れ、クランプ手段へはわずかしか流れない。 ＜請
求項２に記載の発明の作用＞この発明の装置では、過電
圧の発生時にクランプ手段が導通することによってクラ
ンプ手段に電流が流れ、その後、スイッチング半導体素
子に主電流が流れ始めることによってクランプ手段を流
れていた電流すなわちクランプ電流が減少する。この装
置ではダイオードが備わるので、減少した電流成分は、
クランプ手段、スイッチング半導体素子、およびダイオ
ードで形成されるループを還流する。
電流が発生することによって過電流保護手段が作動して
いても、クランプ手段が導通するときには過電流保護手
段の作動が解除されるので、クランプ手段は過電流保護
手段に阻害されることなく動作する。このため、過電流
の発生後に過電流保護手段がスイッチング半導体素子を
遮断することによって過電圧が発生するときにも、過電
圧をもたらす過電流の大部分はスイッチング半導体素子
を流れ、クランプ手段へはわずかしか流れない。 ＜請
求項２に記載の発明の作用＞この発明の装置では、過電
圧の発生時にクランプ手段が導通することによってクラ
ンプ手段に電流が流れ、その後、スイッチング半導体素
子に主電流が流れ始めることによってクランプ手段を流
れていた電流すなわちクランプ電流が減少する。この装
置ではダイオードが備わるので、減少した電流成分は、
クランプ手段、スイッチング半導体素子、およびダイオ
ードで形成されるループを還流する。
【００３９】＜請求項３に記載の発明の作用＞この発明
の装置では、クランプ手段が導通したときに所定のエラ
ー信号を外部へ送出するので、この装置が組み込まれた
電力変換装置などにおいて、送出されるエラー信号にも
とづいて装置の動作を停止させるなどの処置が可能とな
る。
の装置では、クランプ手段が導通したときに所定のエラ
ー信号を外部へ送出するので、この装置が組み込まれた
電力変換装置などにおいて、送出されるエラー信号にも
とづいて装置の動作を停止させるなどの処置が可能とな
る。
【００４０】＜請求項４に記載の発明の作用＞この発明
の装置では、正常動作時にスイッチング半導体素子が導
通から遮断へと転じるときにクランプ手段に寄生的に存
在する静電容量に起因して発生するクランプ電流が、抵
抗を通じてバイパスされる。
の装置では、正常動作時にスイッチング半導体素子が導
通から遮断へと転じるときにクランプ手段に寄生的に存
在する静電容量に起因して発生するクランプ電流が、抵
抗を通じてバイパスされる。
【００４１】＜請求項５に記載の発明の作用＞この発明
の装置では、クランプ手段を挟んで偶数個の単位スイッ
チング半導体素子が対称に配置されているので、クラン
プ手段は単位スイッチング半導体素子に均等に作用す
る。
の装置では、クランプ手段を挟んで偶数個の単位スイッ
チング半導体素子が対称に配置されているので、クラン
プ手段は単位スイッチング半導体素子に均等に作用す
る。
【００４２】＜請求項６に記載の発明の作用＞この発明
の装置では、エラー信号にもとづいてすべての半導体パ
ワーモジュールが遮断される。このため、本来導通すべ
き半導体パワーモジュールが遮断することによって、こ
の半導体パワーモジュールに過電圧が印加される場合
に、この半導体パワーモジュールからエラー信号が送出
されるので、全ての半導体パワーモジュールが遮断され
る。その結果、特定の半導体パワーモジュールに持続し
て過電圧が印加される事態が回避されるので、半導体パ
ワーモジュールの過熱および損傷が防止される。
の装置では、エラー信号にもとづいてすべての半導体パ
ワーモジュールが遮断される。このため、本来導通すべ
き半導体パワーモジュールが遮断することによって、こ
の半導体パワーモジュールに過電圧が印加される場合
に、この半導体パワーモジュールからエラー信号が送出
されるので、全ての半導体パワーモジュールが遮断され
る。その結果、特定の半導体パワーモジュールに持続し
て過電圧が印加される事態が回避されるので、半導体パ
ワーモジュールの過熱および損傷が防止される。
【００４３】＜請求項７に記載の発明の作用＞この発明
の装置では、遮断手段が作動を開始すると、リセット信
号が入力されるまでその作動が継続するので、異常原因
を残したまま装置が動作を再開することによって異常動
作を反復するという不都合を回避し得る。
の装置では、遮断手段が作動を開始すると、リセット信
号が入力されるまでその作動が継続するので、異常原因
を残したまま装置が動作を再開することによって異常動
作を反復するという不都合を回避し得る。
【００４４】＜請求項８に記載の発明の作用＞この発明
の装置では、エラー表示手段が設けられるので、オペレ
ータは電力変換装置に異常が発生したことを認識し得る
とともに、異常動作を行った半導体パワーモジュールを
特定することが可能である。
の装置では、エラー表示手段が設けられるので、オペレ
ータは電力変換装置に異常が発生したことを認識し得る
とともに、異常動作を行った半導体パワーモジュールを
特定することが可能である。
【００４５】
【実施例】以下、この発明の実施例について説明する。
【００４６】＜１．第１実施例＞まず、この発明の第１
実施例の半導体パワーモジュールについて説明する。
実施例の半導体パワーモジュールについて説明する。
【００４７】＜1-1．外観及び内部構成＞図２は、この
発明の一実施例における半導体パワーモジュールの部分
切断斜視図であり、この半導体パワーモジュールの外観
と内部構造の双方を同時に図示している。図２に示すよ
うに、この半導体パワーモジュール１００では、底部に
放熱板１０３が設けられ、その上面に主回路基板１０１
が固定されている。また、主回路基板１０１の上方には
制御回路基板１０２が取り付けられている。これらの２
つの回路基板は、合成樹脂等の絶縁体で構成されるケー
ス１０４に収納されている。
発明の一実施例における半導体パワーモジュールの部分
切断斜視図であり、この半導体パワーモジュールの外観
と内部構造の双方を同時に図示している。図２に示すよ
うに、この半導体パワーモジュール１００では、底部に
放熱板１０３が設けられ、その上面に主回路基板１０１
が固定されている。また、主回路基板１０１の上方には
制御回路基板１０２が取り付けられている。これらの２
つの回路基板は、合成樹脂等の絶縁体で構成されるケー
ス１０４に収納されている。
【００４８】主回路基板１０１には、半導体パワーモジ
ュール１００の主回路を構成する回路部品が展開され、
一方の制御回路基板１０２には、制御回路を構成する回
路部品が展開されている。また、ケース１０４の上面か
らは主回路基板１０１に接続されたコレクタ電極３およ
びエミッタ電極４が露出するとともに、制御回路基板１
０２に接続された５本の制御電極１９が露出している。
ュール１００の主回路を構成する回路部品が展開され、
一方の制御回路基板１０２には、制御回路を構成する回
路部品が展開されている。また、ケース１０４の上面か
らは主回路基板１０１に接続されたコレクタ電極３およ
びエミッタ電極４が露出するとともに、制御回路基板１
０２に接続された５本の制御電極１９が露出している。
【００４９】このように、半導体パワーモジュール１０
０は、大電流が流れる主回路基板１０１と、微小信号電
流が流れる制御回路基板１０２とが、上方と下方とに互
いに対向するように配置されることによって小型化が図
られている。また、２つの回路基板を分離することによ
って、主回路で発生する大量の熱によって制御回路が誤
動作することをも防止している。また、大量の熱が発生
する主回路基板１０１が放熱板１０３の上に固定される
ので、放熱が効率よく行われる。
０は、大電流が流れる主回路基板１０１と、微小信号電
流が流れる制御回路基板１０２とが、上方と下方とに互
いに対向するように配置されることによって小型化が図
られている。また、２つの回路基板を分離することによ
って、主回路で発生する大量の熱によって制御回路が誤
動作することをも防止している。また、大量の熱が発生
する主回路基板１０１が放熱板１０３の上に固定される
ので、放熱が効率よく行われる。
【００５０】＜1-2．回路構成と動作の概略＞図３は、
半導体パワーモジュール１００の回路構成を示す回路図
である。なお、以下の図において、図１４および図１５
に示した従来の半導体パワーモジュールと同一部分には
同一符号を付して、その詳細な説明を略する。
半導体パワーモジュール１００の回路構成を示す回路図
である。なお、以下の図において、図１４および図１５
に示した従来の半導体パワーモジュールと同一部分には
同一符号を付して、その詳細な説明を略する。
【００５１】半導体パワーモジュール１００では、スイ
ッチング半導体素子としてＩＧＢＴ１が用いられてい
る。ＩＧＢＴ１にはフリーホイールダイオード２が並列
に接続されている。フリーホイールダイオード２は、そ
の順方向がＩＧＢＴ１の順方向とは逆方向となるよう
に、すなわちＩＧＢＴ１とは逆並列に接続される。ま
た、コレクタ電極３とゲート電極５との間に、ツェナー
ダイオード６、ダイオード７、および抵抗８が直列接続
されて成るクランプ回路が接続されている。
ッチング半導体素子としてＩＧＢＴ１が用いられてい
る。ＩＧＢＴ１にはフリーホイールダイオード２が並列
に接続されている。フリーホイールダイオード２は、そ
の順方向がＩＧＢＴ１の順方向とは逆方向となるよう
に、すなわちＩＧＢＴ１とは逆並列に接続される。ま
た、コレクタ電極３とゲート電極５との間に、ツェナー
ダイオード６、ダイオード７、および抵抗８が直列接続
されて成るクランプ回路が接続されている。
【００５２】ツェナーダイオード６のツェナー電圧によ
って、クランプ電圧が決定される。ツェナーダイオード
６に逆直列に接続されるダイオード７は、クランプ電流
の逆流を防止するとともに、ＩＧＢＴ１の発振を防止す
る機能を果たす。抵抗８はクランプ電圧の電流依存性を
改善するとともにクランプ電流を制限する制限抵抗とし
て機能する。なお、ツェナーダイオード６の代わりにバ
リスタなど、他の定電圧回路素子（一定電圧以下では導
通せず、一定電圧を超えると導通する素子）を用いても
よい。ただし、ツェナーダイオード６は、応答性が速
い、ツェナー電圧が温度に余り依存しない等の優れた特
性を有しており、半導体パワーモジュール１００のクラ
ンプ回路には特に適している。
って、クランプ電圧が決定される。ツェナーダイオード
６に逆直列に接続されるダイオード７は、クランプ電流
の逆流を防止するとともに、ＩＧＢＴ１の発振を防止す
る機能を果たす。抵抗８はクランプ電圧の電流依存性を
改善するとともにクランプ電流を制限する制限抵抗とし
て機能する。なお、ツェナーダイオード６の代わりにバ
リスタなど、他の定電圧回路素子（一定電圧以下では導
通せず、一定電圧を超えると導通する素子）を用いても
よい。ただし、ツェナーダイオード６は、応答性が速
い、ツェナー電圧が温度に余り依存しない等の優れた特
性を有しており、半導体パワーモジュール１００のクラ
ンプ回路には特に適している。
【００５３】ＩＧＢＴ１の定格電圧および定格電流は、
例えば、それぞれ１７００Ｖおよび６００Ａである。ク
ランプ電圧は、ＩＧＢＴ１の定格電圧よりも低く設定さ
れ、例えば１４００Ｖ〜１６５０Ｖ程度に設定される。
例えば、それぞれ１７００Ｖおよび６００Ａである。ク
ランプ電圧は、ＩＧＢＴ１の定格電圧よりも低く設定さ
れ、例えば１４００Ｖ〜１６５０Ｖ程度に設定される。
【００５４】ＩＧＢＴ１を構成する半導体チップには、
図示しない多数のＩＧＢＴユニットが作り込まれてお
り、しかもそれらのＩＧＢＴユニットが互いに並列接続
されている。これらのＩＧＢＴユニットのそれぞれに
は、コレクタ電流が均等に分流する。このため、これら
のＩＧＢＴユニットの一部は、ＩＧＢＴ１を流れるコレ
クタ電流を計測するためのセンシング用ＩＧＢＴ（セン
スＩＧＢＴと称する）として利用される。センスＩＧＢ
Ｔのエミッタ電極にはセンス抵抗９が接続されており、
このセンス抵抗９にはＩＧＢＴ１のコレクタ電流に比例
した電圧が発生する。センス抵抗９の抵抗値は、例えば
数１０Ω〜１００Ω程度である。
図示しない多数のＩＧＢＴユニットが作り込まれてお
り、しかもそれらのＩＧＢＴユニットが互いに並列接続
されている。これらのＩＧＢＴユニットのそれぞれに
は、コレクタ電流が均等に分流する。このため、これら
のＩＧＢＴユニットの一部は、ＩＧＢＴ１を流れるコレ
クタ電流を計測するためのセンシング用ＩＧＢＴ（セン
スＩＧＢＴと称する）として利用される。センスＩＧＢ
Ｔのエミッタ電極にはセンス抵抗９が接続されており、
このセンス抵抗９にはＩＧＢＴ１のコレクタ電流に比例
した電圧が発生する。センス抵抗９の抵抗値は、例えば
数１０Ω〜１００Ω程度である。
【００５５】ＩＧＢＴ１のゲート電極は、ゲート抵抗１
７を介して制御回路素子１３に接続されている。制御回
路素子１３は集積回路素子であり、外部から入力される
入力信号Ｖｉｎに応答して、ＩＧＢＴ１のゲート電極へ
ゲート電圧信号ＶＧ０を送出する。ＩＧＢＴ１は、ゲー
ト電圧信号ＶＧ０に応答してオフ動作およびオン動作を
行う。
７を介して制御回路素子１３に接続されている。制御回
路素子１３は集積回路素子であり、外部から入力される
入力信号Ｖｉｎに応答して、ＩＧＢＴ１のゲート電極へ
ゲート電圧信号ＶＧ０を送出する。ＩＧＢＴ１は、ゲー
ト電圧信号ＶＧ０に応答してオフ動作およびオン動作を
行う。
【００５６】ＩＧＢＴ１のゲート電極とエミッタ電極４
との間には、ＲＴＣ（リアルタイムゲートコントロー
ル）回路１２とシンクトランジスタ１０とが並列に接続
されている。これらのＲＴＣ回路１２およびシンクトラ
ンジスタ１０は、いずれも、ＩＧＢＴ１に過電流が流れ
るのを防止する。センス抵抗９に発生する電圧は過電流
検出信号ＳＣとして制御回路素子１３へ入力される。
との間には、ＲＴＣ（リアルタイムゲートコントロー
ル）回路１２とシンクトランジスタ１０とが並列に接続
されている。これらのＲＴＣ回路１２およびシンクトラ
ンジスタ１０は、いずれも、ＩＧＢＴ１に過電流が流れ
るのを防止する。センス抵抗９に発生する電圧は過電流
検出信号ＳＣとして制御回路素子１３へ入力される。
【００５７】制御回路素子１３は、過電流検出信号ＳＣ
が所定の基準値を超えたときに、ＩＧＢＴ１に過大なコ
レクタ電流が流れたものと判断し、駆動信号ＳＳ１をＲ
ＴＣ回路１２へ送出し、やや遅れて駆動信号ＳＳ２をシ
ンクトランジスタ１０へ送出する。駆動信号ＳＳ１に応
答してＲＴＣ回路１２が作動し、その結果、ＩＧＢＴ１
のコレクタ電流が制限される。さらに、駆動信号ＳＳ２
に応答してシンクトランジスタ１０が作動し、その結
果、ＩＧＢＴ１はオフ状態となる。
が所定の基準値を超えたときに、ＩＧＢＴ１に過大なコ
レクタ電流が流れたものと判断し、駆動信号ＳＳ１をＲ
ＴＣ回路１２へ送出し、やや遅れて駆動信号ＳＳ２をシ
ンクトランジスタ１０へ送出する。駆動信号ＳＳ１に応
答してＲＴＣ回路１２が作動し、その結果、ＩＧＢＴ１
のコレクタ電流が制限される。さらに、駆動信号ＳＳ２
に応答してシンクトランジスタ１０が作動し、その結
果、ＩＧＢＴ１はオフ状態となる。
【００５８】シンクトランジスタ１０は、駆動信号ＳＳ
２だけでなく、過電圧検出回路１１からの駆動信号にも
応答して作動する。すなわち、過電圧検出回路１１はツ
ェナーダイオード６とダイオード７との接続部に接続さ
れた信号線を通じて、クランプ回路が導通状態にあるか
否かを検出する。クランプ回路が導通状態、すなわちク
ランプ電流が流れるブレイクオーバ状態にあるときに
は、シンクトランジスタ１０をオフするように駆動信号
を送出する。後述するように、このことによってクラン
プ回路を構成する各素子の過熱と損傷が防止される。
２だけでなく、過電圧検出回路１１からの駆動信号にも
応答して作動する。すなわち、過電圧検出回路１１はツ
ェナーダイオード６とダイオード７との接続部に接続さ
れた信号線を通じて、クランプ回路が導通状態にあるか
否かを検出する。クランプ回路が導通状態、すなわちク
ランプ電流が流れるブレイクオーバ状態にあるときに
は、シンクトランジスタ１０をオフするように駆動信号
を送出する。後述するように、このことによってクラン
プ回路を構成する各素子の過熱と損傷が防止される。
【００５９】上述したように、半導体パワーモジュール
１００には５本の制御電極１９が備わっている。これら
の中の２本は、制御回路素子１３および過電圧検出回路
１１に高電位側電源電圧ＶＤおよび低電位側電源電圧Ｖ
Ｓを供給する。低電位側電源電圧ＶＳは、エミッタ電極
４の電位と等電位である。制御電極１９の中の１本は、
上述の入力信号Ｖｉｎを制御回路素子１３へ伝達する。
残る２本は、それぞれエラー信号Ｆ１、Ｆ２を外部へ送
出するための電極である。エラー信号Ｆ１は、制御回路
素子１３が過電流を検出したときに送出する信号であ
り、一方のエラー信号Ｆ２は過電圧検出回路１１が過電
圧を検出したときに送出する信号である。
１００には５本の制御電極１９が備わっている。これら
の中の２本は、制御回路素子１３および過電圧検出回路
１１に高電位側電源電圧ＶＤおよび低電位側電源電圧Ｖ
Ｓを供給する。低電位側電源電圧ＶＳは、エミッタ電極
４の電位と等電位である。制御電極１９の中の１本は、
上述の入力信号Ｖｉｎを制御回路素子１３へ伝達する。
残る２本は、それぞれエラー信号Ｆ１、Ｆ２を外部へ送
出するための電極である。エラー信号Ｆ１は、制御回路
素子１３が過電流を検出したときに送出する信号であ
り、一方のエラー信号Ｆ２は過電圧検出回路１１が過電
圧を検出したときに送出する信号である。
【００６０】＜1-3. ＲＴＣ回路１２とシンクトランジ
スタ１０＞図４および図１は、半導体パワーモジュール
１００における過電圧検出回路１１およびＲＴＣ回路１
２の構成を特に詳細に示す回路図である。以下におい
て、これらの図４および図１を参照しつつ、半導体パワ
ーモジュール１００の特徴的な構成と動作について説明
する。まず、ＲＴＣ回路１２とシンクトランジスタ１０
について説明する。
スタ１０＞図４および図１は、半導体パワーモジュール
１００における過電圧検出回路１１およびＲＴＣ回路１
２の構成を特に詳細に示す回路図である。以下におい
て、これらの図４および図１を参照しつつ、半導体パワ
ーモジュール１００の特徴的な構成と動作について説明
する。まず、ＲＴＣ回路１２とシンクトランジスタ１０
について説明する。
【００６１】ＩＧＢＴ１は、エミッタ電極４を基準とす
るゲート電極５の電圧、すなわちゲート電圧ＶＧが、Ｉ
ＧＢＴ１に固有のゲート閾電圧Ｖｔｈを超えるとオン
し、逆にゲート閾電圧Ｖｔｈより低ければオフする。し
たがって制御回路素子１３は、正常動作時において、Ｉ
ＧＢＴ１をオンすべきときにはゲート閾電圧Ｖｔｈより
も高い電圧をゲート電圧信号ＶＧ０として送出し、ＩＧ
ＢＴ１をオフすべきときには、完全にオフ状態とすべく
ゼロ電圧を送出する。ＩＧＢＴ１のゲート閾電圧Ｖｔｈ
は、例えば５Ｖ前後の値に設定されている。
るゲート電極５の電圧、すなわちゲート電圧ＶＧが、Ｉ
ＧＢＴ１に固有のゲート閾電圧Ｖｔｈを超えるとオン
し、逆にゲート閾電圧Ｖｔｈより低ければオフする。し
たがって制御回路素子１３は、正常動作時において、Ｉ
ＧＢＴ１をオンすべきときにはゲート閾電圧Ｖｔｈより
も高い電圧をゲート電圧信号ＶＧ０として送出し、ＩＧ
ＢＴ１をオフすべきときには、完全にオフ状態とすべく
ゼロ電圧を送出する。ＩＧＢＴ１のゲート閾電圧Ｖｔｈ
は、例えば５Ｖ前後の値に設定されている。
【００６２】ゲート電極５とエミッタ電極４の間に介挿
されるＲＴＣ回路１２は、直列に接続されたトランジス
タＱ１３と抵抗１８とを有する。この抵抗１８は、トラ
ンジスタＱ１３のコレクタ電極とＩＧＢＴ１のゲート電
極５との間に介挿されている。駆動信号ＳＳ１はトラン
ジスタＱ１３のベース電極に入力される。駆動信号ＳＳ
１がアクティブすなわちハイレベル電圧（以下におい
て”Ｈ”と表記する）となると、トランジスタＱ１３は
オンする。その結果、ゲート電圧ＶＧは、ゲート電圧信
号ＶＧ０をゲート抵抗１７と抵抗１８とによって分圧し
て得られる電圧となる。すなわち、駆動信号ＳＳ１に応
答してＲＴＣ回路１２が作動すると、ゲート電圧ＶＧが
制限される。このとき、ＩＧＢＴ１は完全なオフ状態で
はなく、コレクタ電流はゼロではない有限の値に抑制さ
れる。ゲート抵抗１７と抵抗１８は、それぞれ例えば約
十数Ω程度に設定される。
されるＲＴＣ回路１２は、直列に接続されたトランジス
タＱ１３と抵抗１８とを有する。この抵抗１８は、トラ
ンジスタＱ１３のコレクタ電極とＩＧＢＴ１のゲート電
極５との間に介挿されている。駆動信号ＳＳ１はトラン
ジスタＱ１３のベース電極に入力される。駆動信号ＳＳ
１がアクティブすなわちハイレベル電圧（以下におい
て”Ｈ”と表記する）となると、トランジスタＱ１３は
オンする。その結果、ゲート電圧ＶＧは、ゲート電圧信
号ＶＧ０をゲート抵抗１７と抵抗１８とによって分圧し
て得られる電圧となる。すなわち、駆動信号ＳＳ１に応
答してＲＴＣ回路１２が作動すると、ゲート電圧ＶＧが
制限される。このとき、ＩＧＢＴ１は完全なオフ状態で
はなく、コレクタ電流はゼロではない有限の値に抑制さ
れる。ゲート抵抗１７と抵抗１８は、それぞれ例えば約
十数Ω程度に設定される。
【００６３】一方、駆動信号ＳＳ２がアクティブすなわ
ち”Ｈ”となると、クランプ回路１１０がブレイクオー
バ状態でなければ、ダイオードＤ３を通じてシンクトラ
ンジスタ１０のベース電極にハイレベル電圧が入力され
る。その結果、シンクトランジスタ１０がオンし、ゲー
ト電圧ＶＧがゼロ電圧まで引き下げられることによって
ＩＧＢＴ１はオフ状態となる。すなわち、ＩＧＢＴ１の
コレクタ電流は遮断される。
ち”Ｈ”となると、クランプ回路１１０がブレイクオー
バ状態でなければ、ダイオードＤ３を通じてシンクトラ
ンジスタ１０のベース電極にハイレベル電圧が入力され
る。その結果、シンクトランジスタ１０がオンし、ゲー
ト電圧ＶＧがゼロ電圧まで引き下げられることによって
ＩＧＢＴ１はオフ状態となる。すなわち、ＩＧＢＴ１の
コレクタ電流は遮断される。
【００６４】このように、半導体パワーモジュール１０
０では、過電流が検出された後、ＩＧＢＴ１が２段階で
オン状態からオフ状態へと移行する。すなわち、半導体
パワーモジュール１００は、過電流を急激に遮断するの
ではなく、段階的に遮断へ導くことによってサージ電圧
の発生を低く抑えるように構成されている。
０では、過電流が検出された後、ＩＧＢＴ１が２段階で
オン状態からオフ状態へと移行する。すなわち、半導体
パワーモジュール１００は、過電流を急激に遮断するの
ではなく、段階的に遮断へ導くことによってサージ電圧
の発生を低く抑えるように構成されている。
【００６５】＜1-4. クランプ回路１１０＞何らかの異
常によって、ＩＧＢＴ１がオフ状態であるときにコレク
タ電極３とエミッタ電極４の間に過電圧が印加される
と、上述したように、クランプ回路１１０がブレイクオ
ーバし、クランプ回路１１０にクランプ電流が流れる。
このクランプ電流は、ＩＧＢＴ１のゲート電極５へと流
れ込む。その結果、ゲート電極５に寄生的に存在するゲ
ート容量が充電されることによって、ゲート電圧ＶＧが
上昇し、さらに一種の負帰還作用によってゲート閾電圧
Ｖｔｈに保持される。このため、コレクタ電流がＩＧＢ
Ｔ１を流れる。このとき、ＩＧＢＴ１のコレクタ電圧は
クランプ電圧に一致するように維持される。クランプ回
路１１０はこのように動作することによって、ＩＧＢＴ
１を過電圧から保護する。
常によって、ＩＧＢＴ１がオフ状態であるときにコレク
タ電極３とエミッタ電極４の間に過電圧が印加される
と、上述したように、クランプ回路１１０がブレイクオ
ーバし、クランプ回路１１０にクランプ電流が流れる。
このクランプ電流は、ＩＧＢＴ１のゲート電極５へと流
れ込む。その結果、ゲート電極５に寄生的に存在するゲ
ート容量が充電されることによって、ゲート電圧ＶＧが
上昇し、さらに一種の負帰還作用によってゲート閾電圧
Ｖｔｈに保持される。このため、コレクタ電流がＩＧＢ
Ｔ１を流れる。このとき、ＩＧＢＴ１のコレクタ電圧は
クランプ電圧に一致するように維持される。クランプ回
路１１０はこのように動作することによって、ＩＧＢＴ
１を過電圧から保護する。
【００６６】また、クランプ回路１１０がブレイクオー
バするとクランプ電流が流れるが、同時にＩＧＢＴ１が
完全オフ状態を離れてコレクタ電流が流れるので、過電
圧の原因となる負荷電流の大部分はＩＧＢＴ１を流れ、
クランプ回路１１０へはわずかしか流れない。このよう
に、クランプ回路１１０を流れるクランプ電流が低く抑
えられるので、クランプ回路１１０を構成する回路素
子、すなわちツェナーダイオード６、ダイオード７、お
よび抵抗８の過熱および焼損が防止される。
バするとクランプ電流が流れるが、同時にＩＧＢＴ１が
完全オフ状態を離れてコレクタ電流が流れるので、過電
圧の原因となる負荷電流の大部分はＩＧＢＴ１を流れ、
クランプ回路１１０へはわずかしか流れない。このよう
に、クランプ回路１１０を流れるクランプ電流が低く抑
えられるので、クランプ回路１１０を構成する回路素
子、すなわちツェナーダイオード６、ダイオード７、お
よび抵抗８の過熱および焼損が防止される。
【００６７】＜1-5. 過電圧検出回路１１＞半導体パワ
ーモジュール１００では、さらに、過電流の発生にとも
なってシンクトランジスタ１０が作動しているときに
も、過電圧発生にともなうクランプ回路１１０の過熱お
よび焼損が防止される。以下に、この特徴的な動作につ
いて説明する。
ーモジュール１００では、さらに、過電流の発生にとも
なってシンクトランジスタ１０が作動しているときに
も、過電圧発生にともなうクランプ回路１１０の過熱お
よび焼損が防止される。以下に、この特徴的な動作につ
いて説明する。
【００６８】例えば、何らかの異常によってＩＧＢＴ１
に過電流が流れると、ＲＴＣ回路１２およびシンクトラ
ンジスタ１０が作動することによって、ＩＧＢＴ１がオ
フ状態へと移行するのにともなって、外部の誘導成分等
に起因する過電圧がＩＧＢＴ１に印加される。このと
き、クランプ回路１１０はブレイクオーバし、クランプ
電流が流れる。このクランプ電流は、ゲート電極５へと
流れると同時に、ダイオード７と抵抗８の直列回路に電
圧を生じる。この電圧は、信号線１１１を通じて過電圧
検出回路１１が備えるカレントミラー回路１５へ入力さ
れる。抵抗８の抵抗値は、例えば数Ω程度に設定され
る。
に過電流が流れると、ＲＴＣ回路１２およびシンクトラ
ンジスタ１０が作動することによって、ＩＧＢＴ１がオ
フ状態へと移行するのにともなって、外部の誘導成分等
に起因する過電圧がＩＧＢＴ１に印加される。このと
き、クランプ回路１１０はブレイクオーバし、クランプ
電流が流れる。このクランプ電流は、ゲート電極５へと
流れると同時に、ダイオード７と抵抗８の直列回路に電
圧を生じる。この電圧は、信号線１１１を通じて過電圧
検出回路１１が備えるカレントミラー回路１５へ入力さ
れる。抵抗８の抵抗値は、例えば数Ω程度に設定され
る。
【００６９】カレントミラー回路１５は、信号線１１１
とエミッタ電極４の間に介挿されるダイオードＤ１、抵
抗Ｒ１、およびトランジスタＱ１１の直列回路を備えて
いる。トランジスタＱ１１のコレクタ電極とベース電極
は短絡されている。また、ダイオードＤ１と抵抗Ｒ１
は、トランジスタＱ１１のコレクタ側に接続されてお
り、しかも、ダイオードＤ１は、その順方向がトランジ
スタＱ１１のコレクタ電流の流れる方向に一致する向き
に接続されている。
とエミッタ電極４の間に介挿されるダイオードＤ１、抵
抗Ｒ１、およびトランジスタＱ１１の直列回路を備えて
いる。トランジスタＱ１１のコレクタ電極とベース電極
は短絡されている。また、ダイオードＤ１と抵抗Ｒ１
は、トランジスタＱ１１のコレクタ側に接続されてお
り、しかも、ダイオードＤ１は、その順方向がトランジ
スタＱ１１のコレクタ電流の流れる方向に一致する向き
に接続されている。
【００７０】このため、信号線１１１を通じて入力され
る電圧に応じて、これらの直列回路に電流が流れる。入
力される電圧が一定レベルを超えることによって、電流
があるレベルを超えるとトランジスタＱ１１がオンす
る。過電圧によって、クランプ回路１１０がブレイクオ
ーバしたときには、トランジスタＱ１１がオンするよう
に抵抗８の抵抗値等が最適化されている。
る電圧に応じて、これらの直列回路に電流が流れる。入
力される電圧が一定レベルを超えることによって、電流
があるレベルを超えるとトランジスタＱ１１がオンす
る。過電圧によって、クランプ回路１１０がブレイクオ
ーバしたときには、トランジスタＱ１１がオンするよう
に抵抗８の抵抗値等が最適化されている。
【００７１】ダイオードＤ１は、トランジスタＱ１１の
逆電流を阻止することによってトランジスタＱ１１を保
護する機能を果たす。抵抗Ｒ１の抵抗値は、例えば数百
Ω程度に設定される。
逆電流を阻止することによってトランジスタＱ１１を保
護する機能を果たす。抵抗Ｒ１の抵抗値は、例えば数百
Ω程度に設定される。
【００７２】カレントミラー回路１５は、さらにトラン
ジスタＱ１２を備えており、このトランジスタＱ１２の
ベース電極およびエミッタ電極は、それぞれトランジス
タＱ１１のベース電極およびエミッタ電極に短絡接続さ
れている。このため、トランジスタＱ１２には、常に、
トランジスタＱ１１と同じ大きさのコレクタ電流が流れ
る。したがって、クランプ回路１１０がブレイクオーバ
することによってトランジスタＱ１１へコレクタ電流が
流れると、トランジスタＱ１２へも同じ大きさのコレク
タ電流が流れる。したがって、トランジスタＱ１１がオ
ンすることによって、トランジスタＱ１２がオン状態へ
移行する。
ジスタＱ１２を備えており、このトランジスタＱ１２の
ベース電極およびエミッタ電極は、それぞれトランジス
タＱ１１のベース電極およびエミッタ電極に短絡接続さ
れている。このため、トランジスタＱ１２には、常に、
トランジスタＱ１１と同じ大きさのコレクタ電流が流れ
る。したがって、クランプ回路１１０がブレイクオーバ
することによってトランジスタＱ１１へコレクタ電流が
流れると、トランジスタＱ１２へも同じ大きさのコレク
タ電流が流れる。したがって、トランジスタＱ１１がオ
ンすることによって、トランジスタＱ１２がオン状態へ
移行する。
【００７３】トランジスタＱ１２のコレクタ電極は、シ
ンクトランジスタ１０のベース電極に接続されている。
このため、トランジスタＱ１２がオンすると、シンクト
ランジスタ１０のベース電圧が引き下げられ、その結
果、シンクトランジスタ１０はオン状態からオフ状態へ
と移行する。すなわち、シンクトランジスタ１０の作動
が解除される。
ンクトランジスタ１０のベース電極に接続されている。
このため、トランジスタＱ１２がオンすると、シンクト
ランジスタ１０のベース電圧が引き下げられ、その結
果、シンクトランジスタ１０はオン状態からオフ状態へ
と移行する。すなわち、シンクトランジスタ１０の作動
が解除される。
【００７４】このことによって、クランプ電流がＩＧＢ
Ｔ１のゲート容量を充電するので、ゲート電圧ＶＧが上
昇しゲート閾電圧Ｖｔｈに保持される。このため、コレ
クタ電流がＩＧＢＴ１を流れる。したがって、過電圧の
原因となる過電流の大部分はＩＧＢＴ１を流れ、クラン
プ回路１１０へはわずかしか流れない。このため、クラ
ンプ回路１１０を流れるクランプ電流が低く抑えられる
ので、クランプ回路１１０を構成する回路素子、すなわ
ちツェナーダイオード６、ダイオード７、および抵抗８
の過熱および焼損が防止される。
Ｔ１のゲート容量を充電するので、ゲート電圧ＶＧが上
昇しゲート閾電圧Ｖｔｈに保持される。このため、コレ
クタ電流がＩＧＢＴ１を流れる。したがって、過電圧の
原因となる過電流の大部分はＩＧＢＴ１を流れ、クラン
プ回路１１０へはわずかしか流れない。このため、クラ
ンプ回路１１０を流れるクランプ電流が低く抑えられる
ので、クランプ回路１１０を構成する回路素子、すなわ
ちツェナーダイオード６、ダイオード７、および抵抗８
の過熱および焼損が防止される。
【００７５】このように、半導体パワーモジュール１０
０では、過電流の発生にともなってシンクトランジスタ
１０が作動しているときにも、過電圧発生にともなうク
ランプ回路１１０の過熱および焼損が防止される。ま
た、クランプ回路１１０が半導体パワーモジュール１０
０の外部に設置されるのではなく、半導体パワーモジュ
ール１００の内部にＩＧＢＴ１と同様に備わっている。
このため、クランプ回路１１０の応答遅れが低く抑えら
れる。
０では、過電流の発生にともなってシンクトランジスタ
１０が作動しているときにも、過電圧発生にともなうク
ランプ回路１１０の過熱および焼損が防止される。ま
た、クランプ回路１１０が半導体パワーモジュール１０
０の外部に設置されるのではなく、半導体パワーモジュ
ール１００の内部にＩＧＢＴ１と同様に備わっている。
このため、クランプ回路１１０の応答遅れが低く抑えら
れる。
【００７６】すなわち、半導体パワーモジュール１００
では、クランプ回路１１０が安全かつ安定的に動作す
る。このため、ＩＧＢＴ１の耐圧に過大なマージンを見
込む必要がない。このことはさらに、ＩＧＢＴ１のチッ
プサイズの小型化をもたらし、その結果、半導体パワー
モジュール１００およびその応用機器の小型化にも寄与
する。
では、クランプ回路１１０が安全かつ安定的に動作す
る。このため、ＩＧＢＴ１の耐圧に過大なマージンを見
込む必要がない。このことはさらに、ＩＧＢＴ１のチッ
プサイズの小型化をもたらし、その結果、半導体パワー
モジュール１００およびその応用機器の小型化にも寄与
する。
【００７７】なお、トランジスタＱ１２のコレクタ電極
と駆動信号ＳＳ２を伝送する信号線との間には、互いに
逆並列に接続されたダイオードＤ３とダイオードＤ４が
介挿されている。また、シンクトランジスタ１０のコレ
クタ電極と駆動信号ＳＳ２を伝送する信号線との間に
は、ダイオードＤ２が介挿されている。ダイオードＤ２
の順方向は、この信号線からシンクトランジスタ１０の
コレクタ電極へ向かう方向に設定される。これらのダイ
オードＤ２〜Ｄ４は、シンクトランジスタ１０が飽和状
態に達することを回避することによってシンクトランジ
スタ１０のターンオフ（オフ状態への移行）を早める機
能を果たす。
と駆動信号ＳＳ２を伝送する信号線との間には、互いに
逆並列に接続されたダイオードＤ３とダイオードＤ４が
介挿されている。また、シンクトランジスタ１０のコレ
クタ電極と駆動信号ＳＳ２を伝送する信号線との間に
は、ダイオードＤ２が介挿されている。ダイオードＤ２
の順方向は、この信号線からシンクトランジスタ１０の
コレクタ電極へ向かう方向に設定される。これらのダイ
オードＤ２〜Ｄ４は、シンクトランジスタ１０が飽和状
態に達することを回避することによってシンクトランジ
スタ１０のターンオフ（オフ状態への移行）を早める機
能を果たす。
【００７８】＜1-6. 過電圧エラー信号出力回路１６＞
半導体パワーモジュール１００では、さらに、過電圧の
発生にともなってクランプ回路１１０がブレイクオーバ
すると、エラー信号Ｆ２を外部へ出力する。このエラー
信号Ｆ２は、例えば複数個の半導体パワーモジュール１
００が組み込まれたインバータなどの電力変換装置にお
いて、すべての半導体パワーモジュール１００のＩＧＢ
Ｔ１を遮断することによって、ＩＧＢＴ１の保護を図る
のに利用される。エラー信号Ｆ２の利用例について、他
の実施例において説明する。
半導体パワーモジュール１００では、さらに、過電圧の
発生にともなってクランプ回路１１０がブレイクオーバ
すると、エラー信号Ｆ２を外部へ出力する。このエラー
信号Ｆ２は、例えば複数個の半導体パワーモジュール１
００が組み込まれたインバータなどの電力変換装置にお
いて、すべての半導体パワーモジュール１００のＩＧＢ
Ｔ１を遮断することによって、ＩＧＢＴ１の保護を図る
のに利用される。エラー信号Ｆ２の利用例について、他
の実施例において説明する。
【００７９】過電圧検出回路１１は過電圧エラー信号出
力回路１６を備えており、この過電圧エラー信号出力回
路１６によって、エラー信号Ｆ２が送出される。すなわ
ち、過電圧エラー信号出力回路１６は増幅器を備え、ト
ランジスタＱ１２のベース電圧ＶＢ１を入力信号とし、
このベース電圧がクランプ回路１１０のブレイクオーバ
に相当する一定値に達したときに、エラー信号Ｆ２にア
クティブ信号すなわちロウレベル電圧（以下において”
Ｌ”と表記する）を出力する。
力回路１６を備えており、この過電圧エラー信号出力回
路１６によって、エラー信号Ｆ２が送出される。すなわ
ち、過電圧エラー信号出力回路１６は増幅器を備え、ト
ランジスタＱ１２のベース電圧ＶＢ１を入力信号とし、
このベース電圧がクランプ回路１１０のブレイクオーバ
に相当する一定値に達したときに、エラー信号Ｆ２にア
クティブ信号すなわちロウレベル電圧（以下において”
Ｌ”と表記する）を出力する。
【００８０】過電圧エラー信号出力回路１６には、制御
回路素子１３と同様に、高電位側電源電圧ＶＤおよび低
電位側電源電圧ＶＳが供給され、これらを電力源として
動作する。また、過電圧エラー信号出力回路１６にはコ
ンデンサＣ１と抵抗Ｒ２１が備えられており、このコン
デンサＣ１の容量と抵抗２１の抵抗値とで決まる時定数
によって、クランプ回路１１０のブレイクオーバが解除
された後に、エラー信号Ｆ２がアクティブ（”Ｌ”）か
らノーマル（”Ｈ”）へと復帰するまでの遅延時間が決
定される。
回路素子１３と同様に、高電位側電源電圧ＶＤおよび低
電位側電源電圧ＶＳが供給され、これらを電力源として
動作する。また、過電圧エラー信号出力回路１６にはコ
ンデンサＣ１と抵抗Ｒ２１が備えられており、このコン
デンサＣ１の容量と抵抗２１の抵抗値とで決まる時定数
によって、クランプ回路１１０のブレイクオーバが解除
された後に、エラー信号Ｆ２がアクティブ（”Ｌ”）か
らノーマル（”Ｈ”）へと復帰するまでの遅延時間が決
定される。
【００８１】＜1-7. バイパス回路１４＞半導体パワー
モジュール１００には、さらに、バイパス回路１４が設
けられている。バイパス回路１４は、互いに並列接続さ
れた抵抗Ｒ２とダイオードＤ５とを有しており、信号線
１１１とエミッタ電極４との間に介挿されている。ダイ
オードＤ５の順方向は、エミッタ電極４から信号線１１
１へと向かう方向に設定される。
モジュール１００には、さらに、バイパス回路１４が設
けられている。バイパス回路１４は、互いに並列接続さ
れた抵抗Ｒ２とダイオードＤ５とを有しており、信号線
１１１とエミッタ電極４との間に介挿されている。ダイ
オードＤ５の順方向は、エミッタ電極４から信号線１１
１へと向かう方向に設定される。
【００８２】このバイパス回路１４はつぎのように動作
する。クランプ回路１１０が備えるツェナーダイオード
６は、容量成分を有する。このため、正常動作時におい
てもＩＧＢＴ１がオンからオフへと転じるときに、コレ
クタ電圧が上昇するためにクランプ回路１１０にはツェ
ナーダイオード６の容量成分を充電する充電電流が、あ
たかもクランプ電流と同様に流れる。
する。クランプ回路１１０が備えるツェナーダイオード
６は、容量成分を有する。このため、正常動作時におい
てもＩＧＢＴ１がオンからオフへと転じるときに、コレ
クタ電圧が上昇するためにクランプ回路１１０にはツェ
ナーダイオード６の容量成分を充電する充電電流が、あ
たかもクランプ電流と同様に流れる。
【００８３】この充電電流はクランプ電流よりは遥かに
小さいので、バイパス回路１４が備える抵抗Ｒ２へ分流
することによって、トランジスタＱ１１のターンオンが
防止される。すなわち、抵抗２の抵抗値は、クランプ電
流に対してはトランジスタＱ１１がオンし、微少な充電
電流に対してはオンしないような範囲の値に最適化され
ている。このように、バイパス回路１４は、第１に、正
常時の充電電流によってカレントミラー回路１５が不必
要に作動するのを防止する機能を果たしている。
小さいので、バイパス回路１４が備える抵抗Ｒ２へ分流
することによって、トランジスタＱ１１のターンオンが
防止される。すなわち、抵抗２の抵抗値は、クランプ電
流に対してはトランジスタＱ１１がオンし、微少な充電
電流に対してはオンしないような範囲の値に最適化され
ている。このように、バイパス回路１４は、第１に、正
常時の充電電流によってカレントミラー回路１５が不必
要に作動するのを防止する機能を果たしている。
【００８４】クランプ回路１１０がブレイクオーバする
ことによってクランプ電流が流れ、その後、ＩＧＢＴ１
にコレクタ電流が流れ始めることによって負荷電流がＩ
ＧＢＴ１へと分流するときに、クランプ回路１１０を流
れていたクランプ電流が減少する。この減少した成分
は、クランプ回路１１０、ＩＧＢＴ１、およびバイパス
回路１４が備えるダイオードＤ５で形成されるループを
還流する。
ことによってクランプ電流が流れ、その後、ＩＧＢＴ１
にコレクタ電流が流れ始めることによって負荷電流がＩ
ＧＢＴ１へと分流するときに、クランプ回路１１０を流
れていたクランプ電流が減少する。この減少した成分
は、クランプ回路１１０、ＩＧＢＴ１、およびバイパス
回路１４が備えるダイオードＤ５で形成されるループを
還流する。
【００８５】このことによって、減少した成分によって
回路の他の部分、例えば、カレントミラー回路１５など
に逆電圧を印加するのを防止している。すなわち、バイ
パス回路１４は、第２に、クランプ電流の減少した成分
の還流経路を形成する機能をも果たしている。
回路の他の部分、例えば、カレントミラー回路１５など
に逆電圧を印加するのを防止している。すなわち、バイ
パス回路１４は、第２に、クランプ電流の減少した成分
の還流経路を形成する機能をも果たしている。
【００８６】＜1-8. 主回路基板１０１＞つぎに、半導
体パワーモジュール１００が備える主回路基板１０１の
上の回路部品の配置について説明する。図５は、部品が
配設された主回路基板１０１の平面図である。この主回
路基板１０１には、互いに並列接続された２個のＩＧＢ
Ｔ１ａ、１２ｂが配設されている。これらの２個のＩＧ
ＢＴ１ａ、１ｂによってＩＧＢＴ１が構成される。した
がって、各ＩＧＢＴ１ａ、１ｂの電流定格を例えば３０
０Ａに設定することによって、ＩＧＢＴ１の電流定格６
００Ａが実現する。
体パワーモジュール１００が備える主回路基板１０１の
上の回路部品の配置について説明する。図５は、部品が
配設された主回路基板１０１の平面図である。この主回
路基板１０１には、互いに並列接続された２個のＩＧＢ
Ｔ１ａ、１２ｂが配設されている。これらの２個のＩＧ
ＢＴ１ａ、１ｂによってＩＧＢＴ１が構成される。した
がって、各ＩＧＢＴ１ａ、１ｂの電流定格を例えば３０
０Ａに設定することによって、ＩＧＢＴ１の電流定格６
００Ａが実現する。
【００８７】また、これらのＩＧＢＴ１ａ、１ｂは、中
央部に配設されるクランプ回路１１０を挟んで対称に配
設されている。このため、クランプ回路１１０が２個の
ＩＧＢＴ１ａ、１ｂに均等に作用する。したがって、例
えばＩＧＢＴ１ａ、１ｂに印加される過電圧は互いに均
等であり、また、過電圧発生時にＩＧＢＴ１ａ、１ｂを
流れるコレクタ電流も均等である。さらに、ＩＧＢＴ１
ａ、１ｂにそれぞれ接続される、ゲート抵抗１７ａ、１
７ｂおよびフリーホイールダイオード２ａ、２ｂも、同
様に互いに対称に配設されている。このため、これらの
回路部品も互いに同一に動作する。
央部に配設されるクランプ回路１１０を挟んで対称に配
設されている。このため、クランプ回路１１０が２個の
ＩＧＢＴ１ａ、１ｂに均等に作用する。したがって、例
えばＩＧＢＴ１ａ、１ｂに印加される過電圧は互いに均
等であり、また、過電圧発生時にＩＧＢＴ１ａ、１ｂを
流れるコレクタ電流も均等である。さらに、ＩＧＢＴ１
ａ、１ｂにそれぞれ接続される、ゲート抵抗１７ａ、１
７ｂおよびフリーホイールダイオード２ａ、２ｂも、同
様に互いに対称に配設されている。このため、これらの
回路部品も互いに同一に動作する。
【００８８】また、クランプ回路１１０とＩＧＢＴ１
ａ、１ｂはそれぞれ、近接して配設される。このため、
クランプ回路１１０の応答遅れが最小限に抑えられる。
また、ゲート抵抗１７ａ、１７ｂおよびフリーホイール
ダイオード２ａ、２ｂも、ＩＧＢＴ１ａ、１ｂに近接し
て配設されている。すなわち、各回路部品を電気的に接
続するジャンパ線の長さが最小となるように、各部品が
配設されている。このことによって、ジャンパ線に付随
する誘導成分を低く抑えられるので、各回路部品の動作
遅れが小さいという利点がある。
ａ、１ｂはそれぞれ、近接して配設される。このため、
クランプ回路１１０の応答遅れが最小限に抑えられる。
また、ゲート抵抗１７ａ、１７ｂおよびフリーホイール
ダイオード２ａ、２ｂも、ＩＧＢＴ１ａ、１ｂに近接し
て配設されている。すなわち、各回路部品を電気的に接
続するジャンパ線の長さが最小となるように、各部品が
配設されている。このことによって、ジャンパ線に付随
する誘導成分を低く抑えられるので、各回路部品の動作
遅れが小さいという利点がある。
【００８９】図５には、２個のＩＧＢＴ１ａ、１ｂが配
設された例を示したが、一般に偶数個のＩＧＢＴがクラ
ンプ回路１１０を挟んで、互いに対称に配設されておれ
ば、クランプ回路１１０は各々のＩＧＢＴに均等に作用
する。
設された例を示したが、一般に偶数個のＩＧＢＴがクラ
ンプ回路１１０を挟んで、互いに対称に配設されておれ
ば、クランプ回路１１０は各々のＩＧＢＴに均等に作用
する。
【００９０】＜２．第２実施例＞つぎに、第２実施例の
３レベルインバータについて説明する。
３レベルインバータについて説明する。
【００９１】＜2-1．構成＞図６は、この実施例におけ
る３レベルインバータの全体構成を示す回路図である。
この３レベルインバータは、３相インバータとして構成
されている。この３レベルインバータでは、高電位側電
源端子Ｐに接続される高電位側直流母線ＬＰと低電位側
電源端子Ｎに接続される低電位側直流母線ＬＮとの間
に、１つの相に対応するスイッチング回路３１が３個並
列に接続されている。各スイッチング回路３１には、そ
れぞれ制御回路５０が接続されており、この制御回路５
０によってスイッチング回路３１の動作が制御される。
る３レベルインバータの全体構成を示す回路図である。
この３レベルインバータは、３相インバータとして構成
されている。この３レベルインバータでは、高電位側電
源端子Ｐに接続される高電位側直流母線ＬＰと低電位側
電源端子Ｎに接続される低電位側直流母線ＬＮとの間
に、１つの相に対応するスイッチング回路３１が３個並
列に接続されている。各スイッチング回路３１には、そ
れぞれ制御回路５０が接続されており、この制御回路５
０によってスイッチング回路３１の動作が制御される。
【００９２】図１５に示した従来の３レベルインバータ
と同様に、高電位側電源端子Ｐと低電位側電源端子Ｎの
間には、外部の電源から直流の電源電圧（直流母線間電
圧）Ｅｄが印加されている。また、高電位側直流母線Ｌ
Ｐと低電位側直流母線ＬＮとの間には、直列に接続され
た互いに等しい容量をもつ２つのコンデンサ２６、２７
が介挿され、それらの接続部である中間電位点Ｏは、高
電位側直流母線ＬＰと低電位側直流母線ＬＮの中点電位
を保持する。すなわち、高電位側電源端子Ｐと低電位側
電源端子Ｎの間に電源電圧Ｅｄが印加されたとき、低電
位側直流母線ＬＮを基準とする中間電位点Ｏの電位はＥ
ｄ／２である。
と同様に、高電位側電源端子Ｐと低電位側電源端子Ｎの
間には、外部の電源から直流の電源電圧（直流母線間電
圧）Ｅｄが印加されている。また、高電位側直流母線Ｌ
Ｐと低電位側直流母線ＬＮとの間には、直列に接続され
た互いに等しい容量をもつ２つのコンデンサ２６、２７
が介挿され、それらの接続部である中間電位点Ｏは、高
電位側直流母線ＬＰと低電位側直流母線ＬＮの中点電位
を保持する。すなわち、高電位側電源端子Ｐと低電位側
電源端子Ｎの間に電源電圧Ｅｄが印加されたとき、低電
位側直流母線ＬＮを基準とする中間電位点Ｏの電位はＥ
ｄ／２である。
【００９３】図７は、１相分のスイッチング回路３１と
制御回路５０の構成を示す回路図である。スイッチング
回路３１では、高電位側直流母線ＬＰと低電位側直流母
線ＬＮとの間に、直列に４段の半導体パワーモジュール
３２〜３５が接続されている。これらの半導体パワーモ
ジュール３２〜３５は、それぞれＩＧＢＴ３２ａ〜３５
ａ、フリーホイールダイオード３２ｂ〜３５ｂを備えて
いる。半導体パワーモジュール３２〜３５は、いずれも
第１実施例の半導体パワーモジュール１００と同一の装
置である。すなわち、この３レベルインバータは、半導
体パワーモジュール１００を利用して構成されている。
制御回路５０の構成を示す回路図である。スイッチング
回路３１では、高電位側直流母線ＬＰと低電位側直流母
線ＬＮとの間に、直列に４段の半導体パワーモジュール
３２〜３５が接続されている。これらの半導体パワーモ
ジュール３２〜３５は、それぞれＩＧＢＴ３２ａ〜３５
ａ、フリーホイールダイオード３２ｂ〜３５ｂを備えて
いる。半導体パワーモジュール３２〜３５は、いずれも
第１実施例の半導体パワーモジュール１００と同一の装
置である。すなわち、この３レベルインバータは、半導
体パワーモジュール１００を利用して構成されている。
【００９４】２つの半導体パワーモジュール３２、３３
の間の接続部と中間電位点Ｏの間、および２つの半導体
パワーモジュール３４、３５の間の接続部と中間電位点
Ｏの間は、それぞれダイオード２８、２７を通じて接続
されている。ダイオード２８は、中間電位点Ｏから半導
体パワーモジュール３２、３３へ向かう方向を順方向と
し、他方のダイオード２７は、半導体パワーモジュール
３４、３５から中間電位点Ｏへ向かう方向を順方向とす
るように介挿される。
の間の接続部と中間電位点Ｏの間、および２つの半導体
パワーモジュール３４、３５の間の接続部と中間電位点
Ｏの間は、それぞれダイオード２８、２７を通じて接続
されている。ダイオード２８は、中間電位点Ｏから半導
体パワーモジュール３２、３３へ向かう方向を順方向と
し、他方のダイオード２７は、半導体パワーモジュール
３４、３５から中間電位点Ｏへ向かう方向を順方向とす
るように介挿される。
【００９５】制御回路５０はゲート制御回路３６を備え
ており、各半導体パワーモジュール３２〜３５へ入力信
号Ｓ１〜Ｓ４を個別に送出する。入力信号Ｓ１〜Ｓ４
は、各半導体パワーモジュール３２〜３５の入力信号Ｖ
ｉｎに相当する。すなわち、ゲート制御回路３６が送出
する入力信号Ｓ１〜Ｓ４に応答して、半導体パワーモジ
ュール３２〜３５はそれぞれ個別にオン動作およびオフ
動作を行う。
ており、各半導体パワーモジュール３２〜３５へ入力信
号Ｓ１〜Ｓ４を個別に送出する。入力信号Ｓ１〜Ｓ４
は、各半導体パワーモジュール３２〜３５の入力信号Ｖ
ｉｎに相当する。すなわち、ゲート制御回路３６が送出
する入力信号Ｓ１〜Ｓ４に応答して、半導体パワーモジ
ュール３２〜３５はそれぞれ個別にオン動作およびオフ
動作を行う。
【００９６】ゲート制御回路３６と半導体パワーモジュ
ール３２〜３５の間には、エラー停止回路３８が介挿さ
れている。エラー停止回路３８は、論理積回路３９を各
入力信号Ｓ１〜Ｓ４毎に備えている。そして、論理積回
路３９には、ゲート制御回路３６からの出力信号ととも
に、もう一つの論理積回路３７から出力される信号Ｓ９
が入力される。この論理積回路３７には、各半導体パワ
ーモジュール３２〜３５からのエラー信号Ｓ５〜Ｓ８が
入力されている。エラー信号Ｓ５〜Ｓ８は、各半導体パ
ワーモジュール３２〜３５が出力するエラー信号Ｆ２に
相当する。論理積回路３９は、ＮＡＮＤ素子を用いて構
成され、他方の論理積回路３７は、ＡＮＤ素子とラッチ
素子とを用いて構成される。
ール３２〜３５の間には、エラー停止回路３８が介挿さ
れている。エラー停止回路３８は、論理積回路３９を各
入力信号Ｓ１〜Ｓ４毎に備えている。そして、論理積回
路３９には、ゲート制御回路３６からの出力信号ととも
に、もう一つの論理積回路３７から出力される信号Ｓ９
が入力される。この論理積回路３７には、各半導体パワ
ーモジュール３２〜３５からのエラー信号Ｓ５〜Ｓ８が
入力されている。エラー信号Ｓ５〜Ｓ８は、各半導体パ
ワーモジュール３２〜３５が出力するエラー信号Ｆ２に
相当する。論理積回路３９は、ＮＡＮＤ素子を用いて構
成され、他方の論理積回路３７は、ＡＮＤ素子とラッチ
素子とを用いて構成される。
【００９７】論理積回路３７は、エラー信号Ｓ５〜Ｓ８
のいずれもがノーマル信号（”Ｈ”）であるときには、
信号Ｓ９として”Ｈ”を出力するとともに、エラー信号
Ｓ５〜Ｓ８の中の１つでもアクティブ信号（”Ｌ”）に
転じると、その後は”Ｌ”を出力に保持する。エラー信
号Ｓ５〜Ｓ８が”Ｈ”に復帰し、しかもリセット信号Ｓ
１０が入力されると、論理積回路３７の出力は”Ｈ”に
復帰する。また、論理積回路３９は、信号Ｓ９が”Ｈ”
であるときには、ゲート制御回路３６からの信号を反転
して出力し、信号Ｓ９が”Ｌ”であるときには、ゲート
制御回路３６からの信号に依存することなく”Ｈ”を出
力する。
のいずれもがノーマル信号（”Ｈ”）であるときには、
信号Ｓ９として”Ｈ”を出力するとともに、エラー信号
Ｓ５〜Ｓ８の中の１つでもアクティブ信号（”Ｌ”）に
転じると、その後は”Ｌ”を出力に保持する。エラー信
号Ｓ５〜Ｓ８が”Ｈ”に復帰し、しかもリセット信号Ｓ
１０が入力されると、論理積回路３７の出力は”Ｈ”に
復帰する。また、論理積回路３９は、信号Ｓ９が”Ｈ”
であるときには、ゲート制御回路３６からの信号を反転
して出力し、信号Ｓ９が”Ｌ”であるときには、ゲート
制御回路３６からの信号に依存することなく”Ｈ”を出
力する。
【００９８】制御回路５０は、また、エラー表示回路４
０を備えている。このエラー表示回路４０は、各エラー
信号Ｓ５〜Ｓ８が個別に入力される４個のラッチ回路４
２を備えている。これらのラッチ回路４２の出力は、Ｌ
ＥＤ４１（発光ダイオード）に個別に接続されている。
すなわち、入力信号Ｓ１〜Ｓ４が”Ｈ”であるときに
は、ラッチ回路４２はＬＥＤ４１を駆動せず、入力信号
Ｓ１〜Ｓ４のいずれかが”Ｌ”に転じると、”Ｌ”が入
力されたラッチ回路４２は、その後ＬＥＤ４１を駆動し
続ける。入力信号Ｓ１〜Ｓ４が”Ｈ”に復帰し、しかも
リセット信号Ｓ１０が入力されると、ラッチ回路４２は
ＬＥＤ４１の駆動を停止する。
０を備えている。このエラー表示回路４０は、各エラー
信号Ｓ５〜Ｓ８が個別に入力される４個のラッチ回路４
２を備えている。これらのラッチ回路４２の出力は、Ｌ
ＥＤ４１（発光ダイオード）に個別に接続されている。
すなわち、入力信号Ｓ１〜Ｓ４が”Ｈ”であるときに
は、ラッチ回路４２はＬＥＤ４１を駆動せず、入力信号
Ｓ１〜Ｓ４のいずれかが”Ｌ”に転じると、”Ｌ”が入
力されたラッチ回路４２は、その後ＬＥＤ４１を駆動し
続ける。入力信号Ｓ１〜Ｓ４が”Ｈ”に復帰し、しかも
リセット信号Ｓ１０が入力されると、ラッチ回路４２は
ＬＥＤ４１の駆動を停止する。
【００９９】＜2-2．正常動作＞つぎに、スイッチング
回路３１および制御回路５０の正常時の動作について説
明する。各半導体パワーモジュール３２〜３５が正常動
作を行っているときには、エラー信号Ｓ５〜Ｓ８はいず
れもノーマル信号（”Ｈ”）であるために、論理積回路
３７は”Ｈ”を出力する。このため、４個の論理積回路
３９は、いずれもゲート制御回路３６からの出力信号を
反転して入力信号Ｓ１〜Ｓ４として出力する。すなわ
ち、半導体パワーモジュール３２〜３５は、ゲート制御
回路３６が送出する信号にもとづいてオン動作およびオ
フ動作を行う。
回路３１および制御回路５０の正常時の動作について説
明する。各半導体パワーモジュール３２〜３５が正常動
作を行っているときには、エラー信号Ｓ５〜Ｓ８はいず
れもノーマル信号（”Ｈ”）であるために、論理積回路
３７は”Ｈ”を出力する。このため、４個の論理積回路
３９は、いずれもゲート制御回路３６からの出力信号を
反転して入力信号Ｓ１〜Ｓ４として出力する。すなわ
ち、半導体パワーモジュール３２〜３５は、ゲート制御
回路３６が送出する信号にもとづいてオン動作およびオ
フ動作を行う。
【０１００】この正常時の動作は、従来の装置の動作を
図示する図１６および図１７で示される。これらの図１
６および図１７は、半導体パワーモジュール２２〜２５
を半導体パワーモジュール３２〜３５に置き換え、コレ
クタ電圧Ｖ２２〜Ｖ２５を、ＩＧＢＴ３２ａ〜３５ａの
コレクタ電圧ＶＱ１〜ＶＱ４に置き換えることによっ
て、そのまま、スイッチング回路３１と制御回路５０の
正常時における動作説明図となる。
図示する図１６および図１７で示される。これらの図１
６および図１７は、半導体パワーモジュール２２〜２５
を半導体パワーモジュール３２〜３５に置き換え、コレ
クタ電圧Ｖ２２〜Ｖ２５を、ＩＧＢＴ３２ａ〜３５ａの
コレクタ電圧ＶＱ１〜ＶＱ４に置き換えることによっ
て、そのまま、スイッチング回路３１と制御回路５０の
正常時における動作説明図となる。
【０１０１】正常時において、各半導体パワーモジュー
ル３２〜３５がこのように動作する結果、いずれのモー
ドにおいても、各半導体パワーモジュール３２〜３５の
中の２個がオフされる。このため、半導体パワーモジュ
ール３２〜３５に印加されるコレクタ電圧ＶＱ１〜ＶＱ
４は、正常時においては、常にＥｄ／２以下に抑えられ
る。
ル３２〜３５がこのように動作する結果、いずれのモー
ドにおいても、各半導体パワーモジュール３２〜３５の
中の２個がオフされる。このため、半導体パワーモジュ
ール３２〜３５に印加されるコレクタ電圧ＶＱ１〜ＶＱ
４は、正常時においては、常にＥｄ／２以下に抑えられ
る。
【０１０２】＜2-3．異常時の動作＞つぎに、スイッチ
ング回路３１と制御回路５０の動作を特徴づける異常時
の動作について説明する。図８および図９はそれぞれ、
例えばゲート制御回路３６の動作異常に起因して、４個
の半導体パワーモジュール３２〜３５の中の１つが本来
のオン状態からオフ状態へと転じる異常が発生した場合
の各部の動作を示すタイミングチャートおよび回路図で
ある。
ング回路３１と制御回路５０の動作を特徴づける異常時
の動作について説明する。図８および図９はそれぞれ、
例えばゲート制御回路３６の動作異常に起因して、４個
の半導体パワーモジュール３２〜３５の中の１つが本来
のオン状態からオフ状態へと転じる異常が発生した場合
の各部の動作を示すタイミングチャートおよび回路図で
ある。
【０１０３】図９に示すように、誘導負荷Ｌが例えば出
力端子Ｕと低電位側直流母線ＬＮの間に接続されてい
る。図９において、半導体パワーモジュールＱ１〜Ｑ４
は、図７に示した電力スイッチング用半導体パワーモジ
ュール３２〜３５をそれぞれ表している。
力端子Ｕと低電位側直流母線ＬＮの間に接続されてい
る。図９において、半導体パワーモジュールＱ１〜Ｑ４
は、図７に示した電力スイッチング用半導体パワーモジ
ュール３２〜３５をそれぞれ表している。
【０１０４】図８には、誘導負荷Ｌを流れる負荷電流Ｉ
Ｌ、半導体パワーモジュールＱ１〜Ｑ４に印加される電
圧ＶＱ１〜ＶＱ４（各半導体パワーモジュールＱ１〜Ｑ
４が備えるＩＧＢＴ３２ａ〜３５ａのコレクタ電圧に相
当する）、誘導負荷Ｌに印加される負荷電圧ＶＬ、エラ
ー信号Ｓ６、入力信号Ｓ１〜Ｓ４、エラー信号Ｓ６によ
って駆動されるＬＥＤ２の順方向電流、およびリセット
信号Ｓ１０の波形が模式的に示される。
Ｌ、半導体パワーモジュールＱ１〜Ｑ４に印加される電
圧ＶＱ１〜ＶＱ４（各半導体パワーモジュールＱ１〜Ｑ
４が備えるＩＧＢＴ３２ａ〜３５ａのコレクタ電圧に相
当する）、誘導負荷Ｌに印加される負荷電圧ＶＬ、エラ
ー信号Ｓ６、入力信号Ｓ１〜Ｓ４、エラー信号Ｓ６によ
って駆動されるＬＥＤ２の順方向電流、およびリセット
信号Ｓ１０の波形が模式的に示される。
【０１０５】各半導体パワーモジュールＱ１〜Ｑ４にお
けるクランプ電圧ＶＣＬは高電位側直流母線ＬＰと低電
位側直流母線ＬＮの間の電源電圧Ｅｄよりも低く、しか
も、正常時に各半導体パワーモジュールＱ１〜Ｑ４に印
加される最大電圧であるＥｄ／２よりは高く設定され
る。すなわち、Ｅｄ／２＜ＶＣＬ＜Ｅｄの関係が成り立
っている。
けるクランプ電圧ＶＣＬは高電位側直流母線ＬＰと低電
位側直流母線ＬＮの間の電源電圧Ｅｄよりも低く、しか
も、正常時に各半導体パワーモジュールＱ１〜Ｑ４に印
加される最大電圧であるＥｄ／２よりは高く設定され
る。すなわち、Ｅｄ／２＜ＶＣＬ＜Ｅｄの関係が成り立
っている。
【０１０６】図８及び図９に示される異常例では、スイ
ッチング回路３１がモード１（図１６）の動作中に異常
が発生している。このため、異常発生時の直前の正常動
作期間、すなわち領域１においては、入力信号Ｓ１、Ｓ
２は”Ｌ”を出力しており、残りの入力信号Ｓ３、Ｓ４
は”Ｈ”を出力している。これらの入力信号Ｓ１〜Ｓ４
に応答して、半導体パワーモジュールＱ１、Ｑ２はオン
しており、残りの半導体パワーモジュールＱ３、Ｑ４は
オフしている。
ッチング回路３１がモード１（図１６）の動作中に異常
が発生している。このため、異常発生時の直前の正常動
作期間、すなわち領域１においては、入力信号Ｓ１、Ｓ
２は”Ｌ”を出力しており、残りの入力信号Ｓ３、Ｓ４
は”Ｈ”を出力している。これらの入力信号Ｓ１〜Ｓ４
に応答して、半導体パワーモジュールＱ１、Ｑ２はオン
しており、残りの半導体パワーモジュールＱ３、Ｑ４は
オフしている。
【０１０７】その結果、半導体パワーモジュールＱ１、
Ｑ２４は短絡し、半導体パワーモジュールＱ３、Ｑ４が
電源電圧Ｅｄを均等にＥｄ／２ずつ分担する。このた
め、誘導負荷Ｌには電源電圧Ｅｄが印加されるので、Ｅ
ｄ／Ｌに等しい増加率をもって負荷電流ＩＬが増加す
る。すなわち、このときの負荷電流ＩＬの増加率は、ｄ
ＩＬ／ｄｔ＝Ｅｄ／Ｌで規定される。ただし、符号Ｌは
誘導負荷Ｌの誘導の大きさをも表している。また、この
正常動作時には、エラー信号Ｓ５〜Ｓ８はいずれも”
Ｈ”を維持し、ＬＥＤ１〜４（４１）はいずれも消灯し
ている。
Ｑ２４は短絡し、半導体パワーモジュールＱ３、Ｑ４が
電源電圧Ｅｄを均等にＥｄ／２ずつ分担する。このた
め、誘導負荷Ｌには電源電圧Ｅｄが印加されるので、Ｅ
ｄ／Ｌに等しい増加率をもって負荷電流ＩＬが増加す
る。すなわち、このときの負荷電流ＩＬの増加率は、ｄ
ＩＬ／ｄｔ＝Ｅｄ／Ｌで規定される。ただし、符号Ｌは
誘導負荷Ｌの誘導の大きさをも表している。また、この
正常動作時には、エラー信号Ｓ５〜Ｓ８はいずれも”
Ｈ”を維持し、ＬＥＤ１〜４（４１）はいずれも消灯し
ている。
【０１０８】ゲート制御回路３６に動作異常が発生する
などに起因して、入力信号Ｓ２が本来の”Ｌ”から”
Ｈ”へと転じると、半導体パワーモジュールＱ２は、本
来のオンからオフへと転じる。このとき、半導体パワー
モジュールＱ２には過電圧が印加されるが、クランプ電
圧ＶＣＬは電源電圧Ｅｄよりも低く設定されているため
に、半導体パワーモジュールＱ２は、クランプ電圧ＶＣ
Ｌにクランプされる。その結果、誘導負荷Ｌには、（Ｅ
ｄ−ＶＣＬ）に相当する電圧が印加される。
などに起因して、入力信号Ｓ２が本来の”Ｌ”から”
Ｈ”へと転じると、半導体パワーモジュールＱ２は、本
来のオンからオフへと転じる。このとき、半導体パワー
モジュールＱ２には過電圧が印加されるが、クランプ電
圧ＶＣＬは電源電圧Ｅｄよりも低く設定されているため
に、半導体パワーモジュールＱ２は、クランプ電圧ＶＣ
Ｌにクランプされる。その結果、誘導負荷Ｌには、（Ｅ
ｄ−ＶＣＬ）に相当する電圧が印加される。
【０１０９】この時期、すなわち領域２においては、負
荷電流ＩＬは、領域１におけると同様に高電位側直流母
線ＬＰおよび低電位側直流母線ＬＮを流れ続け、しか
も、ｄＩＬ／ｄｔ＝（Ｅｄ−ＶＣＬ）／Ｌで規定される
増加率をもって増加する。すなわち、領域１におけるよ
りも緩い速度で増加する。このとき、半導体パワーモジ
ュールＱ３、Ｑ４はそれぞれ、（Ｅｄ−ＶＣＬ）を均等
に分担する。すなわち、半導体パワーモジュールＱ３、
Ｑ４には、いずれも（Ｅｄ−ＶＣＬ）／２に相当する電
圧が印加される。
荷電流ＩＬは、領域１におけると同様に高電位側直流母
線ＬＰおよび低電位側直流母線ＬＮを流れ続け、しか
も、ｄＩＬ／ｄｔ＝（Ｅｄ−ＶＣＬ）／Ｌで規定される
増加率をもって増加する。すなわち、領域１におけるよ
りも緩い速度で増加する。このとき、半導体パワーモジ
ュールＱ３、Ｑ４はそれぞれ、（Ｅｄ−ＶＣＬ）を均等
に分担する。すなわち、半導体パワーモジュールＱ３、
Ｑ４には、いずれも（Ｅｄ−ＶＣＬ）／２に相当する電
圧が印加される。
【０１１０】半導体パワーモジュールＱ２がクランプ電
圧ＶＣＬにクランプされた時点、すなわち、半導体パワ
ーモジュールＱ２が備えるクランプ回路がブレイクオー
バした時点で、半導体パワーモジュールＱ２から送出さ
れるエラー信号Ｓ６が、”Ｈ”から”Ｌ”へと転じる。
その結果、論理積回路３７が出力する信号Ｓ９が”Ｈ”
から”Ｌ”へと変化するとともに、その後”Ｌ”のまま
で持続する。
圧ＶＣＬにクランプされた時点、すなわち、半導体パワ
ーモジュールＱ２が備えるクランプ回路がブレイクオー
バした時点で、半導体パワーモジュールＱ２から送出さ
れるエラー信号Ｓ６が、”Ｈ”から”Ｌ”へと転じる。
その結果、論理積回路３７が出力する信号Ｓ９が”Ｈ”
から”Ｌ”へと変化するとともに、その後”Ｌ”のまま
で持続する。
【０１１１】信号Ｓ９が”Ｌ”へと転じる結果、論理積
回路３９は、ゲート制御回路３６の出力信号の如何にか
かわりなく、入力信号Ｓ１〜Ｓ４の全てに”Ｈ”を出力
する。論理積回路３７および論理積回路３９には、それ
ぞれ、回路に固有の伝搬遅延があるために、エラー信号
Ｓ６が”Ｌ”に転じてから入力信号Ｓ１〜Ｓ４が一斉
に”Ｈ”となるまでには、一定の時間遅れが存在する。
このため、領域２は、この時間遅れに相当する一定期間
にわたって持続する。
回路３９は、ゲート制御回路３６の出力信号の如何にか
かわりなく、入力信号Ｓ１〜Ｓ４の全てに”Ｈ”を出力
する。論理積回路３７および論理積回路３９には、それ
ぞれ、回路に固有の伝搬遅延があるために、エラー信号
Ｓ６が”Ｌ”に転じてから入力信号Ｓ１〜Ｓ４が一斉
に”Ｈ”となるまでには、一定の時間遅れが存在する。
このため、領域２は、この時間遅れに相当する一定期間
にわたって持続する。
【０１１２】この一定期間を経た後、すべての入力信号
Ｓ１〜Ｓ４が”Ｈ”へと転じることによって、半導体パ
ワーモジュールＱ１〜Ｑ４のすべてがオフ状態へ移行す
る（領域３）。その結果、誘導負荷Ｌと直列に接続され
る半導体パワーモジュールＱ１、Ｑ２の双方がオフする
ことから、負荷電流ＩＬは、もはやこれらの半導体パワ
ーモジュールＱ１、Ｑ２を通過することができないの
で、半導体パワーモジュールＱ３、Ｑ４に内蔵されるフ
リーホイールダイオード３４ｂ、３５ｂへと還流する。
Ｓ１〜Ｓ４が”Ｈ”へと転じることによって、半導体パ
ワーモジュールＱ１〜Ｑ４のすべてがオフ状態へ移行す
る（領域３）。その結果、誘導負荷Ｌと直列に接続され
る半導体パワーモジュールＱ１、Ｑ２の双方がオフする
ことから、負荷電流ＩＬは、もはやこれらの半導体パワ
ーモジュールＱ１、Ｑ２を通過することができないの
で、半導体パワーモジュールＱ３、Ｑ４に内蔵されるフ
リーホイールダイオード３４ｂ、３５ｂへと還流する。
【０１１３】このため、半導体パワーモジュールＱ１、
Ｑ２には電源電圧Ｅｄが、それぞれのオフ抵抗の大きさ
に応じて分圧されることによって半導体パワーモジュー
ルＱ２はクランプ状態を脱し、残りの半導体パワーモジ
ュールＱ３、Ｑ４には、略ゼロ電圧が印加される。この
領域３の期間においては、負荷電圧ＶＬは略ゼロである
ので、負荷電流ＩＬは緩やかに減少する。
Ｑ２には電源電圧Ｅｄが、それぞれのオフ抵抗の大きさ
に応じて分圧されることによって半導体パワーモジュー
ルＱ２はクランプ状態を脱し、残りの半導体パワーモジ
ュールＱ３、Ｑ４には、略ゼロ電圧が印加される。この
領域３の期間においては、負荷電圧ＶＬは略ゼロである
ので、負荷電流ＩＬは緩やかに減少する。
【０１１４】なお、領域３においては、半導体パワーモ
ジュールＱ１、Ｑ２のそれぞれには、一般にクランプ電
圧ＶＣＬよりも低い電圧が印加されるが、図８には、そ
の中でも特に、半導体パワーモジュールＱ１、Ｑ２のオ
フ抵抗が均等で、その結果、それぞれＥｄ／２を分担す
る例を図示している。
ジュールＱ１、Ｑ２のそれぞれには、一般にクランプ電
圧ＶＣＬよりも低い電圧が印加されるが、図８には、そ
の中でも特に、半導体パワーモジュールＱ１、Ｑ２のオ
フ抵抗が均等で、その結果、それぞれＥｄ／２を分担す
る例を図示している。
【０１１５】領域３へ移行し、半導体パワーモジュール
Ｑ２のクランプ状態が解除されてもなお、過電圧エラー
信号出力回路１６の働きによって、エラー信号Ｓ６は短
時間ではあるが有限時間にわたって”Ｌ”を維持する。
その後、オペレータ（操作者）がリセット信号Ｓ１０を
入力することによって、論理積回路３７の出力は”Ｈ”
に復帰する。
Ｑ２のクランプ状態が解除されてもなお、過電圧エラー
信号出力回路１６の働きによって、エラー信号Ｓ６は短
時間ではあるが有限時間にわたって”Ｌ”を維持する。
その後、オペレータ（操作者）がリセット信号Ｓ１０を
入力することによって、論理積回路３７の出力は”Ｈ”
に復帰する。
【０１１６】また、領域２へ移行するときに、エラー信
号Ｓ６に”Ｌ”が出力されることによって、ＬＥＤ２が
点灯する。エラー信号Ｓ６が入力されるラッチ回路４２
の作用によって、ＬＥＤ２はその後、点灯し続ける。リ
セット信号Ｓ１０が入力されと、ラッチ回路４２のラッ
チ状態が解除され、ＬＥＤ２が消灯される。
号Ｓ６に”Ｌ”が出力されることによって、ＬＥＤ２が
点灯する。エラー信号Ｓ６が入力されるラッチ回路４２
の作用によって、ＬＥＤ２はその後、点灯し続ける。リ
セット信号Ｓ１０が入力されと、ラッチ回路４２のラッ
チ状態が解除され、ＬＥＤ２が消灯される。
【０１１７】＜2-4．装置の利点＞領域２においては、
異常動作を行った半導体パワーモジュールＱ２には、増
加しつつある負荷電流ＩＬが流れるとともに、クランプ
電圧ＶＣＬに相当する電圧が印加される。負荷電流ＩＬ
の大部分は、第１実施例で説明したように、半導体パワ
ーモジュールＱ２が備えるＩＧＢＴを流れる。このた
め、半導体パワーモジュールＱ２のＩＧＢＴでは、ＩＬ
×ＶＣＬに相当する多大な損失熱が発生する。
異常動作を行った半導体パワーモジュールＱ２には、増
加しつつある負荷電流ＩＬが流れるとともに、クランプ
電圧ＶＣＬに相当する電圧が印加される。負荷電流ＩＬ
の大部分は、第１実施例で説明したように、半導体パワ
ーモジュールＱ２が備えるＩＧＢＴを流れる。このた
め、半導体パワーモジュールＱ２のＩＧＢＴでは、ＩＬ
×ＶＣＬに相当する多大な損失熱が発生する。
【０１１８】しかしながら、この３レベルインバータで
は、上述したように、エラー信号Ｓ５〜Ｓ８に応答して
半導体パワーモジュールＱ１〜Ｑ４を一斉にオフさせる
ための回路が設けられているので、半導体パワーモジュ
ールＱ２にクランプ電圧ＶＣＬが印加される期間は永く
は持続しない。すなわち、半導体パワーモジュールＱ２
に多大な損失熱を生じる領域２の期間は、論理積回路３
７等の伝搬遅延時間で規定される短時間で早々に終了
し、領域３へと移行する。このため、半導体パワーモジ
ュールＱ２がクランプされることに伴う損失熱に由来す
るＩＧＢＴの過熱および焼損が回避される。
は、上述したように、エラー信号Ｓ５〜Ｓ８に応答して
半導体パワーモジュールＱ１〜Ｑ４を一斉にオフさせる
ための回路が設けられているので、半導体パワーモジュ
ールＱ２にクランプ電圧ＶＣＬが印加される期間は永く
は持続しない。すなわち、半導体パワーモジュールＱ２
に多大な損失熱を生じる領域２の期間は、論理積回路３
７等の伝搬遅延時間で規定される短時間で早々に終了
し、領域３へと移行する。このため、半導体パワーモジ
ュールＱ２がクランプされることに伴う損失熱に由来す
るＩＧＢＴの過熱および焼損が回避される。
【０１１９】このため、クランプ電圧ＶＣＬを電源電圧
Ｅｄよりも低く設定することが可能となる。図８のタイ
ミングチャートに示したように、半導体パワーモジュー
ルＱ１〜Ｑ４には、クランプ電圧ＶＣＬを超える電圧は
印加されない。したがって、３レベルインバータを構成
する半導体パワーモジュールＱ１〜Ｑ４の耐圧、言い替
えると半導体パワーモジュールＱ１〜Ｑ４が内蔵するＩ
ＧＢＴの耐圧を、正常動作時に印加される電圧Ｅｄ／２
から高いマージンを見込んだ値に設定する必要がない。
したがって、所定の耐圧を有する半導体パワーモジュー
ルＱ１〜Ｑ４を用いることによって、高い定格電圧を有
する３レベルインバータを構成することも可能である。
Ｅｄよりも低く設定することが可能となる。図８のタイ
ミングチャートに示したように、半導体パワーモジュー
ルＱ１〜Ｑ４には、クランプ電圧ＶＣＬを超える電圧は
印加されない。したがって、３レベルインバータを構成
する半導体パワーモジュールＱ１〜Ｑ４の耐圧、言い替
えると半導体パワーモジュールＱ１〜Ｑ４が内蔵するＩ
ＧＢＴの耐圧を、正常動作時に印加される電圧Ｅｄ／２
から高いマージンを見込んだ値に設定する必要がない。
したがって、所定の耐圧を有する半導体パワーモジュー
ルＱ１〜Ｑ４を用いることによって、高い定格電圧を有
する３レベルインバータを構成することも可能である。
【０１２０】すなわち、この実施例の３レベルインバー
タでは、３レベルインバータが本来備える長所を、高い
安全性と信頼性をもって十分に引き出すことが可能であ
る。数値例を示すと、この実施例の３レベルインバータ
が図１５に示した従来装置と同じ１５００Ｖである場合
には、半導体パワーモジュールＱ１〜Ｑ４が備えるＩＧ
ＢＴの耐圧は、マージンを見込んでも１７００Ｖあれば
十分である。
タでは、３レベルインバータが本来備える長所を、高い
安全性と信頼性をもって十分に引き出すことが可能であ
る。数値例を示すと、この実施例の３レベルインバータ
が図１５に示した従来装置と同じ１５００Ｖである場合
には、半導体パワーモジュールＱ１〜Ｑ４が備えるＩＧ
ＢＴの耐圧は、マージンを見込んでも１７００Ｖあれば
十分である。
【０１２１】この３レベルインバータでは、また、リセ
ット信号Ｓ１０が入力されるまで、すべての半導体パワ
ーモジュールＱ１〜Ｑ４が遮断した状態が継続するの
で、異常原因が取り除かれないまま動作を再開すること
によって異常動作を反復するという不都合を回避でき
る。
ット信号Ｓ１０が入力されるまで、すべての半導体パワ
ーモジュールＱ１〜Ｑ４が遮断した状態が継続するの
で、異常原因が取り除かれないまま動作を再開すること
によって異常動作を反復するという不都合を回避でき
る。
【０１２２】さらに、エラー表示回路４０が設けられる
ことによって、オペレータは３レベルインバータに異常
が発生したことを認識し得るとともに、異常動作を行っ
た半導体パワーモジュールを特定することが可能であ
る。このことによって、異常原因の追求と除去とが容易
に行い得る。オペレータは異常動作を行った半導体パワ
ーモジュールを特定し終わると、リセット信号Ｓ１０を
入力することによって、論理積回路３７のラッチ状態を
解除するとともに、ＬＥＤ２を消灯することができる。
ことによって、オペレータは３レベルインバータに異常
が発生したことを認識し得るとともに、異常動作を行っ
た半導体パワーモジュールを特定することが可能であ
る。このことによって、異常原因の追求と除去とが容易
に行い得る。オペレータは異常動作を行った半導体パワ
ーモジュールを特定し終わると、リセット信号Ｓ１０を
入力することによって、論理積回路３７のラッチ状態を
解除するとともに、ＬＥＤ２を消灯することができる。
【０１２３】なお、図７および図９には、エラー信号Ｓ
５〜Ｓ８のそれぞれに、第１実施例のエラー信号Ｆ２、
すなわちクランプ回路の導通にともなって送出される信
号を用いたが、エラー信号Ｆ２とエラー信号Ｆ１の論理
和を用いてもよい。このときには、過電圧の発生時だけ
ではなく過電流の発生時においても、論理積回路３７や
論理積回路３９が作動し、すべての半導体パワーモジュ
ールＱ１〜Ｑ４がオフに移行する。
５〜Ｓ８のそれぞれに、第１実施例のエラー信号Ｆ２、
すなわちクランプ回路の導通にともなって送出される信
号を用いたが、エラー信号Ｆ２とエラー信号Ｆ１の論理
和を用いてもよい。このときには、過電圧の発生時だけ
ではなく過電流の発生時においても、論理積回路３７や
論理積回路３９が作動し、すべての半導体パワーモジュ
ールＱ１〜Ｑ４がオフに移行する。
【０１２４】３レベルインバータをこのように構成して
も、本来オンであるべき半導体パワーモジュールＱ２が
オフに転じるという上述の異常の場合においては、過電
流は発生しないので、エラー信号Ｆ２のみによって、す
べての半導体パワーモジュールＱ１〜Ｑ４がオフする。
すなわち、各部の動作は図８のタイミングチャートに描
かれる通りとなる。
も、本来オンであるべき半導体パワーモジュールＱ２が
オフに転じるという上述の異常の場合においては、過電
流は発生しないので、エラー信号Ｆ２のみによって、す
べての半導体パワーモジュールＱ１〜Ｑ４がオフする。
すなわち、各部の動作は図８のタイミングチャートに描
かれる通りとなる。
【０１２５】＜３．第３実施例＞つぎに、第３実施例の
２レベルインバータについて説明する。
２レベルインバータについて説明する。
【０１２６】＜3-1. 構成＞図１０は、この２レベルイ
ンバータの全体構成を示す回路図である。この２レベル
インバータは、３相インバータとして構成されている。
この２レベルインバータでは、高電位側電源端子Ｐに接
続される高電位側直流母線ＬＰと低電位側電源端子Ｎに
接続される低電位側直流母線ＬＮとの間に、１つの相に
対応するスイッチング回路４３が３個並列に接続されて
いる。各スイッチング回路４３には、それぞれ制御回路
６０が接続されており、この制御回路６０によって回路
４４の動作が制御される。
ンバータの全体構成を示す回路図である。この２レベル
インバータは、３相インバータとして構成されている。
この２レベルインバータでは、高電位側電源端子Ｐに接
続される高電位側直流母線ＬＰと低電位側電源端子Ｎに
接続される低電位側直流母線ＬＮとの間に、１つの相に
対応するスイッチング回路４３が３個並列に接続されて
いる。各スイッチング回路４３には、それぞれ制御回路
６０が接続されており、この制御回路６０によって回路
４４の動作が制御される。
【０１２７】高電位側電源端子Ｐと低電位側電源端子Ｎ
の間には、外部の電源から直流の電源電圧Ｅｄが印加さ
れている。また、高電位側直流母線ＬＰと低電位側直流
母線ＬＮとの間には、コンデンサ５６が介挿されてお
り、そのことによって電源電圧Ｅｄの安定性が保証され
ている。
の間には、外部の電源から直流の電源電圧Ｅｄが印加さ
れている。また、高電位側直流母線ＬＰと低電位側直流
母線ＬＮとの間には、コンデンサ５６が介挿されてお
り、そのことによって電源電圧Ｅｄの安定性が保証され
ている。
【０１２８】図１１は、１相分のスイッチング回路４３
と制御回路６０の構成を示す回路図である。スイッチン
グ回路４３では、高電位側直流母線ＬＰと低電位側直流
母線ＬＮとの間に、直列に２段の半導体パワーモジュー
ル４４、４５が接続されている。これらの半導体パワー
モジュール４４、４５は、それぞれＩＧＢＴ４４ａ、４
５ａ、フリーホイールダイオード４４ｂ、４５ｂを備え
ている。半導体パワーモジュール４４、４５は、いずれ
も第１実施例の半導体パワーモジュール１００と同一の
装置である。すなわち、この３レベルインバータも、第
２実施例同様に、半導体パワーモジュール１００を利用
して構成されている。
と制御回路６０の構成を示す回路図である。スイッチン
グ回路４３では、高電位側直流母線ＬＰと低電位側直流
母線ＬＮとの間に、直列に２段の半導体パワーモジュー
ル４４、４５が接続されている。これらの半導体パワー
モジュール４４、４５は、それぞれＩＧＢＴ４４ａ、４
５ａ、フリーホイールダイオード４４ｂ、４５ｂを備え
ている。半導体パワーモジュール４４、４５は、いずれ
も第１実施例の半導体パワーモジュール１００と同一の
装置である。すなわち、この３レベルインバータも、第
２実施例同様に、半導体パワーモジュール１００を利用
して構成されている。
【０１２９】制御回路６０は、第２実施例の制御回路５
０と同様に、ゲート制御回路４６、エラー停止回路４
８、論理積回路４７、およびエラー表示回路４９を備え
ている。ゲート制御回路４６は、各半導体パワーモジュ
ール４４、４５へ入力信号Ｓ１１、Ｓ１２を個別に送出
する。入力信号Ｓ１１、Ｓ１２は、各半導体パワーモジ
ュール４４、４５における入力信号Ｖｉｎに相当する。
すなわち、ゲート制御回路４６が送出する入力信号Ｓ１
１、Ｓ１２に応答して、半導体パワーモジュール４４、
４５はそれぞれ個別にオン動作およびオフ動作を行う。
０と同様に、ゲート制御回路４６、エラー停止回路４
８、論理積回路４７、およびエラー表示回路４９を備え
ている。ゲート制御回路４６は、各半導体パワーモジュ
ール４４、４５へ入力信号Ｓ１１、Ｓ１２を個別に送出
する。入力信号Ｓ１１、Ｓ１２は、各半導体パワーモジ
ュール４４、４５における入力信号Ｖｉｎに相当する。
すなわち、ゲート制御回路４６が送出する入力信号Ｓ１
１、Ｓ１２に応答して、半導体パワーモジュール４４、
４５はそれぞれ個別にオン動作およびオフ動作を行う。
【０１３０】ゲート制御回路４６と半導体パワーモジュ
ール４４、４５の間に介挿されるエラー停止回路４８
は、論理積回路３９を各入力信号Ｓ１１、Ｓ１２毎に備
えている。そして、論理積回路３９には、ゲート制御回
路４６からの出力信号とともに、もう一つの論理積回路
４７から出力される信号Ｓ９が入力される。この論理積
回路４７には、各半導体パワーモジュール４４、４５か
らのエラー信号Ｓ１３、Ｓ１４が入力されている。論理
積回路４７は、ＡＮＤ素子とラッチ素子とを用いて構成
される。
ール４４、４５の間に介挿されるエラー停止回路４８
は、論理積回路３９を各入力信号Ｓ１１、Ｓ１２毎に備
えている。そして、論理積回路３９には、ゲート制御回
路４６からの出力信号とともに、もう一つの論理積回路
４７から出力される信号Ｓ９が入力される。この論理積
回路４７には、各半導体パワーモジュール４４、４５か
らのエラー信号Ｓ１３、Ｓ１４が入力されている。論理
積回路４７は、ＡＮＤ素子とラッチ素子とを用いて構成
される。
【０１３１】エラー信号Ｓ１３は、半導体パワーモジュ
ール４４が出力するエラー信号Ｆ１とエラー信号Ｆ２の
論理和に相当する。したがって、半導体パワーモジュー
ル４４が送出するエラー信号Ｆ１またはエラー信号Ｆ２
の中の少なくとも一方が、アクティブ信号（”Ｌ”）で
あるときに、”Ｌ”となる。双方ともにノーマル信
号（”Ｈ”）であるときには、”Ｈ”となる。言い替え
ると、エラー信号Ｓ１３は、半導体パワーモジュール４
４が過電圧または過電流のいずれかを検出したとき
に、”Ｌ”となる。
ール４４が出力するエラー信号Ｆ１とエラー信号Ｆ２の
論理和に相当する。したがって、半導体パワーモジュー
ル４４が送出するエラー信号Ｆ１またはエラー信号Ｆ２
の中の少なくとも一方が、アクティブ信号（”Ｌ”）で
あるときに、”Ｌ”となる。双方ともにノーマル信
号（”Ｈ”）であるときには、”Ｈ”となる。言い替え
ると、エラー信号Ｓ１３は、半導体パワーモジュール４
４が過電圧または過電流のいずれかを検出したとき
に、”Ｌ”となる。
【０１３２】同様に、エラー信号Ｓ１４は、半導体パワ
ーモジュール４５が出力するエラー信号Ｆ１とエラー信
号Ｆ２の論理和に相当する。すなわち、エラー信号Ｓ１
４は、半導体パワーモジュール４５が過電圧または過電
流のいずれかを検出したときに、”Ｌ”となる。
ーモジュール４５が出力するエラー信号Ｆ１とエラー信
号Ｆ２の論理和に相当する。すなわち、エラー信号Ｓ１
４は、半導体パワーモジュール４５が過電圧または過電
流のいずれかを検出したときに、”Ｌ”となる。
【０１３３】論理積回路４７は、エラー信号Ｓ１３、Ｓ
１４のいずれもがノーマル信号（”Ｈ”）であるときに
は、信号Ｓ９として”Ｈ”を出力するとともに、エラー
信号Ｓ１３、Ｓ１４の少なくとも１つがアクティブ信号
（”Ｌ”）に転じると、その後は”Ｌ”を出力に保持す
る。エラー信号Ｓ１３、Ｓ１４の双方が”Ｈ”に復帰
し、しかもリセット信号Ｓ１０が入力されると、論理積
回路４７の出力は”Ｈ”に復帰する。
１４のいずれもがノーマル信号（”Ｈ”）であるときに
は、信号Ｓ９として”Ｈ”を出力するとともに、エラー
信号Ｓ１３、Ｓ１４の少なくとも１つがアクティブ信号
（”Ｌ”）に転じると、その後は”Ｌ”を出力に保持す
る。エラー信号Ｓ１３、Ｓ１４の双方が”Ｈ”に復帰
し、しかもリセット信号Ｓ１０が入力されると、論理積
回路４７の出力は”Ｈ”に復帰する。
【０１３４】エラー表示回路４９は、各エラー信号Ｓ１
３、Ｓ１４が個別に入力される２個のラッチ回路４２を
備えている。これらのラッチ回路４２の出力は、２個の
ＬＥＤ４１（発光ダイオード）に個別に接続されてい
る。第２実施例のエラー表示回路４０と同様に、ラッチ
回路４２にはリセット信号Ｓ１０を伝達する信号線が接
続されている。
３、Ｓ１４が個別に入力される２個のラッチ回路４２を
備えている。これらのラッチ回路４２の出力は、２個の
ＬＥＤ４１（発光ダイオード）に個別に接続されてい
る。第２実施例のエラー表示回路４０と同様に、ラッチ
回路４２にはリセット信号Ｓ１０を伝達する信号線が接
続されている。
【０１３５】＜3-2．正常動作＞つぎに、スイッチング
回路４３および制御回路６０の正常時の動作について説
明する。各半導体パワーモジュール４４、４５が正常動
作を行っているときには、エラー信号Ｓ１３、Ｓ１４は
どちらもノーマル信号（”Ｈ”）であるために、論理積
回路４７は”Ｈ”を出力する。このため、２個の論理積
回路３９は、どちらもゲート制御回路４６からの出力信
号を反転して、入力信号Ｓ１１、Ｓ１２として出力す
る。すなわち、半導体パワーモジュール４４、４５は、
ゲート制御回路４６が送出する信号にもとづいてオン動
作およびオフ動作を行う。
回路４３および制御回路６０の正常時の動作について説
明する。各半導体パワーモジュール４４、４５が正常動
作を行っているときには、エラー信号Ｓ１３、Ｓ１４は
どちらもノーマル信号（”Ｈ”）であるために、論理積
回路４７は”Ｈ”を出力する。このため、２個の論理積
回路３９は、どちらもゲート制御回路４６からの出力信
号を反転して、入力信号Ｓ１１、Ｓ１２として出力す
る。すなわち、半導体パワーモジュール４４、４５は、
ゲート制御回路４６が送出する信号にもとづいてオン動
作およびオフ動作を行う。
【０１３６】この正常時の動作では、半導体パワーモジ
ュール４４と半導体パワーモジュール４５とが、交互に
オン動作とオフ動作を行う。すなわち、半導体パワーモ
ジュール４４がオンし、他方の半導体パワーモジュール
４５がオフするモード５と、逆に半導体パワーモジュー
ル４５がオンし、他方の半導体パワーモジュール４４が
オフするモード６とから成る２つの動作モードを、交互
に反復する。
ュール４４と半導体パワーモジュール４５とが、交互に
オン動作とオフ動作を行う。すなわち、半導体パワーモ
ジュール４４がオンし、他方の半導体パワーモジュール
４５がオフするモード５と、逆に半導体パワーモジュー
ル４５がオンし、他方の半導体パワーモジュール４４が
オフするモード６とから成る２つの動作モードを、交互
に反復する。
【０１３７】その結果、低電位側直流母線ＬＮの電位を
基準とした出力端子Ｕの電位は、モード５では電源電圧
Ｅｄに等しく、一方のモード６ではゼロに等しい。した
がって、各半導体パワーモジュール４４、４５には、モ
ードが切り替わる毎に、電源電圧Ｅｄまたは大きさゼロ
の電圧が交互に印加される。
基準とした出力端子Ｕの電位は、モード５では電源電圧
Ｅｄに等しく、一方のモード６ではゼロに等しい。した
がって、各半導体パワーモジュール４４、４５には、モ
ードが切り替わる毎に、電源電圧Ｅｄまたは大きさゼロ
の電圧が交互に印加される。
【０１３８】＜3-3．異常時の動作＞つぎに、スイッチ
ング回路４３と制御回路６０の動作を特徴づける異常時
の動作について説明する。図１２および図１３はそれぞ
れ、例えばゲート制御回路４６の動作異常に起因して、
２個の半導体パワーモジュール４４、４５の中の１つが
本来のオフ状態からオン状態へと転じる異常が発生した
場合の各部の動作を示すタイミングチャートおよび回路
図である。
ング回路４３と制御回路６０の動作を特徴づける異常時
の動作について説明する。図１２および図１３はそれぞ
れ、例えばゲート制御回路４６の動作異常に起因して、
２個の半導体パワーモジュール４４、４５の中の１つが
本来のオフ状態からオン状態へと転じる異常が発生した
場合の各部の動作を示すタイミングチャートおよび回路
図である。
【０１３９】図１３に示すように、誘導負荷Ｌが例えば
出力端子Ｕと高電位側直流母線ＬＰの間に接続されてい
る。図１３において、半導体パワーモジュールＱ５、Ｑ
６は、図１１に示した電力スイッチング用半導体パワー
モジュール４４、４５をそれぞれ表している。
出力端子Ｕと高電位側直流母線ＬＰの間に接続されてい
る。図１３において、半導体パワーモジュールＱ５、Ｑ
６は、図１１に示した電力スイッチング用半導体パワー
モジュール４４、４５をそれぞれ表している。
【０１４０】図１２には、寄生的な誘導成分ＬＳを有す
る高電位側直流母線ＬＰを流れる入力電流ＩＳ、半導体
パワーモジュールＱ５、Ｑ６に印加される電圧ＶＱ５、
ＶＱ６（各半導体パワーモジュールＱ５、Ｑ６が備える
ＩＧＢＴ４４ａ、４５ａのコレクタ電圧に相当する）、
エラー信号Ｓ１３、入力信号Ｓ１１、Ｓ１２、エラー信
号Ｓ１３によって駆動されるＬＥＤ１の順方向電流、お
よびリセット信号Ｓ１０の波形が模式的に示される。
る高電位側直流母線ＬＰを流れる入力電流ＩＳ、半導体
パワーモジュールＱ５、Ｑ６に印加される電圧ＶＱ５、
ＶＱ６（各半導体パワーモジュールＱ５、Ｑ６が備える
ＩＧＢＴ４４ａ、４５ａのコレクタ電圧に相当する）、
エラー信号Ｓ１３、入力信号Ｓ１１、Ｓ１２、エラー信
号Ｓ１３によって駆動されるＬＥＤ１の順方向電流、お
よびリセット信号Ｓ１０の波形が模式的に示される。
【０１４１】各半導体パワーモジュールＱ５、Ｑ６にお
けるクランプ電圧ＶＣＬは、電源電圧Ｅｄよりも高く、
しかも、各半導体パワーモジュールＱ５、Ｑ６の耐圧よ
りは低く設定される。
けるクランプ電圧ＶＣＬは、電源電圧Ｅｄよりも高く、
しかも、各半導体パワーモジュールＱ５、Ｑ６の耐圧よ
りは低く設定される。
【０１４２】図１２及び図１３に示される異常例では、
スイッチング回路４３がモード６の動作を行っていると
きに異常が発生している。このため、異常発生時の直前
の正常動作期間、すなわち領域４においては、入力信号
Ｓ１１は”Ｈ”を出力しており、他方の入力信号Ｓ１２
は”Ｌ”を出力している。これらの入力信号Ｓ１１、Ｓ
１２に応答して、半導体パワーモジュールＱ５はオフし
ており、他方の半導体パワーモジュールＱ６はオンして
いる。
スイッチング回路４３がモード６の動作を行っていると
きに異常が発生している。このため、異常発生時の直前
の正常動作期間、すなわち領域４においては、入力信号
Ｓ１１は”Ｈ”を出力しており、他方の入力信号Ｓ１２
は”Ｌ”を出力している。これらの入力信号Ｓ１１、Ｓ
１２に応答して、半導体パワーモジュールＱ５はオフし
ており、他方の半導体パワーモジュールＱ６はオンして
いる。
【０１４３】その結果、半導体パワーモジュールＱ６は
短絡し、半導体パワーモジュールＱ５が電源電圧Ｅｄを
負担する。このため、誘導負荷Ｌには電源電圧Ｅｄが印
加されるので、高電位側直流母線ＬＰからの入力電流Ｉ
Ｓが”Ｌ”に供給される。このときの入力電流ＩＳの増
加率は主として誘導負荷Ｌによって規定される。また、
この正常動作時には、エラー信号Ｓ１３、Ｓ１４はどち
らも”Ｈ”を維持し、ＬＥＤ５、６（４１）はどちらも
消灯している。
短絡し、半導体パワーモジュールＱ５が電源電圧Ｅｄを
負担する。このため、誘導負荷Ｌには電源電圧Ｅｄが印
加されるので、高電位側直流母線ＬＰからの入力電流Ｉ
Ｓが”Ｌ”に供給される。このときの入力電流ＩＳの増
加率は主として誘導負荷Ｌによって規定される。また、
この正常動作時には、エラー信号Ｓ１３、Ｓ１４はどち
らも”Ｈ”を維持し、ＬＥＤ５、６（４１）はどちらも
消灯している。
【０１４４】ゲート制御回路４６に動作異常が発生する
などに起因して、入力信号Ｓ１１が本来の”Ｈ”から”
Ｌ”へと転じると、半導体パワーモジュールＱ５は、本
来のオフからオンへと転じる。その結果、半導体パワー
モジュールＱ５、Ｑ６の双方がオン状態となるために、
高電位側直流母線ＬＰと低電位側直流母線ＬＮの間に介
挿される１相分のスイッチング回路４３が短絡状態（い
わゆる「アーム短絡」）となる。
などに起因して、入力信号Ｓ１１が本来の”Ｈ”から”
Ｌ”へと転じると、半導体パワーモジュールＱ５は、本
来のオフからオンへと転じる。その結果、半導体パワー
モジュールＱ５、Ｑ６の双方がオン状態となるために、
高電位側直流母線ＬＰと低電位側直流母線ＬＮの間に介
挿される１相分のスイッチング回路４３が短絡状態（い
わゆる「アーム短絡」）となる。
【０１４５】このため、高電位側直流母線ＬＰと低電位
側直流母線ＬＮの間には、入力電流ＩＳが短絡電流とし
て流れる。したがって、入力電流ＩＳは急激に上昇す
る。このときの入力電流ＩＳの増加率を規定するのは、
主として誘導成分ＬＳである。誘導成分ＬＳは誘導負荷
Ｌの誘導に比べてはるかに小さいので、異常発生後の時
期である領域５における入力電流ＩＳの増加率は、領域
４における増加率に比べて遥かに大きい。
側直流母線ＬＮの間には、入力電流ＩＳが短絡電流とし
て流れる。したがって、入力電流ＩＳは急激に上昇す
る。このときの入力電流ＩＳの増加率を規定するのは、
主として誘導成分ＬＳである。誘導成分ＬＳは誘導負荷
Ｌの誘導に比べてはるかに小さいので、異常発生後の時
期である領域５における入力電流ＩＳの増加率は、領域
４における増加率に比べて遥かに大きい。
【０１４６】短絡下で流れる入力電流ＩＳが半導体パワ
ーモジュールＱ５において設定される過電流検出レベル
ＩＯＣ（シンクトランジスタ１０などが作動を開始する
コレクタ電流の大きさ）を越えると、半導体パワーモジ
ュールＱ５はエラー信号Ｆ１をアクティブ（”Ｌ”）に
するとともに、ＲＴＣ回路１２およびシンクトランジス
タ１０（図３）が作動して自己遮断する。このとき、過
大な短絡電流によって誘導成分ＬＳに蓄積されたエネル
ギーは、半導体パワーモジュールＱ５にサージ電圧を印
加しようとする。
ーモジュールＱ５において設定される過電流検出レベル
ＩＯＣ（シンクトランジスタ１０などが作動を開始する
コレクタ電流の大きさ）を越えると、半導体パワーモジ
ュールＱ５はエラー信号Ｆ１をアクティブ（”Ｌ”）に
するとともに、ＲＴＣ回路１２およびシンクトランジス
タ１０（図３）が作動して自己遮断する。このとき、過
大な短絡電流によって誘導成分ＬＳに蓄積されたエネル
ギーは、半導体パワーモジュールＱ５にサージ電圧を印
加しようとする。
【０１４７】しかしながら、半導体パワーモジュールＱ
５に印加される電圧ＶＱ５は、半導体パワーモジュール
Ｑ５が備えるクランプ回路１１０（図４）の働きによっ
て、クランプ電圧ＶＣＬに制限される。電圧ＶＱ５がク
ランプ電圧ＶＣＬにクランプされた状態は、誘導成分Ｌ
Ｓのエネルギーが半導体パワーモジュールＱ５によって
消費される期間にわたって持続する（領域５）。
５に印加される電圧ＶＱ５は、半導体パワーモジュール
Ｑ５が備えるクランプ回路１１０（図４）の働きによっ
て、クランプ電圧ＶＣＬに制限される。電圧ＶＱ５がク
ランプ電圧ＶＣＬにクランプされた状態は、誘導成分Ｌ
Ｓのエネルギーが半導体パワーモジュールＱ５によって
消費される期間にわたって持続する（領域５）。
【０１４８】入力電流ＩＳがゼロにまで減衰すると、半
導体パワーモジュールＱ５はクランプ状態を脱するの
で、シンクトランジスタ１０の働きでオフ状態にある半
導体パワーモジュールＱ５には、電源電圧Ｅｄに相当す
る電圧が印加される（領域５ａ）。
導体パワーモジュールＱ５はクランプ状態を脱するの
で、シンクトランジスタ１０の働きでオフ状態にある半
導体パワーモジュールＱ５には、電源電圧Ｅｄに相当す
る電圧が印加される（領域５ａ）。
【０１４９】また、上述したように、入力電流ＩＳが過
電流検出レベルＩＯＣを超えたときに、半導体パワーモ
ジュールＱ５のエラー信号Ｆ１は、ノーマル（”Ｈ”）
からアクティブ（”Ｌ”）へ転じる。その結果、エラー
信号Ｓ１３が”Ｈ”から”Ｌ”へ転じ、それにともなっ
て、論理積回路４７が出力する信号Ｓ９が”Ｈ”から”
Ｌ”へと変化し、しかもその後”Ｌ”のままで持続す
る。
電流検出レベルＩＯＣを超えたときに、半導体パワーモ
ジュールＱ５のエラー信号Ｆ１は、ノーマル（”Ｈ”）
からアクティブ（”Ｌ”）へ転じる。その結果、エラー
信号Ｓ１３が”Ｈ”から”Ｌ”へ転じ、それにともなっ
て、論理積回路４７が出力する信号Ｓ９が”Ｈ”から”
Ｌ”へと変化し、しかもその後”Ｌ”のままで持続す
る。
【０１５０】信号Ｓ９が”Ｌ”へと転じる結果、論理積
回路３９は、ゲート制御回路４６の出力信号の如何にか
かわりなく、入力信号Ｓ１１、Ｓ１２の全てに”Ｈ”を
出力する。論理積回路４７および論理積回路３９には、
それぞれ回路に固有の伝搬遅延があるために、エラー信
号Ｓ１３が”Ｌ”に転じてから入力信号Ｓ１１、Ｓ１２
が”Ｈ”となるまでには、一定の時間遅れが存在する。
このため、領域５ａは、ある期間にわたって持続する。
回路３９は、ゲート制御回路４６の出力信号の如何にか
かわりなく、入力信号Ｓ１１、Ｓ１２の全てに”Ｈ”を
出力する。論理積回路４７および論理積回路３９には、
それぞれ回路に固有の伝搬遅延があるために、エラー信
号Ｓ１３が”Ｌ”に転じてから入力信号Ｓ１１、Ｓ１２
が”Ｈ”となるまでには、一定の時間遅れが存在する。
このため、領域５ａは、ある期間にわたって持続する。
【０１５１】この期間を経た後、すべての入力信号Ｓ１
１、Ｓ１２が”Ｈ”へと転じることによって、半導体パ
ワーモジュールＱ５、Ｑ６のすべてがオフ状態へ移行す
る（領域６）。半導体パワーモジュールＱ５は、シンク
トランジスタ１０等の働きで領域５ａにおいて既にオフ
状態となっているので、領域５ａから領域６へ移行する
ときには、半導体パワーモジュールＱ６が新たにオフと
なる。
１、Ｓ１２が”Ｈ”へと転じることによって、半導体パ
ワーモジュールＱ５、Ｑ６のすべてがオフ状態へ移行す
る（領域６）。半導体パワーモジュールＱ５は、シンク
トランジスタ１０等の働きで領域５ａにおいて既にオフ
状態となっているので、領域５ａから領域６へ移行する
ときには、半導体パワーモジュールＱ６が新たにオフと
なる。
【０１５２】すなわち、誘導負荷Ｌと直列に接続される
半導体パワーモジュールＱ６がオフすることから、負荷
電流ＩＬは、もはやこの半導体パワーモジュールＱ６を
通過することができないので、半導体パワーモジュール
Ｑ５に内蔵されるフリーホイールダイオード４４ｂへと
還流する。このため、半導体パワーモジュールＱ６には
電源電圧Ｅｄが印加され、他方の半導体パワーモジュー
ルＱ５には、略ゼロ電圧が印加される。
半導体パワーモジュールＱ６がオフすることから、負荷
電流ＩＬは、もはやこの半導体パワーモジュールＱ６を
通過することができないので、半導体パワーモジュール
Ｑ５に内蔵されるフリーホイールダイオード４４ｂへと
還流する。このため、半導体パワーモジュールＱ６には
電源電圧Ｅｄが印加され、他方の半導体パワーモジュー
ルＱ５には、略ゼロ電圧が印加される。
【０１５３】領域５から領域５ａへと移行し、半導体パ
ワーモジュールＱ５のクランプ状態が解除されてもな
お、過電圧エラー信号出力回路１６（図４）の働きによ
って、エラー信号Ｓ１３は、短時間ではあるが有限時間
にわたって”Ｌ”を維持する。その後、オペレータ（操
作者）がリセット信号Ｓ１０を入力することによって、
論理積回路４７の出力は”Ｈ”に復帰する。
ワーモジュールＱ５のクランプ状態が解除されてもな
お、過電圧エラー信号出力回路１６（図４）の働きによ
って、エラー信号Ｓ１３は、短時間ではあるが有限時間
にわたって”Ｌ”を維持する。その後、オペレータ（操
作者）がリセット信号Ｓ１０を入力することによって、
論理積回路４７の出力は”Ｈ”に復帰する。
【０１５４】また、領域５へ移行するときに、エラー信
号Ｓ１３に”Ｌ”が出力されることによって、ＬＥＤ２
が点灯する。エラー信号Ｓ１３が入力されるラッチ回路
４２の作用によって、ＬＥＤ２はその後、点灯し続け
る。リセット信号Ｓ１０が入力されと、ラッチ回路４２
のラッチ状態が解除され、ＬＥＤ２が消灯される。
号Ｓ１３に”Ｌ”が出力されることによって、ＬＥＤ２
が点灯する。エラー信号Ｓ１３が入力されるラッチ回路
４２の作用によって、ＬＥＤ２はその後、点灯し続け
る。リセット信号Ｓ１０が入力されと、ラッチ回路４２
のラッチ状態が解除され、ＬＥＤ２が消灯される。
【０１５５】＜3-4．装置の利点＞もしも、半導体パワ
ーモジュールＱ５がクランプ回路１１０を備えていなけ
れば、図１２における電圧ＶＱ５の波形において点線で
示すように、電圧ＶＱ５は領域５において半導体パワー
モジュールＱ５の耐圧を超える高い電圧レベルＶＰまで
上昇する。その結果、半導体パワーモジュールＱ５が破
壊にいたる恐れがある。しかしながら、この実施例の２
レベルインバータでは、各半導体パワーモジュールＱ
５、Ｑ６がクランプ回路１１０（図４）を備え、しか
も、クランプ電圧ＶＣＬは半導体パワーモジュールＱ
５、Ｑ６の耐圧よりも低く設定されるので、領域５にお
ける過電圧の印加による半導体パワーモジュールＱ５の
破壊が回避される。
ーモジュールＱ５がクランプ回路１１０を備えていなけ
れば、図１２における電圧ＶＱ５の波形において点線で
示すように、電圧ＶＱ５は領域５において半導体パワー
モジュールＱ５の耐圧を超える高い電圧レベルＶＰまで
上昇する。その結果、半導体パワーモジュールＱ５が破
壊にいたる恐れがある。しかしながら、この実施例の２
レベルインバータでは、各半導体パワーモジュールＱ
５、Ｑ６がクランプ回路１１０（図４）を備え、しか
も、クランプ電圧ＶＣＬは半導体パワーモジュールＱ
５、Ｑ６の耐圧よりも低く設定されるので、領域５にお
ける過電圧の印加による半導体パワーモジュールＱ５の
破壊が回避される。
【０１５６】また、半導体パワーモジュールＱ５（１０
０）は、図４に示したように、過電圧検出回路１１を備
えているために、過電流を遮断するシンクトランジスタ
１０の作動が、クランプ回路１１０の導通時に解除され
る。したがって、領域５において、半導体パワーモジュ
ールＱ５に印加される電圧ＶＱ５がクランプ電圧ＶＣＬ
にクランプされているときに、過大な入力電流ＩＳによ
ってクランプ回路１１０を過熱および焼損する恐れがな
い。すなわち、この実施例の２レベルインバータは、短
絡電流などの異常な過大電流を遮断することによって発
生するサージ電圧からも安定的に保護される。
０）は、図４に示したように、過電圧検出回路１１を備
えているために、過電流を遮断するシンクトランジスタ
１０の作動が、クランプ回路１１０の導通時に解除され
る。したがって、領域５において、半導体パワーモジュ
ールＱ５に印加される電圧ＶＱ５がクランプ電圧ＶＣＬ
にクランプされているときに、過大な入力電流ＩＳによ
ってクランプ回路１１０を過熱および焼損する恐れがな
い。すなわち、この実施例の２レベルインバータは、短
絡電流などの異常な過大電流を遮断することによって発
生するサージ電圧からも安定的に保護される。
【０１５７】これらのことから、電源電圧Ｅｄに対して
半導体パワーモジュールの耐圧のマージンを低減するこ
とができる。言い替えると、所定の耐圧を有する半導体
パワーモジュールを用いて、高い定格電圧を有する２レ
ベルインバータを構成することができる。
半導体パワーモジュールの耐圧のマージンを低減するこ
とができる。言い替えると、所定の耐圧を有する半導体
パワーモジュールを用いて、高い定格電圧を有する２レ
ベルインバータを構成することができる。
【０１５８】また、エラー表示回路４９が設けられるこ
とによって、オペレータは２レベルインバータに異常が
発生したことを認識し得るとともに、異常動作を行った
半導体パワーモジュールを特定することが可能である。
このことによって、異常原因の追求と除去とが容易に行
い得る。オペレータは異常動作を行った半導体パワーモ
ジュールを特定し終わると、リセット信号Ｓ１０を入力
することによって、論理積回路４７のラッチ状態を解除
するとともに、ＬＥＤ２を消灯することができる。
とによって、オペレータは２レベルインバータに異常が
発生したことを認識し得るとともに、異常動作を行った
半導体パワーモジュールを特定することが可能である。
このことによって、異常原因の追求と除去とが容易に行
い得る。オペレータは異常動作を行った半導体パワーモ
ジュールを特定し終わると、リセット信号Ｓ１０を入力
することによって、論理積回路４７のラッチ状態を解除
するとともに、ＬＥＤ２を消灯することができる。
【０１５９】なお、図１１および図１３には、エラー信
号Ｓ１３、Ｓ１４のそれぞれに、各半導体パワーモジュ
ールＱ５、Ｑ６におけるエラー信号Ｆ１とエラー信号Ｆ
２の論理和を与えたが、第２実施例の３レベルインバー
タのように、エラー信号Ｆ２のみを与えてもよい。この
ときには、過電圧の発生時において、論理積回路４７や
論理積回路３９が作動し、すべての半導体パワーモジュ
ールＱ５、Ｑ６がオフに移行する。
号Ｓ１３、Ｓ１４のそれぞれに、各半導体パワーモジュ
ールＱ５、Ｑ６におけるエラー信号Ｆ１とエラー信号Ｆ
２の論理和を与えたが、第２実施例の３レベルインバー
タのように、エラー信号Ｆ２のみを与えてもよい。この
ときには、過電圧の発生時において、論理積回路４７や
論理積回路３９が作動し、すべての半導体パワーモジュ
ールＱ５、Ｑ６がオフに移行する。
【０１６０】２レベルインバータをこのように構成した
場合には、エラー信号Ｓ１３が”Ｈ”から”Ｌ”へ転じ
る契機は、入力電流ＩＳが過電流検出レベルＩＳを超え
た時点よりはやや遅れた電圧ＶＱ５がクランプ電圧ＶＣ
Ｌにクランプされる時点へとシフトする（図１２におい
て、エラー信号Ｓ１３の波形とＬＥＤ１の順方向電流の
波形において点線部分で表される）。しかしながら、そ
れらの時期の差異は微小であり、半導体パワーモジュー
ルＱ５を保護する上で実効的な差異はない。
場合には、エラー信号Ｓ１３が”Ｈ”から”Ｌ”へ転じ
る契機は、入力電流ＩＳが過電流検出レベルＩＳを超え
た時点よりはやや遅れた電圧ＶＱ５がクランプ電圧ＶＣ
Ｌにクランプされる時点へとシフトする（図１２におい
て、エラー信号Ｓ１３の波形とＬＥＤ１の順方向電流の
波形において点線部分で表される）。しかしながら、そ
れらの時期の差異は微小であり、半導体パワーモジュー
ルＱ５を保護する上で実効的な差異はない。
【０１６１】また、第２実施例では、３レベルインバー
タにおいて本来オンであるべき半導体パワーモジュール
がオフするという異常時の動作を例示し、この第３実施
例では２レベルインバータにおいて逆に本来オフである
べき半導体パワーモジュールがオンするという異常時の
動作を例示した。しかしながら、３レベルインバータに
おいて、本来オフであるべき半導体パワーモジュールが
オンするという異常が発生しても、第３実施例における
例示から容易に理解できるように、過電圧が印加される
半導体パワーモジュールは安全にクランプされるので、
第２実施例で述べたように半導体パワーモジュールの耐
圧に大きなマージンを要しない。
タにおいて本来オンであるべき半導体パワーモジュール
がオフするという異常時の動作を例示し、この第３実施
例では２レベルインバータにおいて逆に本来オフである
べき半導体パワーモジュールがオンするという異常時の
動作を例示した。しかしながら、３レベルインバータに
おいて、本来オフであるべき半導体パワーモジュールが
オンするという異常が発生しても、第３実施例における
例示から容易に理解できるように、過電圧が印加される
半導体パワーモジュールは安全にクランプされるので、
第２実施例で述べたように半導体パワーモジュールの耐
圧に大きなマージンを要しない。
【０１６２】同様に、２レベルインバータにおいて、本
来オンであるべき半導体パワーモジュールがオフすると
いう異常が発生しても、第２実施例における例示から容
易に理解できるように、過電圧が印加される半導体パワ
ーモジュールは安全にクランプされるので、第３実施例
で述べたように半導体パワーモジュールの耐圧に大きな
マージンを要しない。
来オンであるべき半導体パワーモジュールがオフすると
いう異常が発生しても、第２実施例における例示から容
易に理解できるように、過電圧が印加される半導体パワ
ーモジュールは安全にクランプされるので、第３実施例
で述べたように半導体パワーモジュールの耐圧に大きな
マージンを要しない。
【０１６３】＜４．その他の実施例＞ （１） 以上の実施例では、電力変換装置として３レベ
ルインバータおよび２レベルインバータを例示した。し
かしながら、半導体パワーモジュールおよび制御回路５
０、６０に相当する回路を、その他の電力変換装置に適
用しても、上述した実施例と同様の効果が得られる。例
えば、３レベルコンバータ・インバータ装置、２レベル
インバータ・コンバータ装置など、インバータとコンバ
ートとが結合されて成る装置に適用しても、同様の効果
を奏する。
ルインバータおよび２レベルインバータを例示した。し
かしながら、半導体パワーモジュールおよび制御回路５
０、６０に相当する回路を、その他の電力変換装置に適
用しても、上述した実施例と同様の効果が得られる。例
えば、３レベルコンバータ・インバータ装置、２レベル
インバータ・コンバータ装置など、インバータとコンバ
ートとが結合されて成る装置に適用しても、同様の効果
を奏する。
【０１６４】（２） 上述の実施例では、半導体パワー
モジュールが内蔵するスイッチング半導体素子としてＩ
ＧＢＴを例示したが、ＩＧＢＴ以外のスイッチング半導
体素子を用いてもよい。例えば、電力用ＭＯＳトランジ
スタ、あるいは電力用バイポーラトランジスタを用いて
もよい。
モジュールが内蔵するスイッチング半導体素子としてＩ
ＧＢＴを例示したが、ＩＧＢＴ以外のスイッチング半導
体素子を用いてもよい。例えば、電力用ＭＯＳトランジ
スタ、あるいは電力用バイポーラトランジスタを用いて
もよい。
【０１６５】（３） 上述の実施例では、エラー表示回
路４０、４９にＬＥＤを用いたが、他の表示素子あるい
は表示装置を用いてもよい。また、論理積回路３７、４
７にＡＮＤ素子とラッチ素子とを用い、論理積回路３９
にＮＡＮＤ素子を用いる例を示したが、同様の機能を果
たす他の素子、あるいは装置を用いてもよい。
路４０、４９にＬＥＤを用いたが、他の表示素子あるい
は表示装置を用いてもよい。また、論理積回路３７、４
７にＡＮＤ素子とラッチ素子とを用い、論理積回路３９
にＮＡＮＤ素子を用いる例を示したが、同様の機能を果
たす他の素子、あるいは装置を用いてもよい。
【０１６６】
＜請求項１に記載の発明の効果＞この発明の装置では、
異常時などにおいて半導体パワーモジュールの１対の主
電極の間に過大な電圧が印加されるために、クランプ手
段に印加される電圧が基準電圧を超えると、このクラン
プ手段が導通することによって、クランプ手段を電流が
流れ、その結果、スイッチング半導体素子を導通させる
信号が制御電極に付与される。この一種の負帰還作用に
よって１対の主電極間の電圧は一定値以下に保持され
る。このとき、スイッチング半導体素子は遮断状態を脱
しているので、過電圧の原因となる負荷電流の大部分は
スイッチング半導体素子を流れ、クランプ手段へはわず
かしか流れない。このため、クランプ手段を構成する回
路素子の過熱および焼損が防止される。
異常時などにおいて半導体パワーモジュールの１対の主
電極の間に過大な電圧が印加されるために、クランプ手
段に印加される電圧が基準電圧を超えると、このクラン
プ手段が導通することによって、クランプ手段を電流が
流れ、その結果、スイッチング半導体素子を導通させる
信号が制御電極に付与される。この一種の負帰還作用に
よって１対の主電極間の電圧は一定値以下に保持され
る。このとき、スイッチング半導体素子は遮断状態を脱
しているので、過電圧の原因となる負荷電流の大部分は
スイッチング半導体素子を流れ、クランプ手段へはわず
かしか流れない。このため、クランプ手段を構成する回
路素子の過熱および焼損が防止される。
【０１６７】さらに、基準値を超える主電流すなわち過
電流が発生することによって過電流保護手段が作動して
いても、クランプ手段が導通するときには過電流保護手
段の作動が解除されるので、クランプ手段は過電流保護
手段に阻害されることなく動作する。このため、過電流
の発生後に過電流保護手段がスイッチング半導体素子を
遮断することによって過電圧が発生するときにも、過電
圧をもたらす過電流の大部分はスイッチング半導体素子
を流れ、クランプ手段へはわずかしか流れない。このた
め、クランプ手段を構成する回路素子の過熱および焼損
が防止される。また、クランプ手段が半導体パワーモジ
ュール自身に備わっているので、クランプ手段の応答の
遅れが低く抑えられる。
電流が発生することによって過電流保護手段が作動して
いても、クランプ手段が導通するときには過電流保護手
段の作動が解除されるので、クランプ手段は過電流保護
手段に阻害されることなく動作する。このため、過電流
の発生後に過電流保護手段がスイッチング半導体素子を
遮断することによって過電圧が発生するときにも、過電
圧をもたらす過電流の大部分はスイッチング半導体素子
を流れ、クランプ手段へはわずかしか流れない。このた
め、クランプ手段を構成する回路素子の過熱および焼損
が防止される。また、クランプ手段が半導体パワーモジ
ュール自身に備わっているので、クランプ手段の応答の
遅れが低く抑えられる。
【０１６８】以上のように、クランプ手段が安全かつ安
定的に動作するので、スイッチング半導体素子の耐圧に
過大なマージンを見込む必要がない。このことはさら
に、スイッチング半導体素子のチップサイズの小型化を
もたらし、その結果、半導体パワーモジュールおよび電
力変換装置などの応用機器の小型化にも寄与する。
定的に動作するので、スイッチング半導体素子の耐圧に
過大なマージンを見込む必要がない。このことはさら
に、スイッチング半導体素子のチップサイズの小型化を
もたらし、その結果、半導体パワーモジュールおよび電
力変換装置などの応用機器の小型化にも寄与する。
【０１６９】＜請求項２に記載の発明の効果＞この発明
の装置では、過電圧の発生時にクランプ手段が導通する
ことによってクランプ手段に電流が流れ、その後、スイ
ッチング半導体素子に主電流が流れ始めることによって
クランプ手段を流れていた電流すなわちクランプ電流が
減少する。この装置ではダイオードが備わるので、減少
した電流成分は、クランプ手段、スイッチング半導体素
子、およびダイオードで形成されるループを還流する。
このことによって、減少した電流成分によって解除手段
などの装置の他の部分に、逆電圧などの不要な電圧が印
加されることが回避される。
の装置では、過電圧の発生時にクランプ手段が導通する
ことによってクランプ手段に電流が流れ、その後、スイ
ッチング半導体素子に主電流が流れ始めることによって
クランプ手段を流れていた電流すなわちクランプ電流が
減少する。この装置ではダイオードが備わるので、減少
した電流成分は、クランプ手段、スイッチング半導体素
子、およびダイオードで形成されるループを還流する。
このことによって、減少した電流成分によって解除手段
などの装置の他の部分に、逆電圧などの不要な電圧が印
加されることが回避される。
【０１７０】＜請求項３に記載の発明の効果＞この発明
の装置では、クランプ手段が導通したときに所定のエラ
ー信号を外部へ送出するので、この装置が組み込まれた
電力変換装置などにおいて、送出されるエラー信号にも
とづいて装置の動作を停止させるなどの処置が可能とな
る。
の装置では、クランプ手段が導通したときに所定のエラ
ー信号を外部へ送出するので、この装置が組み込まれた
電力変換装置などにおいて、送出されるエラー信号にも
とづいて装置の動作を停止させるなどの処置が可能とな
る。
【０１７１】＜請求項４に記載の発明の効果＞この発明
の装置では、正常動作時にスイッチング半導体素子が導
通から遮断へと転じるときにクランプ手段に寄生的に存
在する静電容量に起因して発生するクランプ電流が、抵
抗を通じてバイパスされる。このため、クランプ電流が
分流してなる電流成分の大きさをもとにクランプ手段の
導通を検出する解除手段が、正常時において不必要に作
動することが回避される。
の装置では、正常動作時にスイッチング半導体素子が導
通から遮断へと転じるときにクランプ手段に寄生的に存
在する静電容量に起因して発生するクランプ電流が、抵
抗を通じてバイパスされる。このため、クランプ電流が
分流してなる電流成分の大きさをもとにクランプ手段の
導通を検出する解除手段が、正常時において不必要に作
動することが回避される。
【０１７２】＜請求項５に記載の発明の効果＞この発明
の装置では、クランプ手段を挟んで偶数個の単位スイッ
チング半導体素子が対称に配置されているので、クラン
プ手段は単位スイッチング半導体素子に均等に作用す
る。
の装置では、クランプ手段を挟んで偶数個の単位スイッ
チング半導体素子が対称に配置されているので、クラン
プ手段は単位スイッチング半導体素子に均等に作用す
る。
【０１７３】＜請求項６に記載の発明の効果＞この発明
の装置では、エラー信号にもとづいてすべての半導体パ
ワーモジュールが遮断される。このため、本来導通すべ
き半導体パワーモジュールが遮断することによって、こ
の半導体パワーモジュールに過電圧が印加される場合
に、この半導体パワーモジュールからエラー信号が送出
されるので、全ての半導体パワーモジュールが遮断され
る。その結果、特定の半導体パワーモジュールに持続し
て過電圧が印加される事態が回避されるので、半導体パ
ワーモジュールの過熱および損傷が防がれる。
の装置では、エラー信号にもとづいてすべての半導体パ
ワーモジュールが遮断される。このため、本来導通すべ
き半導体パワーモジュールが遮断することによって、こ
の半導体パワーモジュールに過電圧が印加される場合
に、この半導体パワーモジュールからエラー信号が送出
されるので、全ての半導体パワーモジュールが遮断され
る。その結果、特定の半導体パワーモジュールに持続し
て過電圧が印加される事態が回避されるので、半導体パ
ワーモジュールの過熱および損傷が防がれる。
【０１７４】すなわち、クランプ手段が安全かつ安定的
に動作するので、半導体パワーモジュールの耐圧に過大
なマージンを見込む必要がない。あるいは、所定の耐圧
を有する半導体パワーモジュールを用いて、高い電圧定
格を有する電力変換装置を実現することができる。ま
た、半導体パワーモジュールの耐圧を高める必要がない
ことから、スイッチング損失や定常オン損失を増大する
ことはなく、従来装置と同程度の電力変換効率を維持し
つつ電力変換装置の電圧定格の向上を達成することが可
能である。
に動作するので、半導体パワーモジュールの耐圧に過大
なマージンを見込む必要がない。あるいは、所定の耐圧
を有する半導体パワーモジュールを用いて、高い電圧定
格を有する電力変換装置を実現することができる。ま
た、半導体パワーモジュールの耐圧を高める必要がない
ことから、スイッチング損失や定常オン損失を増大する
ことはなく、従来装置と同程度の電力変換効率を維持し
つつ電力変換装置の電圧定格の向上を達成することが可
能である。
【０１７５】また、半導体パワーモジュールの耐圧に過
大なマージンを見込む必要がないので、半導体パワーモ
ジュールが備えるスイッチング半導体素子のチップサイ
ズを小型化することができる。このことは、半導体パワ
ーモジュールおよび電力変換装置の小型化に寄与する。
大なマージンを見込む必要がないので、半導体パワーモ
ジュールが備えるスイッチング半導体素子のチップサイ
ズを小型化することができる。このことは、半導体パワ
ーモジュールおよび電力変換装置の小型化に寄与する。
【０１７６】＜請求項７に記載の発明の効果＞この発明
の装置では、遮断手段が作動を開始すると、リセット信
号が入力されるまでその作動が継続するので、異常原因
を残したまま装置が動作を再開することによって異常動
作を反復するという不都合を回避し得る。
の装置では、遮断手段が作動を開始すると、リセット信
号が入力されるまでその作動が継続するので、異常原因
を残したまま装置が動作を再開することによって異常動
作を反復するという不都合を回避し得る。
【０１７７】＜請求項８に記載の発明の効果＞この発明
の装置では、エラー表示手段が設けられるので、オペレ
ータは電力変換装置に異常が発生したことを認識し得る
とともに、異常動作を行った半導体パワーモジュールを
特定することが可能である。このことによって、異常原
因の追求と除去とが容易に行い得る。
の装置では、エラー表示手段が設けられるので、オペレ
ータは電力変換装置に異常が発生したことを認識し得る
とともに、異常動作を行った半導体パワーモジュールを
特定することが可能である。このことによって、異常原
因の追求と除去とが容易に行い得る。
【図１】 第１実施例の半導体パワーモジュールの回路
図である。
図である。
【図２】 第１実施例の半導体パワーモジュールの部分
切断斜視図である。
切断斜視図である。
【図３】 第１実施例の半導体パワーモジュールの回路
図である。
図である。
【図４】 第１実施例の半導体パワーモジュールの回路
図である。
図である。
【図５】 第１実施例の半導体パワーモジュールの主回
路基板の平面図である。
路基板の平面図である。
【図６】 第２実施例の３レベルインバータの回路図で
ある。
ある。
【図７】 第２実施例の３レベルインバータの回路図で
ある。
ある。
【図８】 第２実施例の３レベルインバータの各部の動
作を示すタイミングチャートである。
作を示すタイミングチャートである。
【図９】 第２実施例の３レベルインバータの動作を説
明する回路図である。
明する回路図である。
【図１０】 第３実施例の２レベルインバータの回路図
である。
である。
【図１１】 第３実施例の２レベルインバータの回路図
である。
である。
【図１２】 第３実施例の２レベルインバータの各部の
動作を示すタイミングチャートである。
動作を示すタイミングチャートである。
【図１３】 第３実施例の２レベルインバータの動作を
説明する回路図である。
説明する回路図である。
【図１４】 従来の半導体パワーモジュールの主要部の
回路図である。
回路図である。
【図１５】 従来の３レベルインバータの回路図であ
る。
る。
【図１６】 ３レベルインバータの正常動作を説明する
説明図である。
説明図である。
【図１７】 ３レベルインバータの正常動作を説明する
タイミングチャートである。
タイミングチャートである。
【符号の説明】 ３ コレクタ電極（主電極）、４ エミッタ電極（主電
極）、５ ゲート電極（制御電極）、１ ＩＧＢＴ（ス
イッチング半導体素子）、Ｖｉｎ 入力信号、１３ 制
御回路素子（制御手段）、１０ シンクトランジスタ
（過電流保護手段）、１００ 半導体パワーモジュー
ル、１１０ クランプ回路（クランプ手段）、１１ 過
電圧検出回路（解除手段）、Ｄ５ ダイオード、Ｆ２
エラー信号、Ｒ２ 抵抗、１ａ、１ｂ ＩＧＢＴ（単位
スイッチング素子）、ＬＰ 高電位側直流母線、ＬＮ
低電位側直流母線、３１、４３ スイッチング回路（ス
イッチング手段）、３６，４６ 制御回路（ゲート制御
手段）、Ｓ１０ リセット信号、４０，４９ エラー表
示回路（エラー表示手段）。
極）、５ ゲート電極（制御電極）、１ ＩＧＢＴ（ス
イッチング半導体素子）、Ｖｉｎ 入力信号、１３ 制
御回路素子（制御手段）、１０ シンクトランジスタ
（過電流保護手段）、１００ 半導体パワーモジュー
ル、１１０ クランプ回路（クランプ手段）、１１ 過
電圧検出回路（解除手段）、Ｄ５ ダイオード、Ｆ２
エラー信号、Ｒ２ 抵抗、１ａ、１ｂ ＩＧＢＴ（単位
スイッチング素子）、ＬＰ 高電位側直流母線、ＬＮ
低電位側直流母線、３１、４３ スイッチング回路（ス
イッチング手段）、３６，４６ 制御回路（ゲート制御
手段）、Ｓ１０ リセット信号、４０，４９ エラー表
示回路（エラー表示手段）。
Claims (8)
- 【請求項１】 制御電極に入力される制御信号に応答し
て１対の主電極の間を導通または遮断するスイッチング
半導体素子と、外部から入力される入力信号に応答して
前記制御信号を送出する制御手段と、前記１対の主電極
のいずれかと前記制御電極との間に介挿されるととも
に、前記１対の主電極の間を流れる主電流が所定の基準
値を超えると、導通することによって、前記スイッチン
グ半導体素子を遮断させる過電流保護手段と、を備える
半導体パワーモジュールにおいて、 前記１対の主電極のうちで前記過電流保護手段が接続さ
れる方とは異なる主電極と前記制御電極との間に介挿さ
れるとともに、所定の基準電圧を超える電圧が印加され
ると導通するクランプ手段と、前記クランプ手段が導通
するときに前記過電流保護手段の作動を解除する解除手
段と、をさらに備えることを特徴とする半導体パワーモ
ジュール。 - 【請求項２】 請求項１に記載の半導体パワーモジュー
ルにおいて、前記１対の主電極のうちで、前記クランプ
手段が接続される主電極とは別の主電極と前記制御電極
との間に介挿されるダイオードをさらに備え、しかも当
該ダイオードは前記クランプ手段へ分流する主電流が当
該ダイオードへ流れるのを阻止する方向に設けられるこ
とを特徴とする半導体パワーモジュール。 - 【請求項３】 請求項１に記載の半導体パワーモジュー
ルにおいて、前記解除手段は、前記クランプ手段が導通
するときに、前記過電流保護手段の作動を解除するとと
もに、所定のエラー信号を外部へ送出することを特徴と
する半導体パワーモジュール。 - 【請求項４】 請求項３に記載の半導体パワーモジュー
ルにおいて、前記クランプ手段が導通するときに当該ク
ランプ手段を流れる電流が前記解除手段へ分流するよう
に、当該解除手段と前記クランプ手段とが結合してお
り、当該解除手段は、分流してなる電流成分が所定の基
準値を超えるときに作動し、しかも、前記半導体パワー
モジュールは、前記クランプ手段と前記解除手段の間を
流れる前記電流成分の経路と前記１対の主電極のうちで
前記過電流保護手段が接続される主電極との間に介挿さ
れる抵抗をさらに備えることを特徴とする半導体パワー
モジュール。 - 【請求項５】 請求項１に記載の半導体パワーモジュー
ルにおいて、前記スイッチング半導体素子が偶数個の単
位スイッチング素子を有するとともに、当該単位スイッ
チング素子が前記クランプ手段を挟んで対称に配設され
ていることを特徴とする半導体パワーモジュール。 - 【請求項６】 高電位側直流母線と低電位側直流母線の
間に介挿されるとともに、直列に接続された複数個の請
求項３記載の半導体パワーモジュールを有するスイッチ
ング手段と、前記複数個の半導体パワーモジュールのお
のおのに前記入力信号を送出するゲート制御手段と、前
記複数個の半導体パワーモジュールの中の少なくとも１
個が前記所定のエラー信号を送出すると、前記複数個の
半導体パワーモジュールの全てを遮断させる遮断手段
と、を備えることを特徴とする電力変換装置。 - 【請求項７】 請求項６に記載の電力変換装置におい
て、前記遮断手段が作動を開始した後、外部からリセッ
ト信号が入力されるまで、その作動が継続することを特
徴とする電力変換装置。 - 【請求項８】 請求項６に記載の電力変換装置におい
て、前記複数個の半導体パワーモジュールの中の少なく
とも１個が前記エラー信号を送出すると、当該エラー信
号が送出された事実と、いずれの半導体パワーモジュー
ルが前記エラー信号を送出したかを示す情報とを、前記
エラー信号の送出の時点から、外部からリセット信号が
入力されるまでの期間に、継続して表示するエラー表示
手段をさらに備えることを特徴とする電力変換装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09203994A JP3193827B2 (ja) | 1994-04-28 | 1994-04-28 | 半導体パワーモジュールおよび電力変換装置 |
| US08/423,981 US5608595A (en) | 1994-04-28 | 1995-04-18 | Semiconductor power module and power conversion device |
| DE69508644T DE69508644T2 (de) | 1994-04-28 | 1995-04-25 | Halbleiter-Leistungsmodul und -Leistungswandlervorrichtung |
| EP95106221A EP0680147B1 (en) | 1994-04-28 | 1995-04-25 | Semiconductor power module and power conversion device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09203994A JP3193827B2 (ja) | 1994-04-28 | 1994-04-28 | 半導体パワーモジュールおよび電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07297358A true JPH07297358A (ja) | 1995-11-10 |
| JP3193827B2 JP3193827B2 (ja) | 2001-07-30 |
Family
ID=14043397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09203994A Expired - Lifetime JP3193827B2 (ja) | 1994-04-28 | 1994-04-28 | 半導体パワーモジュールおよび電力変換装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5608595A (ja) |
| EP (1) | EP0680147B1 (ja) |
| JP (1) | JP3193827B2 (ja) |
| DE (1) | DE69508644T2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5808504A (en) * | 1995-08-25 | 1998-09-15 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate transistor drive circuit |
| JP2000223644A (ja) * | 1999-02-02 | 2000-08-11 | Denso Corp | 半導体装置 |
| JP2002300017A (ja) * | 2001-04-03 | 2002-10-11 | Mitsubishi Electric Corp | 半導体装置 |
| JP2002315303A (ja) * | 2001-04-17 | 2002-10-25 | Mitsubishi Electric Corp | パワーモジュール |
| KR100362218B1 (ko) * | 2000-03-24 | 2002-11-23 | 가부시끼가이샤 도시바 | 전력 반도체장치 |
| JP3696833B2 (ja) * | 2000-05-18 | 2005-09-21 | 三菱電機株式会社 | 電力用半導体装置 |
| JP2006074937A (ja) * | 2004-09-03 | 2006-03-16 | Toshiba Corp | ゲート駆動装置 |
| JP2008228147A (ja) * | 2007-03-15 | 2008-09-25 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換器のゲートパルス発生回路 |
| KR100941105B1 (ko) * | 2007-01-29 | 2010-02-10 | 미쓰비시덴키 가부시키가이샤 | 스위칭 소자와 2개의 다이오드를 구비한 반도체 장치 |
| KR101014152B1 (ko) * | 2008-10-15 | 2011-02-14 | 기아자동차주식회사 | 차량 인버터 회로 및 그를 이용한 차량 |
| JP2013126278A (ja) * | 2011-12-14 | 2013-06-24 | Fuji Electric Co Ltd | 半導体装置 |
| JP2013125923A (ja) * | 2011-12-16 | 2013-06-24 | Mitsubishi Electric Corp | 半導体スイッチング装置 |
| US8749279B2 (en) | 2012-08-06 | 2014-06-10 | Denso Corporation | Driver apparatus for switching elements |
| JP2018007201A (ja) * | 2016-07-08 | 2018-01-11 | ローム株式会社 | ゲート駆動回路 |
| US10224267B2 (en) | 2013-07-16 | 2019-03-05 | Mitsubishi Electric Corporation | Semiconductor device |
Families Citing this family (78)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3469373B2 (ja) * | 1995-10-31 | 2003-11-25 | 三菱電機株式会社 | 半導体パワーモジュールおよび複合パワーモジュール |
| US6215633B1 (en) * | 1996-02-26 | 2001-04-10 | Marconi Communications, Inc. | Active current limiter |
| US5959464A (en) * | 1996-09-03 | 1999-09-28 | Motorola Inc. | Loss-less load current sensing driver and method therefor |
| DE19640433C2 (de) | 1996-09-30 | 2000-10-12 | Siemens Ag | Leistungsendstufe zum Schalten induktiver Verbraucher |
| US6169439B1 (en) * | 1997-01-02 | 2001-01-02 | Texas Instruments Incorporated | Current limited power MOSFET device with improved safe operating area |
| US6104149A (en) * | 1997-02-28 | 2000-08-15 | International Rectifier Corp. | Circuit and method for improving short-circuit capability of IGBTs |
| US6060792A (en) * | 1997-05-20 | 2000-05-09 | International Rectifier Corp. | Instantaneous junction temperature detection |
| JP3814958B2 (ja) * | 1997-07-09 | 2006-08-30 | 日産自動車株式会社 | 半導体集積回路 |
| US6188553B1 (en) | 1997-10-10 | 2001-02-13 | Electro-Mag International | Ground fault protection circuit |
| US6020688A (en) * | 1997-10-10 | 2000-02-01 | Electro-Mag International, Inc. | Converter/inverter full bridge ballast circuit |
| US5877926A (en) * | 1997-10-10 | 1999-03-02 | Moisin; Mihail S. | Common mode ground fault signal detection circuit |
| EP0949736B1 (en) * | 1998-04-10 | 2004-03-17 | STMicroelectronics S.r.l. | Electronic bridge and half-bridge circuits with suppression of high-voltage transients on the power supply line |
| US6069455A (en) * | 1998-04-15 | 2000-05-30 | Electro-Mag International, Inc. | Ballast having a selectively resonant circuit |
| US6091288A (en) * | 1998-05-06 | 2000-07-18 | Electro-Mag International, Inc. | Inverter circuit with avalanche current prevention |
| US7035064B2 (en) * | 1998-05-29 | 2006-04-25 | Semikron Elektronik Gmbh | Method and circuit arrangement with adaptive overload protection for power switching devices |
| US6028399A (en) * | 1998-06-23 | 2000-02-22 | Electro-Mag International, Inc. | Ballast circuit with a capacitive and inductive feedback path |
| US6100645A (en) * | 1998-06-23 | 2000-08-08 | Electro-Mag International, Inc. | Ballast having a reactive feedback circuit |
| US5982646A (en) * | 1998-06-30 | 1999-11-09 | General Electric Company | Voltage clamp snubbers for three level converter |
| JP3383588B2 (ja) * | 1998-08-04 | 2003-03-04 | 株式会社東芝 | 電力変換装置 |
| US6160358A (en) * | 1998-09-03 | 2000-12-12 | Electro-Mag International, Inc. | Ballast circuit with lamp current regulating circuit |
| US6107750A (en) * | 1998-09-03 | 2000-08-22 | Electro-Mag International, Inc. | Converter/inverter circuit having a single switching element |
| US6181082B1 (en) | 1998-10-15 | 2001-01-30 | Electro-Mag International, Inc. | Ballast power control circuit |
| US6127786A (en) * | 1998-10-16 | 2000-10-03 | Electro-Mag International, Inc. | Ballast having a lamp end of life circuit |
| US6137233A (en) * | 1998-10-16 | 2000-10-24 | Electro-Mag International, Inc. | Ballast circuit with independent lamp control |
| US6222326B1 (en) | 1998-10-16 | 2001-04-24 | Electro-Mag International, Inc. | Ballast circuit with independent lamp control |
| US6169375B1 (en) | 1998-10-16 | 2001-01-02 | Electro-Mag International, Inc. | Lamp adaptable ballast circuit |
| US6181083B1 (en) | 1998-10-16 | 2001-01-30 | Electro-Mag, International, Inc. | Ballast circuit with controlled strike/restart |
| JP4220094B2 (ja) * | 1999-04-05 | 2009-02-04 | 三菱電機株式会社 | パワー半導体モジュール |
| US6100648A (en) * | 1999-04-30 | 2000-08-08 | Electro-Mag International, Inc. | Ballast having a resonant feedback circuit for linear diode operation |
| US6278597B1 (en) | 1999-10-05 | 2001-08-21 | International Business Machines Corporation | Conditional over-voltage protection for redundant phase-shift converters |
| EP1184984B1 (en) | 2000-02-25 | 2003-10-22 | Mitsubishi Denki Kabushiki Kaisha | Power module |
| JP3598933B2 (ja) * | 2000-02-28 | 2004-12-08 | 株式会社日立製作所 | 電力変換装置 |
| JP4004715B2 (ja) * | 2000-05-31 | 2007-11-07 | 三菱電機株式会社 | パワーモジュール |
| US6552429B2 (en) * | 2000-08-28 | 2003-04-22 | Mitsubishi Denki Kabushiki Kaisha | Power switching semiconductor device with suppressed oscillation |
| JP3844050B2 (ja) * | 2001-07-02 | 2006-11-08 | 株式会社安川電機 | 電力変換装置 |
| US7023109B2 (en) * | 2002-03-06 | 2006-04-04 | Fuji Electric Co., Ltd. | Uninterruptible power source apparatus |
| US6989021B2 (en) * | 2002-10-31 | 2006-01-24 | Cordis Corporation | Retrievable medical filter |
| US7268990B1 (en) | 2003-05-15 | 2007-09-11 | Marvell International Ltd. | Power amplifier protection |
| US6956425B2 (en) * | 2003-12-30 | 2005-10-18 | Texas Instruments Incorporated | Clamping circuit for high-speed low-side driver outputs |
| JP4681911B2 (ja) * | 2005-02-25 | 2011-05-11 | 三菱電機株式会社 | 電力用半導体装置 |
| US20070127180A1 (en) * | 2005-12-05 | 2007-06-07 | Yingjie Lin | Short circuit protection for vehicle driver circuit |
| JP5226183B2 (ja) * | 2006-01-10 | 2013-07-03 | 東芝三菱電機産業システム株式会社 | 多レベル電力変換装置 |
| US7365584B2 (en) * | 2006-06-02 | 2008-04-29 | Freescale Semiconductor, Inc. | Slew-rate control apparatus and methods for a power transistor to reduce voltage transients during inductive flyback |
| JP4432953B2 (ja) * | 2006-09-27 | 2010-03-17 | 株式会社日立製作所 | 半導体電力変換装置 |
| DE102006056852A1 (de) * | 2006-12-01 | 2008-06-05 | Robert Bosch Gmbh | Detektorschaltung |
| US7619862B2 (en) * | 2007-02-22 | 2009-11-17 | Smartech Worldwide Limited | Electrostatic discharge protection circuit for high voltage input pad |
| FI120812B (fi) * | 2007-04-30 | 2010-03-15 | Vacon Oyj | Tehopuolijohdekytkimen ohjaus |
| ATE535847T1 (de) * | 2008-08-01 | 2011-12-15 | Siemens Ag | Sicherheitsschaltanordnung zur ausgabe eines schaltsignals |
| EP2216905B1 (en) * | 2009-02-05 | 2012-08-29 | Abb Oy | Method of controlling an IGBT and a gate driver |
| US8030986B2 (en) * | 2009-08-28 | 2011-10-04 | Freescale Semiconductor, Inc. | Power transistor with turn off control and method for operating |
| EP2518885B1 (en) * | 2009-12-24 | 2017-07-05 | Panasonic Corporation | Power converter having semiconductor switching element |
| US8482904B2 (en) * | 2010-05-25 | 2013-07-09 | Lear Corporation | Power module with current sensing |
| US8878483B2 (en) | 2011-01-14 | 2014-11-04 | Lear Corporation | Electronics unit with current sensing |
| JP5627512B2 (ja) * | 2011-03-04 | 2014-11-19 | 三菱電機株式会社 | パワーモジュール |
| CN102170110B (zh) * | 2011-03-16 | 2014-01-29 | 中国电力科学研究院 | 一种模块化多电平换流器阀保护方法 |
| TWI443503B (zh) * | 2011-11-01 | 2014-07-01 | Delta Electronics Inc | 電源供應器 |
| US8760218B2 (en) * | 2012-05-07 | 2014-06-24 | General Electric Company | System and method for operating an electric power converter |
| WO2014090685A1 (de) | 2012-12-10 | 2014-06-19 | Abb Technology Ag | Leistungshalbleitermodul und kontaktierungsanordnung |
| FR3002646B1 (fr) * | 2013-02-22 | 2015-04-17 | Technofan | Capteur electronique de temperature pour mesurer la temperature de jonction d'un interrupteur electronique de puissance en fonctionnement et procede de mesure de la temperature de la jonction par ce capteur electronique |
| CN104158143A (zh) * | 2013-05-14 | 2014-11-19 | 鸿富锦精密电子(天津)有限公司 | 风扇保护电路 |
| JP6171599B2 (ja) * | 2013-06-11 | 2017-08-02 | サンケン電気株式会社 | 半導体装置及びその制御方法 |
| CN104283194B (zh) * | 2013-07-05 | 2018-08-03 | 通用电气公司 | 具有故障保护功能的电路 |
| CN103607100B (zh) * | 2013-11-15 | 2016-10-05 | 天水华天微电子股份有限公司 | 过压箝位电路拓扑系统 |
| EP3114764A4 (en) * | 2014-03-03 | 2017-11-08 | Schneider Electric IT Corporation | Systems and methods for improving efficiency of a neutral-point-clamped inverter |
| US9640972B2 (en) * | 2014-03-26 | 2017-05-02 | Infineon Technologies Ag | Controlled switch-off of a power switch |
| JP5939272B2 (ja) * | 2014-03-28 | 2016-06-22 | トヨタ自動車株式会社 | 試験装置及び試験方法 |
| US10355475B2 (en) * | 2014-08-15 | 2019-07-16 | Navitas Semiconductor, Inc. | GaN overvoltage protection circuit |
| DE102015013875B4 (de) * | 2015-10-28 | 2022-05-05 | Audi Ag | Wechselrichter für eine elektrische Maschine, elektrische Antriebseinrichtung für ein Kraftfahrzeug sowie Verfahren zum Betreiben eines Wechselrichters |
| JP6805496B2 (ja) * | 2016-01-15 | 2020-12-23 | 富士電機株式会社 | 半導体装置 |
| JP6679992B2 (ja) | 2016-03-03 | 2020-04-15 | 株式会社デンソー | 半導体装置 |
| US10411692B2 (en) * | 2016-11-23 | 2019-09-10 | Alpha And Omega Semiconductor Incorporated | Active clamp overvoltage protection for switching power device |
| US10477626B2 (en) | 2016-11-23 | 2019-11-12 | Alpha And Omega Semiconductor (Cayman) Ltd. | Hard switching disable for switching power device |
| CN108631617B (zh) * | 2017-03-20 | 2020-06-16 | 万国半导体(开曼)股份有限公司 | 用于开关电源器件的硬开关禁用 |
| US10476494B2 (en) | 2017-03-20 | 2019-11-12 | Alpha And Omega Semiconductor (Cayman) Ltd. | Intelligent power modules for resonant converters |
| WO2019163746A1 (ja) | 2018-02-22 | 2019-08-29 | Ｊｆｅスチール株式会社 | 連続焼鈍における鋼板の加熱方法および連続焼鈍設備 |
| US11574902B2 (en) * | 2019-01-31 | 2023-02-07 | Texas Instruments Incorporated | Clamp for power transistor device |
| CN110492758A (zh) * | 2019-09-26 | 2019-11-22 | 苏州英威腾电力电子有限公司 | 一种高压功率单元及高压变频器 |
| US11641198B1 (en) * | 2021-11-30 | 2023-05-02 | Texas Instruments Incorporated | Wide voltage gate driver using low gate oxide transistors |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6040219B2 (ja) * | 1980-07-07 | 1985-09-10 | 富士通株式会社 | 集積回路 |
| US4750079A (en) * | 1986-05-27 | 1988-06-07 | Motorola, Inc. | Low side switch integrated circuit |
| US5138516A (en) * | 1990-03-26 | 1992-08-11 | Motorola, Inc. | Fault sensing and driving system for output driver device |
| US5119265A (en) * | 1990-04-02 | 1992-06-02 | Motorola, Inc. | Semiconductor device protection circuit |
| US5079608A (en) * | 1990-11-06 | 1992-01-07 | Harris Corporation | Power MOSFET transistor circuit with active clamp |
| US5304935A (en) * | 1991-12-17 | 1994-04-19 | Motorola, Inc. | Load driver and system with fault detection apparatus for providing a sequence of fault detection logic states |
| EP0561386A1 (en) * | 1992-03-18 | 1993-09-22 | Fuji Electric Co., Ltd. | Semiconductor device |
| JPH05299431A (ja) * | 1992-04-16 | 1993-11-12 | Toyota Autom Loom Works Ltd | 電流検出機能付トランジスタ |
-
1994
- 1994-04-28 JP JP09203994A patent/JP3193827B2/ja not_active Expired - Lifetime
-
1995
- 1995-04-18 US US08/423,981 patent/US5608595A/en not_active Expired - Lifetime
- 1995-04-25 EP EP95106221A patent/EP0680147B1/en not_active Expired - Lifetime
- 1995-04-25 DE DE69508644T patent/DE69508644T2/de not_active Expired - Lifetime
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5808504A (en) * | 1995-08-25 | 1998-09-15 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate transistor drive circuit |
| JP2000223644A (ja) * | 1999-02-02 | 2000-08-11 | Denso Corp | 半導体装置 |
| KR100362218B1 (ko) * | 2000-03-24 | 2002-11-23 | 가부시끼가이샤 도시바 | 전력 반도체장치 |
| JP3696833B2 (ja) * | 2000-05-18 | 2005-09-21 | 三菱電機株式会社 | 電力用半導体装置 |
| DE10159175B4 (de) * | 2001-04-03 | 2014-01-23 | Mitsubishi Denki K.K. | Halbleiterbauelement mit einem Fühlemitter und einer Schutzvorrichtung |
| JP2002300017A (ja) * | 2001-04-03 | 2002-10-11 | Mitsubishi Electric Corp | 半導体装置 |
| US6680835B2 (en) | 2001-04-03 | 2004-01-20 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| JP2002315303A (ja) * | 2001-04-17 | 2002-10-25 | Mitsubishi Electric Corp | パワーモジュール |
| JP2006074937A (ja) * | 2004-09-03 | 2006-03-16 | Toshiba Corp | ゲート駆動装置 |
| KR100941105B1 (ko) * | 2007-01-29 | 2010-02-10 | 미쓰비시덴키 가부시키가이샤 | 스위칭 소자와 2개의 다이오드를 구비한 반도체 장치 |
| US7755167B2 (en) | 2007-01-29 | 2010-07-13 | Mitsubishi Electric Corporation | Semiconductor device including switching element and two diodes |
| JP2008228147A (ja) * | 2007-03-15 | 2008-09-25 | Toshiba Mitsubishi-Electric Industrial System Corp | 電力変換器のゲートパルス発生回路 |
| KR101014152B1 (ko) * | 2008-10-15 | 2011-02-14 | 기아자동차주식회사 | 차량 인버터 회로 및 그를 이용한 차량 |
| US8410746B2 (en) | 2008-10-15 | 2013-04-02 | Hyundai Motor Company | Inverter circuit for vehicles |
| JP2013126278A (ja) * | 2011-12-14 | 2013-06-24 | Fuji Electric Co Ltd | 半導体装置 |
| US9257830B2 (en) | 2011-12-14 | 2016-02-09 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP2013125923A (ja) * | 2011-12-16 | 2013-06-24 | Mitsubishi Electric Corp | 半導体スイッチング装置 |
| US8823054B2 (en) | 2011-12-16 | 2014-09-02 | Mitsubishi Electric Corporation | Semiconductor switching device |
| US8749279B2 (en) | 2012-08-06 | 2014-06-10 | Denso Corporation | Driver apparatus for switching elements |
| US10224267B2 (en) | 2013-07-16 | 2019-03-05 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2018007201A (ja) * | 2016-07-08 | 2018-01-11 | ローム株式会社 | ゲート駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0680147A3 (en) | 1996-08-14 |
| US5608595A (en) | 1997-03-04 |
| JP3193827B2 (ja) | 2001-07-30 |
| EP0680147A2 (en) | 1995-11-02 |
| DE69508644T2 (de) | 1999-12-02 |
| EP0680147B1 (en) | 1999-03-31 |
| DE69508644D1 (de) | 1999-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3193827B2 (ja) | 半導体パワーモジュールおよび電力変換装置 | |
| US11139808B2 (en) | Semiconductor device and power conversion system | |
| US5123746A (en) | Bridge type power converter with improved efficiency | |
| JP3598933B2 (ja) | 電力変換装置 | |
| US7538587B2 (en) | Power semiconductor device | |
| US5949273A (en) | Short circuit protection for parallel connected devices | |
| US4706177A (en) | DC-AC inverter with overload driving capability | |
| US4949213A (en) | Drive circuit for use with voltage-drive semiconductor device | |
| US6744644B2 (en) | Soft-start of DC link capacitors for power electronics and drive systems | |
| JP3462032B2 (ja) | 電力変換装置 | |
| JP4313658B2 (ja) | インバータ回路 | |
| JP2002281761A (ja) | 半導体電力変換装置 | |
| JPH03107328A (ja) | 電力変換装置のスナバ回路 | |
| JPH0437649B2 (ja) | ||
| JPH05336732A (ja) | Ｉｇｂｔゲート回路 | |
| JP2013059248A (ja) | ３レベル電力変換装置 | |
| JPH05218836A (ja) | 絶縁ゲート素子の駆動回路 | |
| JP2018061301A (ja) | 半導体駆動装置ならびにそれを用いた電力変換装置 | |
| US5235487A (en) | Inverter with overload current protection | |
| JP2020005411A (ja) | 電力変換装置 | |
| JP7117949B2 (ja) | 半導体モジュールおよび電力変換装置 | |
| JPH10145206A (ja) | 半導体装置の保護回路 | |
| JP2006014402A (ja) | 電力変換装置の過電流保護装置 | |
| JP3764259B2 (ja) | インバータ装置 | |
| JPH07143733A (ja) | スナバ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080525 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140525 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |