CN110739948B - 信号开关装置 - Google Patents

信号开关装置 Download PDF

Info

Publication number
CN110739948B
CN110739948B CN201811121986.2A CN201811121986A CN110739948B CN 110739948 B CN110739948 B CN 110739948B CN 201811121986 A CN201811121986 A CN 201811121986A CN 110739948 B CN110739948 B CN 110739948B
Authority
CN
China
Prior art keywords
terminal
coupled
signal
transistor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811121986.2A
Other languages
English (en)
Other versions
CN110739948A (zh
Inventor
陈智圣
李宗翰
赵传珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Richwave Technology Corp
Original Assignee
Richwave Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Richwave Technology Corp filed Critical Richwave Technology Corp
Publication of CN110739948A publication Critical patent/CN110739948A/zh
Application granted granted Critical
Publication of CN110739948B publication Critical patent/CN110739948B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

一种信号开关装置，包括信号控制开关、开关电路、隔离电容以及突波电流抑制电路。信号控制开关耦接在第一信号收发端与第二信号收发端间，依据第一控制信号以被导通或断开。开关电路具有至少一第一晶体管，开关电路的第一端耦接至第一信号收发端，并受控于第二控制信号以被导通或断开。隔离电容耦接在开关电路的第二端以及参考电位端间。突波电流抑制电路具有至少一第二晶体管，突波电流抑制电路耦接在开关电路的第二端与参考电位端间。第二晶体管于突波电流产生时，抑制突波电流，并于信号开关装置正常操作时依据第一偏压电压被断开。

Description

信号开关装置
技术领域
本发明是有关于一种信号开关装置，尤指一种在突波电流产生时有效抑制突波电流的信号开关装置。
背景技术
在已知的技术领域中，信号开关装置可在信号收发端上设置对应的分流电路。在当信号收发端执行信号传收动作时，对应的分流电路被断开，相对的，在当信号收发端不执行信号传收动作时，对应的分流电路被导通以避免使信号被错误地传送至不动作的信号收发端中。
值得注意的，当已知技术的信号开关装置上发生突波电流时，为使信号开关装置中的电子元件不致受到突波电流的损坏，常需要设置突波电流防护元件，以进行突波电流的抑制动作。然而，已知技术中的突波电流防护元件，常需要很大的电路面积，且其所产生的寄生效应，也造成信号开关装置所传输的高频信号的信号质量下降，无论在产品成本上以及产品表现度上，皆造成负面的影响。
发明内容
本发明提供一种信号开关装置，在突波电流产生时有效抑制突波电流。
本发明的信号开关装置包括第一信号控制开关、第一开关电路、第一隔离电容以及第一突波电流抑制电路。第一信号控制开关耦接在第一信号收发端与第二信号收发端间，用以依据第一控制信号以被导通或断开。第一开关电路具有至少一第一晶体管，第一开关电路的第一端耦接至第一信号收发端与第一信号控制开关之间，第一开关电路用以受控于第二控制信号以被导通或断开。第一隔离电容耦接在第一开关电路的第二端以及参考电位端间。第一突波电流抑制电路具有至少一第二晶体管，第一突波电流抑制电路耦接在第一开关电路的第二端与参考电位端间。至少一第二晶体管用以于突波电流产生时，抑制突波电流，并于信号开关装置正常操作时依据第一偏压电压被断开。
本发明的另一信号开关装置包括第一信号控制开关、第一开关电路、第一隔离电容、第二隔离电容以及第一突波电流抑制电路。第一信号控制开关耦接在第一信号收发端与第二信号收发端间，用以依据第一控制信号以被导通或断开。第一开关电路具有至少一第一晶体管，第一开关电路的第一端耦接至第一信号收发端与第一信号控制开关之间，第一开关电路用以受控于第二控制信号以被导通或断开。第一隔离电容与第一信号控制开关串联耦接在第一信号收发端与第二信号收发端间，用以使第一信号控制开关透过第一隔离电容耦接至第一信号收发端与第二信号收发端的其中之一。第二隔离电容耦接在第一开关电路的第二端以及参考电位端间。第一突波电流抑制电路具有至少一第二晶体管。第一突波电流抑制电路具有第一端及第二端分别耦接至第一隔离电容的第一端与第二端，第二晶体管用以于突波电流产生时，抑制突波电流，第二晶体管于信号开关装置正常操作时依据第一偏压电压被断开。
本发明的又一信号开关装置包括第一信号控制开关、第一开关电路、第一隔离电容、第一突波电流抑制电路、第二信号控制开关、第二开关电路、第二隔离电容以及第二突波电流抑制电路。第一信号控制开关耦接在第一信号收发端以及第二信号收发端间，用以依据第一控制信号以被导通或断开。第一开关电路具有至少一第一晶体管，第一开关电路的第一端耦接至第一信号收发端与第一信号控制开关之间，第一开关电路并用以受控于第二控制信号以被导通或断开。第一隔离电容耦接在第一开关电路的第二端与参考电位端间。第一突波电流抑制电路具有至少一第二晶体管，第一突波电流抑制电路耦接在第一开关电路的第二端与参考电位端间，至少一第二晶体管用以于突波电流产生时，抑制突波电流，并于该信号开关装置正常操作时依据第一偏压电压被断开。第二信号控制开关耦接在第三信号收发端以及第二信号收发端间，用以受控于第三控制信号以被导通或断开。第二开关电路具有至少一第三晶体管，第二开关电路的第一端耦接至第三信号收发端与第二信号控制开关之间，第二开关电路用以受控于第四控制信号以被导通或断开。第二隔离电容耦接在第二开关电路的第二端与参考电位端间。第二突波电流抑制电路具有至少一第四晶体管，第二突波电流抑制电路耦接在第二开关电路的第二端与参考电位端间，至少一第四晶体管用以于突波电流产生时，抑制突波电流，并于信号开关装置正常操作时依据第二偏压电压被断开。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1为本发明提供的一实施例的信号开关装置的示意图。
图2A为本发明提供的实施例的偏压电压产生机制的示意图。
图2B-2G为本发明提供的实施例的偏压电压产生器的实施方式的电路图。
图3为本发明提供的另一实施例的信号开关装置的示意图。
图4为本发明提供的另一实施例的信号开关装置的示意图。
图5A、图5B分别为本发明提供的不同实施例的信号开关装置的示意图。
图6为本发明提供的再一实施例的信号开关装置的示意图。
【符号说明】
100、300、400、500、600：信号开关装置
110、310、420、530、632、642：开关电路
120、330、430、510、520、612、622：突波电流抑制电路
210、320、410、652、662：偏压电压产生器
322：导通电压控制器
IV1-IV4、323、412：反相器
321、411、612、622：延迟电路
RX1、RX2、RFC：信号收发端
T1～T4、T11-T13、T41、T42、TA1：晶体管
VC1、VC2：控制信号
ISC1、ISCA1、ISCB1、ISCB2：隔离电容
SW1、SW2：信号控制开关
VB1、VB2、Vbias：偏压电压
GND：参考电位端
VRN：电压接收端
R1、R221、R231、R241、R251、R41、R1-R6、HR：电阻
RUP1-RUP5：偏压电阻
C1、C221、C231、C251、C41：电容
REF：内部节点
VCC：参考电压
D1-DN：二极管
ST：信号
VD：操作电压
VP：电位
W1：传输导线
具体实施方式
请参照图1，图1为本发明提供的一实施例的信号开关装置的示意图。信号开关装置100包括信号控制开关SW1、开关电路110、隔离电容ISC1以及突波电流抑制电路120。信号控制开关SW1耦接在信号收发端RX1与信号收发端RFC间，信号控制开关SW1并受控于控制信号VC1以被导通或断开。开关电路110的第一端耦接至信号收发端RX1与信号控制开关SW1之间，开关电路110的第二端则耦接至隔离电容ISC1的第一端，开关电路110用以受控于控制信号VC2以被导通或断开。在本实施例中，开关电路110具有至少一晶体管T1，其中晶体管T1的第一端耦接至信号收发端RX1与信号控制开关SW1之间，晶体管T1的第二端耦接至隔离电容ISC1的第一端，且晶体管T1的控制端接收控制信号VC2。晶体管T1依据控制信号VC2以被导通或被断开。在另一实施例中，开关电路110可具有多个相互串接于信号收发端RX1与隔离电容ISC1间的晶体管T1，多个第一晶体管的控制端共同接收控制信号VC2。
在本实施例中，信号收发端RX1和RFC可用以接收或传送射频(Radio Frequency,RF)信号。
开关电路110以及隔离电容ISC1用以形成一分流(shunt)路径，隔离电容ISC1的第一端耦接至开关电路110的第二端，且隔离电容ISC1的第二端耦接至参考电位端GND，而在本实施例中，参考电位端GND可以提供接地电压或是共同电压。此外，突波电流抑制电路120具有第一端与第二端，其第一端耦接在隔离电容ISC1的第一端与开关电路110的第二端之间，其第二端耦接参考电位端GND。突波电流抑制电路120具有至少一晶体管T2，其中晶体管T2的第一端耦接至突波电流抑制电路120的第一端，晶体管T2的第二端耦接至突波电流抑制电路120的第二端，且晶体管T2的控制端用以接收偏压电压VB1。也就是说，突波电流抑制电路120及其所具有的晶体管T2可与隔离电容ISC1并联耦接。在此请注意，在信号开关装置100正常操作时，晶体管T2可持续接收偏压电压VB1并依据偏压电压VB1以保持在被断开的状态。在另一实施例中，突波电流抑制电路120可具有多个彼此串接的晶体管T2，共同接收偏压电压VB1并依据偏压电压VB1以保持在被断开的状态。
关于信号开关装置100的动作细节，当要在信号收发端RX1以及RFC间进行信号传收动作时，信号控制开关SW1可依据控制信号VC1以被导通。因此，信号可在信号收发端RX1以及RFC间进行信号传输。而在此同时，开关电路110中的晶体管T1则可依据控制信号VC2以被断开，以避免信号泄漏到参考电位端GND造成能量的损失。相对的，当不要在信号收发端RX1以及RFC间进行信号传收动作时，信号控制开关SW1可依据控制信号VC1以被断开。因此，可避免信号在信号收发端RX1以及RFC间进行信号传输。而在此同时，开关电路110中的晶体管T1则可依据控制信号VC2以被导通，并用以分流经由信号控制开关SW1的断开电容(Coff)向信号收发端RX1泄漏的信号，进一步避免信号送出至信号收发端RX1。也就是说，在信号开关装置100正常操作时，晶体管T1以及信号控制开关SW1的被导通或被断开的状态是相反的。在此所提及的断开电容，为当信号控制开关SW1被断开时所具有的寄生电容。
在另一方面，在信号开关装置100正常操作时，透过突波电流抑制电路120中维持被断开的晶体管T2，减少突波电流抑制电路120对传收的射频信号质量的影响。
值得注意的，当突波电流产生于信号开关装置100上时(非正常操作时)，突波电流抑制电路120中的晶体管T2可用以抑制突波电流，并使信号开关装置100中的电路元件，以及与信号开关装置100相连接的电路元件不易受到突波电流的损害。在本实施例中，晶体管T2可在突波电流发生的瞬间被导通，并透过提供通道来抑制突波电流。其中，晶体管T2可透过将突波电流引导至参考电位端GND，来进行突波电流的抑制动作。
此外，在本发明另一实施例中，开关电路110还包括一耦合电容，耦接在晶体管T1的第一端与控制端VC2之间，用以使晶体管T1能通过更多的突波电流。
值得一提的，为了减少制程的复杂度，在本发明实施例中，晶体管T1以及T2可以皆为增强型的晶体管，或者也可以皆为耗尽型的晶体管。在本发明另一实施例中，晶体管T1以及T2可以皆为N型的晶体管，或者也可以皆为P型的晶体管。
以下请参照图1以及图2A，其中图2A为本发明提供的实施例的偏压电压产生机制的示意图。在本发明实施例中，晶体管T2所接收的偏压电压VB1可以由偏压电压产生器210来提供。关于偏压电压产生器210的实施方式，则请参照图2B-2G绘示的偏压电压产生器的实施方式的电路图。在图2B中，偏压电压产生器210包括两个串接的反相器(inverter)IV1、IV2以及由电阻R221和电容C221所构成的延迟电路。反相器IV1、IV2串接在晶体管T2的控制端与一内部节点REF间。反相器IV1的输出端提供偏压电压VB1，并耦接至晶体管T2的控制端，反相器IV1的输入端则耦接至反相器IV2的输出端，反相器IV2的输入端耦接至内部节点REF。电阻R221和电容C221依序串接于一参考电压接收端及参考电位端GND间，参考电压接收端用以接收参考电压VCC，内部节点REF耦接于延迟电路中的电阻R221与电容C221之间。此外，电阻R221的一端接收参考电压VCC，电阻R221的另一端耦接至内部节点REF。电容C221的第一端则耦接至内部节点REF，电容C221的第二端则耦接至参考电位端GND。延迟电路透过电阻R221以提供参考电压VCC至内部节点REF。反相器IV1、IV2依据前述的输入电压以产生高电压准位的偏压电压VB1。在本实施方式中，晶体管T2可以是P型的增强型晶体管。在本实施方式中，反相器的数量为偶数，数量的大小没有固定的限制。在信号开关装置100正常操作时，偏压电压产生器210所提供的偏压电压VB1的高电压准位，可与参考电压VCC的电压准位相同，维持晶体管T2被断开。增强型晶体管例如是增强型场效晶体管(E-FET)、增强型假晶高电子迁移率晶体管(E-pHEMT)或增强型结型场效晶体管(E-JFET)。
图2C为本发明提供的另一实施例的偏压电压产生器的实施方式的电路图，偏压电压产生器210包括一个于输出端产生偏压电压VB1的反相器IV1。本实施例的电阻R231和电容C231的耦接方式与作动原理，分别与图2B的电阻R221和电容C221类似，在此不再赘述。本实施例的反相器IV1的输出端提供低电压准位的偏压电压VB1，并耦接至晶体管T2的控制端，反相器IV1的输入端则耦接至内部节点REF。在本实施方式中，晶体管T2可以是N型的增强型晶体管，在信号开关装置100正常操作时，维持晶体管T2被断开。在本实施方式中，反相器的数量为奇数，数量的大小没有固定的限制。
图2B与图2C的实施例中，在当参考电压VCC产生时，延迟电路可依据参考电压VCC来提供输入电压至内部节点REF。当信号开关装置100正常操作时，且在参考电压VCC处于稳态状态下，延迟电路则持续提供等于参考电压VCC的输入电压到反相器IV1、或IV1与IV2，并使反相器IV1产生实质上使晶体管T2维持被断开的偏压电压VB1，以减少突波电流抑制电路120对传收的射频信号质量的影响。当突波电流产生时，延迟电路提供维持至少一定时间的低电压准位，并使反相器IV1产生实质上使晶体管T2导通的偏压电压VB1，如此一来，突波电流可透过被导通的晶体管T2被引导至参考电位端GND，来进行抑制动作，有效保护电路元件不易被突波电流所损坏。
在图2D中，偏压电压产生器210包括电阻R241。电阻R241的一端耦接至一参考电压端以接收参考电压VCC，其另一端则耦接至晶体管T2的控制端，并提供偏压电压VB1。在本实施方式中，晶体管T2可以是P型的增强型晶体管。当信号开关装置100正常操作时，电阻R241提供等于参考电压VCC的偏压电压VB1，维持晶体管T2被断开。
在图2E中，偏压电压产生器210由传输导线W1所构成。传输导线W1连接在晶体管T2的控制端以及参考电位端GND间。当信号开关装置100正常操作时，传输导线W1产生的偏压电压VB1等于参考电位端GND上的电压，并提供偏压电压VB1至晶体管T2的控制端。在本实施方式中，晶体管T2可以是N型的增强型晶体管。在另一实施方式中，传输导线W1的一端可连接至一参考电压接收端以接收参考电压VCC，其另一端则连接晶体管T2的控制端，晶体管T2可以是P型的增强型晶体管。
在图2F中，偏压电压产生器210包括电阻R241。电阻R241的一端产生偏压电压VB1，电阻R241的另一端耦接至参考电位端GND。电阻R241产生的偏压电压VB1等于参考电位端GND上的电压，并提供偏压电压VB1至晶体管T2的控制端。在本实施方式中，晶体管T2可以是N型的增强型晶体管。
在图2G中，偏压电压产生器210包括电容C251以及电阻R251。电容C251的第一端耦接至晶体管T2的第一端，电容C251的第二端接至晶体管T2的控制端以及电阻R251的第一端。电阻R251的第二端则耦接至参考电位端GND，并产生偏压电压VB1。在本实施方式中，晶体管T2可以是N型的增强型晶体管。
图2D至图2G的实施例中，当信号开关装置100正常操作时，借由参考电压VCC或参考电位端GND上的电压，偏压电压产生器210产生实质上使晶体管T2维持被断开的偏压电压VB1，以减少突波电流抑制电路120对传收的射频信号质量的影响。当突波电流产生时，晶体管T2的突波电流抑制路径被触发导通，如此一来，突波电流可透过被导通的晶体管T2的突波电流抑制路径被引导至参考电位端GND，来进行抑制动作，有效保护电路元件不易被突波电流所损坏。
接着请参照图3，图3为本发明提供的另一实施例的信号开关装置的示意图。信号开关装置300包括信号控制开关SW1、开关电路310、隔离电容ISC1、突波电流抑制电路330以及偏压电压产生器320。本实施例的信号控制开关SW1、隔离电容ISC1以及突波电流抑制电路330的耦接方式与作动原理，分别与图1的信号控制开关SW1、隔离电容ISC1以及突波电流抑制电路120类似，在此不再赘述。而在本实施例中，开关电路310包括多个晶体管T11-T13，晶体管T11-T13串联耦接于信号收发端RX1以及隔离电容ISC1的第一端间。晶体管T11-T13的控制端共同耦接，并接收控制信号VC2。
在本实施例中，开关电路310中可包括多个晶体管，并且开关电路310中晶体管的数量可以由设计者依据实际的需求来设置，没有固定的限制。
此外，偏压电压产生器320包括延迟电路321、导通电压控制器322以及反相器323。导通电压控制器322可以包括N个串接的二极管D1-DN，其中二极管D1的阳极耦接至信号收发端RX1，二极管DN的阴极耦接至反相器323的电源端，N为大于或等于1的正整数。在另一实施例中，二极管D1的阳极可以耦接至开关电路310串联路径中的任一端点，例如是开关电路310的第一端或第二端、或开关电路310中串联的晶体管T11-T13中任一个晶体管的第一端或第二端。其中，导通电压控制器322侦测信号收发端RX1上的电压，并在当信号收发端RX1上的电压大于二极管D1-DN的导通电压的总和时被导通，提供电压VD至反相器323的电源端。在本发明实施例中，二极管D1-DN的数量N由设计者依信号开关装置300的操作需求来决定，避免射频信号损失，并使晶体管T2维持被断开的偏压电压VB1，以减少突波电流抑制电路120对传收的射频信号质量的影响。
反相器323的输入端接收延迟电路321所产生的信号ST，反相器323的输出端依据信号ST以产生偏压电压VB1。延迟电路321则包括电阻R1以及电容C1，电阻R1的第一端耦接于电压接收端VRN，用以接收参考电压VCC，电阻R1的第二端耦接至电容C1的第一端，电容C1的第二端则耦接至参考电位端GND。其中电阻R1与电容C1耦接的内部节点产生信号ST。
在此请注意，当突波电流产生时，延迟电路提供维持至少一定时间的低电压准位至与电阻R1及电容C1耦接的内部节点，并使反相器323产生实质上使晶体管T2导通的偏压电压VB1，此时偏压电压VB1的电位大致等于反相器323的电源端的操作电压VD的电位。如此一来，突波电流可透过被导通的晶体管T2来进行抑制动作，有效保护电路元件不易被突波电流所损坏。
相对的，在信号开关装置300处于正常操作状态下时(无突波电流产生时)，延迟电路321产生的信号ST实质上等于参考电压VCC的电位，使反相器323产生实质上等于参考电位端GND电位的偏压电压VB1。如此一来，晶体管T2可以维持被断开，以减少突波电流抑制电路330对传收的射频信号质量的影响。
以下请参照图4，图4为本发明提供的另一实施例的信号开关装置的示意图。信号开关装置400包括信号控制开关SW1、开关电路420、隔离电容ISC1、突波电流抑制电路430以及偏压电压产生器410。本实施例的信号控制开关SW1、开关电路420、隔离电容ISC1以及突波电流抑制电路430的耦接方式与作动原理，分别与图1的信号控制开关SW1、开关电路110、隔离电容ISC1以及突波电流抑制电路120类似，在此不再赘述。
偏压电压产生器410则包括延迟电路411、反相器412以及电阻HR。反相器412由晶体管T41以及T42所构成，与前述实施例的信号开关装置300不同的，反相器412的晶体管T41透过耦接至晶体管T1与晶体管T2相互耦接的端点来接收操作电压VD，也就是说，操作电压VD被提供至反相器412的电源端。另外，延迟电路411由电阻R41以及电容C41所构成，其中电阻R41与电容C41耦接的内部节点产生信号ST。电阻R41的第一端耦接于电压接收端VRN，用以接收一偏压电压Vbias，电阻R41的第二端耦接至电容C41的第一端与内部节点，电容C41的第二端耦接至参考电位端GND。并且，电阻R41的第二端与电容C41的第一端共同耦接至内部节点与反相器412的输入端，而电阻R41的第一端另耦接至电阻HR的第一端，电阻HR的第二端则耦接至开关电路420的第二端与晶体管T2的第一端之间，用以提供偏压电压Vbias给晶体管T1，并阻隔串联路径中的射频信号泄漏至电压接收端VRN，在一实施例中，电阻HR的电阻值约为或大于100kΩ。在另一实施例中，电阻HR的第二端可以耦接至开关电路420串联路径中的任一端点，例如是开关电路420的第一端或第二端、或开关电路420中的晶体管T1的第一端或第二端。在又一实施例中，开关电路420亦可如开关电路310包括多个晶体管T1，串联耦接于信号收发端RX1以及隔离电容ISC1的第一端间。
当突波电流发生时，延迟电路411提供维持至少一定时间的低电压准位至与电阻R41及电容C41耦接的内部节点，使反相器412的输出端产生电位大致等于操作电压VD电位的偏压电压VB1，并使晶体管T2依据偏压电压VB1而导通。如此一来，突波电流可透过被导通的晶体管T2被引导至参考电位端GND，来进行抑制动作，有效保护电路元件不易被突波电流所损坏。
相对的，在信号开关装置400的正常操作状态下(无突波电流发生)，延迟电路411提供实质上等于偏压电压Vbias的电位的信号至反相器412的输入端，使反相器412产生实质上等于参考电位端GND电位的偏压电压VB1，并使晶体管T2依据偏压电压VB1维持在被断开的状态。
值得一提的，偏压电压Vbias的电位可以与前述实施例的参考电压VCC的电位不相同，在本发明一实施例中，偏压电压Vbias的电位可以小于参考电压VCC的电位。在另一实施例中，偏压电压Vbias的电位可配合开关电路420的导通或断开而改变，以优化信号开关装置400的高频操作特性。
以下请参照图5A以及图5B，图5A以及图5B分别为本发明提供的不同实施例的信号开关装置的示意图。图5A以及图5B的信号控制开关SW1、开关电路530、隔离电容ISC1、以及突波电流抑制电路510的耦接方式与作动原理，分别与图1的信号控制开关SW1、开关电路110、隔离电容ISC1、以及突波电流抑制电路120类似，在此不再赘述。在图5A中，信号开关装置500更包括隔离电容ISCA1、以及突波电流抑制电路520。隔离电容ISCA1与信号控制开关SW1串接于信号收发端RX1与信号收发端RFC间，隔离电容ISCA1的一端耦接至信号收发端RX1，隔离电容ISCA1的另一端耦接至信号控制开关SW1的第一端，使该信号控制开关SW1透过该隔离电容ISCA1间接耦接至信号收发端RX1。突波电流抑制电路520的第一端耦接于隔离电容ISCA1的一端与信号收发端RX1之间，突波电流抑制电路520的第二端耦接于隔离电容ISCA1的另一端与信号控制开关SW1之间。突波电流抑制电路520具有晶体管TA1，突波电流抑制电路520的第一端及第二端分别与晶体管TA1的第一端与第二端耦接，也就是说，突波电流抑制电路520及其所具有的晶体管TA1与隔离电容ISCA1并联耦接。晶体管TA1的控制端接收偏压电压VCA1，并在信号开关装置500正常操作下，依据偏压电压VCA1维持在被断开的状态。与前述多个实施例中的偏压电压VB1类似，偏压电压VCA1可由偏压电压产生器210、320或410所产生。
当突波电流发生在信号开关装置500时(例如发生于信号收发端RX1上)，晶体管TA1可对应突波电流而被导通，与前述实施例中的突波电流抑制电路120类似，突波电流抑制电路520可产生实质上并联于隔离电容ISCA1的突波电流的抑制路径，以有效引导以抑制突波电流，并达到电路元件保护的功效。
值得注意的，在本发明实施例中，晶体管T1、TA1可以皆是增强型晶体管，也可以皆是耗尽型晶体管。在本发明另一实施例中，晶体管T1以及TA1可以皆为N型的晶体管，或者也可以皆为P型的晶体管。
以下请参照图5B，图5B与图5A的主要差异在于，隔离电容ISCA1的一端耦接至信号收发端RFC，隔离电容ISCA1的另一端透过信号控制开关SW1耦接至信号收发端RX1，使该信号控制开关SW1透过该隔离电容ISCA1间接耦接至信号收发端RFC。隔离电容ISCA1以及与其并联耦接的突波电流抑制电路520，是串接在信号控制开关SW1与信号收发端RFC间。当突波电流发生在信号开关装置500时(例如发生于信号收发端RFC上)，晶体管TA1可对应突波电流而被导通，以有效引导以抑制突波电流，并达到电路元件保护的功效。
请参照图6，图6为本发明提供的再一实施例的信号开关装置的示意图。信号开关装置600可用以传收高频信号，例如是射频信号。信号开关装置600包括信号控制开关SW1、SW2、开关电路632、642、隔离电容ISCB1、ISCB2以及突波电流抑制电路612、622。本实施例的信号收发端RX1、RFC、信号控制开关SW1、开关电路632、隔离电容ISCB1以及突波电流抑制电路612的耦接方式与作动原理，分别与图1的信号收发端RX1、RFC、信号控制开关SW1、开关电路110、隔离电容ISC1以及突波电流抑制电路120类似；且信号收发端RX2、RFC、信号控制开关SW2、开关电路642、隔离电容ISCB2以及突波电流抑制电路622的耦接方式与作动原理，亦分别与图1的信号收发端RX1、RFC、信号控制开关SW1、开关电路110、隔离电容ISC1以及突波电流抑制电路120类似。信号控制开关SW1耦接在信号收发端RX1以及RFC间，并依据控制信号VC1以被导通或断开。信号控制开关SW2耦接在信号收发端RFC以及RX2间，并依据控制信号VC2以被导通或断开。开关电路632与电容ISCB1依序串接于信号收发端RX1与参考电位端GND间，开关电路632的晶体管T1并受控于控制信号(例如可为控制信号VC2)以被导通或断开。开关电路642的晶体管T3与电容ISCB2依序串接于信号收发端RX2与参考电位端GND间，开关电路642的晶体管T3并受控于控制信号(例如可为控制信号VC1)以被导通或断开。其中，信号控制开关SW1与晶体管T3的导通或断开状态可以是相同的，而信号控制开关SW2与晶体管T1的导通或断开状态可以是相同的，且信号控制开关SW1与SW2的导通或断开状态可以是互补的。
当信号控制开关SW1导通时，信号收发端RX1以及RFC间可进行高频信号的传收动作，且在此同时，信号控制开关SW2、晶体管T1同时被断开以防止信号收发端RX1以及RFC的传收路径上的信号被信号收发端RX2上的信号干扰。并且，晶体管T3被导通，使信号收发端RX2被耦接到参考电位端GND，进一步避免信号收发端RX2上的信号对信号收发端RX1以及RFC的传收路径上的信号产生干扰。
在本实施例中，信号开关装置600还可包括偏压电阻RUP1-RUP5，并分别耦接在信号收发端RX1、RX2以及RFC与电位VP间，用以偏压信号收发端RX1、RX2以及RFC至电位VP。此外，偏压电阻RUP4-RUP5分别耦接在晶体管T1以及T3的第二端与电位VP间，以偏压晶体管T1以及T3的第二端至电位VP。
信号开关装置600还可括偏压电压产生器652、662。偏压电压产生器652包括串联耦接的反相器IV1、IV2，反相器IV2的输入端透过电阻耦接至参考电压端以接收参考电压VCC，并透过电容耦接至参考电位端GND，反相器IV1的输出端则提供偏压电压VB1至晶体管T2的控制端，并使晶体管T2在没有突波电流的条件下(例如是信号开关装置600正常操作时)，维持被断开的状态。偏压电压产生器662则包括反相器IV3、IV4，其耦接方式与作动原理，与反相器IV1、IV2类似，在此不再赘述。
此外，在本实施例中，开关SW1、SW2、晶体管T1-T4可分别与电阻R1、R3、R2、R5、R4及R6并联耦接。此外，本实施例中，电阻R1-R6可为旁通电阻，而晶体管T1-T4可均为增强型晶体管或均为耗尽型晶体管。
在其他实施例中，亦可使用图2B～图2G的偏压电压产生器210、图3的偏压电压产生器320、图4的偏压电压产生器410，以产生偏压电压VB1或VB2。
综上所述，本发明的信号开关装置透过提供与隔离电容并联耦接的突波电流抑制电路，并且，使突波电流抑制电路中的晶体管依据所接收的偏压电压，在正常状态下维持被断开的状态。如此一来，当信号开关装置上产生突波电流时，突波电流抑制电路中的晶体管可被导通，并提供引导通道以抑制突波电流。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中的普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (15)

1.一种信号开关装置，其特征在于，包括：
一第一信号控制开关，耦接在一第一信号收发端与一第二信号收发端间，用以依据一第一控制信号以被导通或断开；
一第一开关电路，具有至少一第一晶体管，该第一开关电路的第一端耦接至该第一信号收发端与该第一信号控制开关之间，该第一开关电路用以受控于一第二控制信号以被导通或断开；
一第一隔离电容，耦接在该第一开关电路的第二端以及一参考电位端间；以及
一第一突波电流抑制电路，具有至少一第二晶体管，该第一突波电流抑制电路耦接在该第一开关电路的第二端与该参考电位端间，该至少一第二晶体管用以于突波电流产生时，抑制该突波电流，并于该信号开关装置正常操作时依据一第一偏压电压被断开；
其中该第一突波电流抑制电路还包括：
一第一偏压电压产生器，耦接至该至少一第二晶体管的控制端，用以产生该第一偏压电压；
其中该第一偏压电压产生器包括：
至少一反相器，串接在该至少一第二晶体管的控制端与一内部节点间；以及
一延迟电路，耦接至该内部节点；
其中，该延迟电路用以于突波电流产生时，提供维持至少一定时间的低电压准位至该内部节点，并于该信号开关装置正常操作时依据一参考电压提供一输入电压至该内部节点以产生该第一偏压电压，
或者，该第一偏压电压产生器包括：一电阻，其一端耦接至该至少一第二晶体管的控制端，其另一端耦接至该参考电位端或一参考电压接收端,该电阻的另一端耦接至该参考电位端，该至少一第二晶体管的第一端耦接至该第一开关电路的第二端，该至少一第二晶体管的第二端耦接至该参考电位端，该第一偏压电压产生器还包括：一电容，其一端耦接至该至少一第二晶体管的控制端，其另一端耦接至该至少一第二晶体管的第一端；
或者，该第一偏压电压产生器包括：
一反相器，具有：
电源端，用以接收一操作电压；
输入端；以及
输出端，耦接于该至少一第二晶体管的控制端；以及
一延迟电路，耦接于该反相器的输入端，用以于该突波电流产生时，提供维持至少一定时间的低电压准位，使该反相器的输出端的电位大致等于该操作电压的电位。
2.如权利要求1所述的信号开关装置，其特征在于，其中该至少一第一晶体管与该至少一第二晶体管均为增强型晶体管或均为耗尽型晶体管。
3.如权利要求1所述的信号开关装置，其特征在于，其中于该信号开关装置正常操作时，该第一信号控制开关与该第一开关电路的导通或断开状态为相反。
4.如权利要求1所述的信号开关装置，其特征在于，其中当该至少一第一晶体管的数量为多个时，该些第一晶体管相互串接于该第一信号收发端与该第一隔离电容间，该些第一晶体管的控制端共同接收该第二控制信号。
5.如权利要求1所述的信号开关装置，其特征在于，其中该延迟电路包括依序串接于一参考电压接收端及该参考电位端间的一第二电阻以及一第二电容，且该内部节点耦接于该第二电阻与该第二电容之间。
6.如权利要求1所述的信号开关装置，其特征在于，其中该第一偏压电压产生器包括：
一传输导线，其一端连接至该至少一第二晶体管的控制端，其另一端连接至该参考电位端或一参考电压接收端。
7.如权利要求1所述的信号开关装置，其特征在于，其中该第一偏压电压产生器还包括：
一导通电压控制器，耦接至该第一信号收发端，依据该第一信号收发端上的电压以产生该操作电压。
8.如权利要求7所述的信号开关装置，其特征在于，其中该导通电压控制器包括：
N个串接的二极管，其中第一个二极管的阳极耦接至该至少一第一晶体管的第一端或第二端，第N个二极管的阴极耦接至该反相器的电源端。
9.如权利要求1所述的信号开关装置，其特征在于，其中该延迟电路包括依序串接于一电压接收端及该参考电位端间的一第二电阻以及一第二电容。
10.如权利要求1所述的信号开关装置，其特征在于，其中该至少一第二晶体管的第一端耦接至该第一开关电路的第二端，该至少一第二晶体管的第二端耦接至该参考电位端，以及该反相器的电源端耦接至该至少一第二晶体管的第一端，该第一偏压电压产生器还包括：
一第二电阻，串接在一电压接收端与该至少一第一晶体管的第一端间，或串接在该电压接收端与该至少一第一晶体管的第二端间。
11.如权利要求10所述的信号开关装置，其特征在于，其中该电压接收端用以接收一偏压电压，且该偏压电压的电位根据该第一开关电路的导通或断开而改变。
12.一种信号开关装置，其特征在于，包括：
一第一信号控制开关，耦接在第一信号收发端与第二信号收发端间，用以依据一第一控制信号以被导通或断开；
一第一开关电路，具有至少一第一晶体管，该第一开关电路的第一端耦接至该第一信号收发端与该第一信号控制开关之间，该第一开关电路用以受控于一第二控制信号以被导通或断开；
一第一隔离电容，与该第一信号控制开关串联耦接在该第一信号收发端与该第二信号收发端间，用以使该第一信号控制开关透过该第一隔离电容耦接至该第一信号收发端与该第二信号收发端的其中之一；
一第二隔离电容，耦接在该第一开关电路的第二端以及一参考电位端间；以及
一第一突波电流抑制电路，具有至少一第二晶体管，该第一突波电流抑制电路具有第一端及第二端以分别耦接至该第一隔离电容的第一端与第二端，该第二晶体管用以于突波电流产生时，抑制该突波电流，该第二晶体管并用以于该信号开关装置正常操作时依据一第一偏压电压被断开，
其中该第一突波电流抑制电路还包括：
一第一偏压电压产生器，耦接至该至少一第二晶体管的控制端，用以产生该第一偏压电压；
其中该第一偏压电压产生器包括：
至少一反相器，串接在该至少一第二晶体管的控制端与一内部节点间；以及
一延迟电路，耦接至该内部节点；
其中，该延迟电路用以于突波电流产生时，提供维持至少一定时间的低电压准位至该内部节点，并于该信号开关装置正常操作时依据一参考电压提供一输入电压至该内部节点以产生该第一偏压电压；
或者，该第一偏压电压产生器包括：
一电阻，其一端耦接至该至少一第二晶体管的控制端，其另一端耦接至该参考电位端或一参考电压接收端，该电阻的另一端耦接至该参考电位端，该至少一第二晶体管的第一端耦接至该第一开关电路的第二端，该至少一第二晶体管的第二端耦接至该参考电位端，该第一偏压电压产生器还包括：
一电容，其一端耦接至该至少一第二晶体管的控制端，其另一端耦接至该至少一第二晶体管的第一端；
或者，该第一偏压电压产生器包括：
一反相器，具有：
电源端，用以接收一操作电压；
输入端；以及
输出端，耦接于该至少一第二晶体管的控制端；以及
一延迟电路，耦接于该反相器的输入端，用以于该突波电流产生时，提供维持至少一定时间的低电压准位，使该反相器的输出端的电位大致等于该操作电压的电位。
13.如权利要求12所述的信号开关装置，其特征在于，还包括：
一第二突波电流抑制电路，具有至少一第三晶体管，该第二突波电流抑制电路耦接在该第一开关电路的第二端与该参考电位端间，该至少一第三晶体管用以于该突波电流产生时，抑制该突波电流，并于该信号开关装置正常操作时依据一第二偏压电压被断开。
14.一种信号开关装置，其特征在于，包括：
一第一信号控制开关，耦接在一第一信号收发端以及一第二信号收发端间，用以依据一第一控制信号以被导通或断开；
一第一开关电路，具有至少一第一晶体管，该第一开关电路的第一端耦接至该第一信号收发端与该第一信号控制开关之间，该第一开关电路用以受控于一第二控制信号以被导通或断开；
一第一隔离电容，耦接在该第一开关电路的第二端与一参考电位端间；
一第一突波电流抑制电路，具有至少一第二晶体管，该第一突波电流抑制电路耦接在该第一开关电路的第二端与该参考电位端间，该至少一第二晶体管用以于突波电流产生时，抑制该突波电流，并于该信号开关装置正常操作时依据一第一偏压电压被断开；
一第二信号控制开关，耦接在一第三信号收发端以及该第二信号收发端间，用以依据一第三控制信号以被导通或断开；
一第二开关电路，具有至少一第三晶体管，该第二开关电路的第一端耦接至该第三信号收发端与该第二信号控制开关之间，该第二开关电路用以受控于一第四控制信号以被导通或断开；
一第二隔离电容，耦接在该第二开关电路的第二端与该参考电位端间；以及
一第二突波电流抑制电路，具有至少一第四晶体管，该第二突波电流抑制电路耦接在该第二开关电路的第二端与该参考电位端间，该至少一第四晶体管用以于该突波电流产生时，抑制该突波电流，并于该信号开关装置正常操作时依据一第二偏压电压被断开；
其中该第一突波电流抑制电路还包括：
一第一偏压电压产生器，耦接至该至少一第二晶体管的控制端，用以产生该第一偏压电压，
其中该第一偏压电压产生器包括：
至少一反相器，串接在该至少一第二晶体管的控制端与一内部节点间；以及
一延迟电路，耦接至该内部节点；
其中，该延迟电路用以于突波电流产生时，提供维持至少一定时间的低电压准位至该内部节点，并于该信号开关装置正常操作时依据一参考电压提供一输入电压至该内部节点以产生该第一偏压电压，或者，该第一偏压电压产生器包括：
一电阻，其一端耦接至该至少一第二晶体管的控制端，其另一端耦接至该参考电位端或一参考电压接收端,该电阻的另一端耦接至该参考电位端，该至少一第二晶体管的第一端耦接至该第一开关电路的第二端，该至少一第二晶体管的第二端耦接至该参考电位端，该第一偏压电压产生器还包括：
一电容，其一端耦接至该至少一第二晶体管的控制端，其另一端耦接至该至少一第二晶体管的第一端；
或者，该第一偏压电压产生器包括：
一反相器，具有：
电源端，用以接收一操作电压；
输入端；以及
输出端，耦接于该至少一第二晶体管的控制端；以及
一延迟电路，耦接于该反相器的输入端，用以于该突波电流产生时，提供维持至少一定时间的低电压准位，使该反相器的输出端的电位大致等于该操作电压的电位。
15.如权利要求14所述的信号开关装置，其特征在于，其中，该至少一第一晶体管、该至少一第二晶体管、该至少一第三晶体管以及该至少一第四晶体管均为增强型晶体管或均为耗尽型晶体管。
CN201811121986.2A 2018-07-20 2018-09-26 信号开关装置 Active CN110739948B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107125264A TWI666841B (zh) 2018-07-20 2018-07-20 信號開關裝置
TW107125264 2018-07-20

Publications (2)

Publication Number Publication Date
CN110739948A CN110739948A (zh) 2020-01-31
CN110739948B true CN110739948B (zh) 2023-04-07

Family

ID=68049729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811121986.2A Active CN110739948B (zh) 2018-07-20 2018-09-26 信号开关装置

Country Status (3)

Country Link
US (1) US11165249B2 (zh)
CN (1) CN110739948B (zh)
TW (1) TWI666841B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108988876B (zh) * 2018-08-31 2020-09-15 上海华虹宏力半导体制造有限公司 5g通信射频开关系统
US11075661B1 (en) * 2020-03-03 2021-07-27 Psemi Corporation Method and apparatus to optimize power clamping
US11245426B2 (en) 2020-06-04 2022-02-08 Samsung Electronics Co., Ltd. Band switching balun
TWI806145B (zh) * 2021-09-02 2023-06-21 立積電子股份有限公司 開關電路之結構及其佈線系統
US11764775B2 (en) * 2021-09-28 2023-09-19 Richwave Technology Corp. Switch device
CN114598310B (zh) * 2022-03-11 2023-09-12 康希通信科技（上海）有限公司 射频开关电路及射频电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229355B1 (en) * 1999-02-26 2001-05-08 Yazaki Corporation Switching device for suppressing a rush current
CN102438110A (zh) * 2010-09-14 2012-05-02 索尼公司 电源门电路，固态成像器件，和相机系统
CN103166208A (zh) * 2011-12-13 2013-06-19 联芯科技有限公司 抑制浪涌电流的供电电路
JP2013126278A (ja) * 2011-12-14 2013-06-24 Fuji Electric Co Ltd 半導体装置
JP2015211540A (ja) * 2014-04-25 2015-11-24 ローム株式会社 スイッチ回路、充電回路およびそれを利用した電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631470A (en) * 1985-12-13 1986-12-23 Rca Corporation Current surge limited power supply
US5856904A (en) * 1996-11-15 1999-01-05 Dairyland Electrical Industries, Inc. Voltage and current based control and triggering for isolator surge protector
US7198706B2 (en) * 1997-04-25 2007-04-03 Canadian Auto Preservation Inc. Method for inhibiting corrosion of metal
US6873062B1 (en) * 1999-08-13 2005-03-29 Creative Technology Ltd. Switch circuit
JP2003197754A (ja) * 2001-12-26 2003-07-11 Mitsubishi Electric Corp 高周波半導体装置
EP1849099B1 (en) * 2005-02-03 2014-05-07 Apple Inc. Recommender system for identifying a new set of media items responsive to an input set of media items and knowledge base metrics
GB0526626D0 (en) 2005-12-30 2006-02-08 Microgen Energy Ltd A method of regulating an AC signal
CN101765973A (zh) * 2007-09-27 2010-06-30 松下电器产业株式会社 半导体集成电路装置、通信装置、信息再生装置、图像显示装置、电子装置、电子控制装置以及移动体
JP2010233207A (ja) * 2009-03-05 2010-10-14 Panasonic Corp 高周波スイッチ回路及び半導体装置
DE102009015068A1 (de) * 2009-03-26 2010-10-07 Abb Ag Überspannungsschutz für ein Busgerät
US8963617B1 (en) * 2013-09-20 2015-02-24 Linear Technology Corporation Switching topology for connecting two nodes in electronic system
JP6256320B2 (ja) * 2014-11-28 2018-01-10 三菱電機株式会社 Ｅｓｄ保護回路及びｒｆスイッチ
US10354994B2 (en) * 2016-03-24 2019-07-16 Qorvo Us, Inc. Electrostatic discharge (ESD) protection in an electronic switching circuit
US10666313B2 (en) * 2017-11-07 2020-05-26 Qorvo Us, Inc. Radio frequency switch branch circuitry
US10886911B2 (en) * 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229355B1 (en) * 1999-02-26 2001-05-08 Yazaki Corporation Switching device for suppressing a rush current
CN102438110A (zh) * 2010-09-14 2012-05-02 索尼公司 电源门电路，固态成像器件，和相机系统
CN103166208A (zh) * 2011-12-13 2013-06-19 联芯科技有限公司 抑制浪涌电流的供电电路
JP2013126278A (ja) * 2011-12-14 2013-06-24 Fuji Electric Co Ltd 半導体装置
JP2015211540A (ja) * 2014-04-25 2015-11-24 ローム株式会社 スイッチ回路、充電回路およびそれを利用した電子機器

Also Published As

Publication number Publication date
CN110739948A (zh) 2020-01-31
TWI666841B (zh) 2019-07-21
TW202008674A (zh) 2020-02-16
US11165249B2 (en) 2021-11-02
US20200028357A1 (en) 2020-01-23

Similar Documents

Publication Publication Date Title
CN110739948B (zh) 信号开关装置
CN108155636B (zh) 有源接口电阻调制开关
US7755871B2 (en) Power-rail ESD protection circuit with ultra low gate leakage
CN107785990B (zh) 备援电源控制电路
US9231578B2 (en) Apparatus and method for obtaining auxiliary voltage from control signals
JP2011193449A (ja) 高周波スイッチング回路
CN103684381A (zh) 具有适应性漏极与源极电压的射频切换器
US20100225378A1 (en) Radio frequency switching circuit and semiconductor device
US8315025B2 (en) Circuit arrangement for protection against electrostatic charges and method for dissipation thereof
JP2006304013A (ja) スイッチ回路
US20120001676A1 (en) High frequency switch circuit device
US9543929B2 (en) Apparatus and method for obtaining power voltage from control signals
US20110043953A1 (en) Esd protection circuit with merged triggering mechanism
US11050245B2 (en) Switch apparatus
WO2023073682A1 (en) Power switch with normally on transistor
TWI739629B (zh) 具有靜電放電保護機制的積體電路
US11705725B2 (en) Integrated circuit with electrostatic discharge protection
US10629972B2 (en) Radio-frequency switching circuit
US11742848B1 (en) High-voltage transmission gate architecture
US11764775B2 (en) Switch device
US9520708B2 (en) Protection circuit, interface circuit, and communication system
US20240039276A1 (en) Electrostatic discharge (esd) protection in radio frequency (rf) switch circuitry
US20230344220A1 (en) Transmitter with overvoltage protection
US10468401B2 (en) Cross-domain ESD protection circuit
JP2006261279A (ja) 半導体スイッチ集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant