CN114598310B - 射频开关电路及射频电路 - Google Patents
射频开关电路及射频电路 Download PDFInfo
- Publication number
- CN114598310B CN114598310B CN202210239493.9A CN202210239493A CN114598310B CN 114598310 B CN114598310 B CN 114598310B CN 202210239493 A CN202210239493 A CN 202210239493A CN 114598310 B CN114598310 B CN 114598310B
- Authority
- CN
- China
- Prior art keywords
- hemt transistor
- gate
- radio frequency
- control signal
- blocking capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 95
- 230000000903 blocking effect Effects 0.000 claims abstract description 90
- 230000001629 suppression Effects 0.000 claims abstract description 35
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 8
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 5
- AUCDRFABNLOFRE-UHFFFAOYSA-N alumane;indium Chemical compound [AlH3].[In] AUCDRFABNLOFRE-UHFFFAOYSA-N 0.000 claims description 3
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 27
- 239000004065 semiconductor Substances 0.000 description 8
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
Landscapes
- Electronic Switches (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
一种射频开关电路及射频电路,电路包括第一HEMT晶体管、第一隔直电容和漏电流抑制模块;第一HEMT晶体管的源端和漏端,其中一端通过第一隔直电容连接第一接入端,另一端连接第二接入端,第一HEMT晶体管的栅端连接第一使能控制信号,用于根据第一使能控制信号控制第一HEMT晶体管导通或关断;漏电流抑制模块的第一端与第一隔直电容的一端连接、漏电流抑制模块的第二端与第一隔直电容的另一端连接、漏电流抑制模块的第三端接收第二使能控制信号,用于根据第二使能控制信号在第一HEMT晶体管关断时,抬高第一HEMT晶体管的源/漏端电位,以降低第一HEMT晶体管的栅端漏电流。通过增加漏电流抑制模块可以降低第一HEMT晶体管的栅端漏电流。
Description
技术领域
本申请涉及电子技术领域,具体涉及一种射频开关电路及射频电路。
背景技术
像传统的Si(硅)半导体发展出BJT(Bipolar Junction Transistor,双极结型晶体管)、CMOS(Complementary Metal Oxide Semiconductor(互补金属氧化物半导体)、BiCMOS(双极互补金属氧化物半导体)工艺一样,GaAs(砷化镓)半导体也发展出了多种不同工艺:HEMT(High Electron Mobility Transistor,高电子迁移率晶体管)、pHEMT(赝电子迁移率晶体管)等。不同工艺有不同的特点,应用场合也有差异。pHEMT也称为赝调制掺杂异质结场效应晶体管(PMODFET)。HEMT具有更高的电子面密度,电子迁移率也较高,因此,被广泛应用于射频开关电路中,不仅提高了器件阈值电压的温度稳定性,而且也改善了器件的输出伏安特性,使得器件具有更大的输出电阻、更高的跨导、更大的电流处理能力以及更高的工作频率、更低的噪声等。
但是HEMT晶体管在关断状态下,具有较高的栅端漏电流,导致电路待机时功耗较大。
发明内容
鉴于此,本申请提供一种射频开关电路及射频电路,以解决现有的射频开关电路栅端漏电流较大、电路待机时功耗较大的问题。
本申请提供的一种射频开关电路,包括一种射频开关电路,包括第一HEMT晶体管、第一隔直电容和漏电流抑制模块;所述第一HEMT晶体管的源端和漏端,其中一端通过所述第一隔直电容连接第一接入端,另一端连接第二接入端,所述第一HEMT晶体管的栅端连接第一使能控制信号,用于根据所述第一使能控制信号控制所述第一HEMT晶体管导通或关断;所述漏电流抑制模块的第一端与所述第一隔直电容的一端连接、所述漏电流抑制模块的第二端与所述第一隔直电容的另一端连接、所述漏电流抑制模块的第三端接收第二使能控制信号,用于根据所述第二使能控制信号在所述第一HEMT晶体管关断时,抬高所述第一HEMT晶体管的源/漏端电位,以降低所述第一HEMT晶体管的栅端漏电流。
可选的,所述漏电流抑制模块包括至少一辅助开关单元;所述辅助开关单元的控制端接收所述第二使能控制信号、第一辅助端连接所述第一隔直电容的一端、第二辅助端连接所述第一隔直电容的另一端,用于在所述第一HEMT晶体管关断时抬高所述第一辅助端的电位以对所述第一HEMT晶体管的栅端漏电流进行抑制。
可选的,所述辅助开关单元包括至少一第二HEMT晶体管;所述辅助开关单元的控制端为所述第二HEMT晶体管的栅端、所述第一辅助端为所述第二HEMT晶体管的漏端、所述第二辅助端为所述第二HEMT晶体管的源端,或,所述第一辅助端为所述第二HEMT晶体管的源端、所述第二辅助端为所述第二HEMT晶体管的漏端;所述第二HEMT晶体管的栅-源端或栅-漏端用于在所述第一HEMT晶体管关断时导通以抬高所述第一HEMT晶体管的源/漏端电位,抑制所述第一HEMT晶体管的栅端漏电流。
可选的,所述第一HEMT晶体管的总栅宽与所述第二HEMT晶体管的总栅宽的比值大于或等于5。
可选的,所述第一HEMT晶体管和所述第二HEMT晶体管的材料包括以下至少一种:砷化镓、铝砷化镓、铟铝砷化镓。
可选的,所述第一使能控制信号和所述第二使能控制信号相位相反;所述射频开关电路还包括反相模块;所述反相模块的输入端用于接收所述第二使能控制信号、输出端与所述第一HEMT晶体管的栅端连接,用于将所述第二使能控制信号反相后输出所述第一使能控制信号;
或,所述反相模块的输入端用于接收所述第一使能控制信号、输出端与所述第二HEMT晶体管的栅端连接,用于将所述第一使能控制信号反相后输出所述第二使能控制信号。
可选的,所述射频开关电路还包括第二隔直电容、第一电阻和第二电阻;所述第一HEMT晶体管的源/漏端通过所述第二隔直电容连接所述第二接入端;所述第一电阻连接于所述第一HEMT晶体管的源端和漏端之间;当所述反相模块的输出端与所述第一HEMT晶体管的栅端连接时,所述第二电阻连接于所述第一HEMT晶体管的栅端和所述反相模块的输出端之间;当所述反相模块的输出端与所述第二HEMT晶体管的栅端连接时,所述第二电阻的一端与所述第一HEMT晶体管的栅端连接,另一端用于接收所述第一使能控制信号。
可选的,所述漏电流抑制模块还包括第三隔直电容;所述第三隔直电容连接于所述第二HEMT晶体管的源/漏端和所述第一接入端之间;
所述第三隔直电容的容值小于所述第一隔直电容的容值。
可选的,所述射频开关电路用作可变电容器组。
可选的,所述射频开关电路还包括电感;
所述电感的一端与所述第一隔直电容的一端连接,所述电感的另一端与所述第一接入端连接;
或,
所述电感的两端分别与所述第一接入端和所述第二接入端连接;
所述射频开关电路用于可变频谐振网络。
本申请还提供一种射频电路,包括所述的射频开关电路。
本申请提供的射频开关电路及射频电路,通过增加漏电流抑制模块,在第一HEMT晶体管关断时,抬高源/漏极电位,进而增加源极/漏极与栅端之间的电压差,使得第一HEMT晶体管的栅端漏电流降低,且漏端或源端无需接高电压,使得第一HEMT晶体管能够维持关断状态。
进一步的,所述第一HEMT晶体管的总栅宽与所述第二HEMT晶体管的总栅宽的比值大于或等于5,进一步降低漏电流。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有的射频开关电路的结构示意图;
图2为本申请一实施例的射频开关电路的结构示意图;
图3为本申请一实施例的射频开关电路的结构示意图;
图4为本申请一实施例的射频开关电路的结构示意图;
图5为本申请一实施例的射频开关电路的结构示意图;
图6为本申请一实施例的射频开关电路的电路图;
图7为本申请一实施例的射频开关电路的电路图;
图8为本申请一实施例的射频开关电路的电路图;
图9为当第二使能控制信号为高电平时射频开关电路中漏电流流向示意图;
图10为当第二使能控制信号为低电平时射频开关电路中漏电流流向示意图;
图11中(a)为本申请一实施例的射频开关电路,(b)为(a)的等效电路图;
图12中(a)为本申请一实施例的射频开关电路,(b)为(a)的等效电路图;
图13中(a)为本申请一实施例的射频开关电路,(b)为(a)的等效电路图。
具体实施方式
HEMT晶体管用作开关时,源端和漏端一般是对称的,作为信号端与外部电路连接,栅端为直流控制端,通过改变栅端的偏置电压来控制源端和漏端之间的阻抗,从而实现开关状态的切换。为了防止射频信号泄漏,栅端通常外接大电阻或低通滤波电路。
发明人研究发现,耗尽型HEMT晶体管的栅端与沟道之间存在一个肖特基二极管,且此肖特基二极管的总面积与HEMT晶体管的总栅宽成正比。
请参看图1,现有的射频开关电路在关断时的电路结构示意图。
现有的射频开关电路中,HEMT晶体管在关断时,栅端通过电阻R2接地GND,源/漏端通过电阻R1接电压源Vdd,此时HEMT晶体管M源端和漏端之间关断。由于耗尽型HEMT晶体管在栅-源端电压Vgs大于阈值电压Vth电压时就导通,而耗尽型HEMT晶体管的阈值电压Vth为负值,因此必须在源/漏端上加上高电压,以保证其处于关断状态。同时,由于HEMT晶体管M为大尺寸器件,其栅端存在一个较大的反向偏置的肖特基二极管,因而此时HEMT晶体管M的栅端存在较大的漏电流,该栅端漏电流的流通方向如图1中所示,从电压源Vdd、经过HEMT晶体管M的源/漏端、再经过HEMT晶体管M的栅端、最后到地GND。HEMT晶体管M的源端和漏端分别连接第一接入端A和第二接入端B。
为了减小HEMT晶体管M关断期间的栅端漏电流,发明人通过增加一条漏电流抑制通路,在HEMT晶体管M关断时,抬高漏极电位,进而增加漏极与栅端之间的电压差,使得HEMT晶体管M的栅端漏电流降低,且漏端或源端无需接高电压,使得HEMT晶体管能够维持关断状态。
下面结合附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而非全部实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。在不冲突的情况下,下述各个实施例及其技术特征可以相互组合。
请参看图2,本申请一实施例的射频开关电路的结构示意图。
本实施例的射频开关电路,包括一个第一HEMT晶体管M1、第一隔直电容C1和漏电流抑制模块1;在其他可选的实施方式中,第一HEMT晶体管M1的数量可以为多个,如图3所示,第一HEMT晶体管M1的数量为两个,其中一个第一HEMT晶体管M1的漏端与漏电抑制模块1的第一端连接、源端与另一个第一HEMT晶体管M3的漏端连接,另一个第一HEMT晶体管M3的源端连接第二接入端B。
本实施例以一个第一HEMT晶体管M1为例进行示例性说明。
所述第一HEMT晶体管M1的源端和漏端,其中一端通过所述第一隔直电容C1连接第一接入端A,另一端连接第二接入端B,所述第一HEMT晶体管M1的栅端G连接第一使能控制信号EN1,用于根据所述第一使能控制信号EN1控制所述第一HEMT晶体管M1导通或关断以控制第一输入端和第二输入端之间的通断。本实施例中,所述第一HEMT晶体管M1的漏端连接第一接入端A,源端连接第二接入端B,在其他可选的实施方式中,所述第一HEMT晶体管M1的漏端连接第二接入端B,源端连接第一接入端A。第一接入端A至第二接入端B之间,即第一HEMT晶体管M1、第一隔直电容C1所在的通路为射频开关电路的开关主通路,漏电流抑制模块1的工作与否都不影响该主通路的正常工作。
所述漏电流抑制模块1的第一端与所述第一隔直电容C1的一端连接、所述漏电流抑制模块1的第二端与所述第一隔直电容C1的另一端连接、所述漏电流抑制模块1的第三端接收第二使能控制信号EN2,用于根据所述第二使能控制信号EN2在所述第一HEMT晶体管M1关断时,抬高所述第一HEMT晶体管M1的漏端D的电位,以降低所述第一HEMT晶体管的栅端漏电流。第一使能控制信号EN1和第二使能控制信号EN2相位可以相同也可以相反。
在其他可选的实施例中,第一HEMT晶体管M1的源端S和漏端D可以交换,漏电流抑制模块1的一端与所述第一HEMT晶体管M1的源端S连接,用于根据所述第二使能控制信号EN2在所述第一HEMT晶体管M1关断时,抬高所述第一HEMT晶体管的源端S的电位,以降低所述第一HEMT晶体管M1的栅端漏电流,以方便电路设计。
本实施例的射频开关电路,由于第一HEMT晶体管尺寸较大,其栅端的肖特基二极管在第一HEMT晶体管关断期间会产生较大的漏电流,通过增加漏电流抑制模块,在第一HEMT晶体管关断期间,漏电流抑制模块导通,抬高漏极电位,进而增加漏极与栅端之间的电压差,对第一HEMT晶体管的栅端漏电流进行抑制。又因为第二HEMT晶体管的栅宽通过合适的选择,相比第一HEMT晶体管可以很小,可以进一步降低整体漏电通路上的漏电流。且第一HEMT晶体管的漏端或源端无需接高电压,使得HEMT晶体管能够维持关断状态。
请参看图4,本申请一实施例的射频开关电路的结构示意图。
当第一使能控制信号EN1和第二使能控制信号EN2的相位相反时,本实施例的射频开关电路还包括反相模块2。
反相模块2的输入端用于接收第二使能控制信号EN2、输出端与所述第一HEMT晶体管M1的栅端G连接,用于将所述第二使能控制信号EN2反相后输出所述第一HEMT晶体管M1。
反相模块2包括奇数个反相器和其他可以实现反相功能的电路单元。通过反相模块可以实现第一使能控制信号和第二使能控制信号形成反相信号。
请参看图5,本申请一实施例的射频开关电路的结构示意图。
本实施例的反相模块2的输入端用于接收第一使能控制信号EN1、输出端与漏电流抑制模块1的一端连接,用于将所述第一使能控制信号EN1反相后输出所述第二使能控制信号EN2,当漏电流抑制模块1包括第二HEMT晶体管时,反相模块2的输出端与第二HEMT晶体管的栅端连接。通过将反相模块输出端与所述第二HEMT晶体管的栅端连接,可以方便电路设计。
请参看图6,本申请一实施例的射频开关电路的电路图。
本实施例的射频开关电路中,漏电流抑制模块1包括至少一辅助开关单元;所述第一HEMT晶体管M1的漏端通过第一隔直电容C1连接所述第一接入端A;所述辅助开关单元的控制端接收所述第二使能控制信号EN2、第一辅助端连接所述第一隔直电容C1的一端、所述辅助开关单元的第二辅助端连接所述第一隔直电容C1的另一端,用于在所述第一HEMT晶体管M1关断时抬高所述第一辅助端的电位以对所述第一HEMT晶体管M1的栅端漏电流进行抑制。
辅助开关单元包括MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor,金属-氧化物半导体场效应晶体管,简称金氧半场效晶体管)、IGBT(InsulatedGate Bipolar Transistor,绝缘栅双极型晶体管)、HEMT晶体管和pHEMT晶体管。
下面以漏电流抑制模块1包括一个辅助开关单元,所述辅助开关单元包括一个第二HEMT晶体管M2为例进行示例性说明;所述辅助开关单元的控制端为所述第二HEMT晶体管M2的栅端、第一辅助端为所述第二HEMT晶体管M2的漏端D,第二辅助端为所述第二HEMT晶体管M2的源端S;所述第一使能控制信号EN1和所述第二使能控制信号EN2包括第一电平信号和第二电平信号;比如,第一电平信号为高电平信号“1”,第二电平信号为低电平信号“0”,在其他可选的实施例中,辅助开关单元包括其他数量的第二HEMT晶体管M2,第一电平信号可以为低电平信号“0”,第二电平信号可以为高电平信号“1”,以提高电路设计的方便性。
所述第一HEMT晶体管M1的栅-源端或栅-漏端用于在所述第一电平信号为“0”时反偏关闭,所述第二HEMT晶体管M2的栅-源端或栅-漏端用于在所述第二电平信号为“1”时正偏导通,以抬高所述第一HEMT晶体管M1的漏栅/源栅端电压差,以维持M1的关断状态。
所述第一HEMT晶体管M1和所述第二HEMT晶体管M2的材料包括以下至少一种:砷化镓、铝砷化镓、铟铝砷化镓,优选为砷化镓。所述第一HEMT晶体管和第二HEMT晶体管为D-mode(耗尽型)pHEMT晶体管。
本实施例中第一HEMT晶体管M1和第二HEMT晶体管M2的类型相同,都是N型HEMT晶体管,或都是P型HEMT晶体管。在其他可选的实施例中,当第一HEMT晶体管M1和第二HEMT晶体管M2的类型不相同时,其中一个是N型HEMT晶体管、另一个是P型HEMT晶体管时,由于其导通电压极性相反,所以可以省去反相模块。
所述第一HEMT晶体管M1的总栅宽与所述第二HEMT晶体管M2的总栅宽的比值较大,一般选取大于或等于5,比如第一HEMT晶体管M1的总栅宽为1000um,第二HEMT晶体管M2的总栅宽为100um。实际上,第二HEMT晶体管M2的总栅宽数值越小越好,可以根据先进工艺制造水平允许的最小总栅宽。当第一HEMT晶体管M1和第二HEMT晶体管M2的数量为多个时,所述第一HEMT晶体管M1的总栅宽指的是所有第一HEMT晶体管M1的栅宽之和,所述第二HEMT晶体管M2的总栅宽指的是所有第二HEMT晶体管M2的栅宽之和。因为第二HEMT晶体管M2的尺寸较小,其栅端的肖特基二极管面积也较小,因此无论第二HEMT晶体管M2在导通还是关断状态下,其漏电流都较小,使得整个电路的栅端漏电流也较小。通过使用总栅宽较小的第二HEMT晶体管M2可以进一步提高漏电流抑制效果。
本实施例的射频开关电路,还包括第二隔直电容C2、第一电阻R1和第二电阻R2;所述第一HEMT晶体管的源/漏端通过所述第二隔直电容C2连接所述第二接入端B;所述第一电阻R1连接于所述第一HEMT晶体管M1的源端和漏端之间;所述第一隔直电容C1连接于所述第一HEMT晶体管M1的漏端D和第一接入端A之间,第一接入端A可以接外部电路也可以接地;所述第二电阻R2的一端与第一HEMT晶体管M1的栅端连接,另一端用于接收第一使能控制信号EN1。所述第二隔直电容C2连接于所述第一HEMT晶体管M1的源端S和第二接入端B之间,第二接入端B可以接外部电路也可以接地或者电源。
第一电阻R1与第二电阻R2均为大电阻,阻值一般为几千欧姆到几十千欧姆。第一电阻R1用于提供第一HEMT晶体管M1漏/源之间的高阻直流通路,一方面保持其漏/源之间的直流电压始终一致,另一方面又不会因为R1本身阻值过低而影响射频能量的泄漏。第二电阻R2用于隔离第一HEMT晶体管M1的栅端上的射频信号,减少射频能量的泄漏。第一隔直电容C1和第二隔直电容C2用于隔断直流信号,提供交流通路。
所述漏电流抑制模块1还包括第三电阻R3、第四电阻R4和第三隔直电容C3;所述第三电阻R3连接于所述第二HEMT晶体管M2的源端和漏端之间;所述第四电阻R4的一端与所述第二HEMT晶体管M2的栅端连接、另一端用于接收所述第二使能控制信号EN2;所述第三隔直电容C3连接于所述第二HEMT晶体管M2的源端和第一接入端A之间。
第三电阻R2和第四电阻R4均为大电阻,阻值一般为几千欧姆到几十千欧姆。第四电阻R4用于隔离第二HEMT晶体管M2的栅端上的射频信号,减少射频能量的泄漏。第三电阻R3用于提供第二HEMT晶体管M2漏/源之间的高阻直流通路,一方面保持其漏/源之间的直流电压始终一致,另一方面又不会因为R3本身阻值过低而影响射频能量的泄漏。第三隔直电容C3用于隔断直流信号,提供交流通路。
在可选的一种实施方式中,第二HEMT晶体管M2的源端和漏端可以交换,方便电路设计。
请参看图7,本申请一实施例的射频开关电路的电路图。
本实施例的射频开关电路还包括反相模块2,所述反相模块2包括一个反相器INV;所述反相器INV的第一输入端用于接收第二使能控制信号EN2、第二输入端与电压源Vdd连接、第三输入端接地GND、输出端与所述第一HEMT晶体管M1的栅端连接,用于控制所述第二HEMT晶体管M2导通时所述第一HEMT晶体管M1关断。在其他可选的实施方式中,反相模块2还包括其他奇数个级联的反相器。此时,所述第二电阻R2连接于所述第一HEMT晶体管M1的栅端和所述反相器INV的输出端之间。
通过反相器INV可以方便实现第一使能控制信号EN1和第二使能控制信号EN2的反相,方便电路控制。
另外,本实施例的射频开关电路,所述第三隔直电容C3的容值小于所述第一隔直电容C1的容值。具体的,当第一HEMT晶体管M1导通,第二HEMT晶体管M2断开时,M2等效为一极小的电容Coff,其值可忽略,与第三隔直电容C3串联,等效串联的整体值C3’(C3’<<C3<<C1)再和C1并联,其中符号“<<”表示远小于。可以通过合理配置第一隔直电容C1、第三隔直电容C3的大小,使得其满足电路的射频性能要求,减少由于漏电流抑制模块的引入对于电路射频工作参数产生的影响。
请参看图8,本申请一实施例的射频开关电路的电路图。
本实施例的射频开关电路还包括反相模块2,所述反相模块2包括一个反相器INV;所述反相器INV的第一输入端用于接收第一使能控制信号EN1、第二输入端与电压源Vdd连接、第三输入端接地GND、输出端通过第四电阻R4与所述第二HEMT晶体管M2的栅端连接,用于将所述第一使能控制信号EN1反相后输出所述第二使能控制信号EN2,用于控制所述第一HEMT晶体管M1导通时所述第二HEMT晶体管M2关断。在其他可选的实施方式中,反相模块2还包括其他奇数个级联的反相器。此时,所述第二电阻R2的一端与所述第一HEMT晶体管M1的栅端连接,另一端连接第一使能控制信号EN1。
请参见图9,当第二使能控制信号为高电平时射频开关电路中漏电流流向示意图。
本实施例的射频开关电路的工作原理是:当第二使能控制信号EN2为高电平“1”(比如数值为3.0V)时,电压源Vdd为5V(伏特),反相器INV输出为0,第一HEMT晶体管M1的栅端G被反偏,即栅端电压小于源端S或漏端D电压,第一HEMT晶体管M1处于关断状态,此时第二HEMT晶体管M2的栅端G是高电压,第二HEMT晶体管M2的栅端正偏,正偏电压为3.0V,第二HEMT晶体管M2导通,漏电流从EN2流向第二HEMT晶体管M2。由于第二HEMT晶体管M2导通后,其与第一HEMT晶体管M1的漏端D连接点的电压被抬高,即M1的D端电位被抬高,使得M1的漏-栅端Vdg和源-栅端Vsg之间的电压差都较高,保证了M1的关断状态。而因为漏电流整体是以“串联”的形式,走过M2正向偏置的栅端和M1反向偏置的栅端,所以M1的栅端漏电流大小,取决于M2的栅端正向电流。M2栅宽越小,其正向电流越小,因而M1的栅端漏电流也越小。
漏电流经过第一HEMT晶体管M1栅端的反向偏置肖特基二极管继续流向栅端形成漏电流,并经过反相器INV到GND,完成漏电流的完整回路。
请参见图10,当第二使能控制信号为低电平时射频开关电路中漏电流流向示意图。
本实施例的射频开关电路的工作原理是:当第二使能控制信号EN2为低电平0时,电压源Vdd为5V(伏特),反相器INV输出为1(数值为5V),第一HEMT晶体管M1的栅端G正偏,M1的源端S或漏端D电压也会随之栅端G的高电压被拉到约4.5V(约5V减去0.5V),此时第一HEMT晶体管M1处于导通状态,漏电流从INV的Vdd,经过第一HEMT晶体管M1的栅端G流向其漏端。由于,第二HEMT晶体管M2的栅端G是低电压,第二HEMT晶体管M2的栅端反偏,第二HEMT晶体管M2关断,由于第二HEMT晶体管M2的栅宽远远小于第一HEMT晶体管M1的栅宽,整体串联通路上的总漏电流由第二HEMT晶体管M2的栅端漏电流来决定,相比于图1中的开关M1的栅端漏电流大幅减小,所以实现了抑制电路漏电流的功能。
同时,由于M2的栅宽很小,使得其关断状态时呈现出的漏源端之间的关断电容Coff很小,因此与现有技术相比,不影响整体电路的射频性能,也不影响第一HEMT晶体管的工作状态,又显著降低了整体漏电流,提高了电路的整体性能。
请参看图11,本申请一实施例的射频开关电路及等效电路图。
如图11中(a)所示,本实施例的射频开关电路的主通路由第一隔直电容C1、第一HEMT晶体管M1和第二隔直电容C2组成。当第一隔直电容C1和第二隔直电容C2的容值相等时,比如,第一隔直电容C1和第二隔直电容C2的容值都是C。如图11中(b)所示,本实施例的射频开关电路的等效电路。图11(b)中的开关是第一HEMT晶体管M1的等效电路,当M1导通时,由于第一隔直电容C1和第二隔直电容C2串联连接,因此其等效电容为C/2。而此时M2处于关断状态,其呈现出一小电容Coff,此电容有和第三隔直电容C3串联。而第三隔直电容C3的容值远远小于第一隔直电容C1的容值,即C3<<C1,因此C3及Coff串联的等效电容C3’<<C/2,可见漏电流抑制模块不仅可以降低漏电流,而且对射频开关电路主通路的影响很小。
由射频开关电路的等效电路图可知,可以通过使能控制信号控制开关的通、断以改变第一接入端A和第二接入端B之间的电容值。因此本实施例的射频开关电路用作可变电容器组,该可变电容器组具有较小的漏电流。该射频开关电路的数量可以是多个,每个射频开关电路的第一输入端A或第二输入端B可以并联或串联使用,以增加电容的变化范围。该可变电容器组可以连接于射频功率放大器的输入端或输出端,根据实际需要选择使用不同的电容值进行射频匹配或滤波。
请参看图12,本申请一实施例的射频开关电路及等效电路图。如图12中(a)所示,本实施例的射频开关电路主通路在图11的基础上还包括电感L,所述电感L的一端与所述第一隔直电容C1的一端连接,所述电感L的另一端与所述第一接入端A连接。本实施例的射频开关电路中的第一隔直电容C1和第二隔直电容C2的容值相等时,比如,第一隔直电容C1和第二隔直电容C2的容值都是C。如图12中(b)所示,图中的开关是第一HEMT晶体管M1的等效电路,当M1导通时,由于第一隔直电容C1和第二隔直电容C2串联连接,因此其等效电容为C/2。而此时M2处于关断状态,其呈现出一小电容Coff,此电容有和第三隔直电容C3串联。而第三隔直电容C3的容值远远小于第一隔直电容C1的容值,即C3<<C1,因此C3及Coff串联的等效电容C3’<<C/2,可见漏电流抑制模块不仅可以降低漏电流,而且对射频开关电路主通路的影响很小。
由射频开关电路的等效电路图可知,可以通过使能控制信号控制开关的通、断以改变第一接入端A和第二接入端B之间的电容值。因此本实施例的射频开关电路用作可变频谐振网络,该可变频谐振网络为串联谐振网络,具有较小的漏电流。该射频开关电路的数量可以是多个,每个射频开关电路的第一输入端A或第二输入端B可以并联或串联使用,以增加电容的变化范围,改变可变频谐振网络的谐振频率。该可变频谐振网络可以连接于射频功率放大器的输入端或输出端,根据实际需要选择使用不同的电容值进行射频匹配或滤波,也可与上述可变电容器组并联后串联在电路中,对第一输入端A和第二输入端B之间的信号进行滤波。
请参看图13,本申请一实施例的射频开关电路及等效电路图。如图13中(a)所示,本实施例的射频开关电路还包括电感L,所述电感L的两端分别与所述第一接入端A和所述第二接入端B连接。本实施例的射频开关电路中的第一隔直电容C1和第二隔直电容C2的容值相等时,比如,第一隔直电容C1和第二隔直电容C2的容值都是C。如图13中(b)所示,图中的开关是第一HEMT晶体管M1的等效电路,当M1导通时,由于第一隔直电容C1和第二隔直电容C2串联连接,因此其等效电容为C/2。而此时M2处于关断状态,其呈现出一小电容Coff,此电容有和第三隔直电容C3串联。而第三隔直电容C3的容值远远小于第一隔直电容C1的容值,即C3<<C1,因此C3及Coff串联的等效电容C3’<<C/2,可见漏电流抑制模块不仅可以降低漏电流,而且对射频开关电路主通路的影响很小。
由射频开关电路的等效电路图可知,可以通过使能控制信号控制开关的通、断以改变第一接入端A和第二接入端B之间的电容值。因此本实施例的射频开关电路用作可变频谐振网络,该可变频谐振网络为并联谐振网络,具有较小的漏电流。该射频开关电路的数量可以是多个,每个射频开关电路的第一输入端A或第二输入端B可以并联或串联使用,以增加电容的变化范围,改变可变频谐振网络的谐振频率。该可变频谐振网络可以连接于射频功率放大器的输入端或输出端,根据实际需要选择使用不同的电容值进行射频匹配或滤波,也可与上述可变电容器组并联后串联在电路中,对第一输入端A和第二输入端B之间的信号进行滤波。
本发明的实施例还提供一种包括上述射频开关电路的射频电路,该射频电路采用上述的射频开关电路,降低了射频电路的漏电流,提高了射频电路的稳定性。
以上所述仅为本申请的实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,例如各实施例之间技术特征的相互结合,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。
Claims (9)
1.一种射频开关电路,其特征在于,包括第一HEMT晶体管、第一隔直电容和漏电流抑制模块;
所述第一HEMT晶体管的源端和漏端,其中一端连接至所述第一隔直电容的第一端,另一端连接第二接入端,所述第一隔直电容的第二端连接第一接入端,所述第一HEMT晶体管的栅端连接第一使能控制信号,用于根据所述第一使能控制信号控制所述第一HEMT晶体管导通或关断;所述第一使能控制信号包括第一电平信号;
所述漏电流抑制模块的第一端与所述第一隔直电容的第一端连接、所述漏电流抑制模块的第二端与所述第一隔直电容的第二端连接、所述漏电流抑制模块的第三端接收第二使能控制信号,用于根据所述第二使能控制信号在所述第一HEMT晶体管关断时,抬高所述第一HEMT晶体管的源/漏端电位,以降低所述第一HEMT晶体管的栅端漏电流;所述第二使能控制信号包括第二电平信号;
所述漏电流抑制模块包括至少一辅助开关单元;所述辅助开关单元的控制端接收所述第二使能控制信号、第一辅助端连接所述第一隔直电容的第一端、第二辅助端连接所述第一隔直电容的第二端,用于在所述第一HEMT晶体管关断时抬高所述第一辅助端的电位以对所述第一HEMT晶体管的栅端漏电流进行抑制;
所述辅助开关单元包括至少一第二HEMT晶体管;所述辅助开关单元的控制端为所述第二HEMT晶体管的栅端、所述第一辅助端为所述第二HEMT晶体管的漏端、所述第二辅助端为所述第二HEMT晶体管的源端,或,所述第一辅助端为所述第二HEMT晶体管的源端、所述第二辅助端为所述第二HEMT晶体管的漏端;所述第一HEMT晶体管的栅-源端或栅-漏端用于在所述第一电平信号为0时反偏关闭,所述第二HEMT晶体管的栅-源端或栅-漏端用于在所述第二电平信号为1时正偏导通,以抬高所述第一HEMT晶体管的漏栅/源栅端电压差,维持所述第一HEMT晶体管的关断状态;在第一HEMT晶体管导通时,所述第二HEMT晶体管断开;
所述漏电流抑制模块还包括第三隔直电容,所述第三隔直电容的两端分别连接所述第二HEMT晶体管的第二辅助端和所述第一隔直电容的第二端。
2.如权利要求1所述的射频开关电路,其特征在于,所述第一HEMT晶体管的总栅宽与所述第二HEMT晶体管的总栅宽的比值大于或等于5。
3.如权利要求2所述的射频开关电路,其特征在于,所述第一HEMT晶体管和所述第二HEMT晶体管的材料包括以下至少一种:
砷化镓、铝砷化镓、铟铝砷化镓。
4.如权利要求3所述的射频开关电路,其特征在于,所述第一使能控制信号和所述第二使能控制信号相位相反;
所述射频开关电路还包括反相模块;
所述反相模块的输入端用于接收所述第二使能控制信号、输出端与所述第一HEMT晶体管的栅端连接,用于将所述第二使能控制信号反相后输出所述第一使能控制信号;
或,所述反相模块的输入端用于接收所述第一使能控制信号、输出端与所述第二HEMT晶体管的栅端连接,用于将所述第一使能控制信号反相后输出所述第二使能控制信号。
5.如权利要求4所述的射频开关电路,其特征在于,所述射频开关电路还包括第二隔直电容、第一电阻和第二电阻;
所述第一HEMT晶体管的源/漏端通过所述第二隔直电容连接所述第二接入端;
所述第一电阻连接于所述第一HEMT晶体管的源端和漏端之间;
当所述反相模块的输出端与所述第一HEMT晶体管的栅端连接时,所述第二电阻连接于所述第一HEMT晶体管的栅端和所述反相模块的输出端之间;
当所述反相模块的输出端与所述第二HEMT晶体管的栅端连接时,所述第二电阻的一端与所述第一HEMT晶体管的栅端连接,另一端用于接收所述第一使能控制信号。
6.如权利要求5所述的射频开关电路,其特征在于,
所述第三隔直电容的容值小于所述第一隔直电容的容值。
7.如权利要求1-6中任意一项所述的射频开关电路,其特征在于,所述射频开关电路用作可变电容器组。
8.如权利要求7所述的射频开关电路,其特征在于,所述射频开关电路还包括电感;
所述电感的一端与所述第一隔直电容的一端连接,所述电感的另一端与所述第一接入端连接;
或,
所述电感的两端分别与所述第一接入端和所述第二接入端连接;
所述射频开关电路用于可变频谐振网络。
9.一种射频电路,其特征在于,包括权利要求1-8中任意一项所述的射频开关电路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311028733.1A CN116996054A (zh) | 2022-03-11 | 2022-03-11 | 射频开关电路及射频电路 |
CN202210239493.9A CN114598310B (zh) | 2022-03-11 | 2022-03-11 | 射频开关电路及射频电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210239493.9A CN114598310B (zh) | 2022-03-11 | 2022-03-11 | 射频开关电路及射频电路 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311028733.1A Division CN116996054A (zh) | 2022-03-11 | 2022-03-11 | 射频开关电路及射频电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114598310A CN114598310A (zh) | 2022-06-07 |
CN114598310B true CN114598310B (zh) | 2023-09-12 |
Family
ID=81809422
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210239493.9A Active CN114598310B (zh) | 2022-03-11 | 2022-03-11 | 射频开关电路及射频电路 |
CN202311028733.1A Pending CN116996054A (zh) | 2022-03-11 | 2022-03-11 | 射频开关电路及射频电路 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311028733.1A Pending CN116996054A (zh) | 2022-03-11 | 2022-03-11 | 射频开关电路及射频电路 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN114598310B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117498845B (zh) * | 2023-11-23 | 2024-08-09 | 上海类比半导体技术有限公司 | 低漏电开关及芯片 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005268895A (ja) * | 2004-03-16 | 2005-09-29 | Toshiba Corp | スイッチ回路 |
JP2007174480A (ja) * | 2005-12-26 | 2007-07-05 | Murata Mfg Co Ltd | 高周波スイッチ装置及び通信機 |
CN109245737A (zh) * | 2018-10-22 | 2019-01-18 | 东南大学 | 一种动态体偏置e类功率放大器 |
CN109756216A (zh) * | 2017-11-07 | 2019-05-14 | Qorvo美国公司 | 射频开关支路电路 |
CN110739948A (zh) * | 2018-07-20 | 2020-01-31 | 立积电子股份有限公司 | 信号开关装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6952118B2 (en) * | 2002-12-18 | 2005-10-04 | Intel Corporation | Gate-clocked domino circuits with reduced leakage current |
US20070152745A1 (en) * | 2005-12-30 | 2007-07-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | System and method for reducing leakage current of an integrated circuit |
JP6211889B2 (ja) * | 2013-10-22 | 2017-10-11 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
US10354994B2 (en) * | 2016-03-24 | 2019-07-16 | Qorvo Us, Inc. | Electrostatic discharge (ESD) protection in an electronic switching circuit |
US9893723B1 (en) * | 2016-07-22 | 2018-02-13 | Micron Technology, Inc. | Apparatuses and methods for reducing off state leakage currents |
-
2022
- 2022-03-11 CN CN202210239493.9A patent/CN114598310B/zh active Active
- 2022-03-11 CN CN202311028733.1A patent/CN116996054A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005268895A (ja) * | 2004-03-16 | 2005-09-29 | Toshiba Corp | スイッチ回路 |
JP2007174480A (ja) * | 2005-12-26 | 2007-07-05 | Murata Mfg Co Ltd | 高周波スイッチ装置及び通信機 |
CN109756216A (zh) * | 2017-11-07 | 2019-05-14 | Qorvo美国公司 | 射频开关支路电路 |
CN110739948A (zh) * | 2018-07-20 | 2020-01-31 | 立积电子股份有限公司 | 信号开关装置 |
CN109245737A (zh) * | 2018-10-22 | 2019-01-18 | 东南大学 | 一种动态体偏置e类功率放大器 |
Non-Patent Citations (1)
Title |
---|
胡来招.射频开关.《天线系统及其在电子战系统中的应用》.国防工业出版社,2014,第787-799页. * |
Also Published As
Publication number | Publication date |
---|---|
CN116996054A (zh) | 2023-11-03 |
CN114598310A (zh) | 2022-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10498332B2 (en) | System and method for a driving a radio frequency switch | |
US3631528A (en) | Low-power consumption complementary driver and complementary bipolar buffer circuits | |
US9948281B2 (en) | Positive logic digitally tunable capacitor | |
US9866209B2 (en) | Radio frequency switch with improved switching time | |
CN110771043A (zh) | 用于死区时间控制的定时控制器 | |
US7443200B2 (en) | Capacitor-coupled level shifter with duty-cycle independence and supply referenced bias configuration | |
JP2005006072A (ja) | 高周波スイッチ装置および半導体装置 | |
US8228111B2 (en) | Bias voltage generation for capacitor-coupled level shifter with supply voltage tracking and compensation for input duty-cycle variation | |
US20170047924A1 (en) | Power switching cell with normally conducting field-effect transistors | |
CN109921779B (zh) | 一种半桥电路直通保护电路 | |
CN116134731A (zh) | 开关fet体电流管理装置和方法 | |
CN114598310B (zh) | 射频开关电路及射频电路 | |
TWI715249B (zh) | 用於半橋氮化鎵驅動器應用之位準偏移器 | |
CN105897246B (zh) | 用于高电压应用的电压电平移位器 | |
EP3522374B1 (en) | A switch circuit, corresponding device and method | |
US20150372591A1 (en) | Positive and negative potential generating circuit | |
US11876511B2 (en) | Gate drive apparatus control method | |
US4321561A (en) | Switch operated capacitive oscillator apparatus | |
JP2010081365A (ja) | 高周波半導体スイッチ装置 | |
JP7357562B2 (ja) | 高周波スイッチ回路 | |
US20240106432A1 (en) | Gate Drive Apparatus and Control Method | |
CN113659856B (zh) | Uhf-rfid差分整流电路模块和差分整流电路 | |
JP2795049B2 (ja) | 論理回路 | |
CN117240278B (zh) | 一种功率开关控制电路和电子设备 | |
JP7425623B2 (ja) | 高周波スイッチ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: 200000 floor 4 (nominal floor 5) of building 10, No. 399, Keyuan Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai Applicant after: Kangxi communication technologies(Shanghai) Co.,Ltd. Address before: Room 22501, 498 GuoShouJing Road, Pudong New Area, Shanghai Applicant before: Kangxi communication technologies(Shanghai) Co.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |