TWI715249B - 用於半橋氮化鎵驅動器應用之位準偏移器 - Google Patents

用於半橋氮化鎵驅動器應用之位準偏移器 Download PDF

Info

Publication number
TWI715249B
TWI715249B TW108137326A TW108137326A TWI715249B TW I715249 B TWI715249 B TW I715249B TW 108137326 A TW108137326 A TW 108137326A TW 108137326 A TW108137326 A TW 108137326A TW I715249 B TWI715249 B TW I715249B
Authority
TW
Taiwan
Prior art keywords
gallium nitride
fet
terminal
voltage
control signal
Prior art date
Application number
TW108137326A
Other languages
English (en)
Other versions
TW202025636A (zh
Inventor
愛德華 李
拉維 阿南斯
麥可 強普曼
Original Assignee
美商高效電源轉換公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高效電源轉換公司 filed Critical 美商高效電源轉換公司
Publication of TW202025636A publication Critical patent/TW202025636A/zh
Application granted granted Critical
Publication of TWI715249B publication Critical patent/TWI715249B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本發明係關於一種直接耦合位準偏移器，其用以將一接地參考輸入邏輯信號位準偏移為可具有一正參考或負參考之一輸出邏輯信號。該位準偏移器包括二個位準偏移驅動器，其各自包括一正位準偏移驅動器及一負位準偏移驅動器。該等正位準偏移驅動器在閂鎖器之參考高於接地時運行，且在該參考低於接地時關斷。類似地，該等負位準偏移驅動器在該參考低於接地時運行，且在該參考高於接地時關斷。該輸出邏輯信號係基於來自接收該輸入信號之該正位準偏移驅動器的該輸出及來自接收該輸入信號之一反相之該負位準偏移驅動器的該輸出。該輸出邏輯信號之該反相係基於來自接收該輸入信號之一反相之該正位準偏移驅動器的該輸出及來自接收該輸入信號之該負位準偏移驅動器的該輸出。

Description

用於半橋氮化鎵驅動器應用之位準偏移器
本發明大體上係關於用於閘極驅動器之位準偏移器，該等閘極驅動器經組配以驅動半橋電路中之高壓側氮化鎵(GaN)場效電晶體(FET)，且更特定言之係關於一種用於由正參考電壓及負參考電壓兩者產生浮動位準控制信號之位準偏移器。
在典型半橋電路中，高壓側電晶體之接通或關斷狀態藉由接地參考控制信號來判定。然而，當高壓側電晶體接通且變為高壓側信號路徑之參考電壓時，高壓側電晶體之源極端子上的電壓升高。為補償參考電壓之偏移，位準偏移器將接地參考控制信號偏移為自高壓側電晶體之源極端子上之變化電壓參考的信號。位準偏移控制信號被提供至高壓側閘極驅動器。然而，除浮動參考電壓需求以外，歸因於經由對應低壓側電晶體之電流換向位準偏移器亦必須耐受高壓側電晶體之源極端子上的負電壓。
圖1示出半橋積體電路之示意圖。在圖1中，半橋電路100包括控制節點155上之電壓V155 且進而經由電感器185控制負載195之電流的高壓側電晶體150及低壓側電晶體170。控制信號CTL 110指示高壓側電晶體150是否應接通或關斷，且控制信號CTL 115指示低壓側電晶體170是否應接通或關斷。閘極驅動器160接收CTL 115且因此使用供應電壓VDD驅動低壓側電晶體170之閘極端子，該閘極端子之電壓經選擇為小於電晶體150及電晶體170之最大閘源電壓VGS 。因為低壓側電晶體170之源極端子連接至接地105，故閘極驅動器160可直接使用接地參考CTL 115。
相比之下，當高壓側電晶體150接通時，V155 升高，從而改變高壓側信號路徑之參考電壓。閘極驅動器140必須隨著其源極端子上之電壓升高而將電晶體150之驅動電壓升高，以便保持高壓側電晶體150接通。位準偏移器125必須將接地參考CTL 110轉換為V155 參考控制信號。位準偏移器125接收CTL 110，且基於V155 及浮動供應電壓VDDF 產生閘極驅動器140之中間控制信號ICTL 130，該浮動供應電壓為大約VDD - V120 ＋ VIN ，其中V120 表示穿過二極體120之電壓，且VIN 表示施加於高壓側電晶體150之汲極端子的輸入電壓。若高壓側電晶體150在低壓側電晶體170接通之前關斷，則V155 可由於電流經由低壓側電晶體170之換向而減小為低於接地。因此，位準偏移器125必須能夠參考節點155上之正電壓及負電壓兩者而使CTL 110位準偏移。
圖2示出用於與半橋電路中之高壓側電晶體相關聯的閘極驅動器之習知直接耦合位準偏移器的示意圖。為易於說明，本文中參考圖1中所示之半橋電路100來描述習知直接耦合位準偏移器200，且該習知直接耦合位準偏移器包括接收CTL 110且在電晶體220或電晶體230之閘極端子上產生脈衝的脈衝產生器210。穿過電晶體220或電晶體230之汲極電流在電阻器215或電阻器225上產生電壓，該電壓在藉由脈衝濾波器240進行脈衝濾波之後設定設置-重設(set-reset；SR)正反器250之狀態。電晶體220及電晶體230經選擇為耐受其汲極端子上之高電壓。
若V155 變為以大於臨限電壓VTH 低於接地，則即使當電晶體220及電晶體230閘極電壓處於接地時，電晶體220及電晶體230兩者亦接通。電晶體220及電晶體230兩者之汲極端子隨後短接至接地，且習知位準偏移器200可能不正確運作。因此，因為習知直接耦合位準偏移器200回應於節點155上之負電壓而不能正確運作，故習知直接耦合位準偏移器200不能用於代替半橋電路100中所示之位準偏移器125。
圖3示出用於與半橋電路中之高壓側電晶體相關聯的閘極驅動器之習知電容耦合式位準偏移器的示意圖。為易於說明，本文中參考圖1中所示之半橋電路100來描述習知電容耦合式位準偏移器300，且該習知電容耦合式位準偏移器包括將CTL 110及其互補
Figure 02_image005
自反相器305 AC耦合至差動放大器340之電容器310及電容器320。差動放大器340將AC耦合信號放大至設定SR正反器350之狀態的邏輯信號電壓位準。若V155 減小為低於接地，則電容器310及電容器320在信號鏈中之習知電容耦合式位準偏移器300之前防止節點155上之DC電壓影響接地參考電路的操作。因此，習知電容耦合式位準偏移器300回應於節點155上之正電壓及負電壓兩者而正確運作。
然而，電容器310及電容器320必須為高電壓電容器，該等高電壓電容器可能不為可供使用的，或佔據半導體晶粒之表面上的較大面積。此外，電阻器325及電阻器315以及節點330上之偏置電壓必須回應於節點155上之快速的高電壓變化而向電容器310及電容器320提供極大電流。差動放大器340亦必須快速降低CTL 110之變化與高壓側電晶體150接通或關斷之間的延遲。相較於圖2中所示之習知直接耦合位準偏移器200，電容器310及電容器320之較大電流以及差動放大器340之速度增加習知電容耦合式位準偏移器300的功耗。
本發明藉由提供一種用於自接地參考輸入控制信號產生位準偏移控制信號之直接耦合位準偏移器，來解決上文所論述之習知位準偏移器中之短路、高功耗及較大面積的缺點。如本文中所描述，本發明包含位準偏移驅動器之二個集合，該二個集合各自含有正位準偏移驅動器及負位準偏移驅動器。位準偏移驅動器之第一集合產生第一輸出，且包含接收控制信號之正位準偏移驅動器及接收控制信號之反相的負位準偏移驅動器。位準偏移驅動器之第二集合產生第二輸出，且包含接收控制信號之反相的正位準偏移驅動器及接收控制信號之負位準偏移驅動器。正位準偏移驅動器經接地參考，且在參考電壓高於接地時運行。負位準偏移驅動器參考接地及參考電壓兩者，且在參考電壓低於接地時運行。
在第一實施例中，各正位準偏移驅動器包含經組配為二極體且經串聯連接以用於接收參考電壓之至少一個氮化鎵FET的第一集合。第一電阻器具有連接至氮化鎵FET之第一集合的第一端子及連接至節點之第二端子，且第二電阻器具有連接至節點之第一端子及經組配以接收供應電壓之第二端子。若參考電壓為正，則第一電阻器及氮化鎵FET之第一集合在參考電壓與該節點上之電壓之間產生電壓差，該電壓差足以接通具有連接至該節點之閘極端子的第一氮化鎵FET。第二氮化鎵FET分別基於控制信號來允許或阻擋第一輸出，或基於控制信號之反相來允許或阻擋第二輸出。
在另一實施例中，各負位準偏移驅動器包含第一氮化鎵FET，其用於分別基於控制信號之反相來允許或阻擋第一輸出或基於控制信號來允許或阻擋第二輸出；及邏輯位準轉換器，其連接至第一氮化鎵FET之汲極端子且經組配以接收參考電壓、第一供應電壓及第二供應電壓。第二供應電壓大於或等於第一供應電壓。邏輯位準轉換器進一步連接至節點。第二FET之閘極端子連接至該節點。第二氮化鎵FET之源極端子接收參考電壓。若參考電壓小於預定電壓且分別基於控制信號之反相或控制信號，則邏輯位準轉換器在參考電壓與該節點上之電壓之間產生足以接通第二FET的電壓差。
閂鎖器接收參考電壓及第一輸出，且基於第一輸出來提供位準偏移控制信號。閂鎖器亦可接收第二輸出，且提供位準偏移控制信號之反相。可替代地，可使用脈衝濾波器及SR正反器而非閂鎖器來提供位準偏移控制信號(及任擇地位準偏移控制信號之反相)。
現將參考隨附圖式更具體地描述並在申請專利範圍中指出本文中所描述之以上及其他較佳特徵，包括實施方案及元件組合之各種新穎細節。應理解，特定方法及設備僅藉助於說明而展示且並不作為申請專利範圍之限制。如熟習此項技術者將理解，可在各種及諸多實施例中採用本文中教示之原理及特徵而不脫離申請專利範圍之範疇。
在以下詳細描述中，參考某些實施例。此等實施例經充分詳細地描述以使熟習此項技術者能夠實踐該等實施例。應理解，可採用其他實施例，且可做出各種結構、邏輯及電氣改變。以下詳細描述中揭露之特徵的組合可在最廣泛意義上不為實踐教示所必需，而相反僅為具體地描述本發明教示之代表性實例而教示。
圖4示出根據本發明之例示性實施例的直接耦合位準偏移器400。為易於說明，本文中參考圖1中所示之半橋電路100來描述直接耦合位準偏移器400，且該直接耦合位準偏移器包括二個正位準偏移驅動器420及460以及二個負位準偏移驅動器430及470。正位準偏移驅動器420及負位準偏移驅動器470接收CTL 110，且正位準偏移驅動器460及負位準偏移驅動器430自反相器405接收CTL 110之互補
Figure 02_image005
。位準偏移驅動器440之第一集合包括接收CTL 110之正位準偏移驅動器420及接收互補
Figure 02_image005
之負位準偏移驅動器430，且產生閂鎖器490之輸出信號445。位準偏移驅動器480之第二集合包括接收互補
Figure 02_image005
之正位準偏移驅動器460及接收CTL 110之負位準偏移驅動器470，且產生閂鎖器490之輸出信號485。有利地，相較於圖3中所示之習知電容耦合式位準偏移器300，位準偏移驅動器440及480並不需要高電壓電容器及其對應偏置電路或高速差動放大器來產生參考自節點155上之正電壓及負電壓兩者的ICTL 130，從而降低直接耦合位準偏移器400之功耗。
閂鎖器490分別自集合440及480接收輸出445及485、浮動供應電壓VDDF 及節點155上之電壓。如本文中先前參考圖1所論述，浮動供應電壓VDDF 為大約VDD -V120 +VIN 。閂鎖器490分別基於來自集合440及480之輸出445及485將參考自節點155上之電壓V155 的控制信號ICTL 130及互補
Figure 02_image007
輸出至閘極驅動器140。當V155 為正或等於接地105時，閂鎖器490基於正位準偏移驅動器420及460之輸出來提供ICTL 130及互補
Figure 02_image007
。相反，當V155 為負時，閂鎖器490基於負位準偏移驅動器430及470之輸出來提供ICTL 130及互補
Figure 02_image007
。ICTL 130經提供至閘極驅動器140，且互補
Figure 02_image007
可供半橋電路100或包括半橋電路100之半導體晶粒上的其他電路中之其他組件使用。
正位準偏移驅動器420及460經接地參考，且接收供應電壓VDD 及V155 。當V155 高於接地時，正位準偏移驅動器420及460分別針對閂鎖器490產生輸出445及485。若V155 減小為低於接地，則正位準偏移驅動器420及460關斷。負位準偏移驅動器430及470參考接地及V155 兩者，且接收供應電壓VDD 及第二供應電壓VDDH 。第二供應電壓VDDH 大於或等於供應電壓VDD ，例如12伏相較於5V。當V155 為負時，負位準偏移驅動器430及470分別針對閂鎖器490產生輸出445及485。當V155 升高為高於接地時，負位準偏移驅動器430及470關斷。
V155 連接至正位準偏移驅動器420及460，且在V155 為負時用作防止正位準偏移驅動器420及460短接至接地之信號，即使在V155 為負時，該信號亦確保直接耦合位準偏移器400正確運作。脈衝產生器410及450藉由使得正位準偏移驅動器420及460僅回應於CTL 110及互補
Figure 02_image005
之轉變而產生輸出445及485，來降低直接耦合位準偏移驅動器400之電流消耗。脈衝產生器410及450分別接收CTL 110及其互補
Figure 02_image009
，且回應於CTL 110及互補
Figure 02_image009
之高至低或低至高轉變而對正位準偏移驅動器420及460產生短接通脈衝。正位準偏移驅動器420及460隨後在輸出445及485中產生短時脈衝以改變閂鎖器490之狀態。
任擇地，回應於V155 為負持續大於臨限時間段，負位準偏移驅動器430及470亦可分別連接至脈衝產生器450及410，以便進一步降低直接耦合位準偏移驅動器400之電流消耗。在其他實施例中，正位準偏移驅動器及負位準偏移驅動器420、430、460及470中無一者連接至脈衝產生器。在一些實施例中，脈衝濾波器及SR正反器(諸如圖2中所示之脈衝濾波器240及SR正反器250)可取代閂鎖器490。
圖5示出根據本發明之例示性實施例的包括於圖4中諸如針對正位準偏移驅動器420或460所示之直接耦合位準偏移器400中的正位準偏移驅動器500。為易於說明，本文中參考圖1中所示之半橋電路100及圖4中所示之正位準偏移驅動器420來描述正位準偏移驅動器500。正位準偏移驅動器500包括氮化鎵FET電晶體505至510及535至560以及電阻器515及520。電晶體535、540、555及560經組配為二極體，且防止節點530上之電壓及電晶體545之源極端子上的電壓回應於節點155上之電壓V155 及電晶體545之汲極端子上的電壓升高至極高電壓而升高為高於預定電壓。基於電晶體545之電壓額定值來選擇預定電壓。
使用電阻器515以及經組配為二極體之電晶體505及510的集合來產生節點530上之電壓與節點155上之電壓V155 之間的差。當V155 為正或等於接地105時，節點530上之電壓足以接通電晶體545。回應於指示應接通高壓側電晶體150之CTL 110，正位準偏移驅動器500中之電晶體550接通，且使得經由電晶體545及550汲取電流。穿過電晶體545及550之電流為由直接耦合位準偏移器400中之正位準偏移驅動器420產生的輸出445。正位準偏移驅動器500亦用於正位準偏移驅動器460，在該情況下，電晶體550之閘極端子接收互補
Figure 02_image005
，其使得電晶體550關斷且防止經由電晶體545及550汲取電流。因此，正位準偏移驅動器420經由電晶體545及550吸取電流，而正位準偏移驅動器460阻止電流流經穿過電晶體545及550。電流吸取輸出445及電流阻擋輸出485使得閂鎖器490輸出指示應接通高壓側電晶體150之ICTL 130。
回應於指示應關斷高壓側電晶體150之CTL 110，正位準偏移驅動器420中之電晶體550關斷，且防止經由電晶體545及550汲取電流。在正位準偏移驅動器460中，電晶體550之閘極端子接收互補
Figure 02_image005
，其使得電晶體550接通且經由電晶體545及550汲取電流。穿過電晶體545及550之電流為由正位準偏移驅動器460產生的輸出485。因此，正位準偏移驅動器420阻止電流流經電晶體545及550，而正位準偏移驅動器460經由電晶體545及550吸取電流。電流阻擋輸出445及電流吸收輸出485使得閂鎖器490輸出指示應關斷高壓側電晶體150之ICTL 130。
隨V155 變為負，節點530上之電壓亦減小，且使得電晶體545隨V155 減小為低於由電晶體505及510之大小以及電阻器515及520之電阻所設定的預定電壓而緩慢關斷。因為電晶體545關斷，故正位準偏移驅動器420之輸出445、正位準偏移驅動器460之輸出485及閂鎖器490不藉由電晶體550短接至接地105，且直接耦合位準偏移器400繼續正確運作。
圖6示出根據本發明之例示性實施例的包括於圖4中諸如針對負位準偏移驅動器430或470所示之直接耦合位準偏移器400中的負位準偏移驅動器600。為易於說明，本文中參考圖1中所示之半橋電路100及圖4中所示之負位準偏移驅動器430來描述負位準偏移驅動器600。負位準偏移驅動器600包括基於電流鏡之邏輯位準轉換器660，以將接地參考之互補
Figure 02_image005
自較低供應電壓VDD 轉換為參考負V155 且基於二級供應電壓VDDH 的輸出445。邏輯位準轉換器660包括電晶體614、618、650及655以及電阻器610、625及635。電阻器625與635具有實質上相同之電阻，電晶體614經選擇為匹配電晶體618，且電晶體650經選擇為匹配電晶體655。
當互補
Figure 02_image005
為邏輯低時，指示應接通高壓側電晶體150，電晶體605關斷。電晶體618之閘極端子藉由VDDH 、VDD 、電阻器610及電晶體614偏置。因為電晶體614及618實質上匹配，故節點630上之電壓實質上與VDD 相同。若V155 充分低於VDD 以使得電晶體650及655在飽和區中運行，則節點670上之電壓實質上與節點640上之電壓相同。節點670上之電壓與V155 之間的差為大約電晶體650之閘源電壓VGS ，其足以接通電晶體675及680，且使得經由電晶體675及680汲取電流。穿過電晶體675及680之電流為由直接耦合位準偏移器400中之負位準偏移驅動器430所產生的輸出445。負位準偏移驅動器600輸出互補
Figure 02_image005
之反相，亦即CTL 110。
當互補
Figure 02_image005
為邏輯高時，指示應關斷高壓側電晶體150，電晶體605接通，且將電晶體618之閘極端子短接至接地105。即使V155 具有高負量值，節點630上之電壓亦為負，且臨限電壓大約小於接地105，其使得電晶體655在三極體區中運行。節點670上之電壓減小為低於節點640上之電壓，且節點670上之電壓與節點155上之電壓之間的差不足以接通電晶體675及680，從而防止經由電晶體675及680汲取電流。
電晶體675及680經展示為串聯連接之二個電晶體，但在其他實施例中，可替代地使用能夠在源極及汲極端子兩者上耐受較大電壓之單個電晶體。電晶體644、648、664、668、684及688經組配為二極體，且在V155 及穿過電晶體675及680之電流升高至極高值的情況下防止節點640及670以及電晶體675及680之源極端子上之電壓升高為高於預定電壓。隨著V155 變為正且升高為高於電晶體之臨限電壓，穿過電阻器625及635之電流流經電晶體644、648、664及668而非穿過電晶體650、655、675及680，其防止負位準偏移驅動器600產生閂鎖器490之輸出445。負位準偏移驅動器600亦可用於代替負位準偏移驅動器470，在該情況下，電晶體605之閘極端子接收CTL 110，且穿過電晶體675及680之電流為輸出485。
返回至圖4中所示之直接耦合位準偏移器400，閂鎖器490自集合440及480接收輸出445及485，該等集合各自包括正位準偏移驅動器，諸如圖5中所示之正位準偏移驅動器500；及負位準偏移驅動器，諸如圖6中所示之負位準偏移驅動器600。表1示出CTL 110之邏輯值、反相
Figure 02_image005
、正位準偏移驅動器420及460以及負位準偏移驅動器430及470之輸出、輸出445及485以及ICTL 130，以及由加號指示正值且由減號指示負值之V155 的狀態。位準偏移驅動器420、430、460及470不產生輸出445或485所根據之條件藉由X指示。
CTL 110
Figure 02_image011
 V155 420 430 445 460 470 485 ICTL 130
0 1 + 0；吸取電流 X 0 1；阻擋電流 X 1 0
0 1 - X 0；吸取電流 0 X 1；阻擋電流 1 0
1 0 + 1；阻擋電流 X 1 0；吸取電流 X 0 1
1 0 - X 1；阻擋電流 1 X 0；吸取電流 0 1
表 1 若V155 為正，則輸出445包含正位準偏移驅動器420之輸出，且若V155 為負，則輸出包含負位準偏移驅動器430之輸出。若V155 為正，則輸出485包含正位準偏移驅動器460之輸出，且若V155 為負，則輸出包含負位準偏移驅動器470之輸出。閂鎖器490基於輸出445產生ICTL 130，且基於輸出485產生互補
Figure 02_image007
。
圖7示出包括於圖4中(亦即針對脈衝產生器410或450)所示之直接耦合位準偏移器中的例示性脈衝產生器700。脈衝產生器700包括反相器710、720及730以及NOR邏輯閘740。反相器710及NOR邏輯閘740之一個輸入接收CTL 110。反相器710、720及730使CTL 110延遲且反相，且當CTL 110及經延遲且反相之控制信號兩者均為邏輯低時，NOR邏輯閘740輸出邏輯高脈衝750。邏輯高脈衝750經提供至位準偏移驅動器420、430、460及470中之一或多者。
圖8示出包括於圖4中(亦即針對閂鎖器490)所示之直接耦合位準偏移器中的例示性閂鎖器800。電晶體810在其源極端子上接收V155 ，在其閘極端子上自位準偏移驅動器之集合480接收輸出485，且在其汲極端子上自位準偏移驅動器之集合440接收輸出445。電晶體830在其源極端子上接收V155 ，在其閘極端子上接收輸出445，且在其汲極端子上接收輸出485。電晶體810之汲極端子進一步連接至電阻器820，該電阻器進一步連接至浮動供應電壓VDDF 。電晶體830之汲極端子進一步連接至電阻器840，該電阻器進一步連接至VDDF 。輸出445可直接用作ICTL 130。輸出485可直接用作互補
Figure 02_image007
。
表2示出CTL 110之邏輯值、反相
Figure 02_image005
、輸出445及485、ICTL 130之電壓、ICTL 130之數位邏輯值、互補
Figure 02_image007
之電壓及互補
Figure 02_image007
之數位邏輯值，以及由加號指示正值且由減號指示負值之V155 的狀態以及電晶體810及830之狀態。
CTL 110
Figure 02_image013
 
Figure 02_image015
 V155 445 485 810 830 ICTL 130之電壓 ICTL 130
Figure 02_image017
之電壓
Figure 02_image019
 
Figure 02_image021
0 1 + 0 1 接通 關斷 V155 0 VDDF -V485 1
0 1 - 0 1 接通 關斷 V155 0 VDDF -V485 1
1 0 + 1 0 接通 關斷 VDDF - V445 1 V155 0
1 0 - 1 0 接通 關斷 VDDF - V445 1 V155 0
表 2
當電晶體810接通且電晶體830關斷時，ICTL 130之電壓為大約V155 ，邏輯低，且互補
Figure 02_image007
之電壓為大約VDDF 減輸出485之電壓V485 ，邏輯高。當電晶體810關斷且電晶體830接通時，ICTL 130之電壓為大約VDDF 減輸出445之電壓V445 ，邏輯高，且互補
Figure 02_image007
之電壓為大約V155 ，邏輯低。閂鎖器800為閂鎖器之實例實現；位準偏移器之其他實施例包括閂鎖器之其他實施方案。
以上描述及圖式僅被視為達成本文中所描述特徵及優點之特定實施例的說明。可對特定製程條件作出修改及替代。因此，本發明之實施例不被視為受前述描述及圖式限制。
100:半橋電路 105:接地 110、115:控制信號 120:二極體 125:位準偏移器 130:中間控制信號 140、160:閘極驅動器 150:高壓側電晶體 155、330、530、630、640、670:節點 170:低壓側電晶體 185:電感器 195:負載 200:直接耦合位準偏移器 210、410、450、700:脈衝產生器 215、225、515、520、610、625、635、820、840:電阻器 220、230、535、540、550、555、560、505、510、605、614、618、650、655、644、648、664、668、684、688、675、680、810、830:電晶體 240:脈衝濾波器 250:置位-復位正反器 300:電容耦合式位準偏移器 305、315、325、405、710、720、730:反相器 310、320:電容器 340:差動放大器 350:SR正反器 400:直接耦合位準偏移器 420、460、500:正位準偏移驅動器 430、470、600:負位準偏移驅動器 440、480:集合 445、485:輸出 490、800:閂鎖器 740:NOR邏輯閘 750:邏輯高脈衝
Figure 02_image005
:反相
Figure 02_image007
:互補 V155、VDD:供應電壓 VDDF:浮動供應電壓 VDDH:第二供應電壓 VGS:閘源電壓 VIN:輸入電壓
根據下文結合圖式所闡述之詳細描述，本揭露內容之特徵、目標及優點將變得更顯而易見，在該等圖式中，相似附圖標記始終對應地識別，且其中：
圖1示出具有位準偏移器之習知半橋積體電路的示意圖。
圖2示出用於與半橋電路中之高壓側電晶體相關聯的閘極驅動器之習知直接耦合位準偏移器的示意圖。
圖3示出用於與半橋電路中之高壓側電晶體相關聯的閘極驅動器之習知電容耦合式位準偏移器的示意圖。
圖4示出根據本發明之例示性實施例的直接耦合位準偏移器。
圖5示出根據本發明之例示性實施例的包括於圖4中所示之直接耦合位準偏移器中的正位準偏移驅動器。
圖6示出根據本發明之例示性實施例的包括於圖4中所示之直接耦合位準偏移器中的負位準偏移驅動器。
圖7示出包括於圖4中所示之直接耦合位準偏移器中的脈衝產生器。
圖8示出包括於圖4中所示之直接耦合位準偏移器中的閂鎖器。
110:控制信號
130:中間控制信號
155:節點
400:直接耦合位準偏移器
405:反相器
410、450:脈衝產生器
420、460:正位準偏移驅動器
430、470:負位準偏移驅動器
440、480:集合
445、485:輸出
490:閂鎖器
Figure 108137326-A0304-11-0002-10
:反相
Figure 108137326-A0304-11-0002-11
:互補
VDD:供應電壓
VDDF:浮動供應電壓
VDDH:第二供應電壓

Claims (15)

  1. 一種直接耦合位準偏移器，用於由一接地參考控制信號產生一位準偏移控制信號，該直接耦合位準偏移器包含：位準偏移驅動器之一第一集合，其用以產生一第一輸出，且包含組配來接收該控制信號之一正位準偏移驅動器、及組配來接收該控制信號之一反相的一負位準偏移驅動器；以及位準偏移驅動器之一第二集合，其用以產生一第二輸出，且包含組配來接收該控制信號之該反相的一正位準偏移驅動器、及組配來接收該控制信號之一負位準偏移驅動器，其中：位準偏移驅動器之該等第一及第二集合中之該等正位準偏移驅動器參考接地，且組配成在一參考電壓為正時分別產生該等第一及第二輸出，且在該參考電壓為負時關斷，且位準偏移驅動器之該等第一及第二集合中之該等負位準偏移驅動器參考接地及該參考電壓，且組配來在該參考電壓為負時分別產生該等第一及第二輸出，且在該參考電壓為正時關斷。
  2. 如請求項1之直接耦合位準偏移器，其進一步包含一閂鎖器電路，該閂鎖器電路用以接收該第一輸出，且基於該第一輸出來提供該位準偏移控制信號。
  3. 如請求項2之直接耦合位準偏移器，其中該閂鎖器電路進一步組配來接收該第二輸出，且基於該第二輸出來提供該位準偏移控制信號之一反相。
  4. 如請求項1之直接耦合位準偏移器，其進一步包含： 一脈衝濾波器，用以接收該第一輸出及提供一輸出；及一SR正反器，用以接收該脈衝濾波器之該輸出，及提供該位準偏移控制信號。
  5. 如請求項4之直接耦合位準偏移器，其中該脈衝濾波器進一步組配來接收該第二輸出及提供一第二輸出，且其中該SR正反器接收該脈衝濾波器之該第二輸出及提供該位準偏移控制信號之一反相。
  6. 如請求項1之直接耦合位準偏移器，其中位準偏移驅動器之該等第一及第二集合中之每一者進一步包含一脈衝產生器，該脈衝產生器用以分別回應於該控制信號或該控制信號之該反相的一邏輯信號轉變而產生一短脈衝。
  7. 如請求項1之直接耦合位準偏移器，其進一步包含有用以產生該控制信號之該反相的一反相器。
  8. 如請求項1之直接耦合位準偏移器，其中該正位準偏移驅動器包含：至少一個氮化鎵(GaN)場效電晶體(FET)之一第一集合，其組配為一個二極體且串聯連接以用於接收該參考電壓；一第一電阻器，其具有連接至氮化鎵FET之該第一集合的一第一端子及連接至一節點之一第二端子；一第二電阻器，其具有連接至該節點之一第一端子及組配來接收一供應電壓之一第二端子；一第一氮化鎵FET，其具有連接至該節點之一閘極端子、一源極端子、及一汲極端子，其中該第一電阻器及氮化鎵FET之該第一集合組配來于該參考電壓為正時，在該參考電壓與該節點上之一電壓之間產生足以使該第一氮化鎵FET導通的一電壓差；以及 一第二氮化鎵FET，其用以分別基於該控制信號來允許或阻擋該第一輸出，或基於該控制信號之該反相來允許或阻擋該第二輸出，且該第二氮化鎵FET具有連接至該第一氮化鎵FET之該源極端子的一汲極端子、一源極端子、及一閘極端子以用於分別接收該控制信號或該控制信號之該反相。
  9. 如請求項8之直接耦合位準偏移器，其中該正位準偏移驅動器進一步包含：至少一個氮化鎵FET之一第二集合，其組配為一個二極體且串聯連接，氮化鎵FET之該第二集合進一步連接至該節點，且組配來保持該節點上之一電壓小於一第一預定電壓；以及至少一個氮化鎵FET之一第三集合，組配為一個二極體且串聯連接，氮化鎵FET之該第三集合進一步連接至該第一氮化鎵FET之該源極端子及該第二氮化鎵FET之該汲極端子，其中氮化鎵FET之第三集合組配來保持該第一氮化鎵FET之該源極端子及該第二氮化鎵FET之該汲極端子上的一電壓小於一第二預定電壓。
  10. 如請求項1之直接耦合位準偏移器，其中該負位準偏移驅動器包含：一第一氮化鎵(GaN)場效電晶體(FET)，其用以分別基於該控制信號之該反相來允許或阻擋該第一輸出，或基於該控制信號來允許或阻擋該第二輸出，且該第一氮化鎵場效電晶體具有一汲極端子、一源極端子、及一閘極端子用以分別接收該控制信號之該反相或該控制信號；一邏輯位準轉換器，其連接至該第一氮化鎵FET之該汲極端子，且組配來接收該參考電壓、一第一供應電壓及一第二供應電壓，其中該第二供應電壓大於或等於該第一供應電壓，其中該邏輯位準轉換器進一步連接至一節點；以及一第二FET，其具有用以接收該參考電壓之一源極端子、一汲極端子、及 連接至該節點之一閘極端子，其中該邏輯位準轉換器組配來回應於該參考電壓小於一預定電壓、以及分別基於該控制信號之該反相或該控制信號，而在該參考電壓與該節點上之一電壓之間產生足以使該第二FET導通的一電壓差。
  11. 如請求項10之直接耦合位準偏移器，其中該第二FET為一氮化鎵FET，且其中該負位準偏移驅動器進一步包含一第三氮化鎵FET，該第三氮化鎵FET具有用以接收該參考電壓之一汲極端子、連接至該第二FET之該源極端子的一源極端子、及連接至該節點之一閘極端子。
  12. 如請求項11之直接耦合位準偏移器，其中該負位準偏移驅動器進一步包含：至少一個氮化鎵FET之一集合，其組配為二極體且串聯連接，氮化鎵FET之該集合進一步連接至該第二FET及該第三氮化鎵FET之該等源極端子，其中氮化鎵FET之該集合組配來保持該第二FET及該第三氮化鎵FET之該等源極端子上的一電壓小於一預定值。
  13. 如請求項10之直接耦合位準偏移器，其中該邏輯位準轉換器包含：一第一電阻器，其具有用以接收該第二供應電壓之一第一端子及一第二端子；一第三氮化鎵FET，其具有連接至該第一電阻器之該第二端子的一閘極端子及一汲極端子、以及用以接收該第一供應電壓之一源極端子；一第二電阻器，其具有連接至該第三氮化鎵FET之該源極端子且接收該第一供應電壓的一第一端子、及一第二端子；一第四氮化鎵FET，其具有一閘極端子、及連接至該第二電阻器之該第二端子的一源極端子、以及用以接收該參考電壓之一汲極端子；一第五氮化鎵FFT，其具有連接至該第一電阻器之該第二端子及該第三氮 化鎵FET之該閘極及汲極端子的一閘極端子、用以接收該第二供應電壓之一汲極端子、及一源極端子；一第三電阻器，其具有連接至該第五氮化鎵FET之該源極端子的一第一端子及連接至該節點之一第二端子；以及一第六氮化鎵FET，其具有連接至該第二電阻器之該第二端子及該第四氮化鎵FET之該閘極及源極端子的一閘極端子、用以接收該參考電壓之一汲極端子、及連接至該節點之一源極端子，其中回應於該第一氮化鎵FET處於一關斷狀態且該參考電壓充分小於該第一供應電壓以使得該等第四及第六氮化鎵FET在飽和區中運行，該參考電壓與該節點上之一電壓之間的一電壓差足以使該第二FET導通。
  14. 如請求項13之直接耦合位準偏移器，其中該第二電阻器之一電阻與該第三電阻器之一電阻實質上相同，其中該第三與第五氮化鎵FET匹配，且其中該第四與第六氮化鎵FET匹配。
  15. 如請求項13之直接耦合位準偏移器，其中該負位準偏移驅動器進一步包含：至少一個氮化鎵FET之一第一集合，其組配為一個二極體且串聯連接，氮化鎵FET之該第一集合進一步連接至該第二電阻器之該第二端子、該第四氮化鎵FET之該閘極及源極端子、及該第六氮化鎵FET之該閘極端子；以及至少一個氮化鎵FET之一第二集合，其組配為一個二極體且串聯連接，氮化鎵FET之該第二集合進一步連接至該節點，其中于該參考電壓升高為高於該等氮化鎵FET之一臨界電壓時，氮化鎵FET之該等第一及第二集合致使該負位準偏移驅動器關斷。
TW108137326A 2018-10-17 2019-10-16 用於半橋氮化鎵驅動器應用之位準偏移器 TWI715249B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862746815P 2018-10-17 2018-10-17
US62/746,815 2018-10-17

Publications (2)

Publication Number Publication Date
TW202025636A TW202025636A (zh) 2020-07-01
TWI715249B true TWI715249B (zh) 2021-01-01

Family

ID=70280060

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108137326A TWI715249B (zh) 2018-10-17 2019-10-16 用於半橋氮化鎵驅動器應用之位準偏移器

Country Status (7)

Country Link
US (1) US10727834B2 (zh)
EP (1) EP3868022A4 (zh)
JP (1) JP7471285B2 (zh)
KR (1) KR102689734B1 (zh)
CN (1) CN113302843B (zh)
TW (1) TWI715249B (zh)
WO (1) WO2020081663A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103261B1 (en) * 2017-12-28 2018-10-16 Texas Instruments Incorporated Transient-insensitive level shifter
US20210111709A1 (en) * 2019-10-09 2021-04-15 Semiconductor Components Industries, Llc Methods and system for a resettable flip flop
KR102671582B1 (ko) * 2020-06-19 2024-06-05 이피션트 파워 컨버젼 코퍼레이션 GaN 기반의 레벨 시프터용 차동 활성화 래치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353345B1 (en) * 2000-04-04 2002-03-05 Philips Electronics North America Corporation Low cost half bridge driver integrated circuit with capability of using high threshold voltage DMOS
TW201401775A (zh) * 2012-06-28 2014-01-01 Alitek Technology Corp 可濾除脈衝之位準偏移器及利用該位準偏移器之橋式驅動器
US20140354342A1 (en) * 2013-05-29 2014-12-04 Silanna Semiconductor U.S.A., Inc. Compact Level Shifter
US9324399B2 (en) * 2014-02-18 2016-04-26 Stmicroelectronics International Nv System and method for a level shifting decoder
US9722609B2 (en) * 2014-09-16 2017-08-01 Navitas Semiconductor, Inc. Integrated level shifter

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967518B2 (en) * 2002-06-12 2005-11-22 International Rectifier Corporation High voltage level shifting IC with under-ground voltage swing withstanding capability
DE102006050913B4 (de) * 2006-10-28 2012-08-23 Semikron Elektronik Gmbh & Co. Kg Ansteuerschaltung mit BOT-Levelshifter zur Übertragung eines Eingangssignals und zugeordnetes Verfahren
DE102007006319B4 (de) 2007-02-08 2012-12-13 Semikron Elektronik Gmbh & Co. Kg Ansteuerschaltung mit TOP-Levelshifter zur Übertragung eines Eingangssignals und zugeordnetes Verfahren
US8138806B2 (en) * 2010-01-20 2012-03-20 Texas Instruments Incorporated Driver circuit for high voltage differential signaling
US8461899B2 (en) * 2011-01-14 2013-06-11 Stmicroelectronics International N.V. Negative voltage level shifter circuit
US9264022B2 (en) * 2013-04-18 2016-02-16 Sharp Kabushiki Kaisha Level shift circuit
US9503091B2 (en) * 2013-11-20 2016-11-22 Globalfoundries Inc. Wordline decoder circuits for embedded charge trap multi-time-programmable-read-only-memory
US9571093B2 (en) * 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
US9484897B2 (en) 2015-03-18 2016-11-01 Peregrine Semiconductor Corporation Level shifter
US9473116B1 (en) * 2015-04-15 2016-10-18 Balanstring Technology, Llc Low-cost, capacitive-coupled level shifter scalable for high-voltage applications

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353345B1 (en) * 2000-04-04 2002-03-05 Philips Electronics North America Corporation Low cost half bridge driver integrated circuit with capability of using high threshold voltage DMOS
TW201401775A (zh) * 2012-06-28 2014-01-01 Alitek Technology Corp 可濾除脈衝之位準偏移器及利用該位準偏移器之橋式驅動器
US20140354342A1 (en) * 2013-05-29 2014-12-04 Silanna Semiconductor U.S.A., Inc. Compact Level Shifter
US9324399B2 (en) * 2014-02-18 2016-04-26 Stmicroelectronics International Nv System and method for a level shifting decoder
US9722609B2 (en) * 2014-09-16 2017-08-01 Navitas Semiconductor, Inc. Integrated level shifter

Also Published As

Publication number Publication date
US20200127663A1 (en) 2020-04-23
KR20210075182A (ko) 2021-06-22
JP7471285B2 (ja) 2024-04-19
WO2020081663A1 (en) 2020-04-23
US10727834B2 (en) 2020-07-28
CN113302843A (zh) 2021-08-24
TW202025636A (zh) 2020-07-01
JP2022505337A (ja) 2022-01-14
CN113302843B (zh) 2024-09-13
EP3868022A1 (en) 2021-08-25
KR102689734B1 (ko) 2024-07-30
EP3868022A4 (en) 2022-07-20

Similar Documents

Publication Publication Date Title
TWI715249B (zh) 用於半橋氮化鎵驅動器應用之位準偏移器
TWI641218B (zh) 增強模式fet閘極驅動器ic
US7969226B2 (en) High temperature gate drivers for wide bandgap semiconductor power JFETs and integrated circuits including the same
JP6261590B2 (ja) ハーフブリッジ回路のハイサイドを駆動するための回路および関連技法
US20220321116A1 (en) Gate drive circuit of switching circuit
US11190172B1 (en) Latch-based level shifter circuit with self-biasing
US3900746A (en) Voltage level conversion circuit
JP2020088842A (ja) ハイサイドトランジスタの駆動回路、スイッチング回路、ｄｃ／ｄｃコンバータのコントローラ
US9595967B2 (en) Level shift circuit and driver circuit
US8228111B2 (en) Bias voltage generation for capacitor-coupled level shifter with supply voltage tracking and compensation for input duty-cycle variation
CN117394844A (zh) 电平移位电路、驱动电路和半桥电路
JP2024014878A (ja) 半導体装置
US20070164805A1 (en) Level shift circuit
JP2010011131A (ja) スイッチング駆動回路
CN108336991B (zh) 电平移位电路
CN109417606B (zh) 一种可输出正负电压的电平转换器
JPS59208926A (ja) シユミツトトリガ回路
TWI789242B (zh) 電位轉換電路
WO2023140353A1 (ja) ゲート駆動回路、スイッチング回路、スイッチング電源およびその制御回路
JP2655913B2 (ja) Ｆｅｔ半導体集積回路
JPH02179030A (ja) 半導体論理ゲート回路