CN117394844A - 电平移位电路、驱动电路和半桥电路 - Google Patents

Abstract

本申请公开了一种电平移位电路、驱动电路和半桥电路，包括：第一压流转换电路，用于根据输入信号产生置位电流信号；第二压流转换电路，用于根据输入信号的反相信号产生复位电流信号；锁存误动作保护电路，用于根据置位电流信号和复位电流信号产生处于第二电压域的置位驱动信号和复位驱动信号并提供至锁存电路。其中，该锁存误动作保护电路还用于在共模噪声发生时，将置位驱动信号和复位驱动信号均拉高，并根据输出信号的状态，将锁存电路的置位端和复位端之一迅速拉低，以使得锁存电路的输出保持为原来的状态，从而可以在共模噪声发生时抑制电路中的噪声和干扰，避免锁存电路的误触发，提高电路的性能和可靠性。

Description

电平移位电路、驱动电路和半桥电路

技术领域

本发明涉及集成电路技术领域，更具体地，涉及一种电平移位电路、驱动电路和半桥电路。

背景技术

随着电子电力技术的飞速发展，特别是IGBT和MOSFET等高频自关断元器件应用的日益广泛，驱动电路的设计就显得十分重要，尤其是高压集成电路HVIC(High Voltage IC：高压IC)驱动。良好的驱动电路能够保证HVIC芯片的高性能运作，比如出色的系统可靠性和效率等。目前的消费与工业应用中，HVIC被广泛运用于多个领域，如变频电机驱动，开关电源以及电子镇流器等。

高压电平移位电路作为驱动芯片的核心组成部分，其传输延迟和可靠性严重影响着高压驱动芯片的性能。在驱动芯片中，电平移位是基于耐高压LDMOS器件实现，该器件具有较大的漏与衬底的寄生电容Cpar。在共模噪声dV/dt发生时，由于寄生电容Cpar的存在，会导致电平移位电路的输出节点跟不上高侧浮动电源电压轨的瞬态跳变速度而产生毛刺。当dV/dt较大时，容易导致后级电路误触发，产生错误输出，即电平移位电路共模瞬态噪声抑制能力(CMTI，Common-Mode-Transient-Immunity)不足。为了提高电平移位电路的CMTI能力，需要滤除dV/dt噪声带来的毛刺，传统解决方案是在高压电平移位电路后级增加RC滤波电路，但该解决方案是以牺牲驱动芯片的工作频率为代价，显然不适用于半桥驱动芯片。

综上所述，传统高压电平移位电路存在传输延时、CMTI能力、功耗三者之间相互矛盾和制约的关系，无法应用于高速、高可靠半桥驱动芯片中，设计出一种兼具高速、高可靠、低功耗的高压电平移位电路很有必要。

发明内容

鉴于上述问题，本发明的目的在于提供一种电平移位电路、驱动电路和半桥电路，可以在共模噪声发生时抑制电路中的噪声和干扰，避免锁存电路的误触发，提高电路对噪声的抵抗能力，从而提高电路的性能和可靠性。

根据本发明的一方面，提供一种电平移位电路，用于将第一电压域的输入信号转换为第二电压域的输出信号，包括：第一压流转换电路，用于接收所述输入信号，并根据所述输入信号产生置位电流信号；第二压流转换电路，用于接收所述输入信号的反相信号，并根据所述输入信号的反相信号产生复位电流信号；锁存误动作保护电路，用于通过第一信号线来接收所述置位电流信号，以及通过第二信号线来接收所述复位电流信号，并根据所述置位电流信号和所述复位电流信号产生处于所述第二电压域的置位驱动信号和复位驱动信号；锁存电路，其具有用于接收所述置位驱动信号的置位端和接收所述复位驱动信号的复位端，所述锁存电路用于在所述置位驱动信号和所述复位驱动信号具有不同电平时输出相应的逻辑电平；以及整形输出电路，用于根据所述锁存电路的输出提供所述输出信号，其中，所述锁存误动作保护电路还用于在共模噪声发生时，将所述置位驱动信号和所述复位驱动信号设置于相同的电平，然后根据所述输出信号的状态，将所述锁存电路的置位端和复位端之一迅速拉低，以使得所述锁存电路的输出保持为原来的状态。

可选地，所述电平移位电路还包括：脉冲产生电路，用于在所述输入信号的第一边沿处产生用于对所述第一压流转换电路进行导通关断控制的置位脉冲信号，以及在所述输入信号的第二边沿处产生用于对所述第二压流转换电路进行导通关断控制的复位脉冲信号。

可选地，所述电平移位电路还包括：电流产生电路，用于产生表征所述电平移位电路的初始状态的电流，其中，所述第一压流转换电路包括：串联连接于所述第二电压域的第二电源电压与所述第一电压域的第一地之间的第一晶体管、第一电阻器、第一高压晶体管、第二晶体管以及第三晶体管，所述第一高压晶体管的控制端与所述第一电压域的第一电源电压连接，所述第二晶体管的控制端与所述输入信号连接，所述第二晶体管的第二端用于接收所述置位脉冲信号，所述第三晶体管通过镜像的方式获得所述电流产生电路的电流；以及第四晶体管，连接于所述第二电源电压和所述第一信号线之间，所述第四晶体管与所述第一晶体管构成电流镜，以通过镜像所述第一晶体管中的电流而产生所述置位电流信号。

可选地，所述第二压流转换电路包括：串联连接于所述第二电源电压与所述第一地之间的第五晶体管、第二电阻器、第二高压晶体管、第六晶体管以及第七晶体管，所述第二高压晶体管的控制端与所述第一电源电压连接，所述第六晶体管的控制端与所述输入信号的反相信号连接，所述第六晶体管的第二端用于接收所述复位脉冲信号，所述第七晶体管通过镜像的方式获得所述电流产生电路的电流；以及第八晶体管，连接于所述第二电源电压和所述第二信号线之间，所述第八晶体管与所述第五晶体管构成电流镜，以通过镜像所述第五晶体管中的电流而产生所述复位电流信号。

可选地，所述第一压流转换电路中还包括：连接于所述第一晶体管的两端之间的第一钳位二极管以及连接于所述第一高压晶体管的控制端和第二端之间的第二钳位二极管，所述第二压流转换电路中还包括：连接于所述第五晶体管的两端之间的第三钳位二极管以及连接于所述第二高压晶体管的控制端和第二端之间的第四钳位二极管，其中，所述电流产生电路包括：串联连接于所述第一电源电压和所述第一地之间的第三电阻器和第九晶体管，其中，所述第九晶体管与所述第三晶体管以及所述第七晶体管以电流镜的方式连接。

可选地，所述锁存误动作保护电路包括：连接成第一交叉耦合结构的第十晶体管和第十一晶体管；以及连接成第二交叉耦合结构的第十二晶体管和第十三晶体管，所述第十晶体管和所述第十二晶体管串联连接于所述第二电压域的第二电源电压和第二地之间，所述第十一晶体管和所述第十三晶体管串联连接于所述第二电源电压和所述第二地之间，所述第十一晶体管和所述第十三晶体管的控制端与所述第十晶体管和所述第十二晶体管之间的第一节点连接，所述第十晶体管和所述第十二晶体管的控制端与所述第十一晶体管和所述第十三晶体管之间的第二节点连接，其中，所述第一节点还用于与所述第一信号线以及所述锁存电路的置位端连接，所述第二节点还用于与所述第二信号线以及所述锁存电路的复位端连接。

可选地，所述锁存误动作保护电路还包括：连接于所述第一节点与所述第二地之间的第四电阻器；连接于所述第二电源电压与所述第二节点之间的第五电阻器，其中所述第四电阻器和所述第五电阻器用于为所述锁存电路提供初始状态；连接于所述第二节点与所述第二地之间的第十四晶体管，所述第十四晶体管的控制端用于接收所述输出信号的同相信号；以及连接于所述第一节点与所述第二地之间的第十五晶体管，所述第十五晶体管的控制端用于接收所述输出信号的反相信号，其中，所述第十四晶体管和所述第十五晶体管用于根据所述输出信号的状态在电路中提供正反馈环路，以在所述共模噪声发生时将所述锁存电路的置位端和复位端之一迅速拉低。

可选地，所述脉冲产生电路包括：第一脉冲产生模块，用于根据所述输入信号的第一边沿产生所述置位脉冲信号，以及第二脉冲产生模块，用于根据所述输入信号的反相信号的第一边沿产生所述复位脉冲信号，其中，所述第一脉冲产生模块和所述第二脉冲产生模块均包括：串联连接于所述第一电压域的第一电源电压和第一地之间的第十六晶体管、第六电阻器以及第十七晶体管，所述第十六晶体管和所述第十七晶体管的控制端彼此连接，并用于接收所述输入信号或所述输入信号的反相信号，所述第十六晶体管和所述第十七晶体管具有相反的导通类型；连接于所述第十六晶体管和所述第六电阻器之间的第三节点与所述第一地之间的电容器；与非门，其第一输入端用于接收所述输入信号或所述输入信号的反相信号，其第二输入端与所述第三节点连接；第一反相器，其输入端与所述与非门的输出端连接；连接于所述置位/复位脉冲信号的输出端与所述第一地之间的第七电阻器和第十八晶体管，所述第十八晶体管的控制端与所述第一反相器的输出端连接。

根据本发明的另一方面，提供一种驱动电路，其用于驱动半桥电路中的高侧开关元件和低侧开关元件，包括：上述的电平移位电路，所述电平移位电路用于将处于第一电压域的高侧控制输入信号转换为第二电压域的输出信号；高侧驱动器，用于根据所述电平移位电路的输出信号得到高侧驱动信号，以控制所述高侧开关元件的导通和关断；以及低侧驱动器，用于根据低侧控制输入信号得到低侧驱动信号，以控制所述低侧开关元件的导通和关断。

根据本发明的另一方面，提供一种半桥电路，包括：输出电路，包括串联连接的高侧开关元件和低侧开关元件，输入电压经由所述高侧开关元件对负载供给电力；以及用于驱动所述高侧开关元件和低侧开关元件的驱动电路，包括：上述的电平移位电路，所述电平移位电路用于将处于第一电压域的高侧控制输入信号转换为第二电压域的输出信号；高侧驱动器，用于根据所述电平移位电路的输出信号得到高侧驱动信号，以控制所述高侧开关元件的导通和关断；以及低侧驱动器，用于根据低侧控制输入信号得到低侧驱动信号，以控制所述低侧开关元件的导通和关断。

综上所述，本发明实施例通过调整传统的电平移位电路的结构实现了较强的抗共模噪声能力和高速传输信号的能力，其采用锁存误动作保护电路来监测第一信号线和第二信号线上的电流变化是否是根据输入信号而产生的，若该电流变化是根据输入信号而产生的，锁存误动作保护电路就将第一信号线和第二信号线上的变化传递至锁存电路；若该电流变化不是根据输入信号而产生的，锁存误动作保护电路就将锁存电路的置位端和复位端均拉高，阻止锁存电路的状态变化。因此，本发明实施例的电平移位电路可以在共模噪声发生时抑制电路中的噪声和干扰，避免锁存电路的误触发，提高电路对噪声的抵抗能力，从而提高电路的性能和可靠性。并且，本发明实施例的电平移位电路还不需要在电路中设置专门的RC滤波电路，有利于减小电路的面积，降低电路的成本。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出使用传统的电平移位电路的半桥电路的示意性电路图。

图2示出根据本发明实施例的电平移位电路的示意性结构框图。

图3示出根据本发明实施例的电平移位电路的示意性电路图。

图4示出根据本发明实施例的电平移位电路的第一脉冲产生模块的示意性电路图。

图5示出根据本发明实施例的电平移位电路的第二脉冲产生模块的示意性电路图。

图6示出根据本发明实施例的电平移位电路的锁存误动作保护电路的示意性电路图。

图7示出了一种采用本发明实施例的电平移位电路的半桥电路的示意性电路图。

图8A和图8B分别示出了本发明实施例的电平移位电路的传输延迟的示意性波形图。

图9A和图9B分别示出了本发明实施例的电平移位电路抗dv/dt噪声的示意性波形图。

具体实施方式

以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

图1示出使用传统的电平移位电路的半桥电路的示意性电路图。如图1所示，半桥电路100包括输出电路110、高侧驱动电路120和低侧驱动电路130。

输出电路110由串联连接的高侧开关元件XD1以及低侧开关元件XD2构成。输入电压VIN经由高侧开关元件XD1对负载101供给电力。负载101是从半桥电路接受电压（电力）的供给的负载。负载101连接于高侧开关元件XD1以及低侧开关元件XD2的连接点HS（连接点HS的电位也用连接点HS表示）与接地电位之间。

高侧开关元件XD1以及低侧开关元件XD2采用一方导通时另一方关断的方式互补地导通（ON）/关断（OFF），此外为了防止高侧开关元件XD1以及低侧开关元件XD2直通短路导致电路损坏设置了死区时间（dead time），用来保证一个开关元件在关断一段时间之后另一个开关元件再导通。在低侧开关元件XD2导通时，连接点HS的电位成为接地电位，在高侧开关元件XD1导通时，连接点HS的电位成为输入电压VIN。

高侧驱动电路120与高侧开关元件XD1的栅极端子连接。高侧驱动电路120由电平移位电路、高侧驱动器123、二极管D0以及电容器C1构成。电平移位电路由高侧驱动电路120中除了高侧驱动器123和电容器C1之外的部分，且由整形电路121、锁存电路122、第一压流转换电路124以及第二压流转换电路125构成。

第一压流转换电路124由串联连接的电阻器R1和电平移位晶体管HN1构成，且经由第一连接点Vx向整形电路121输出电平移动输出信号Setdrn。第二压流转换电路125由串联连接的电阻器R2和电平移位晶体管HN2构成，且经由第二连接点Vy向整形电路121输出电平移位输出信号Resdrn。其中，作为电平移位的晶体管HN1和HN2可以使用N沟道型半导体开关元件。

向电平移位晶体管HN1的栅极输入作为向高侧驱动电路120的电平移位电路的输入信号的Set（置位）信号。向电平移位晶体管HN2的栅极输入作为向高侧驱动电路120的电平移位电路的输入信号的Reset（复位）信号。Set信号是指示高侧开关元件XD1的导通期间的开始（关断期间的结束）定时的信号，Reset信号是指示高侧开关元件XD1的关断期间的开始（导通期间的结束）定时的信号。

整形电路121用于输入电平移位信号Setdrn以及Resdrn，且将这两个信号整形滤波后输出至锁存电路122的两端。

锁存电路122输入来自整形电路121的信号，存储并输出该输入是低电平（L）或高电平（H）而被置位或者复位的值。

高侧驱动器123连接至高侧开关元件XD1和锁存电路122，并根据锁存电路122的输出来输出信号HO，由此控制高侧开关元件XD1的导通和关断。

此外，锁存电路122和高侧驱动器123的高电位侧电源端子连接至高侧电路的浮动电源端HB，且二极管D0的阳极与电源电压VDD连接，二极管D0的阴极与高侧驱动电路120的高侧电路的浮动电源端HB连接。锁存电路122和高侧驱动器123的低电位侧电源端子连接至开关元件XD1和XD2的连接点HS。

第一压流转换电路124和第二压流转换电路125各自的一端连接至高侧驱动电路120的高侧电路的浮动电源端HB，而其另一端连接至公共地电位（VSS）。

电平移位电路还包括二极管D1和D2，二极管D1的阳极与第一连接点Vx连接，二极管D1的阴极与高侧电路的浮动电源端HB连接。二极管D2的阳极与第二连接点Vy连接，二极管D2的阴极与高侧电路的浮动电源端HB连接。

低侧驱动电路130包括对低侧开关元件XD2进行导通和关断控制的低侧驱动器131，其高电位侧电源端子连接至电源电压VDD，其低电位侧电源端子连接至公共地电位（VSS）。低侧驱动器131接收指示低侧开关元件XD2的导通与关断的信号S，采用反相器级联的结构逐级放大反相器的电流大小来驱动低侧开关元件XD2的栅极。由此，低侧驱动电路130在被输入到低侧驱动器131的信号S是高电平（H）时使得低侧开关元件XD2导通，在信号S是低电平（L）时使得低侧开关元件XD2关断。

当输入信号IN为低电平（L）的时候，驱动低侧开关元件XD2导通，高侧开关元件XD1关断，连接点HS被拉低到公共地电位VSS，低压域电源电压VDD通过升压二极管D0和低侧开关元件XD2对自举电容器C1进行充电，电容器C1两端的电压接近于电源电压VDD。当输入信号IN从低电平变为高电平时，在低压域经过逻辑电路将输入信号IN转换为置位脉冲信号Set，置位脉冲信号Set被输入到高压电平移位电路的输入控制电平移位晶体管HN1的导通与关断，当输入信号IN为高电平的时候，置位脉冲信号Set为高电平，晶体管HN1导通，晶体管HN2关断，第二连接点Vy等于高压域的电压HB，晶体管HN1导通时的电流在电阻器R1上产生的电压降Vdrop=HB-Idsat*R1，该电压降以浮动电压源HB为参考点，第一连接点的电压Vx=HB-Vdrop的电压落入到高边的浮动电压域之后被后续的逻辑电路识别，经过整形电路121的整形输出到锁存电路122的两端，锁存电路122输出高电平的信号HO来控制驱动高侧开关元件XD1导通，高侧开关元件XD1产生大电流对连接点HS的寄生电容进行充电，使得连接点HS很快上升到输入电压VIN，由于电容两端的电压不能突变，自举电容器C1将高侧电路的浮动电源端HB的电压抬升到VIN+VDD，此时高电位侧的电路都是由自举电容器C1进行供电。

在传统的电平移位电路中，伴随着半桥电路的开关动作，作为高压侧电路的基准电位的连接点HS从低电位向高电位或者从高电位向低电位急速变动，从而发生高压侧电路内的一部分（或者全部）的电压相对于公共地电位（VSS）而变动的所谓dV/dt噪声（共模噪声）的现象。在高压电平移位电路中，电平移位是基于耐高压的LDMOS器件实现的，该器件具有较大的漏-衬底寄生电容，例如图1中的晶体管HN1的寄生电容Cpar1和晶体管HN2的寄生电容Cpar2。在共模噪声dV/dt发生时，较大的共模噪声dV/dt通过晶体管HN1和HN2的寄生电容Cpar1和Cpar2产生位移电流，该电流能够在串联的电阻器R1和R2上引起电压降，进而在连接点Vx和Vy产生误触发信号。当共模噪声dV/dt较大时，该噪声容易通过整形滤波电路到达锁存电路，将使得锁存电路处于不确定的工作状态，进而导致后级的锁存电路误触发，产生错误的输出，即传统的电平移位电路具有共模瞬态噪声抑制能力（CMTI）不足的问题。

由此可知，在传统的电平移位电路中，dV/dt噪声的存在严重威胁高压电平移位电路的可靠性，错误的触发一般能够引起功率晶体管发生上下直通，严重的可能烧毁器件。

下面结合附图和实施例对本发明进一步说明。

图2示出根据本发明实施例的电平移位电路的示意性结构框图。如图2所示，本实施例的电平移位电路200用于将位于低电压域的输入信号IN转换为高电压域的输出信号OUT，其包括脉冲产生电路210、（第一电压-电流转换电路、第二电压-电流转换电路）第一压流转换电路220、第二压流转换电路230、锁存误动作保护电路240、锁存电路250、整形输出电路260、电流产生电路270以及反相器280。

其中，脉冲产生电路210工作在低电压域内，其用于将低压的输入信号IN转换成低压窄脉冲工作信号。示例的，脉冲产生电路210用于接收输入信号IN，并在输入信号IN的每个边沿处或者在输入信号IN每次从一个逻辑电平转变为另一个逻辑电平时产生脉冲信号。例如，脉冲产生电路210可以响应于输入信号IN从“0”逻辑状态转变为“1”逻辑状态而产生置位脉冲信号Set，并且响应于输入信号IN从“1”逻辑状态转变为“0”逻辑状态而产生复位脉冲信号Reset。

第一压流转换电路220和第二压流转换电路230用于将低压的输入信号IN转换成高电压域的电流信号并传递给下一级电路。其中，电流产生电路270用于产生表征所述电平移位电路200的初始状态的电流，第一压流转换电路220和第二压流转换电路230分别在输入信号IN的上升沿和下降沿各自导通，并在导通的时候将接收到的输入信号IN和输入信号IN的反相信号INB转换成相应的电流信号。示例的，所述第一压流转换电路220受控于所述置位脉冲信号Set而导通或关断，并在导通时将所述输入信号IN转换为置位电流信号I_set。所述第二压流转换电路230受控于所述复位脉冲信号Reset而导通或关断，并在导通时将通过反相器280得到的所述输入信号的反相信号INB转换成复位电流信号I_res。

锁存误动作保护电路240分别通过第一信号线201和第二信号线202与第一压流转换电路220和第二压流转换电路230连接，并通过所述第一信号线201接收所述第一压流转换电路220提供的置位电流信号I_set，以及通过所述第二信号线202接收所述第二压流转换电路230提供的复位电流信号I_res。锁存误动作保护电路240用于将所述置位电流信号I_set和所述复位电流信号I_res转换为相应的置位驱动信号Setdrn和复位驱动信号Resdrn，以置位和复位所述锁存电路250。

锁存电路250包括用于接收所述置位驱动信号Setdrn的置位端以及用于接收所述复位驱动信号Resdrn的复位端，锁存电路250用于根据所述置位驱动信号Setdrn和所述复位驱动信号Resdrn输出高压的占空比信号。在本实施例中，锁存电路250可以根据置位驱动信号Setdrn和复位驱动信号Resdrn上的电压变化而产生相应的逻辑变化。进一步的，本实施例的锁存电路250仅在置位端的电压与复位端的电压不同时才会在输出端产生逻辑变化，若锁存电路250的置位端和复位端的电压相同（例如，均为高电平），则锁存电路250的输出逻辑不变化。

在本实施例中，锁存误动作保护电路240还用于监测所述第一信号线201和所述第二信号线202上的电流（或者信号）变化是否是根据所述输入信号IN产生的脉冲。如果锁存误动作保护电路240确定所述第一信号线201和所述第二信号线202上的信号是根据输入信号IN产生的，则锁存误动作保护电路240将该信号传递至锁存电路250。如果锁存误动作保护电路240确定第一信号线201和第二信号线202上的信号不是根据输入信号IN产生的，则锁存误动作保护电路240保持为原来的状态。

示例的，在任何时间（例如，在输入信号IN的边沿处），第一压流转换电路220和第二压流转换电路230中仅有一个是被开启的，即在正常工作期间，第一信号线201和第二信号线202中仅有一个是存在电流（或脉冲驱动）的。相比较而言，当共模噪声发生时，共模电压会在第一信号线201和第二信号线202上同时产生电流。因此，在一种示例性的实施方式中，所述锁存误动作保护电路240被配置为高电平，当第一信号线201和第二信号线202中仅有一个存在电流时，则根据第一信号线201和第二信号线202上的电流信号产生相应的置位驱动信号Setdrn和复位驱动信号Resdrn，以及置位或复位所述锁存电路250，并且所述锁存电路250的输出逻辑可以响应于所述置位驱动信号Setdrn和所述复位驱动信号Resdrn而改变。而当第一信号线201和第二信号线202上均存在电流信号时，锁存误动作保护电路240将置位驱动信号Setdrn和复位驱动信号Resdrn均置位高电平，因此锁存电路250的输出仍然保持为之前的逻辑状态，其输出不发生改变。

例如，当输入信号IN为高电平时，第一信号线201上存在电流信号，且第二信号线202上不存在电流信号时，锁存误动作保护电路240根据第一信号线201上的置位电流信号I_set产生置位驱动信号Setdrn为高电平，且复位驱动信号Resdrn为低电平，锁存电路250的输出为高电平；而当输入信号IN为低电平时，第一信号线201上不存在电流信号，而第二信号线202上存在电流信号，因此锁存误动作保护电路240根据第二信号线202上的复位电流信号I_res产生置位驱动信号Setdrn为低电平，且复位驱动信号Resdrn为高电平，锁存电路250的输出改变为低电平。而当共模噪声发生时，第一信号线201和第二信号线202上均存在电流信号时，锁存误动作保护电路240将置位驱动信号Setdrn和复位驱动信号Resdrn均置位高电平，因此锁存电路250的输出仍然保持为之前的逻辑状态，其输出不发生改变。

整形输出电路260一般通过数字反相器、数字缓冲器和/或施密特触发器来实现，用于对锁存电路250输出的高压占空比信号进行整形滤波，最终得到高压的所述输出信号OUT。进一步的，所述整形输出电路260还用于将所述输出信号OUT反馈至所述锁存误动作保护电路240，以构成正反馈环路，从而可以在因共模噪声而导致的高电压域电源发生LCR谐振的情况发生时，抑制所述输出信号OUT的状态发生改变。

图3示出根据本发明实施例的电平移位电路的示意性电路图，图4至图6分别示出了本发明实施例的电平移位电路中的第一脉冲产生模块、第二脉冲产生模块和锁存误动作保护电路的示意性电路图。下面结合图3至图6对本发明实施例的电平移位电路作详细的说明。

在图3中，VCC1表示低电压域的电源电压（又称为低侧电源电压），VSS1表示低电压域的地（又称为低侧地），VCC2表示高电压域的电源电压（又称为高侧电源电压），VSS2表示高电压域的地（又称为高侧地）。

其中，脉冲产生电路210包括第一脉冲产生模块211、第二脉冲产生模块212以及反相器213。

所述第一脉冲产生模块211用于根据输入信号IN的上升沿而产生具有固定时间的置位脉冲信号Set。进一步的，如图4所示，第一脉冲产生模块211包括PMOS晶体管MP5、NMOS晶体管MN6和MN7、电容器C1、电阻器R4和 R5、与非门2110以及反相器2112。其中，PMOS晶体管MP5、电阻器R4以及NMOS晶体管MN6串联连接于低侧电源电压VCC1和低侧地VSS1之间，PMOS晶体管MP5的源极与低侧电源电压VCC1连接，PMOS晶体管MP5的漏极与电阻器R4的第一端连接，电阻器R4的第二端与NMOS晶体管MN6的漏极连接，NMOS晶体管MN6的源极与低侧地VSS1连接，PMOS晶体管MP5和NMOS晶体管MN6的栅极与输入信号IN连接。电容器C1的第一端与电阻器R4的第一端以及PMOS晶体管MP5的漏极连接，电容器C1的第二端与低侧地VSS1连接。与非门2110的一个输入端与输入信号IN连接，另一个输入端与电容器C1的第一端连接。反相器2112的输入端和与非门2110的输出端连接，反相器2112的输出端与NMOS晶体管MN7的栅极连接。电阻器R5和NMOS晶体管MN7串联连接于置位脉冲信号Set的输出端和低侧地VSS1之间，NMOS晶体管MN7的漏极与电阻器R5远离置位脉冲信号Set的输出端的一端连接，NMOS晶体管MN7的源极与低侧地VSS1连接。当输入信号IN为“0”（或者低电平）时，PMOS晶体管MP5导通，且NMOS晶体管MN6关断，电容器C1的第一端为高电平，反相器2112的输出为低电平，NMOS晶体管MN7被关断。当输入信号IN从“0”切换为“1”（也可称为输入信号IN从低电平切换为高电平）时，反相器2112的输出反转为高电平，NMOS晶体管MN7被导通，同时PMOS晶体管MP5被关断，且NMOS晶体管MN6被导通，电容器C1通过电阻器R4和NMOS晶体管MN6对地放电，当电容器C1的上端电压低于与非门2110的翻转阈值时，反相器2112的输出再次翻转为低电平，将NMOS晶体管MN7关断，从而可以在置位脉冲信号Set的输出端处得到一个具有固定时间的窄脉冲信号。

反相器213用于获得所述输入信号IN的反相信号INB，第二脉冲产生模块212用于根据输入信号的反相信号INB的上升沿（对应于输入信号IN的下降沿）而产生具有固定时间的复位脉冲信号Reset。进一步的，如图5所示，第二脉冲产生模块212包括PMOS晶体管MP6、NMOS晶体管MN8和MN9、电容器C2、电阻器R6和R7、与非门2120以及反相器2121。其中，PMOS晶体管MP6、电阻器R6以及NMOS晶体管MN8串联连接于低侧电源电压VCC1和低侧地VSS1之间，PMOS晶体管MP6的源极与低侧电源电压VCC1连接，PMOS晶体管MP6的漏极与电阻器R6的第一端连接，电阻器R6的第二端与NMOS晶体管MN8的漏极连接，NMOS晶体管MN8的源极与低侧地VSS1连接，PMOS晶体管MP6和NMOS晶体管MN8的栅极与输入信号的反相信号INB连接。电容器C2的第一端与电阻器R6的第一端以及PMOS晶体管MP6的漏极连接，电容器C2的第二端与低侧地VSS1连接。与非门2120的一个输入端与输入信号的反相信号INB连接，另一个输入端与电容器C2的第一端连接。反相器2121的输入端和与非门2120的输出端连接，反相器2121的输出端与NMOS晶体管MN9的栅极连接。电阻器R7和NMOS晶体管MN9串联连接于复位脉冲信号Reset的输出端和低侧地VSS1之间，NMOS晶体管MN9的漏极与电阻器R7远离复位脉冲信号Reset的输出端的一端连接，NMOS晶体管MN9的源极与低侧地VSS1连接。当输入信号的反相信号INB为“0”（或者低电平）时，PMOS晶体管MP6导通，且NMOS晶体管MN8关断，电容器C2的第一端为高电平，反相器2121的输出为低电平，NMOS晶体管MN9被关断。当输入信号的反相信号INB从“0”切换为“1”（也可称为输入信号的反相信号INB从低电平切换为高电平）时，反相器2121的输出反转为高电平，NMOS晶体管MN9被导通，同时PMOS晶体管MP6被关断，且NMOS晶体管MN8被导通，电容器C2通过电阻器R6和NMOS晶体管MN8对地放电，当电容器C2的上端电压低于与非门2120的翻转阈值时，反相器2121的输出再次翻转为低电平，将NMOS晶体管MN9关断，最终可以在复位脉冲信号Reset的输出端处得到一个具有固定时间的窄脉冲信号。

继续参考图3，电流产生电路270包括串联连接于低侧电源电压VCC1和低侧地VSS1之间的电阻器R3和NMOS晶体管MN5。其中，电阻器R3的第一端与低侧电源电压VCC1连接，电阻器R3的第二端与NMOS晶体管MN5的漏极和栅极连接，NMOS晶体管MN5的源极与低侧地VSS1连接。低侧电源电压VCC1在电阻器R3上产生的电流通过NMOS晶体管MN5以电流镜像的方式提供至第一压流转换电路220和第二压流转换电路230。

第一压流转换电路220包括PMOS晶体管MP1和MP2、电阻器R1、高压NMOS晶体管HN1、NMOS晶体管MN1和MN3以及二极管D1和D3。其中， PMOS晶体管MP1、电阻器R1、高压NMOS晶体管HN1、NMOS晶体管MN1以及NMOS晶体管MN3串联连接于高侧电源电压VCC2和低侧地VSS1之间，PMOS晶体管MP1的源极与高侧电源电压VCC2连接，PMOS晶体管MP1的栅极与漏极短接在一起，并与电阻器R1的第一端连接，电阻器R1的第二端与高压NMOS晶体管HN1的漏极连接，高压NMOS晶体管HN1的栅极与低侧电源电压VCC1连接，高压NMOS晶体管HN1的源极与NMOS晶体管MN1的漏极连接，NMOS晶体管MN1的栅极与输入信号IN连接，NMOS晶体管MN1的源极与NMOS晶体管MN3的漏极以及置位脉冲信号Set连接，NMOS晶体管MN3的栅极与电流产生电路270中的NMOS晶体管MN5的栅极连接，NMOS晶体管MN3的源极与低侧地VSS1连接。其中，NMOS晶体管MN3与NMOS晶体管MN5构成电流镜，以通过镜像的方式获得电流产生电路270中产生的电流。并且，PMOS晶体管MP2的源极与高侧电源电压VCC2连接，PMOS晶体管MP2的栅极与PMOS晶体管MP1的栅极和漏极连接，PMOS晶体管MP2的漏极用于提供所述置位电流信号I_set。二极管D1的阴极与PMOS晶体管MP1的源极连接，二极管D1的阳极与PMOS晶体管MP1的漏极连接。二极管D3的阴极与高压NMOS晶体管HN1的栅极连接，二极管D3的阳极与高压NMOS晶体管HN1的源极连接。

在本实施例中，二极管D1的作用是钳位PMOS晶体管MP1的栅源电压VGS，二极管D3的作用是在NMOS晶体管MN1关断的时候，将NMOS晶体管MN1的漏端电压钳位到VCC1+0.7V，对NMOS晶体管MN1和高压NMOS晶体管HN1形成保护，防止低压NMOS晶体管MN1和高压NMOS晶体管HN1被损坏。高压NMOS晶体管HN1用于在电路正常工作时承担第一压流转换电路220中的大部分的高压降，以对第一压流转换电路220中的低压管形成保护。电阻器R1用于限制第一压流转换电路220导通时支路中的电流大小。当输入信号IN为逻辑状态“0”变为“1”（或者输入信号IN从低电平变为高电平）时第一脉冲产生模块211中的NMOS晶体管MN7导通，产生有效的置位脉冲信号Set，该脉冲信号Set将NMOS晶体管MN1的源极拉低以使得NMOS晶体管MN1导通固定时间，该时间由置位脉冲信号Set来决定，继而在第一压流转换电路220中产生从高侧电源电压VCC2经过PMOS晶体管MP1、电阻器R1、高压NMOS晶体管HN1、NMOS晶体管MN1、电阻器R5以及NMOS晶体管MN7流入低侧地VSS1的电流，然后通过PMOS晶体管MP2镜像PMOS晶体管MP1中的电流，从而产生所述置位电流信号I_set并通过第一信号线201流入锁存误动作保护电路240。

第二压流转换电路230包括PMOS晶体管MP3和MP4、电阻器R2、高压NMOS晶体管HN2、NMOS晶体管MN2和MN4以及二极管D2和D4。其中， PMOS晶体管MP4、电阻器R2、高压NMOS晶体管HN2、NMOS晶体管MN2以及NMOS晶体管MN4串联连接于高侧电源电压VCC2和低侧地VSS1之间，PMOS晶体管MP4的源极与高侧电源电压VCC2连接，PMOS晶体管MP4的栅极与漏极短接在一起，并与电阻器R2的第一端连接，电阻器R2的第二端与高压NMOS晶体管HN2的漏极连接，高压NMOS晶体管HN2的栅极与低侧电源电压VCC1连接，高压NMOS晶体管HN2的源极与NMOS晶体管MN2的漏极连接，NMOS晶体管MN2的栅极与输入信号的反相信号INB连接，NMOS晶体管MN2的源极与NMOS晶体管MN4的漏极以及复位脉冲信号Reset连接，NMOS晶体管MN4的栅极与电流产生电路270中的NMOS晶体管MN5的栅极连接，NMOS晶体管MN4的源极与低侧地VSS1连接。其中，NMOS晶体管MN4与NMOS晶体管MN5构成电流镜，以通过镜像的方式获得电流产生电路270中产生的电流。并且，PMOS晶体管MP3的源极与高侧电源电压VCC2连接，PMOS晶体管MP3的栅极与PMOS晶体管MP4的栅极和漏极连接，PMOS晶体管MP3的漏极用于提供所述复位电流信号I_res。二极管D2的阴极与PMOS晶体管MP4的源极连接，二极管D2的阳极与PMOS晶体管MP4的漏极连接。二极管D4的阴极与高压NMOS晶体管HN2的栅极连接，二极管D4的阳极与高压NMOS晶体管HN2的源极连接。

同样的，二极管D2的作用是钳位PMOS晶体管MP4的栅源电压VGS，二极管D4的作用是在NMOS晶体管MN2关断的时候，将NMOS晶体管MN2的漏断电压钳位到VCC1+0.7V，对NMOS晶体管MN2和高压NMOS晶体管HN2形成保护，防止低压NMOS晶体管MN2和高压NMOS晶体管HN2被损坏。高压NMOS晶体管HN2用于在电路正常工作时承担第一压流转换电路220中的大部分的高压降，以对第一压流转换电路220中的低压管形成保护。电阻器R2用于限制第二压流转换电路230导通时支路中的电流大小。当输入信号IN为逻辑状态“1”变为“0”（或者输入信号IN从高电平变为低电平）时，输入信号的反相信号INB从逻辑状态“0”变为“1”（或者输入信号的反相信号INB从低电平变为高电平），第二脉冲产生模块212中的NMOS晶体管MN9导通，产生有效的复位脉冲信号Reset，该脉冲信号Reset将NMOS晶体管MN2的源极拉低以使得NMOS晶体管MN2导通固定时间，该时间由复位脉冲信号Reset来决定，继而在第二压流转换电路230中产生从高侧电源电压VCC2经过PMOS晶体管MP4、电阻器R2、高压NMOS晶体管HN2、NMOS晶体管MN2、电阻器R7以及NMOS晶体管MN9流入低侧地VSS1的电流，然后通过PMOS晶体管MP3镜像PMOS晶体管MP4中的电流，从而产生所述复位电流信号I_res并通过第二信号线202流入锁存误动作保护电路240。

如前所述，锁存误动作保护电路240根据第一信号线201和第二信号线202上的电流变化，将置位电流信号I_set和复位电流信号I_res转换为置位驱动信号Setdrn和复位驱动信号Resdrn。在一种示例性的实施方式中，锁存电路250例如通过RS触发器来实现，其置位端S用于接收所述置位驱动信号Setdrn，其复位端R用于接收所述复位驱动信号Resdrn，并通过其置位端S和复位端R的电压变化，在输出端Q产生相应的逻辑输出。

整形输出电路260包括依次级联的4个反相器261-264。其中，第一个反相器261的输入端与锁存电路250的输出端Q连接，最后一个反相器263的输出端用于输出所述高压的输出信号OUT。此外，反相器262的输出端以及反相器263的输出端还与所述锁存误动作保护电路240连接，用于向锁存误动作保护电路240提供输出信号OUT的同相信号OU1和反相信号OUT2，以在电路中构成正反馈环路。

请参考图6，本实施例的锁存误动作保护电路240包括电阻器R8和R9、构成第一交叉耦合结构的PMOS晶体管MP7和MP8以及构成第二交叉耦合结构的NMOS晶体管MN10和MN11。其中，PMOS晶体管MP7和NMOS晶体管MN10被设置在高侧电源电压VCC2和高侧地VSS2之间，PMOS晶体管MP8和NMOS晶体管MN11被设置在高侧电源电压VCC2和高侧地VSS2之间，其中PMOS晶体管MP7和MP8的源极与高侧电源电压VCC2连接，PMOS晶体管MP7和MP8的漏极分别与NMOS晶体管MN10和MN11的漏极连接，NMOS晶体管MN10和MN11的源极与高侧地VSS2连接。在本实施例中，PMOS晶体管MP7和MP8以及NMOS晶体管MN10和MN11分别以双稳态配置的方式来被耦合，其中PMOS晶体管MP7或MP8的栅极在节点204或203分别与PMOS晶体管MP8或MP7的漏极连接，NMOS晶体管MN10或MN11的栅极在节点204或203分别与NMOS晶体管MN11或MN10的漏极连接。此外，节点203和204还是第一信号线201和第二信号线202与锁存误动作保护电路240连接所在的节点，以及锁存电路250的置位端S和复位端R连接所在的节点。

电阻器R8被设置在节点203和高侧地VSS2之间，电阻器R9被设置在高侧电源电压VCC2和节点204之间。电阻器R8和R9用于为锁存电路250提供初始状态，当锁存误动作保护电路240中没有电流流入时，电阻器R8将节点203（也可以说是锁存电路250的置位端S）拉低，电阻器R9将节点204（也可以说是锁存电路250的复位端R）拉高，使得锁存电路250在输出端Q输出逻辑低电平的高压占空比信号。

此外，锁存误动作保护电路240中还包括NMOS晶体管MN12和MN13，NMOS晶体管MN12被设置在节点204与高侧地VSS2之间，NMOS晶体管MN13被设置在节点203与高侧地VSS2之间。其中，NMOS晶体管MN12和MN13的栅极分别接收输出信号OUT的同相信号OUT1和反相信号OUT2，并在电路工作过程中为电路提供正反馈作用。

下面结合图3和图6对本发明实施例的电平移位电路的工作原理进行说明。如前所述，当第一压流转换电路220和第二压流转换电路230中没有电流脉冲时，锁存误动作保护电路240中的电阻器R8和R9为锁存电路250提供初始状态，将锁存电路250的置位端S拉低，并将复位端R拉高，锁存电路250输出低电平的逻辑信号。当输入信号IN为逻辑状态“1”时，第一信号线201中产生电流脉冲，此时PMOS晶体管MP7中的电流大于NMOS晶体管MN10和MN13的饱和电流，锁存电路的初始状态被打破，此时，NMOS晶体管MN11和PMOS晶体管MP7工作在深线性区，NMOS晶体管MN10和PMOS晶体管MP8工作在关断区，此时置位驱动信号Setdrn将锁存电路250的置位端S拉高，复位驱动信号Resdrn将锁存电路250的复位端R拉低，锁存电路250的输出端Q输出高电平的信号，经过整形输出电路260后，得到输出信号OUT为高电平。当输入信号IN为逻辑状态“0”时，第二信号线202中产生电流脉冲，此时PMOS管MP8中的电流大于NMOS晶体管MN11和MN12的饱和电流，此时NMOS晶体管MN10和PMOS晶体管MP8工作在深线性区，NMOS晶体管MN11和PMOS晶体管MP7工作在关断区，此时复位驱动信号Resdrn将锁存电路250的复位端R拉高，置位驱动信号Setdrn将锁存电路250的置位端S拉低，锁存电路250的输出端Q输出低电平的信号，经过整形输出电路260之后，得到输出信号OUT为低电平。

图7示出了一种采用本发明实施例的电平移位电路的半桥电路的示意性电路图。在本实施例中，半桥电路300可以是开关型功率变换器的一部分或对应于开关型功率变换器。如图7所示，在半桥电路300中包括输出电路310和驱动电路320。

输出电路310由串联连接的高侧开关元件XD1以及低侧开关元件XD2构成。输入电压VIN经由高侧开关元件XD1对负载101供给电力。负载101是从半桥电路接受电压（电力）的供给的负载。负载101连接于高侧开关元件XD1以及低侧开关元件XD2的连接点HS（连接点HS的电位也用连接点HS表示）与接地电位之间。

高侧开关元件XD1以及低侧开关元件XD2采用一方导通时另一方关断的方式互补地导通（ON）/关断（OFF），此外为了防止高侧开关元件XD1以及低侧开关元件XD2直通短路导致电路损坏设置了死区时间（dead time），用来保证一个开关元件在关断一段时间之后另一个开关元件再导通。在低侧开关元件XD2导通时，连接点HS的电位成为接地电位，在高侧开关元件XD1导通时，连接点HS的电位成为输入电压VIN。

驱动电路320中包括由电平移位电路321、高侧驱动器322、二极管D0和自举电容器Cbst构成的高侧驱动电路。此外，驱动电路320中还设置了从外部进行供给的电源端VDD、低侧电源端VCC1、高侧电源端VCC2、低侧接地端VSS1、高侧驱动电路的控制输入端HSIN、低侧驱动电路的控制输入端LSIN、高侧电路的浮动电源端HB、高侧电路的浮动地HS、高侧电路的驱动输出端HO和低侧电路的驱动输出端LO。

其中，电平移位电路321可以通过上述实施例中的电平移位电路200来实现。电平移位电路321的第一电源端与低侧电源端VCC1连接，电平移位电路321的第二电源端与高侧电源端VCC2连接，电平移位电路321的第一接地端与低侧接地端连接，电平移位电路321的第二接地端与高侧电路的浮动地HS连接。电平移位电路321的输入与控制输入端HSIN连接，并根据控制输入端HSIN的低压信号得到高压的输出信号，高侧驱动器322的输入与电平移位电路321的输出连接，并根据电平移位电路321的输出来得到输出信号HO，由此控制高侧开关元件XD1的导通和关断。

驱动电路320中还包括用于对低侧开关元件XD2进行导通和关断控制的低侧驱动器323，低侧驱动器323的高电位侧电源端子连接至低侧电源端VCC1，其低电位侧电源端子连接到低侧接地端VSS1。低侧驱动器323用于对指示低侧开关元件XD2的导通和关断的信号LSIN进行放大而输出到低侧开关元件XD2的栅极，由此控制低侧开关元件XD2的导通和关断。

在本实施例的半桥驱动电路320中，低压侧有一电源VDD给电路进行供电，其通过二极管D0和自举电容器Cbst给高压侧提供稳定的浮动电源HB。其原理是：当高侧开关元件XD1关断时，高侧浮动地HS为地电平，电源VDD给自举电容器Cbst进行充电，HB=VDD；当高侧开关元件XD1导通时，高侧浮动地HS被抬升至输入电压VIN，高侧浮动电源HB=VDD+VIN，高侧浮动电源HB与电源VDD之间的电压差由二极管D0来承担。浮动高压电源轨用于给半桥驱动电路320中的部分电路进行供电，HS为其高压浮动地，HB为其高压浮动电源。

下面结合图3至图7对本发明实施例的电平移位电路的抗共模噪声原理进行说明。当控制输入端HSIN的信号（即前述的输入信号IN）为高电平时，电平移位电路321输出高电平信号，驱动高侧开关元件XD1导通，在高侧开关元件XD1导通的瞬间，高压浮动地HS的噪声通过自举电容器Cbst耦合到高侧电源端VCC2上，高侧电源端VCC2上的电压通过PMOS晶体管MP1和电阻器R1以及PMOS晶体管MP4以及电阻器R2分别对高压NMOS晶体管HN1和HN2的寄生电容Cpar1和Cpar2进行充电，继而在第一信号线201和第二信号线202上同时产生电流脉冲，该电流脉冲远大于锁存误动作保护电路240中的NMOS晶体管MN10和MN11的饱和电流而使得PMOS晶体管MP7和MP8关断，从而使得锁存电路250的置位端S和复位端R均为高电平，使得锁存电路250的输出不发生改变，由此可以抑制电平移位电路的输出的变化，避免电路的误导通。

此外，由于高侧电源端VCC2在高侧开关元件XD1导通的瞬间处于LCR谐振状态，当高侧电源端VCC2向上谐振到最高点后开始向下谐振，此时电容器Cpar1和Cpar2通过PMOS晶体管MP1和MP4的寄生电容以及二极管D1和D2进行放电，使得PMOS晶体管MP1、MP2、MP7、MP8、MP3以及MP4均处于关断状态，而使得锁存误动作保护电路240无法正常工作，此时NMOS晶体管MN12和MN13开始发挥作用，当电平移位电路321的输出为高电平时，NMOS晶体管MN12导通，且NMOS晶体管MN13关断，NMOS晶体管MN12将锁存电路250的复位端R迅速拉低，此时锁存电路250的输出还能够保持在高电平，避免了电平移位电路的输出出现误触发的情况的发生，同时NMOS晶体管MN12还能使得PMOS晶体管MP7和NMOS晶体管MN11导通，PMOS晶体管MP8和NMOS晶体管MN10关断，锁存误动作保护电路240重新开始工作。当电平移位电路321的输出为低电平时，NMOS晶体管MN13导通，且NMOS晶体管MN12关断，NMOS晶体管MN13将锁存电路250的置位端S迅速拉低，此时锁存电路250的输出还能保持在低电平，避免了电平移位电路的误触发，同时NMOS晶体管MN13还能使得PMOS晶体管MP8和NMOS晶体管MN10导通，使得锁存误动作保护电路240可以重新开始工作。

图8A和图8B分别示出了本发明实施例的电平移位电路的传输延迟的示意性波形图。其中，图8A示出了当输入信号IN的上升沿出现时本发明实施例的电平移位电路的输出信号OUT的波形图，图8B示出了当输入信号IN的下降沿出现时本发明实施例的电平移位电路的输出信号OUT的波形图，横坐标表示时间（ms），纵坐标表示电压（V）。如图8A和图8B所示，本发明实施例的电平移位电路具有很快的传输速度，在一种示例性的实施方式中，本发明的电平移位电路对输入信号IN的上升沿的传输速度为2.86ns，对输入信号IN的下降沿的传输速度为2.97ns。

图9A和图9B分别示出了本发明实施例的电平移位电路抗dv/dt噪声（共模噪声）的示意性波形图。图9A和图9B对本发明实施例的电平移位电路的抗共模噪声能力进行了测试，当高压浮动地HS的上升速度在50V/ns时，采用本发明实施例的电平移位电路的驱动电路的高侧输出信号HO仍然能够保持正常的输出波形。

综上所述，本发明实施例通过调整传统的电平移位电路的结构实现了较强的抗共模噪声能力和高速传输信号的能力，其采用锁存误动作保护电路来监测第一信号线和第二信号线上的电流变化是否是根据输入信号而产生的，若该电流变化是根据输入信号而产生的，锁存误动作保护电路就将第一信号线和第二信号线上的变化传递至锁存电路；若该电流变化不是根据输入信号而产生的，锁存误动作保护电路就将锁存电路的置位端和复位端均拉高，阻止锁存电路的状态变化。因此，本发明实施例的电平移位电路可以在共模噪声发生时抑制电路中的噪声和干扰，避免锁存电路的误触发，提高电路对噪声的抵抗能力，从而提高电路的性能和可靠性。并且，本发明实施例的电平移位电路还不需要在电路中设置专门的RC滤波电路，有利于减小电路的面积，降低电路的成本。

此外，本发明的电平移位电路通过窄脉冲的方式来控制第一压流转换电路和第二压流转换电路将低压的输入信号转换为高压的电流信号，具有很大的驱动能力，可以快速的实现电平移位，从而可以提高电路的工作频率和传输速度。另外，本发明的窄脉冲驱动的方式还可以使得第一压流转换电路和第二压流转换电路短时间工作，有利于降低电路功耗。

应当说明，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (10)

1.一种电平移位电路，用于将第一电压域的输入信号转换为第二电压域的输出信号，包括：

第一压流转换电路，用于接收所述输入信号，并根据所述输入信号产生置位电流信号；

第二压流转换电路，用于接收所述输入信号的反相信号，并根据所述输入信号的反相信号产生复位电流信号；

锁存误动作保护电路，用于通过第一信号线来接收所述置位电流信号，以及通过第二信号线来接收所述复位电流信号，并根据所述置位电流信号和所述复位电流信号产生处于所述第二电压域的置位驱动信号和复位驱动信号；

锁存电路，其具有用于接收所述置位驱动信号的置位端和接收所述复位驱动信号的复位端，所述锁存电路用于在所述置位驱动信号和所述复位驱动信号具有不同电平时输出相应的逻辑电平；以及

整形输出电路，用于根据所述锁存电路的输出提供所述输出信号，

其中，所述锁存误动作保护电路还用于在共模噪声发生时，将所述置位驱动信号和所述复位驱动信号设置于相同的电平，然后根据所述输出信号的状态，将所述锁存电路的置位端和复位端之一迅速拉低，以使得所述锁存电路的输出保持为原来的状态。

2.根据权利要求1所述的电平移位电路，还包括：

脉冲产生电路，用于在所述输入信号的第一边沿处产生用于对所述第一压流转换电路进行导通关断控制的置位脉冲信号，以及在所述输入信号的第二边沿处产生用于对所述第二压流转换电路进行导通关断控制的复位脉冲信号。

3.根据权利要求2所述的电平移位电路，还包括：

电流产生电路，用于产生表征所述电平移位电路的初始状态的电流，

其中，所述第一压流转换电路包括：

串联连接于所述第二电压域的第二电源电压与所述第一电压域的第一地之间的第一晶体管、第一电阻器、第一高压晶体管、第二晶体管以及第三晶体管，所述第一高压晶体管的控制端与所述第一电压域的第一电源电压连接，所述第二晶体管的控制端与所述输入信号连接，所述第二晶体管的第二端用于接收所述置位脉冲信号，所述第三晶体管通过镜像的方式获得所述电流产生电路的电流；以及

第四晶体管，连接于所述第二电源电压和所述第一信号线之间，所述第四晶体管与所述第一晶体管构成电流镜，以通过镜像所述第一晶体管中的电流而产生所述置位电流信号。

4.根据权利要求3所述的电平移位电路，其中，所述第二压流转换电路包括：

串联连接于所述第二电源电压与所述第一地之间的第五晶体管、第二电阻器、第二高压晶体管、第六晶体管以及第七晶体管，所述第二高压晶体管的控制端与所述第一电源电压连接，所述第六晶体管的控制端与所述输入信号的反相信号连接，所述第六晶体管的第二端用于接收所述复位脉冲信号，所述第七晶体管通过镜像的方式获得所述电流产生电路的电流；以及

第八晶体管，连接于所述第二电源电压和所述第二信号线之间，所述第八晶体管与所述第五晶体管构成电流镜，以通过镜像所述第五晶体管中的电流而产生所述复位电流信号。

5.根据权利要求4所述的电平移位电路，其中，所述第一压流转换电路中还包括：

连接于所述第一晶体管的两端之间的第一钳位二极管以及连接于所述第一高压晶体管的控制端和第二端之间的第二钳位二极管，

所述第二压流转换电路中还包括：

连接于所述第五晶体管的两端之间的第三钳位二极管以及连接于所述第二高压晶体管的控制端和第二端之间的第四钳位二极管，

其中，所述电流产生电路包括：

串联连接于所述第一电源电压和所述第一地之间的第三电阻器和第九晶体管，其中，所述第九晶体管与所述第三晶体管以及所述第七晶体管以电流镜的方式连接。

6.根据权利要求1所述的电平移位电路，其中，所述锁存误动作保护电路包括：

连接成第一交叉耦合结构的第十晶体管和第十一晶体管；以及

连接成第二交叉耦合结构的第十二晶体管和第十三晶体管，

所述第十晶体管和所述第十二晶体管串联连接于所述第二电压域的第二电源电压和第二地之间，

所述第十一晶体管和所述第十三晶体管串联连接于所述第二电源电压和所述第二地之间，

所述第十一晶体管和所述第十三晶体管的控制端与所述第十晶体管和所述第十二晶体管之间的第一节点连接，

所述第十晶体管和所述第十二晶体管的控制端与所述第十一晶体管和所述第十三晶体管之间的第二节点连接，

其中，所述第一节点还用于与所述第一信号线以及所述锁存电路的置位端连接，所述第二节点还用于与所述第二信号线以及所述锁存电路的复位端连接。

7.根据权利要求6所述的电平移位电路，其中，所述锁存误动作保护电路还包括：

连接于所述第一节点与所述第二地之间的第四电阻器；

连接于所述第二电源电压与所述第二节点之间的第五电阻器，其中所述第四电阻器和所述第五电阻器用于为所述锁存电路提供初始状态；

连接于所述第二节点与所述第二地之间的第十四晶体管，所述第十四晶体管的控制端用于接收所述输出信号的同相信号；以及

连接于所述第一节点与所述第二地之间的第十五晶体管，所述第十五晶体管的控制端用于接收所述输出信号的反相信号，

其中，所述第十四晶体管和所述第十五晶体管用于根据所述输出信号的状态在电路中提供正反馈环路，以在所述共模噪声发生时将所述锁存电路的置位端和复位端之一迅速拉低。

8.根据权利要求2所述的电平移位电路，其中，所述脉冲产生电路包括：

第一脉冲产生模块，用于根据所述输入信号的第一边沿产生所述置位脉冲信号，以及

第二脉冲产生模块，用于根据所述输入信号的反相信号的第一边沿产生所述复位脉冲信号，

其中，所述第一脉冲产生模块和所述第二脉冲产生模块均包括：

串联连接于所述第一电压域的第一电源电压和第一地之间的第十六晶体管、第六电阻器以及第十七晶体管，所述第十六晶体管和所述第十七晶体管的控制端彼此连接，并用于接收所述输入信号或所述输入信号的反相信号，所述第十六晶体管和所述第十七晶体管具有相反的导通类型；

连接于所述第十六晶体管和所述第六电阻器之间的第三节点与所述第一地之间的电容器；

与非门，其第一输入端用于接收所述输入信号或所述输入信号的反相信号，其第二输入端与所述第三节点连接；

第一反相器，其输入端与所述与非门的输出端连接；

连接于所述置位/复位脉冲信号的输出端与所述第一地之间的第七电阻器和第十八晶体管，所述第十八晶体管的控制端与所述第一反相器的输出端连接。

9.一种驱动电路，其用于驱动半桥电路中的高侧开关元件和低侧开关元件，包括：

权利要求1至8任一项所述的电平移位电路，所述电平移位电路用于将处于第一电压域的高侧控制输入信号转换为第二电压域的输出信号；

高侧驱动器，用于根据所述电平移位电路的输出信号得到高侧驱动信号，以控制所述高侧开关元件的导通和关断；以及

低侧驱动器，用于根据低侧控制输入信号得到低侧驱动信号，以控制所述低侧开关元件的导通和关断。

10.一种半桥电路，包括：

输出电路，包括串联连接的高侧开关元件和低侧开关元件，输入电压经由所述高侧开关元件对负载供给电力；以及

用于驱动所述高侧开关元件和低侧开关元件的驱动电路，包括：

权利要求1至8任一项所述的电平移位电路，所述电平移位电路用于将处于第一电压域的高侧控制输入信号转换为第二电压域的输出信号；

高侧驱动器，用于根据所述电平移位电路的输出信号得到高侧驱动信号，以控制所述高侧开关元件的导通和关断；以及

低侧驱动器，用于根据低侧控制输入信号得到低侧驱动信号，以控制所述低侧开关元件的导通和关断。