JP2001286124A - ゲート駆動方法及びゲート駆動制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 ＩＧ半導体素子を駆動するゲート駆動回路に
おいて、ノイズの影響を受けにくく、しかもオン時のス
イッチング損失増大を防止する。 【解決手段】 ＩＧ半導体素子１０のゲートにオフゲー
ト信号を与える変調器１７ＡをこのＩＧ半導体素子１０
のスイッチング速度よりも高速の高周波のオン、オフ信
号で駆動してそのデューティを制御するによってゲート
駆動電圧を平均値に制御する。これにより、通常オフ時
などで、ゲート抵抗を大きめで使用する場合には、デュ
ーティを小さくしてスイッチングを遅くしサージ電圧の
発生を防ぐ。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、絶縁ゲート型半導
体素子を使用した電力変換装置のゲート駆動方法及びゲ
ート駆動制御回路に関する。

【０００２】

【従来の技術】電力用半導体素子は、そのゲート駆動方
法として電流駆動型と電圧駆動型に分けられる。電流駆
動型には、従来からサイリスタやゲートターンオフサイ
リスタ（ＧＴＯ）、トランジスタがある。これらの大電
力用素子はいずれもゲート電流として１Ａ〜数Ａ、ＧＴ
Ｏでは数十〜数百Ａの電流が必要である。一方、ＭＯＳ
型ゲート構造を有する絶縁ゲート型半導体素子、例え
ば、ＭＯＳ−ＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ
Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、
ＩＥＧＴ（Ｉｎｊｅｃｔｉｏｎ Ｅｎｈａｎｃｅｄ Ｇ
ａｔｅ Ｔｒａｎｓｉｓｔｏｒ）は電圧駆動型であり、
ゲート容量のキャパシタンスを充電・放電する電流がオ
ン、オフ切り替え時に瞬間的に流れるが、定常時はゲー
ト電流が流れない。したがって、ゲートパワーは非常に
小さくできる。またＭＯＳ構造特有の高速動作が可能で
ある。これらのことから、近年では、この種の電圧駆動
型の半導体素子の開発が進められ、高圧大電流（例えば
４．５ｋＶ−１０００Ａ級）の絶縁ゲート型半導体素子
が開発されている。

【０００３】通常、ＩＧＢＴ，ＩＥＧＴなどのゲート駆
動回路では、直流電圧をトランジスタやＭＯＳ−ＦＥＴ
のスイッチング素子によりゲート抵抗を介してゲート、
エミッタ間に正負の電圧を供給することで、ＩＧＢＴ，
ＩＥＧＴのオン、オフの制御を行っている。

【０００４】図１３は絶縁ゲート型半導体素子を駆動す
る従来のゲート駆動回路を簡単化して示している。絶縁
ゲート型半導体素子（ＩＧ半導体素子）１０のゲートＧ
は、ゲート抵抗１１を介してオン、オフ制御信号がスイ
ッチングトランジスタ（Ｔｒ）１２，１３より供給され
る。図１４は絶縁ゲート型半導体素子を使用してインバ
ータ回路を構成したときの１相分の回路を示し、１０
Ｕ，１０ＸはＩＧ半導体素子であり、１１Ｕ，１１Ｘは
ゲート抵抗、１６Ｕ，１６Ｘはゲート駆動回路である。
そして図１５は各ゲート駆動回路１６Ｕ，１６Ｘの駆動
信号を示している。

【０００５】各ゲート駆動回路１６Ｕ，１６Ｘでは、各
入力のオン指令により、正電圧をゲート抵抗１１Ｕ，１
１Ｘを介して各ＩＧ半導体素子１０Ｕ，１０Ｘの各ゲー
トに供給して、素子をオン状態にする。ｔｄ１は、ＩＧ
半導体素子１０Ｕ，１０Ｘが同時にオンにならないよう
に設けたすきま時間である。また、各ゲート駆動回路の
入力にオフ指令が入った場合には、ゲート抵抗１１Ｕ，
１１Ｘを介して負電圧をＩＧ半導体素子１０Ｕ，１０Ｘ
の各ゲートに供給して各素子をオフにする。

【０００６】

【発明が解決しようとする課題】このような従来の絶縁
ゲート型半導体素子のゲート駆動回路にあっては、次の
ような問題点があった。図１６に示すように、ＩＧ半導
体素子１０は大容量になればなるほどに、Ｃ，Ｇ，Ｅの
各端子間のキャパシタンスＣｃｇ，Ｃｇｅ，Ｃｃｅが増
大する。その結果、図１４のインバータ回路において、
ＩＧ半導体素子１０Ｕがオフからオンにスイッチする
と、図１７に示すように素子端子間のキャパシタンスを
介してＩＧ半導体素子１０Ｘのゲート電圧Ｖｇｕに誤パ
ルスが入り、最悪の場合にはこの誤パルスにより、ＩＧ
半導体素子１０Ｘが再びオンして、上下アームの素子が
同時にオンするという短絡モードが発生して素子を破壊
するという問題があった。

【０００７】このような問題に対して、上記の例では、
ＩＧ半導体素子１０Ｘのゲート抵抗値を小さくして、Ｉ
Ｇ半導体素子１０Ｕがオンする時のノイズ電流をゲート
駆動回路にバイパスする方法がある。この方法では、大
容量の素子になればなるほど、バイパス効果を得るため
にゲート抵抗値を０Ωに近づける必要がある。

【０００８】通常の大容量絶縁ゲート型半導体素子（Ｉ
Ｇ半導体素子）ではオフでのゲート抵抗は数Ω〜数十Ω
の低抗値を使用しているが、ゲート抵抗値を小さくする
と半導体素子のスイッチング速度が速くなり、スイッチ
ング時電圧変化と電流変化が大きくなって電流遮断時の
サージ電圧が高くなる欠点がある。

【０００９】このため、ＩＧ半導体素子１０Ｕがオンす
るときにはＩＧ半導体素子１０Ｘのゲート抵抗値を小さ
くし、ＩＧ半導体素子１０Ｘ自身がオフする時はゲート
抵抗値を大きくするなど、タイミングに応じてゲート抵
抗の抵抗値を変更する必要が発生し、ゲート駆動回路の
構成が複雑になるという問題点がある。

【００１０】一方、ＩＧ半導体素子の大容量化に伴う各
端子間のキャパシタンスＣｃｇ，Ｃｇｅ，Ｃｃｅが増大
する結果，ＩＧ半導体素子のスイッチングオン時にも次
のような問題が発生する。

【００１１】図１３において、ＩＧ半導体素子１０のＧ
−Ｅ間容量Ｃｇｅの増大により、ゲート抵抗１１の抵抗
値Ｒ１１とＣｇｅにより、ＩＧ半導体素子１０のゲート
電圧は指数関数的に立ち上がるが、抵抗値Ｒ１１と容量
Ｃｇｅとの積（＝Ｒ１１×Ｃｇｅ）である時定数が大き
くなると、ゲート電圧が所定の値になる時間が長くな
る。ゲート電圧が低い状態では、ＩＧ半導体素子１０の
Ｃ−Ｅ間電圧Ｖｃｅも高くなって損失が増加する。ここ
で、ゲート抵抗１１の抵抗値Ｒ１１を小さくすれば損失
増加は防止できるが、オフ時動作と同様に抵抗値Ｒ１１
が小さいと、ＩＧ半導体素子１０のオンのスイッチング
が速くなり、ノイズ発生量が増加する問題がある。

【００１２】このため、オフからオンに変化する時点で
はゲート抵抗を大きくし、一度オンした後はゲート抵抗
を小さくして、ゲート電圧の立ち上がり時間を速くする
など、タイミングに応じてゲート抵抗の抵抗値を変更す
る必要が発生し、ゲート駆動回路の構成が複雑になると
いう問題点がある。

【００１３】本発明はこのような従来の問題点に鑑みて
なされたもので、ノイズの影響を受けにくく、しかもオ
ン時のスイッチング損失増大を防止するゲート駆動技術
を提供することを目的とする。

【００１４】

【課題を解決するための手段】請求項１の発明のゲート
駆動方法は、絶縁ゲート型半導体素子のゲートに所定の
第１電圧のオン信号を印加して所定時間だけ導通させ、
当該ゲートに所定の第２電圧の信号を印加して所定時間
だけ不導通にするゲート駆動回路において、前記ゲート
に印加する電圧を前記所定の第１電圧から第２電圧に切
り替えるタイミングにおいて一定時間の間、高周波の繰
り返しパルスを当該ゲートに印加するものである。

【００１５】請求項１の発明のゲート駆動方法では、オ
フゲート信号を与えるゲート駆動回路を絶縁ゲート型半
導体素子のスイッチング速度よりも高速の高周波のオ
ン、オフ信号で駆動してそのデューティを制御すること
で、ゲート駆動電圧を平均値に制御する。これにより、
通常オフ時などで、ゲート抵抗を大きめで使用する場合
には、デューティを小さくしてスイッチングを遅くしサ
ージ電圧の発生を防ぐなど、簡単な回路により所望のタ
イミングでゲート抵抗を変更したのと同じ作用効果を得
ることができる。

【００１６】請求項２の発明のゲート駆動方法は、絶縁
ゲート型半導体素子を少なくとも１組使用して、各組の
絶縁ゲート型半導体素子を交互にオン、オフさせると共
に、両者の各絶縁ゲート型半導体素子が同時にオンしな
いように休止時間ｔｄ１を設けて交流出力を得るように
したインバータ回路で、各絶縁ゲート型半導体素子のゲ
ートには所定の第１の電圧のオン信号を印加して所定時
間だけオンさせ、当該ゲートに所定の第２電圧の信号を
印加して所定時間だけオフにさせるゲート駆動回路にお
いて、前記ゲートに印加する前記所定の第２電圧を時間
△Ｔ１だけ高周波の繰り返しパルスを印加するように
し、時間△Ｔ１を前記休止時間ｔｄ１よりも短くするも
のである。

【００１７】請求項２の発明のゲート駆動方法では、オ
フゲート信号を与えるゲート駆動回路を絶縁ゲート型半
導体素子のスイッチング速度よりも高速の高周波のオ
ン、オフ信号で駆動してそのデューティを制御すること
で、ゲート駆動電圧を平均値に制御する。ここで、高周
波のオン、オフ信号で駆動する時間をインバータ回路の
相補アームの絶縁ゲート型半導体素子がオンする以前に
は停止して、オフゲート信号を与えるゲート駆動回路を
連続的にオンして、ノイズ電流をバイパスしやすくす
る。

【００１８】請求項３の発明のゲート駆動方法は、絶縁
ゲート型半導体素子のゲートに所定の第１電圧のオン信
号を印加して所定時間だけ導通させ、当該ゲートに所定
の第２電圧の信号を印加して所定時間だけ不導通にする
ゲート駆動回路において、前記ゲートに印加する電圧を
前記所定の第２電圧から第１電圧に切り替えるタイミン
グにおいて一定時間の間、高周波の繰り返しパルスを当
該ゲートに印加するものである。

【００１９】請求項３の発明のゲート駆動方法では、オ
ンゲート信号を与えるゲート駆動回路を絶縁ゲート型半
導体素子のスイッチング速度よりも高速の高周波のオ
ン、オフ信号で駆動してそのデューティを制御すること
で、ゲート駆動電圧を平均値に制御する。これにより、
通常のスイッチングオン時などで、ゲート抵抗を大きめ
で使用する場合にはデューティを小さくし、１つの絶縁
ゲート型半導体素子のスイッチングオンが後の状態の時
には、オンゲート信号を与えるゲート駆動回路を連続的
にオンしてそのスイッチング速度を遅らせることで、他
方の絶縁ゲート型半導体素子のゲート電圧に与えるノイ
ズの影響を低減できる。

【００２０】請求項４の発明のゲート駆動方法は、絶縁
ゲート型半導体素子のゲートに所定の第１電圧のオン信
号を印加して所定時間だけ導通させ、当該ゲートに所定
の第２電圧の信号を印加して所定時間だけ不導通にする
ゲート駆動回路において、前記ゲートに印加する電圧を
前記所定の第２電圧から第１電圧に切り替えるタイミン
グにおいて一定時間△Ｔ２の間、高周波の繰り返しパル
スを当該ゲートに印加するようにし、前記絶縁ゲート型
半導体素子のゲート電圧がスレッシュホールド電圧を超
過する時間に対して、当該時間△Ｔ２を等しい時間か又
は短い時間に設定するものである。

【００２１】請求項４の発明のゲート駆動方法におい
て、オンゲート信号を与えるゲート駆動回路を絶縁ゲー
ト型半導体素子のスイッチング速度よりも高速の高周波
のオン、オフ信号で駆動してそのデューティを制御する
ことで、ゲート駆動電圧を平均値に制御する。これによ
り、通常のスイッチングオン時などで、ゲート抵抗を大
きめで使用する場合には、デューティを小さくすると共
に、絶縁ゲート型半導体素子のゲート電圧がそのスレッ
シュホールド電圧を超えた時点でオンゲート信号を与え
るゲート駆動回路を連続的にオンして、絶縁ゲート型半
導体素子のコレクタ−エミッタ間の電圧降下を小さくし
て使用できる。

【００２２】請求項５の発明のゲート駆動方法は、絶縁
ゲート型半導体素子のゲートに所定の第１電圧のオン信
号を印加して所定時間だけ導通させ、当該ゲートに所定
の第２電圧の信号を印加して所定時間だけ不導通にする
ゲート駆動回路において、前記ゲートに印加する電圧を
前記所定の第２電圧から第１電圧に切り替えるタイミン
グにおいて一定時間の間、高周波の繰り返しパルスを当
該ゲートに印加し、前記ゲートに印加する電圧を前記所
定の第１電圧から第２電圧に切り替えるタイミングにお
いても一定時間の間、高周波の繰り返しパルスを当該ゲ
ートに印加するものである。

【００２３】請求項５の発明のゲート駆動方法では、オ
ン、オフゲート信号を与えるゲート駆動回路を絶縁ゲー
ト型半導体素子のスイッチング速度よりも高速の高周波
のオン、オフ信号で駆動してそのデューティを制御する
ことで、ゲート駆動電圧を平均値に制御する。これによ
り、絶縁ゲート型半導体素子のスイッチングオン時の損
失を低減すると共に、インバータ動作における相補アー
ムのスイッチングオン時に誘導するゲート電圧ノイズを
低減できる。

【００２４】請求項６の発明のゲート駆動方法は、絶縁
ゲート型半導体素子のゲートに所定の第１電圧のオン信
号を印加して所定時間だけ導通させ、当該ゲートに所定
の第２電圧の信号を印加して所定時間だけ不導通にする
ゲート駆動回路において、前記絶縁ゲート型半導体素子
のゲート−エミッタ間にコンデンサを接続し、前記ゲー
トに印加する電圧を前記所定の第２電圧から第１電圧に
切り替えるタイミングにおいて一定時間の間、高周波の
繰り返しパルスを当該ゲートに印加し、前記ゲートに印
加する電圧を前記所定の第１電圧から第２電圧に切り替
えるタイミングにおいても一定時間の間、高周波の繰り
返しパルスを当該ゲートに印加するものである。

【００２５】請求項６の発明のゲート駆動方法では、絶
縁ゲート型半導体素子のゲート−エミッタ間にコンデン
サを挿入し、またこの絶縁ゲート型半導体素子のゲート
にオン、オフゲート信号を与えるゲート駆動回路を絶縁
ゲート型半導体素子のスイッチング速度よりも高速の高
周波のオン、オフ信号で駆動してそのデューティを制御
することで、ゲート駆動電圧を平均値に制御する。これ
により、絶縁ゲート型半導体素子に対してより安定した
ゲート電圧を印加してノイズ電流をバイパスしやすくで
きる。

【００２６】請求項７の発明のゲート駆動制御回路は、
絶縁ゲート型半導体素子のゲートに所定の第１電圧のオ
ン信号を印加して所定時間だけ導通させ、当該ゲートに
所定の第２電圧の信号を印加して所定時間だけ不導通に
するゲート駆動回路と、前記ゲートのオン、オフ指令を
生成し、かつオン指令からオフ指令及びオフ指令からオ
ン指令に切り替わるタイミングの少なくとも一方におい
て一定時間の間高周波の繰り返しパルスを付加したオ
ン、オフ指令を生成する制御回路とを備えたものであ
る。

【００２７】請求項７の発明のゲート駆動制御回路で
は、ゲート駆動回路に対する入力指令信号として、絶縁
ゲート型半導体素子のオン、オフ時にはそのスイッチン
グ速度よりも高速の高周波のオン、オフ信号を重畳し、
オン、オフの定常時においてはオン又はオフの連続信号
を供給し、これによってゲート駆動回路がゲート抵抗を
介して絶縁ゲート型半導体素子のゲートをオン、オフ駆
動する。

【００２８】

【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて詳説する。図１は本発明の第１の実施の形態の
ゲート駆動回路の回路図であり、図２はこのゲート駆動
回路の動作を説明するタイミングチャートである。図１
のゲート駆動回路で、図１３に示した従来のゲート駆動
回路と同じ機能要素については同一の符号で示してあ
る。

【００２９】この第１の実施の形態のゲート駆動回路に
おいて、変調器１７Ａは、絶縁ゲート型半導体素子（Ｉ
Ｇ半導体素子）１０に対するオン、オフ指令信号１５を
受けてトランジスタ（Ｔｒ）１２，１３を駆動するため
の回路であり、入力されるオン、オフ指令信号がオンか
らオフに切り替わった時点で、図２に示すように高周波
でオン、オフを繰り返す機能を有している。トランジス
タ１２，１３はこれらの信号を増幅するアンプで、低抵
抗のゲート抵抗１１Ｌを介してＩＧ半導体素子１０にゲ
ート電圧を供給する。

【００３０】ここで、トランジスタ１２，１３の出力は
変調器１７Ａの出力信号のようにオンからオフに指令信
号が切り替わった時点で一定時間ΔＴ１の間高周波でオ
ン、オフを繰り返すが、ＩＧ半導体素子１０のＧ−Ｅ間
にはキャパシタＣｇｅがあるため、図２に示すようにＩ
Ｇ半導体素子１０のゲート電圧は積分した波形となる。

【００３１】このようにして、第１の実施の形態のゲー
ト駆動回路では、スイッチ回路などによりゲート抵抗値
を変更することなく、ＩＧ半導体素子１０のゲート電圧
の変化を制御できるので、回路構成を複雑化することな
く電流オフ時のサージ電圧を防止できる。

【００３２】次に、本発明の第２の実施の形態のインバ
ータ回路を、図３及び図４に基づいて説明する。図３に
示すインバータ回路において、図１４に示した従来例の
インバータ回路と同じ要素については同一の符号を付し
て示してある。

【００３３】ゲート抵抗１１ＬＵ，１１ＬＸは図１にお
ける低抵抗のゲート１１Ｌと同じ機能を持つ。ゲート駆
動回路１８Ｕ，１８Ｘそれぞれは、これらのゲート抵抗
１１ＬＵ，１１ＬＸを介してＩＧ半導体素子１０Ｕ，１
０Ｘのゲートそれぞれをオン、オフ制御するものであ
り、それぞれが図１に示した回路図における変調器１７
Ａ、抵抗、トランジスタ１２，１３そして電源１９Ｐ，
１９Ｎの要素を内包するものである。そしてこのゲート
駆動回路１８Ｕ，１８Ｘには、制御回路２２から光ファ
イバ等の信号伝送路２３Ｕ，２３Ｘを通じてオン、オフ
指令信号２２Ｕ，２２Ｘが入力される。

【００３４】ゲート駆動回路１８Ｕ，１８Ｘの動作は、
図４のタイミングチャートに示すとおりである。図４
は、ＩＧ半導体素子１０Ｘがオフし、所定のすきま時間
ｔｄ１の経過後に、ＩＧ半導体素子１０Ｕがオンする時
点での各部動作を示している。本実施の形態では、ゲー
ト駆動回路１８Ｕ，１８Ｘそれぞれは、ゲート信号がオ
ンからオフに切り替わった時点で、ＩＧ半導体素子１０
Ｕ，１０Ｘが同時にオンしないように設けたすきま時間
ｔｄ１よりも短い時間△Ｔ１だけゲート動作信号が高周
波動作し、その後に高周波動作を停止して連続的にオフ
ゲート信号を与える。

【００３５】このようにすると、ＩＧ半導体素子１０Ｕ
がオンする時点では、相手側のＩＧ半導体素子１０Ｘの
ゲートから低抵抗のゲート抵抗１１ＬＸを介してゲート
駆動回路１８Ｘにノイズ電流をバイパスできるので、Ｉ
Ｇ半導体素子１０Ｘのゲート電圧のノイズレベルが低下
し、ＩＧ半導体素子１０Ｘが誤オンすることがなくな
る。また、ＩＧ半導体素子１０Ｕ側についても同様であ
る。

【００３６】次に、本発明の第３の実施の形態のゲート
駆動回路について、図５及び図６に基づいて説明する。
図５において、図１と同じ符号は同じ素子を示してい
る。

【００３７】図５において、変調器１７ＢはＩＧ半導体
素子１０のオン、オフ指令信号１５を受けてトランジス
タ１２，１３を駆動する回路であり、変調器１７Ｂの入
力の指令信号１５がオフからオンに切り替わった時点
で、図６に示すように高周波でオン、オフを繰り返す機
能を有する。

【００３８】トランジスタ１２，１３は変調器１７Ｂの
信号を増幅するアンプで、低抵抗のゲート抵抗１１Ｌを
介してＩＧ半導体素子１０のゲート電圧を供給する。こ
こでトランジスタ１２，１３の出力は、変調器１７Ｂに
対する指令信号１５がオフからオンに切り替わった時点
で一定時間の間、高周波でオン、オフを繰り返すが、Ｉ
Ｇ半導体素子１０のＧ−Ｅ間にはキャパシタＣｇｅがあ
るので、図６に示すように、ＩＧ半導体素子１０のゲー
ト電圧は積分波形となる。

【００３９】このようにして、第３の実施の形態のゲー
ト駆動回路では、スイッチ回路などによりゲート抵抗値
を変更することなく、ＩＧ半導体素子のゲート電圧の変
化を制御できるので、ゲート回路を複雑化することなく
スイッチング速度を変更できる。

【００４０】この結果、図３に示す第２の実施の形態の
インバータ回路に適用することで、例えばＩＧ半導体素
子１０Ｕがオフからオンする時にオンのスイッチング速
度を遅くでき、相手側アームのＩＧ半導体素子１０Ｘの
Ｇ−Ｅ間電圧に及ぼすノイズの影響を低減できる。

【００４１】次に、本発明の第４の実施の形態のゲート
駆動方法を図７に基づいて説明する。なお、第４の実施
の形態のゲート駆動方法は、図５に示した第３の実施の
形態のゲート駆動回路におけるＩＧ半導体素子１０のゲ
ート駆動に適用するものである。したがって、以下、図
５のゲート駆動回路を参照しながら、図７に基づいて本
実施の形態のゲート駆動方法を説明する。

【００４２】変調器１７Ｂの出力信号が高周波動作する
時間ΔＴ２を、ＩＧ半導体素子１０のゲート電圧のスレ
ッシュホールド電圧Ｖｔｈを超過する時点Ｔｖｔｈより
も短くなるように設定し、あるいは制御する。このよう
にすると、ＩＧ半導体素子１０のコレクタ−エミッタ間
の電圧降下Ｖｃｅがより速く低下して、スイッチングオ
ン時の損失を低減できる。

【００４３】次に、本発明の第５の実施の形態のゲート
駆動回路を図８及び図９に基づいて説明する。図８にお
いて、図１と同じ符号は同じ素子を示している。

【００４４】変調器１７はＩＧ半導体素子１０のオン、
オフ指令信号を受けてトランジスタ１２，１３を駆動す
る回路であり、この変調器１７の入力の指令信号がオフ
からオン及びオンからオフに切り替えた時点で、図９に
示すように高周波でオン、オフを繰り返す機能を有す
る。トランジスタ１２，１３は変調器１７の信号を増幅
するアンプで、低抵抗のゲート抵抗１１Ｌを介してＩＧ
半導体素子１０のゲート電圧を供給する。

【００４５】ここで、トランジスタ１２，１３の出力
は、変調器１７に対する指令信号１５がオフからオンに
切り替わった時点で一定時間ΔＴ２の間、またオンから
オフに切り替わった時点で一定時間ΔＴ１の間、高周波
でオン、オフを繰り返すが、ＩＧ半導体素子１０のＧ−
Ｅ間にはキャパシタＣｇｅがあるので、図９に示すよう
にＩＧ半導体素子１０のゲート電圧は積分波形となる。

【００４６】このようにして、第５の実施の形態のゲー
ト駆動回路では、スイッチ回路などによりゲート抵抗値
を変更することなく、ＩＧ半導体素子のゲート電圧の変
化を制御できるので、ゲート回路を複雑化することなく
電流オフ時のサージ電圧を防止できる。また、本実施の
形態のゲート駆動回路を、図３に示すインバータ回路に
適用することで、例えば、ＩＧ半導体素子１０Ｕがオフ
からオンする時にオンのスイッチング速度を遅くでき、
相手側アームのＩＧ半導体素子１０ＸのＧ−Ｅ間電圧に
及ぼすノイズの影響を低減できる。

【００４７】次に、本発明の第６の実施の形態のゲート
駆動回路を、図１０に基づいて説明する。図１０におい
て、図８と同じ符号は同じ素子を示している。図１０の
ゲート駆動回路において、２０はコンデンサであり、Ｉ
Ｇ半導体素子１０のＧ−Ｅ間につながるように接続して
ある。ＩＧ半導体素子１０のＧ−Ｅ間のキャパシタンス
総容量は、コンデンサ２０のキャパシタンスと素子内部
のキャパシタンスＣｇｅの和になるが、その分ゲート抵
抗１１Ｌにさらに低抵抗値のものを使用する。

【００４８】このようにすると、例えば、図３のインバ
ータ回路に適用した場合、ＩＧ半導体素子１０ＸのＧ−
Ｅ間インピーダンスをさらに低下できるので、相手側の
ＩＧ半導体素子１０Ｕがオンした時に受けるＩＧ半導体
素子１０Ｘのゲート電圧のノイズの影響をさらに緩和で
きる。

【００４９】次に、本発明の第７の実施の形態のインバ
ータ回路を図１１に基づいて説明する。図１１におい
て、図３と同じ符号は同じ素子を示している。図１１に
示すインバータ回路おいて、２１Ｕ，２１Ｘはゲート駆
動回路、２４はＩＧ半導体素子１０Ｕ，１０Ｘの制御信
号を生成する制御回路、２４Ｕ，２４Ｘはゲート駆動回
路２１Ｕ，２１Ｘへの指令信号を出力する出力端子であ
る。

【００５０】この第７の実施の形態の特徴は、図８のゲ
ート駆動回路における変調器１７のような変調機能を制
御回路２４に持たせた点にある。これにより、図１２に
示すように出力端子２４Ｕ，２４Ｘの出力信号としてあ
らかじめ高周波信号を重畳した信号を出力することで、
高圧部に設置するゲート駆動回路２１Ｕ，２１Ｘが複雑
化、大型化するのを防止できる。

【００５１】

【発明の効果】以上のように請求項１の発明のゲート駆
動方法によれば、スイッチ回路などによりゲート抵抗値
を変更することなく、絶縁ゲート型半導体素子のゲート
電圧の変化を制御できるので、ゲート駆動回路を複雑化
することなく電流オフ時のサージ電圧を防止できる。

【００５２】請求項２の発明のゲート駆動方法によれ
ば、相補アームの絶縁ゲート型半導体素子がオンする時
点では、ゲートから低抵抗のゲート抵抗を介してゲート
駆動回路にノイズ電流をバイパスできるので、ゲート電
圧のノイズレベルが低下して絶縁ゲート型半導体素子の
誤オンを防止することができる。

【００５３】請求項３の発明のゲート駆動方法によれ
ば、スイッチ回路などによりゲート抵抗値を変更するこ
となく、絶縁ゲート型半導体素子のゲート電圧の変化を
制御できるので、ゲート駆動回路を複雑化することなく
スイッチング速度を変更でき、これをインバータ回路に
適用したとき、一方の絶縁ゲート型半導体素子がオフか
らオンする時にオンのスイッチング速度を遅くでき、相
手側アームの絶縁ゲート型半導体素子のゲート電圧に及
ぼすノイズの影響を低減できる。

【００５４】請求項４の発明のゲート駆動方法によれ
ば、絶縁ゲート型半導体素子のコレクタ−エミッタ間の
電圧降下Ｖｃｅがより速く低下して、スイッチングオン
時の損失を低減できる。

【００５５】請求項５の発明のゲート駆動方法によれ
ば、ゲート駆動回路を複雑化することなく電流オフ時の
サージ電圧を防止できるとともに、これを適用したイン
バータ回路で一方の絶縁ゲート型半導体素子がオフから
オンする時にオンのスイッチング速度を遅くでき、相手
側アームの絶縁ゲート型半導体素子のゲート電圧に及ぼ
すノイズの影響を低減できる。

【００５６】請求項６の発明のゲート駆動方法によれ
ば、絶縁ゲート型半導体素子のＧ−Ｅ間インピーダンス
をさらに低下できるので、これを適用したインバータ回
路などで一方の絶縁ゲート型半導体素子がオンした時に
受ける相手側アームの絶縁ゲート型半導体素子のゲート
電圧によるノイズの影響はさらに緩和できる。

【００５７】請求項７の発明のゲート駆動制御回路によ
れば、請求項１〜６の発明の効果に加えて、あらかじめ
高周波信号を重畳した信号をゲート駆動回路に与え、こ
れによって絶縁ゲート型半導体素子のゲートをオン、オ
フ駆動することで、高圧部に設置するゲート駆動回路が
複雑化、大型化するのを防止できる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の回路フロック図。

【図２】上記の第１の実施の形態の動作シーケンス図。

【図３】本発明の第２の実施の形態の回路ブロック図。

【図４】上記の第２の実施の形態の動作シーケンス図。

【図５】本発明の第３の実施の形態の回路ブロック図。

【図６】上記の第３の実施の形態の動作シーケンス図。

【図７】本発明の第４の実施の形態の動作シーケンス
図。

【図８】本発明の第５の実施の形態の回路ブロック
図，。

【図９】上記の第５の実施の形態の動作シーケンス図。

【図１０】本発明の第６の実施の形態の回路ブロック
図。

【図１１】本発明の第７の実施の形態の回路ブロック
図。

【図１２】上記の第７の実施の形態の動作シーケンス
図。

【図１３】従来例のゲート駆動回路のブロック図。

【図１４】従来例の簡略化したインバータ回路のブロッ
ク図。

【図１５】従来の一般的なインバータ回路のゲート指令
信号のシーケンス図。

【図１６】絶縁ゲート型半導体素子の内部キャパシタン
スを示す説明図。

【図１７】従来例による誤動作の原理を示すゲート電圧
波形図。

【符号の説明】

１０，１０Ｕ，１０Ｘ 絶縁ゲート型半導体素子（ＩＧ
半導体素子） １１，１１Ｌ，１１ＬＵ，１１ＬＸ ゲート抵抗 １２，１３ トランジスタ １４ 抵抗 １５ オン、オフ指令信号 １６Ｕ，１６Ｘ ゲート駆動回路 １７，１７Ａ，１７Ｂ 変調器 １８Ｕ，１８Ｘ ゲート駆動回路 １９Ａ，１９Ｂ 電源 ２０ コンデンサ ２１Ｕ，２１Ｘ ゲート駆動回路 ２２ 制御回路 ２２Ｕ，２２Ｘ 制御信号出力 ２３Ｕ，２３Ｘ 信号伝送路 ２４Ｕ，２４Ｘ 出力端子

Claims (7)

【特許請求の範囲】
1. 【請求項１】 絶縁ゲート型半導体素子のゲートに所定
   の第１電圧のオン信号を印加して所定時間だけ導通さ
   せ、当該ゲートに所定の第２電圧の信号を印加して所定
   時間だけ不導通にするゲート駆動回路において、 前記ゲートに印加する電圧を前記所定の第１電圧から第
   ２電圧に切り替えるタイミングにおいて一定時間の間、
   高周波の繰り返しパルスを当該ゲートに印加することを
   特徴とするゲート駆動方法。
2. 【請求項２】 絶縁ゲート型半導体素子を少なくとも１
   組使用して、各組の絶縁ゲート型半導体素子を交互にオ
   ン、オフさせると共に、両者の各絶縁ゲート型半導体素
   子が同時にオンしないように休止時間（ここでは、「ｔ
   ｄ１」とする）を設けて交流出力を得るようにしたイン
   バータ回路で、各絶縁ゲート型半導体素子のゲートには
   所定の第１の電圧のオン信号を印加して所定時間だけオ
   ンさせ、当該ゲートに所定の第２電圧の信号を印加して
   所定時間だけオフにさせるゲート駆動回路において、 前記ゲートに印加する前記所定の第２電圧を時間（ここ
   では、「△Ｔ１」とする）だけ高周波の繰り返しパルス
   を印加するようにし、時間△Ｔ１を前記休止時間ｔｄ１
   よりも短くしたことを特徴とするゲート駆動方法。
3. 【請求項３】 絶縁ゲート型半導体素子のゲートに所定
   の第１電圧のオン信号を印加して所定時間だけ導通さ
   せ、当該ゲートに所定の第２電圧の信号を印加して所定
   時間だけ不導通にするゲート駆動回路において、 前記ゲートに印加する電圧を前記所定の第２電圧から第
   １電圧に切り替えるタイミングにおいて一定時間の間、
   高周波の繰り返しパルスを当該ゲートに印加することを
   特徴とするゲート駆動方法。
4. 【請求項４】 絶縁ゲート型半導体素子のゲートに所定
   の第１電圧のオン信号を印加して所定時間だけ導通さ
   せ、当該ゲートに所定の第２電圧の信号を印加して所定
   時間だけ不導通にするゲート駆動回路において、 前記ゲートに印加する電圧を前記所定の第２電圧から第
   １電圧に切り替えるタイミングにおいて一定時間（ここ
   では、「△Ｔ２」とする）の間、高周波の繰り返しパル
   スを当該ゲートに印加するようにし、前記絶縁ゲート型
   半導体素子のゲート電圧がスレッシュホールド電圧を超
   過する時間に対して、当該時間△Ｔ２を等しい時間か又
   は短い時間に設定することを特徴とするゲート駆動方
   法。
5. 【請求項５】 絶縁ゲート型半導体素子のゲートに所定
   の第１電圧のオン信号を印加して所定時間だけ導通さ
   せ、当該ゲートに所定の第２電圧の信号を印加して所定
   時間だけ不導通にするゲート駆動回路において、 前記ゲートに印加する電圧を前記所定の第２電圧から第
   １電圧に切り替えるタイミングにおいて一定時間の間、
   高周波の繰り返しパルスを当該ゲートに印加し、 前記ゲートに印加する電圧を前記所定の第１電圧から第
   ２電圧に切り替えるタイミングにおいても一定時間の
   間、高周波の繰り返しパルスを当該ゲートに印加するこ
   とを特徴とするゲート駆動方法。
6. 【請求項６】 絶縁ゲート型半導体素子のゲートに所定
   の第１電圧のオン信号を印加して所定時間だけ導通さ
   せ、当該ゲートに所定の第２電圧の信号を印加して所定
   時間だけ不導通にするゲート駆動回路において、 前記絶縁ゲート型半導体素子のゲート−エミッタ間にコ
   ンデンサを接続し、 前記ゲートに印加する電圧を前記所定の第２電圧から第
   １電圧に切り替えるタイミングにおいて一定時間の間、
   高周波の繰り返しパルスを当該ゲートに印加し、 前記ゲートに印加する電圧を前記所定の第１電圧から第
   ２電圧に切り替えるタイミングにおいても一定時間の
   間、高周波の繰り返しパルスを当該ゲートに印加するこ
   とを特徴とするゲート駆動方法。
7. 【請求項７】 絶縁ゲート型半導体素子のゲートに所定
   の第１電圧のオン信号を印加して所定時間だけ導通さ
   せ、当該ゲートに所定の第２電圧の信号を印加して所定
   時間だけ不導通にするゲート駆動回路と、 前記ゲートのオン、オフ指令を生成し、かつオン指令か
   らオフ指令及びオフ指令からオン指令に切り替わるタイ
   ミングの少なくとも一方において一定時間の間、高周波
   の繰り返しパルスを付加したオン、オフ指令を生成する
   制御回路とを備えて成るゲート駆動制御回路。