DE102014017291A1

DE102014017291A1 - Stromgesteuerte invertierende Transkonduktanzverstärker

Info

Publication number: DE102014017291A1
Application number: DE102014017291.0A
Authority: DE
Inventors: c/o Cambridge Silicon Radio Story Michael John
Original assignee: Cambridge Silicon Radio Ltd
Current assignee: Qualcomm Technologies International Ltd
Priority date: 2013-12-30
Filing date: 2014-11-21
Publication date: 2015-07-02
Also published as: US9391563B2; GB2521701A; GB201413955D0; US20150188495A1

Abstract

Ein Verstärker, mit: einem ersten Transistor eines ersten Leitungstyps; einem zweiten Transistor eines zweiten Leitungstyps, wobei der zweite Transistor mit dem ersten Transistor gekoppelt ist; einem Eingang zum Empfangen eines Eingangssignals, wobei ein Steueranschluss des ersten Transistors mit einem Steueranschluss des zweiten Transistors gekoppelt ist, wobei die Steueranschlüsse mit dem Eingang gekoppelt sind; einem Ausgang zum Ausgeben eines Ausgangssignals, wobei der Ausgang mit dem ersten Transistor und dem zweiten Transistor gekoppelt ist; und einer Stromversorgung, die mit dem ersten Transistor gekoppelt ist und ausgestaltet ist, Strom zu liefern, um eine vorbestimmte Transkonduktanz des Verstärkers zu bewirken.

Description

Die Erfindung bezieht sich auf Verstärker, insbesondere auf Verstärker zur Verwendung in Komponenten mit geringem Leistungsbedarf von auf einem Chip integrierten Schaltungen, wie etwa in rauscharmen Verstärkern (LNAs) und Analog/Digital-Wandlern (A/D-Wandlern).
HINTERGRUND
Ein typisches Funk-Sende-Empfangs-Gerät umfasst eine Antenne, eine Signalverarbeitungseinheit für Basisbandverarbeitung von empfangenen Signalen und zu übertragenden Signalen. Zwischen der Antenne und der Signalverarbeitungseinheit liegen eine Empfangskette und eine Sendekette. Die Empfangskette konvertiert empfangene Hochfrequenzsignale (HF-Signale) zur weiteren Verarbeitung durch die Signalverarbeitungseinheit ins Basisband herunter. Die Sendekette konvertiert allgemein Signale von Basisband auf HF, zur Übertragung aus der Antenne. Die Empfangskette kann einen rauscharmen Verstärker (LNA) umfassen, der das empfangene Signal verstärkt; einen oder mehrere Mischer, der/die die verstärkten Signale mit Signalen aus lokalen Oszillatoren (LOs) mischt/mischen, um sie auf Zwischenfrequenz (IF) zu konvertieren. Die analogen IF-Signale können dann mittels Analog/Digital-Wandlern (A/D-Wandlern) in digitale Signale konvertiert werden. Die digitalen Signale von den A/D-Wandlern können dann in der Empfangskette zur weiteren Verarbeitung weitergegeben werden.
Bei vielen Anwendungen wäre es wünschenswert, um Größe und Kosten zu reduzieren, das gesamte Sende-Empfangs-Gerät auf einer einzigen integrierten Schaltung (IC) zu implementieren. Eine Schwierigkeit bei der Konstruktion einer solchen IC liegt darin, dass bei abnehmenden Funktionsgrößen tendenziell die Fertigungstoleranzen von Bauelementen zunehmen. Dies kann dazu führen, dass Bauelemente, die identisch sein sollen, unterschiedliche Eigenschaften und Kennlinien aufweisen. Dies führt zu zusätzlichen Schwierigkeiten bei der Steuerung der erforderlichen Leistungsfähigkeit der Komponenten des Sende-Empfangs-Geräts. Des Weiteren besteht auf dem Markt eine steigende Nachfrage nach Produkten mit geringerem Leistungsbedarf.
Es besteht daher Bedarf an einer besseren Steuerung der Komponentenleistungsfähigkeit von Sende-Empfangs-Geräten, bei gleichzeitiger Nutzung einer kleinen Chipfläche und geringem Leistungsbedarf.
KURZFASSUNG DER ERFINDUNG
Gemäß einem ersten Aspekt der Erfindung wird ein Verstärker bereitgestellt, mit: einem ersten Transistor eines ersten Leitungstyps; einem zweiten Transistor eines zweiten Leitungstyps, wobei der zweite Transistor mit dem ersten Transistor gekoppelt ist; einem Eingang zum Empfangen eines Eingangssignals, wobei ein Steueranschluss des ersten Transistors mit einem Steueranschluss des zweiten Transistors gekoppelt ist, wobei die Gate-Anschlüsse mit dem Eingang gekoppelt sind; einem Ausgang zum Ausgeben eines Ausgangssignals, wobei der Ausgang mit dem ersten Transistor und dem zweiten Transistor gekoppelt ist; und einer Stromversorgung, die mit dem ersten Transistor gekoppelt ist und dazu ausgelegt ist, Strom zu liefern, um eine vorbestimmte Transkonduktanz des Verstärkers zu bewirken.
Zweckmäßigerweise umfasst der Verstärker ferner einen zwischen den Eingang und den Ausgang gekoppelten Widerstand.
Zweckmäßigerweise umfasst der Verstärker ferner einen zwischen den Eingang und den Widerstand gekoppelten Kondensator.
Zweckmäßigerweise umfasst der Verstärker ferner einen dritten Transistor des ersten Leitungstyps und einen vierten Transistor des zweiten Leitungstyps, wobei der zweite Transistor über den dritten und vierten Transistor mit dem ersten Transistor gekoppelt ist.
Zweckmäßigerweise ist der erste Leitungstyp ein P-Typ und der zweite Leitungstyp ein N-Typ.
Zweckmäßigerweise ist der erste Transistor ein PMOS mit Drain- und Source-Anschluss und der Steueranschluss des ersten Transistors ein Gate-Anschluss; der zweite Transistor ist ein NMOS mit Drain- und Source-Anschluss und der Steueranschluss des zweiten Transistors ein Gate-Anschluss; die Stromversorgung ist mit dem Source-Anschluss des ersten Transistors gekoppelt; und die Drain-Anschlüsse des ersten und zweiten Transistors sind miteinander und mit dem Ausgang gekoppelt.
Zweckmäßigerweise ist der erste Leitungstyp ein N-Typ und der zweite Leitungstyp ist ein P-Typ.
Zweckmäßigerweise ist der erste Transistor ein NMOS mit Drain und Source-Anschluss und der Steueranschluss des ersten Transistors ein Gate-Anschluss; der zweite Transistor ist ein PMOS mit Drain- und Source-Anschluss und der Steueranschluss des zweiten Transistors ein Gate-Anschluss; die Stromversorgung ist mit dem Source-Anschluss des ersten Transistors gekoppelt; und die Drain-Anschlüsse des ersten und zweiten Transistors sind miteinander und mit dem Ausgang gekoppelt.
Zweckmäßigerweise umfasst die Stromversorgung einen Digital/Analog-Wandler.
Zweckmäßigerweise sind der erste und der zweite Transistor von einer Größe eines 40 nm-Prozesses.
Gemäß einem zweiten Aspekt der Offenbarung, wird ein rauscharmer Verstärker bereitgestellt, mit: einem ersten Verstärker gemäß dem vorstehend in Bezug auf den ersten Aspekt beschriebenen Verstärker; und einem zweiten Verstärker gemäß dem vorstehend in Bezug auf den ersten Aspekt beschriebenen Verstärker, wobei die Eingangsanschlüsse des ersten und zweiten Verstärkers miteinander gekoppelt sind, wobei die Stromversorgung des ersten und zweiten Verstärkers dazu ausgelegt ist, die gleiche Menge an Strom zu liefern wie die jeweils andere.
Zweckmäßigerweise ist das Eingangssignal ein HF-Signal mit einer Frequenz gemäß dem Bluetooth-Protokoll.
Gemäß einem dritten Aspekt wird Chip mit integrierten Schaltungen bereitgestellt, der den oben in Bezug auf den zweiten Aspekt beschriebenen rauscharmen Verstärker umfasst, wobei der Ausgangsanschluss des ersten Verstärkers mit einem ersten Mischer gekoppelt ist und der Ausgangsanschluss des zweiten Verstärkers mit einem zweiten, anderen Mischer gekoppelt ist.
Gemäß einem vierten Aspekt wird ein Analog/Digital-Wandler mit einem oder mehreren Verstärkern gemäß dem in Bezug auf den ersten Aspekt beschriebenen Verstärker bereitgestellt.
Gemäß einem fünften Aspekt wird ein Analog/Digital-Wandler mit zwei Wandlerzweigen bereitgestellt, wobei jeder Zweig dazu ausgelegt ist, eine Version eines analogen Eingangssignals zu empfangen und das Signal in einen digitalen Bitstrom zu konvertieren, wobei jeder Zweig eine Reihe von Verstärkern gemäß dem in Bezug auf den ersten Aspekt beschriebenen Verstärker umfasst.
Zweckmäßigerweise umfasst jeder Zweig eine Reihe von drei der Verstärker, wobei der Ausgang eines ersten der Verstärker mit dem Eingang eines zweiten der Verstärker gekoppelt ist und der Ausgang des zweiten Verstärkers mit dem Eingang eines dritten der Verstärker gekoppelt ist.
Zweckmäßigerweise ist ein erster der Wandlerzweige dazu ausgelegt, seine Version des analogen Eingangssignals mit einer positiven Verstärkung zu beaufschlagen, und ein zweiter der Wandlerzweige ist dazu ausgelegt, seine Version des analogen Eingangssignals mit einer negativen Verstärkung zu beaufschlagen.
Gemäß einem sechsten Aspekt wird eine auf einem Chip integrierte Schaltung bereitgestellt, mit: dem rauscharmen Verstärker, wie in Bezug auf den zweiten Aspekt beschrieben; dem Analog/Digital-Wandler, wie in Bezug auf den vierten Aspekt beschrieben; und einer Stromversorgungssteuerung, die dazu ausgelegt ist, die Strommenge, die dem rauscharmen Verstärker und dem Analog/Digital-Wandler zugeführt wird, zu steuern.
Gemäß einem siebten Aspekt wird ein Verstärker bereitgestellt, mit: einem ersten Transistor eines ersten Leitungstyps; einem zweiten Transistor eines zweiten Leitungstyps; einem dritten Transistor des ersten Leitungstyps, wobei der dritte Transistor mit dem ersten Transistor gekoppelt ist; einem vierten Transistor des zweiten Leitungstyps, wobei der vierte Transistor mit dem zweiten und dritten Transistor gekoppelt ist; einem Eingang zum Empfangen eines Eingangssignals, wobei ein Steueranschluss des ersten Transistors mit einem Steueranschluss des zweiten Transistors gekoppelt ist, wobei die Steueranschlüsse mit dem Eingang gekoppelt sind; einem Ausgang zum Ausgeben eines Ausgangssignals, wobei der Ausgang mit dem dritten Transistor und dem vierten Transistor gekoppelt ist; und einer Stromversorgung, die mit dem ersten Transistor gekoppelt ist und dazu ausgelegt ist, Strom zu liefern, um eine vorbestimmte Transkonduktanz des Verstärkers zu bewirken.
KURZBESCHREIBUNG DER ZEICHNUNGEN
Die vorliegende Erfindung wird nun beispielhaft unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Es zeigen:
1 einen beispielhaften invertierenden Transkonduktanzverstärker (TIA);
1a einen beispielhaften kaskodierten TIA;
2 einen beispielhaften Dual-LNA mit TIAs; und
3 einen beispielhaften A/D-Wandler mit TIAs.
AUSFÜHRLICHE BESCHREIBUNG
Die nachfolgende Beschreibung dient dazu, dem Fachmann die Herstellung und Verwendung der Erfindung zu ermöglichen und erfolgt im Zusammenhang mit einer bestimmten Anwendung. Verschiedene Modifikationen der offenbarten Ausführungsformen werden sich für den Fachmann ohne Weiteres ergeben.
Die hier definierten allgemeinen Prinzipien können auf andere Ausführungsformen und Anwendungen angewendet werden, ohne vom Wesen und Schutzbereich der vorliegenden Erfindung abzuweichen. Die vorliegende Erfindung soll somit nicht auf die gezeigten Ausführungsformen beschränkt sein, sondern es soll ihr der breiteste mit den hier offenbarten Prinzipien und Merkmalen in Einklang stehende Schutzumfang zugesprochen werden.
Ein invertierender Transkonduktanzverstärker (transconducting inverting amplifier, TIA) ist ein Verstärker zum Liefern eines zu einer Eingangsspannung proportionalen Ausgangsstroms. Eine Eingangsspannung kann über einen vorbestimmten Betriebsbereich variiert werden, um einen Ausgangsstrom bereitzustellen. Im Allgemeinen ist der Ausgangsstrom innerhalb des Betriebsbereichs linear proportional zur Eingangsspannung. Bei einigen herkömmlichen Anwendungen werden die TIAs daher dazu verwendet, den einer Schaltung zugeführten (Signal-)Strom zu steuern.
TIAs umfassen herkömmlicherweise wenigstens ein Paar von Transistoren, wie etwa einen PMOS und einen NMOS. Um TIAs mit einer vorhersagbaren und reproduzierbaren Leistungsfähigkeit bereitzustellen, sind in der Regel größere Transistorbauelemente erforderlich. Dies liegt daran, dass der Einfluss von Fertigungsabweichungen auf die Leistungsfähigkeit aller Bauelemente zunimmt, je kleiner die Geräte werden. Die Bereitstellung von TIAs mit Bauelementen von relativ großer Größe ermöglicht somit eine bessere Anpassung zwischen mehreren TIAs.
TIAs mit großen Bauelementen bereitzustellen ist jedoch mit vielen Nachteilen verbunden, wie etwa mit einer Vergrößerung der erforderlichen Chipfläche, größeren parasitären Kapazitäten und einer daraus folgenden Erhöhung des Leistungsverbrauchs für eine jeweilige Bandbreite. Bei HF-Anwendungen kann dies ein Problem sein. Traditionell wurden TIAs daher bisher nicht in Sende-Empfangs-Geräten implementiert, die kleine Bauelemente und eine geringe Leistungsaufnahme erfordern.
1 ist eine schematische Darstellung eines beispielhaften TIAs 10. Der TIA 10 umfasst einen ersten Transistor 11, der ein PMOS sein kann, und einen zweiten Transistor 12, der ein NMOS sein kann. Der Gate-Anschluss des ersten Transistors 11 ist mit dem Gate-Anschluss des zweiten Transistors 12 gekoppelt. Die Gate-Anschlüsse des ersten und zweiten Transistors 11 und 12 sind auch mit einem Eingang 13 des TIAs 10 gekoppelt. Der Eingang 13 kann ein Eingangssignal empfangen, das eine Eingangsspannung aufweist. Das Eingangssignal kann ein analoges Signal sein, das zum Beispiel auf einem von einer Antenne empfangenen HF-Signal basiert.
Der Drain-Anschluss des ersten Transistors 11 ist mit dem Drain-Anschluss des zweiten Anschlusses 12 verbunden. Die Drain-Anschlüsse des ersten und zweiten Transistors 11 und 12 sind auch mit einem Ausgang 14 des TIAs 10 gekoppelt. Der Ausgang 14 kann ein Ausgangssignal ausgeben, das einen Strom aufweist, der vom Eingangssignal und der Transkonduktanz des TIAs 10 abhängig ist.
Herkömmlicherweise werden TIAs von einer Spannungsschiene eines IC versorgt. Wie oben erwähnt, können jedoch Probleme entstehen, wenn Bauelemente wie der erste und zweite Transistor 11 und 12 eine kleine Größe aufweisen (zum Beispiel bei Bauelementen, die in einem 40-nm- oder kleineren Prozess gefertigt sind). Fertigungstoleranzen und Prozessvariationen tendieren dazu, sich auf Spannungen wie Schwellenspannungen auszuwirken, und diese wiederum wirken sich auf die durch die Bauelemente fließenden Ruheströme aus. Dies wiederum kann unerwünschte und sogar inakzeptable Variationen der Transkonduktanz verursachen.
Um dieses Problem zu lösen, ist der TIA 10 stromgesteuert. Der erste Transistor 11 ist mit einer Stromversorgung 15 gekoppelt, die dem TIA 10 Strom zuführt. Sofern sie nicht abgekoppelt ist, kann die Stromversorgung 15 die Transkonduktanz des Transistors 12 reduzieren, weshalb vorzugsweise ein zusätzlicher Kondensator 16 vorgesehen sein kann. Für HF-Anwendungen kann der Kondensator 16 recht klein sein (~1 pF, zum Beispiel).
Die Stromversorgung 15 kann einstellbar sein, so dass der Betriebsstrom des TIAs 10 steuerbar eingestellt werden kann. Alternativ dazu kann die Stromversorgung auf eine fest vorgegebene Strommenge eingestellt werden, die in Abhängigkeit von der Anwendung des TIAs 10 vorbestimmt werden kann. Die Transkonduktanz des TIAs 10 ist vom Betriebsstrom an den Transistoren 11 und 12 abhängig und nicht von der Spannung an den Bauelementen. Da der Betriebsstrom durch die von der Stromversorgung 15 gelieferte Strommenge festgelegt wird, kann die Transkonduktanz des TIAs 10 von der Stromversorgung 15 vorhersagbar gesteuert werden.
Der TIA 10 kann in einer IC verwendet werden, was erfordert, dass ein Signal mit einer vorbestimmten Menge an Verstärkung beaufschlagt wird. Die Stromversorgung 15 ist dementsprechend dazu ausgelegt, einen Strom zu liefern, der bewirkt, dass der Verstärker ein vorbestimmtes Transkonduktanzniveau aufweist, um die erforderliche Verstärkung an eine Signaleingabe am Eingang 13 bereitzustellen. Die Stromversorgung 15 kann dazu in der Lage sein, eine konstante Menge an Strom an den TIA 10 bereitzustellen, um die Transkonduktanz des TIAs 10 auf dem vorbestimmten Niveau zu halten. Die Stromversorgung 15 kann einen oder mehrere Digital/Analog-Wandler (D/A-Wandler) umfassen, die eine digitale Feinsteuerung des gelieferten Stroms bereitstellen können.
Der TIA 10 kann einen zwischen den Eingang 13 und den Ausgang 14 gekoppelten Widerstand 16 umfassen, was der Schaltung eine automatische Biasregelung ermöglicht.
Eine Stromversorgung anstelle einer Spannungsversorgung bereitzustellen, begünstigt die Steuerung des TIAs 10 und das Negieren einiger der durch Herstellungstoleranzen verursachten unerwünschten Wirkungen. Die Transkonduktanz der Transistoren ist vorwiegend vom Betriebsstrom abhängig und in geringerem Maß von der Betriebsstromdichte (die von der Geometrie abhängt, die ein sehr gut gesteuerter Parameter sein kann). Fertigungstoleranzen für andere Parameter (wie etwa Oxiddicke, Dotierungsprofil, usw.) haben eine viel geringere Auswirkung auf die Transkonduktanz für einen gegebenen Betriebsstrom, beeinflussen jedoch die Betriebsspannung für den entsprechenden Strom. Die Steuerung der Betriebsspannung zur Erzielung der Ströme, die erforderlich sind, um die erforderlichen Transkonduktanzen zu erzielen, erfordert eine Steuerung in kleinen Schritten (zur Feinsteuerung) in einem Gesamtbereich, der vergrößert werden muss, um mehr Fertigungstoleranzen abzudecken und ist somit für die Schaltungen problematischer. Die Stromversorgung 15 stellt somit eine einfachere Steuerung der TIA-Transkonduktanz bereit als eine herkömmliche Spannungsversorgung.
Der in 1 gezeigte TIA 10 weist einen stromquellengespeisten PMOS und einen geerdeten NMOS auf. Die umgekehrte Anordnung wäre ebenfalls möglich (das heißt, ein stromgespeister NMOS und ein geerdeter PMOS), bei entsprechender Änderung der Stromrichtung und Betriebsspannungen. In diesem Fall wird die Stromzufuhr an den Source-Anschluss des NMOS gekoppelt und die Drain-Anschlüsse des NMOS und PMOS werden miteinander und mit dem Ausgang gekoppelt.
1a ist eine schematische Darstellung eines beispielhaften kaskodierten TIAs 17. Der kaskodierte TIA 17 umfasst ähnliche Merkmale, wie die des oben beschriebenen TIAs 10, aber mit einem zusätzlichen dritten und vierten Transistor 18 und 19. Bei diesem Beispiel ist der dritte Transistor 18 ein PMOS und der vierte Transistor 19 ein NMOS. Der Source-Anschluss des dritten Transistors 18 ist mit dem Drain-Anschluss des ersten Transistors 11 gekoppelt. Die Drain-Anschlüsse des dritten und vierten Transistors 18 und 19 sind miteinander und mit dem Ausgang 14 gekoppelt. Der Source-Anschluss des vierten Transistors 19 ist mit dem Drain des zweiten Transistors 12 gekoppelt. An die Gate-Anschlüsse des dritten und vierten Transistors 18 können geeignete Signale zur Beaufschlagung mit einer Vorspannung angelegt werden. Wie im vorstehenden Absatz erwähnt, ist auch eine umgekehrte Anordnung möglich, bei der der dritte Transistor ein NMOS und der vierte Transistor ein PMOS ist.
Der kaskodierte TIA 17 arbeitet in ähnlicher Weise wie der TIA 10, weist aber folgende Vorteile auf. Bei kürzer werdenden Kanallängen (beispielsweise in einem 40-nm-Prozess) verringert sich die FET-Ausgangsimpedanz. Der kaskodierte TIA 17 stellt im Vergleich zum TIA 10 eine Erhöhung der Ausgangsimpedanz bereit. Außerdem kann bei kürzer werdenden Kanallängen eine Erhöhung der Wirkung eintreten, die der Ausgang auf den Eingang ausübt (idealerweise sollte keine Interaktion von Ausgang zu Eingang stattfinden). Der kaskodierte TIA 17 kann dahingehend wirken, die Interaktion von Ausgang zu Eingang zu reduzieren. Im Vergleich zum TIA 10 kann der kaskodierte TIA 17 jedoch langsamer sein und eine Verringerung des Ausgangsspannungshubbereichs bewirken.
Der TIA 10 oder TIA 17 kann in Sende-Empfangs-Gerätekomponenten wie einem LNA eingesetzt werden. 2 ist eine schematische Darstellung eines beispielhaften Dual-LNA 20. Der LNA 20 umfasst einen ersten TIA 21, der dem in Bezug auf 1 bzw. 1a beschriebenen TIA 10 bzw. TIA 17 entsprechen kann. Der LNA 20 umfasst auch einen zweiten TIA 22, der ebenfalls dem in Bezug auf 1 bzw. 1a beschriebenen TIA 10 bzw. TIA 17 entsprechen kann. Für die Zwecke dieses Beispiels zeigt 2 den TIA 10, obwohl alternativ dazu der kaskodierte TIA 17 verwendet werden könnte. Die Eingangsanschlüsse 13 des ersten und zweiten TIAs 21 und 22 können miteinander gekoppelt sein, so dass der LNA aus demselben Eingangssignal zwei Ausgangssignale bereitstellen kann. Das Eingangssignal kann ein empfangenes HF-Signal (oder eine Version des empfangenen HF-Signals, wie etwa ein gefiltertes HF-Signal) sein, das eine Verstärkung erfordert. Bei bestimmten Anwendungen können zwei aus demselben empfangenen HF-Signal stammende identische verstärkte HF-Signale erforderlich sein, um zum Beispiel letztendlich I- und Q-Signale bereitzustellen. Der Ausgang 14 des ersten TIAs 21 kann mit einem (nicht gezeigten) ersten Mischer gekoppelt sein, um ein I-Signal bereitzustellen und der Ausgang 14 des zweiten TIAs 22 kann mit einem (nicht gezeigten) zweiten Mischer gekoppelt sein, um ein Q-Signal bereitzustellen.
An dem Eingang jedes TIAs 21 und 22 kann ein Kondensator 23 bereitgestellt sein. Die Kondensatoren 23 blocken Gleichstrom ab, lassen aber das HF-Signal passieren. Da die Biasing-Anordnung (Bestromung) keine Spannungen festsetzt und die Transistoren 11 und 12 unterschiedliche Schwellenspannungen aufweisen können, können die Gleichspannungen am Eingang der jeweiligen TIAs unterschiedlich sein. Die Kondensatoren 23 können somit am Eingang eine Gleichstromsperre bereitstellen, um diese Differenz abzuschwächen.
Vorzugsweise sind die beiden verstärkten Ausgangssignale vom ersten und zweiten TIA 21 und 22 identisch oder so ähnlich wie möglich. Da die TIAs 21 und 22 stromgesteuert sind, ist das Verhalten des ersten und zweiten TIAs 21 und 22 besser aneinander angepasst, da ihre Transkonduktanzen von der Stromversorgung 15 abhängig sind, die für beide TIAs 21 und 22 dieselbe ist. Die Stromversorgung 15 kann aus einer Stromquelle erfolgen, die für beide TIAs 21 und 22 dieselbe ist, oder aus verschiedenen Quellen, die dieselbe Strommenge liefern können. Ferner sind der miteinander verbundene erste und zweite TIA 21 und 22 besser voneinander isoliert, wenn sie stromgesteuert sind, als wenn sie spannungsgesteuert sind, da durch die Versorgungsschiene die Interaktion beseitigt oder wesentlich reduziert wird. Dies ermöglicht es dem LNA 20 auf vorteilhafte Weise zwei verstärkte Ausgangssignale bereitzustellen, die im Wesentlichen identisch sind.
Der TIA 10 oder kaskodierte TIA 17 kann auch in Sende-Empfangs-Gerätekomponenten, wie einem A/D-Wandler genutzt werden. 3 ist eine schematische Darstellung eines beispielhaften A/D-Wandlers 30, der dazu ausgestaltet sein kann, einen Teil eines HF-Empfängers zu bilden. Für die Zwecke dieses Beispiels ist in 3 der TIA 10 gezeigt, obwohl alternativ dazu der kaskodierte TIA 17 verwendet werden könnte. Der A/D-Wandler 30 umfasst zwei Wandlerzweige oder -pfade: einen ersten Pfad 31 und einen zweiten Pfad 32. Ein Schalter 33 kann dazu ausgelegt sein, ein ankommendes HF-Signal durch abwechselndes Umschalten des Eingangssignals auf den ersten Pfad 31 des A/D-Wandlers oder den zweiten Pfad 32 auf eine niedrigere Frequenz herunterzumischen. Diese Umschaltung wird in geeigneter Weise auf einer Lokaloszillatorfrequenz (entweder in Phase oder Quadratur) durchgeführt. Bei einem Hochfrequenzempfänger können zwei A/D-Wandler, wie der in 3 dargestellte, bereitgestellt werden, einer für jeden der gleichphasigen und Quadratur-Kanäle.
Ein A/D-Wandler arbeitet bei viel niedrigeren Signalfrequenzen als zum Beispiel ein LNA, so dass im Prinzip davon ausgegangen werden könnte, dass der Kondensator 16 zu groß wird. Wenn zwei A/D-Wandler-Kanäle jedoch gegenphasig betrieben werden, neigen die von jedem der beiden gezogenen Ströme dazu, sich aufzuheben und der Kondensator 16 muss nicht groß sein. Da der A/D-Wandler bei vergleichsweise niedriger Frequenz arbeiten kann, kann er größere Transistorbauelemente 11, 12 tolerieren, so dass herkömmliche Anpassungstechniken zwischen den beiden Kanälen ohne wesentlichen Nachteil verwendet werden können, so dass die beiden A/D-Wandler-Kanäle von gemeinsamen Stromquellen aus betrieben werden können.
3 zeigt einen A/D-Wandler mit drei Integratoren 34a, 34b, 34c in jedem Pfad 31 und 32. Dies dient jedoch nur zu Veranschaulichungszwecken und es kann eine beliebige Anzahl von Integratoren verwendet werden. Vorzugsweise sind die beiden Wandlungspfade 31 und 32 im Wesentlichen identisch, vorzugsweise wird jedoch von einem eine zur anderen inverse Verstärkung bereitgestellt. Zum Beispiel kann ein Pfad eine +n-Verstärkung bereitstellen und der andere kann eine –n-Verstärkung bereitstellen. Jeder Integrator 34a–c kann einen TIA 10 oder TIA 17, wie in Bezug auf 1 bzw. 1a beschrieben, umfassen, mit einem zwischen den Eingang 13 und Ausgang 14 gekoppelten Kondensator 35. Wahlweise kann zwischen dem Kondensator 35 und dem Ausgang 14 ein Widerstand 16 bereitgestellt werden. Jeder Pfad kann auch einen 1-Bit-Quantisierer 35 und einen Auffangspeicher 36 umfassen.
Der Eingang 13 am Integrator 34a kann die Signaleingabe zum Pfad 31 empfangen. Der Ausgang 14 am Integrator 34a ist mit dem Eingang 13 des nächsten Integrators 34b im Pfad 31 gekoppelt. Der Ausgang 14 des Integrators 34b ist mit dem Eingang 13 des nächsten Integrators 34c im Pfad 31 gekoppelt. Die Signalausgabe vom Ausgang 14 des Integrators 34c kann dann quantisiert werden, um einen Ausgangsbitstrom bereitzustellen. Der Eingang 13 an jedem Integrator 34a–c kann auch ein Feedback-Signal D_d oder ein invertiertes Rückkopplungssignal empfangen. Der Signalpfad 32 spiegelt den Signalpfad 31.
Dadurch, dass Integratoren mit stromgesteuerten TIAs bereitgestellt werden, kann ein A/D-Wandler mit niedriger Leistungsaufnahme implementiert werden.
Die hier beschriebenen TIAs, LNAs und A/D-Wandler sind für die Verwendung mit Sende-Empfangs-Geräten für Funkfrequenzsignale geeignet, die gemäß einem beliebigen Hochfrequenz-Protokoll übermittelt werden. Zum Beispiel eignen sie sich zur Verwendung mit Sende-Empfangs-Geräten, die Funkfrequenzsignale gemäß Bluetooth-Protokollen übermitteln.
Die vorliegenden Beispiele beschreiben Anordnungen, bei denen zwei Elemente gekoppelt sind. Dies soll bedeuten, dass diese beiden Elemente baulich verbunden sind. Jedoch sind die beiden Elemente nicht notwendigerweise direkt miteinander verbunden. Zum Beispiel können zwischen den beiden Elementen Zwischenelemente vorhanden sein, die gekoppelt sind.
Der Anmelder offenbart hiermit jedes einzelne der hier beschriebenen Merkmale für sich und jegliche Kombination von zwei oder mehreren solcher Merkmale, soweit diese Merkmale oder Kombinationen auf Grundlage der vorliegenden Beschreibung in deren Gänze mit dem allgemeinen Fachwissen des Fachmanns ausführbar sind, unabhängig davon, ob solche Merkmale oder Kombinationen von Merkmalen irgendwelche hier offenbarten Probleme lösen, und ohne den Schutzbereich der Ansprüche zu beschränken. Der Anmelder gibt an, dass die Aspekte der vorliegenden Erfindung aus jedem solchen einzelnen Merkmal bzw. jeglicher Kombination dieser Merkmale bestehen können. In Anbetracht der vorstehenden Beschreibung wird es für den Fachmann offensichtlich sein, dass innerhalb des Schutzbereichs der Erfindung verschiedene Modifikationen vorgenommen werden können.

Claims

Verstärker, mit: einem ersten Transistor eines ersten Leitungstyps; einem zweiten Transistor eines zweiten Leitungstyps, wobei der zweite Transistor mit dem ersten Transistor gekoppelt ist; einem Eingang zum Empfangen eines Eingangssignals, wobei ein Steueranschluss des ersten Transistors mit einem Steueranschluss des zweiten Transistors gekoppelt ist, wobei die Steueranschlüsse mit dem Eingang gekoppelt sind; einem Ausgang zum Ausgeben eines Ausgangssignals, wobei der Ausgang mit dem ersten Transistor und dem zweiten Transistor gekoppelt ist; und einer Stromversorgung, die mit dem ersten Transistor gekoppelt ist und dazu ausgelegt ist, Strom zu liefern, um eine vorbestimmte Transkonduktanz des Verstärkers zu bewirken.
Verstärker nach Anspruch 1, der ferner einen zwischen den Eingang und den Ausgang gekoppelten Widerstand umfasst.
Verstärker nach Anspruch 2, der ferner einen zwischen den Eingang und den Widerstand gekoppelten Kondensator umfasst.
Verstärker nach Anspruch 1, der ferner einen dritten Transistor des ersten Leitungstyps und einen vierten Transistor des zweiten Leitungstyps umfasst, wobei der zweite Transistor über den dritten und vierten Transistor mit dem ersten Transistor gekoppelt ist.
Verstärker nach Anspruch 1, wobei der erste Leitungstyp ein P-Typ und der zweite Leitungstyp ein N-Typ ist.
Verstärker nach Anspruch 5, wobei: der erste Transistor ein PMOS mit Drain- und Source-Anschluss und der Steueranschluss des ersten Transistors ein Gate-Anschluss ist; der zweite Transistor ein NMOS mit Drain- und Source-Anschluss und der Steueranschluss des zweiten Transistors ein Gate-Anschluss ist; die Stromversorgung mit dem Source-Anschluss des ersten Transistors gekoppelt ist; und die Drain-Anschlüsse des ersten und des zweiten Transistors miteinander und mit dem Ausgang gekoppelt sind.
Verstärker nach Anspruch 1, wobei der erste Leitungstyp ein N-Typ und der zweite Leitungstyp ein P-Typ ist.
Verstärker nach Anspruch 5, wobei: der erste Transistor ein NMOS mit Drain- und Source-Anschluss und der Steueranschluss des ersten Transistors ein Gate-Anschluss ist; der zweite Transistor ein PMOS mit Drain- und Source-Anschluss und der Steueranschluss des zweiten Transistors ein Gate-Anschluss ist; die Stromversorgung mit dem Source-Anschluss des ersten Transistors gekoppelt ist; und die Drain-Anschlüsse des ersten und zweiten Transistors miteinander und mit dem Ausgang gekoppelt sind.
Verstärker nach Anspruch 1, wobei die Stromversorgung einen Digital/Analog-Wandler umfasst.
Verstärker nach Anspruch 1, wobei der erste und zweite Transistor von einer Größe eines 40 nm-Prozesses ist.
Rauscharmer Verstärker, mit: einem ersten Verstärker gemäß dem Verstärker nach Anspruch 1; und einem zweiten Verstärker mit: einem ersten Transistor eines ersten Leitungstyps; einem zweiten Transistor eines zweiten Leitungstyps, wobei der zweite Transistor mit dem ersten Transistor gekoppelt ist; einem Eingang zum Empfangen eines Eingangssignals, wobei ein Steueranschluss des ersten Transistors mit einem Steueranschluss des zweiten Transistors gekoppelt ist, wobei die Steueranschlüsse mit dem Eingang gekoppelt sind; einem Ausgang zum Ausgeben eines Ausgangssignals, wobei der Ausgang mit dem ersten Transistor und dem zweiten Transistor gekoppelt ist; und einer Stromversorgung, die mit dem ersten Transistor gekoppelt ist und dazu ausgelegt ist, Strom zu liefern, um eine vorbestimmte Transkonduktanz des Verstärkers zu bewirken, wobei die Eingangsanschlüsse des ersten und des zweiten Verstärkers miteinander gekoppelt sind, wobei die Stromversorgung des ersten und des zweiten Verstärkers dazu ausgelegt ist, die gleiche Menge an Strom zu liefern wie die jeweils andere.
Rauscharmer Verstärker nach Anspruch 11, wobei das Eingangssignal ein HF-Signal mit einer Frequenz gemäß dem Bluetooth-Protokoll ist.
Auf einem Chip integrierte Schaltung, die den rauscharmen Verstärker nach Anspruch 11 umfasst, wobei der Ausgangsanschluss des ersten Verstärkers mit einem ersten Mischer gekoppelt ist und der Ausgangsanschluss des zweiten Verstärkers mit einem zweiten, anderen Mischer gekoppelt ist.
Analog/Digital-Wandler mit einem oder mehreren Verstärkern gemäß dem Verstärker nach Anspruch 1.
Analog/Digital-Wandler mit zwei Wandlerzweigen, wobei jeder Zweig dazu ausgelegt ist, eine Version eines analogen Eingangssignals zu empfangen und das Signal in einen digitalen Bitstrom zu konvertieren, wobei jeder Zweig eine Reihe von Verstärkern gemäß dem Verstärker nach Anspruch 1 umfasst.
Analog/Digital-Wandler nach Anspruch 15, wobei jeder Zweig eine Reihe von drei der Verstärker umfasst, wobei der Ausgang eines ersten der Verstärker mit dem Eingang eines zweiten der Verstärker gekoppelt ist und der Ausgang der zweiten Verstärkers mit dem Eingang eines dritten der Verstärker gekoppelt ist.
Analog/Digital-Wandler nach Anspruch 15, wobei ein erster der Wandlerzweige dazu ausgelegt ist, seine Version des analogen Eingangssignals mit einer positiven Verstärkung zu beaufschlagen und ein zweiter der Wandlerzweige dazu ausgelegt ist, seine Version des analogen Eingangssignals mit einer negativen Verstärkung zu beaufschlagen.
Chip mit integrierten Schaltungen, mit: dem rauscharmen Verstärker nach Anspruch 11; einem Analog/Digital-Wandler, der einen oder mehrere Verstärker umfasst, wobei jeder des einen oder der mehreren Verstärker umfasst: einen ersten Transistor eines ersten Leitungstyps; einen zweiten Transistor eines zweiten Leitungstyps, wobei der zweite Transistor mit dem ersten Transistor gekoppelt ist; einen Eingang zum Empfangen eines Eingangssignals, wobei ein Steueranschluss des ersten Transistors mit einem Steueranschluss des zweiten Transistors gekoppelt ist, wobei die Steueranschlüsse mit dem Eingang gekoppelt sind; einen Ausgang zum Ausgeben eines Ausgangssignals, wobei der Ausgang mit dem ersten Transistor und dem zweiten Transistor gekoppelt ist; und eine Stromversorgung, die mit dem ersten Transistor gekoppelt ist und dazu ausgelegt ist, Strom zu liefern, um eine vorbestimmte Transkonduktanz des Verstärkers zu bewirken; und eine Stromversorgungssteuerung, die dazu ausgestaltet ist, die Strommenge, die dem rauscharmen Verstärker und dem Analog/Digital-Wandler zugeführt wird, zu steuern.
Verstärker, mit: einem ersten Transistor eines ersten Leitungstyps; einem zweiten Transistor eines zweiten Leitungstyps; einem dritten Transistor des ersten Leitungstyps, wobei der dritte Transistor mit dem ersten Transistor gekoppelt ist; einem vierten Transistor des zweiten Leitungstyps, wobei der vierte Transistor mit dem zweiten und dritten Transistor gekoppelt ist; einem Eingang zum Empfangen eines Eingangssignals, wobei ein Steueranschluss des ersten Transistors mit einem Steueranschluss des zweiten Transistors gekoppelt ist, wobei die Steueranschlüsse mit dem Eingang gekoppelt sind; einem Ausgang zum Ausgeben eines Ausgangssignals, wobei der Ausgang mit dem dritten Transistor und dem vierten Transistor gekoppelt ist; und einer Stromversorgung, die mit dem ersten Transistor gekoppelt ist und dazu ausgelegt ist, Strom zu liefern, um eine vorbestimmte Transkonduktanz des Verstärkers zu bewirken.