DE102019213841A1 - Vorrichtung und verfahren zur integration eines selbsttestoszillators mit injektionssynchronisiertem puffer - Google Patents

Vorrichtung und verfahren zur integration eines selbsttestoszillators mit injektionssynchronisiertem puffer Download PDF

Info

Publication number
DE102019213841A1
DE102019213841A1 DE102019213841.1A DE102019213841A DE102019213841A1 DE 102019213841 A1 DE102019213841 A1 DE 102019213841A1 DE 102019213841 A DE102019213841 A DE 102019213841A DE 102019213841 A1 DE102019213841 A1 DE 102019213841A1
Authority
DE
Germany
Prior art keywords
mixer
injection
transistors
signal
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019213841.1A
Other languages
English (en)
Inventor
Arul Balasubramaniyan
Abdellatif Bellaouar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE102019213841A1 publication Critical patent/DE102019213841A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/40—Means for monitoring or calibrating
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/40—Means for monitoring or calibrating
    • G01S7/4052—Means for monitoring or calibrating by simulation of echoes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/40—Means for monitoring or calibrating
    • G01S7/4052—Means for monitoring or calibrating by simulation of echoes
    • G01S7/406—Means for monitoring or calibrating by simulation of echoes using internally generated reference signals, e.g. via delay line, via RF or IF signal injection or via integrated reference reflector or transponder
    • G01S7/4069—Means for monitoring or calibrating by simulation of echoes using internally generated reference signals, e.g. via delay line, via RF or IF signal injection or via integrated reference reflector or transponder involving a RF signal injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2229/00—Indexing scheme for semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, for details of semiconductor bodies or of electrodes thereof, or for multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/0014—Structural aspects of oscillators
    • H03B2200/0022—Structural aspects of oscillators characterised by the substrate, e.g. material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/003—Circuit elements of oscillators
    • H03B2200/0034—Circuit elements of oscillators including a buffer amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0074—Locking of an oscillator by injecting an input signal directly into the oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/87—Indexing scheme relating to amplifiers the cross coupling circuit being realised only by MOSFETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45018—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors have added cross couplings

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transceivers (AREA)

Abstract

Die Erfindung stellt eine Vorrichtung bereit, umfassend: ein Paar von Signalinjektionstransistoren, die jeweils einen Gate-Anschluss aufweisen, der mit einem Differenzreferenzsignal verbunden ist, und ein Paar von querverbundenen Verstärkertransistoren, die konfiguriert sind, um eine Spannung des Differenzreferenzsignals zu verstärken, um eine Spannung zu ergeben, die ein Referenzsignal an einem Lokaloszillatoranschluss (LO-Anschluss) eines Mischers verstärkt; einen elektronischen Oszillator mit einem Oszillationsausgangsknoten, der parallel zum injektionssynchronisierten Puffer mit dem LO-Anschluss des Mischers verbunden ist und so konfiguriert ist, dass er eine Oszillatorausgabe zur Übertragung an den Ausgangsknoten auf der Grundlage einer an den elektronischen Oszillator angelegten Back-Gate-Vorspannung erzeugt; und einen Zugriffstransistor mit einem Gate, das mit einem Schaltknoten gekoppelt ist, und einem Back-Gate-Anschluss, der mit der Back-Gate-Vorspannung gekoppelt ist, wobei der Zugriffstransistor konfiguriert ist, um den Stromfluss durch den elektronischen Oszillator parallel zu dem injektionssynchronisierten Puffer zu aktivieren oder zu deaktivieren.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der Erfindung beziehen sich allgemein auf eine Vorrichtung und ein Verfahren für drahtlose Empfänger. Die Erfindung betrifft insbesondere eine Vorrichtung und ein Verfahren zum Integrieren eines Selbsttestoszillators in einen Verstärker.
  • HINTERGRUND
  • Die Verwendung mehrerer miteinander verbundener Geräte über einen weiten Bereich, umgangssprachlich als „Internet der Dinge“ oder „IOT“ bezeichnet, ist ein schnell wachsendes Gebiet der Elektronik. Jedes verbundene Gerät in einer IOT-Anordnung kann eine oder mehrere Radiofrequenzkomponenten (RF-Komponenten) umfassen, um die Übertragung und den Empfang von Signalen in Bezug auf andere Geräte in demselben Netzwerk bereitzustellen. Die bloße Anzahl von miteinander verbundenen Vorrichtungen in solchen Anordnungen hat zu einem signifikanten Anstieg der Signalverarbeitungslast für elektronische Systeme geführt. Eines der wichtigsten Verfahren zur Feststellung der Einhaltung von Verbraucheranforderungen und technischen Anforderungen ist die Prüfung von RF-Bauteilen. Einige Tests müssen nach der Bereitstellung eines Produkts durchgeführt werden, z. B. in Fällen, in denen ein Produkt repariert wird, aufgerüstet wird usw. In solchen Fällen muss das Gerät selbst eine Schaltung zum Senden und Messen eines Testsignals umfassen.
  • Für Signalverarbeitungsanwendungen, z. B. Automobilradar und andere Millimeterwellenanwendungen, muss ein eingebauter Selbsttest (BIST) möglich sein, um die Funktionalität von Schaltkreisen in Produkten während des Gebrauchs sicherzustellen. BIST und redundante Schaltkreise werden verwendet, um die Sicherheit und Leistung von Produkten zu gewährleisten. In herkömmlichen Strukturen werden getrennte Testschaltungen in einer Vorrichtung getrennt von anderer Hardware gebildet, um elektrische Signale zum Testen der aktiven Komponenten zu erzeugen. Diese zusätzlichen Schaltungen verbrauchen mehr Energie und belegen zusätzlichen Raum. Diese Eigenschaften von BIST-Schaltungen haben bisher die Leistung einer Schaltung eingeschränkt, die Herstellungskosten belastet und den Gesamtleistungsverbrauch der Vorrichtung erhöht.
  • ZUSAMMENFASSUNG
  • Ein erster Aspekt der vorliegenden Erfindung stellt eine Vorrichtung bereit, umfassend: einen injektionssynchronisierten Puffer, umfassend: ein Paar von Signalinjektionstransistoren, die jeweils einen mit einem Differenzreferenzsignal gekoppelten Gate-Anschluss aufweisen, und ein Paar von querverbundenen Verstärkertransistoren, die konfiguriert sind, um eine Spannung des Differenzreferenzsignals zu verstärken, um ein spannungsverstärktes Referenzsignal an einem Lokaloszillatoranschluss (LO-Anschluss) eines Mischers zu ergeben; einen elektronischen Oszillator mit einem Oszillationsausgangsknoten, der parallel zum injektionssynchronisierten Puffer mit dem LO-Anschluss des Mischers verbunden ist und so konfiguriert ist, dass er einen Oszillatorausgang zur Übertragung an den Ausgangsknoten auf der Grundlage einer an den elektronischen Oszillator angelegten Back-Gate-Vorspannung erzeugt; und einen Zugriffstransistor mit einem Gate, das mit einem Schaltknoten gekoppelt ist, und einem Back-Gate-Anschluss, der mit der Back-Gate-Vorspannung gekoppelt ist, wobei der Zugriffstransistor konfiguriert ist, um den Stromfluss durch den elektronischen Oszillator parallel zu dem injektionssynchronisierten Puffer zu aktivieren oder zu deaktivieren.
  • Ein zweiter Aspekt der vorliegenden Erfindung stellt ein Verfahren zum Betreiben und Testen eines Empfängers in einer elektronischen Schaltung bereit, wobei das Verfahren umfasst: ein Bereitstellen einer Struktur, umfassend: einen injektionssynchronisierten Puffer, der umfasst: ein Paar von Signalinjektionstransistoren mit jeweils einem Gate und ein Paar von querverbundenen Verstärkertransistoren, die zwischen dem Paar von Signalinjektionstransistoren und einem Lokaloszillatoranschluss (LO-Anschluss) eines Mischers verbunden sind, wobei ein elektronischer Oszillator einen Oszillationsausgangsknoten, der zu dem LO-Anschluss des Mischers und zu dem injektionssynchronisierten Puffer parallel geschaltet und konfiguriert ist, um eine Oszillatorausgabe zur Übertragung an den Ausgangsknoten auf der Grundlage einer an den elektronischen Oszillator angelegten Back-Gate-Vorspannung auszugeben, und einen Zugriffstransistors mit einem an einen Vermittlungsknoten gekoppelten Gate und einem Back-Gate Anschluss aufweist, der mit der Back-Gate-Vorspannung gekoppelt ist, wobei der Zugriffstransistor so konfiguriert ist, dass er den Stromfluss durch den elektronischen Oszillator parallel mit dem injektionssynchronisierten Puffer aktiviert oder deaktiviert; ein Übertragen eines Differenzreferenzsignals an den Gate-Anschluss des Paares von Signalinjektionstransistoren, um eine Spannung des Differenzreferenzsignals von einer Anfangsspannung zu verstärken, um ein spannungsverstärktes Referenzsignal zu ergeben, wobei der Stromfluss durch den Zugriffstransistor bei der Übertragung gesperrt wird; ein Beenden der Übertragung des Differenzreferenzsignals; und ein Ermöglichen, dass der Stromfluss durch den elektronischen Oszillator den injektionssynchronisierten Puffer umgeht, nachdem die Übertragung des Differenzreferenzsignals beendet wurde, wobei der elektronische Oszillator ein Testsignal erzeugt, das über den LO-Anschluss des Mischers ausgegeben werden soll.
  • Ein dritter Aspekt der vorliegenden Erfindung stellt eine Vorrichtung bereit, umfassend: einen injektionssynchronisierten Puffer, der umfasst: ein Paar von Signalinjektionstransistoren, die jeweils einen Gate-Anschluss aufweisen, der mit einem Differenzreferenzsignal gekoppelt ist; ein Paar von querverbundenen Verstärkertransistoren, die jeweils einen Gate-Anschluss, der mit einem Drain eines der beiden Signalinjektionstransistoren gekoppelt ist, einen Source-Anschluss, der mit einem Source-Anschluss eines der Signalinjektionstransistoren gekoppelt ist, und einen Drain-Anschluss aufweisen, der mit einem Lokaloszillatoranschluss (LO-Anschluss) eines Mischers verbunden ist, wobei das Paar von querverbundenen Verstärkertransistoren konfiguriert ist, um eine Spannung des Differenzreferenzsignals zu verstärken, um ein spannungsverstärktes Referenzsignal am LO-Anschluss des Mischers zu ergeben; einen elektronischen Oszillator mit einem Oszillationsausgangsknoten, der parallel zum injektionssynchronisierten Puffer mit dem LO-Anschluss des Mischers verbunden ist und ein Paar von querverbundenen Transistoren mit jeweils einer Back-Gate-Vorspannung, einem mit einem Zugangsknoten verbundenen Source-Anschluss und einen Drain-Anschluss umfasst, der mit dem LO-Anschluss des Mischers und einem Gate-Anschluss des anderen querverbundenen Transistors verbunden ist, wobei die querverbundenen Transistoren konfiguriert sind, um eine Oszillatorausgabe zur Übertragung an den Ausgangsknoten basierend auf der Back-Gate-Vorspannung zu erzeugen; und einen Zugriffstransistor mit einem Gate, das mit einem Schaltknoten gekoppelt ist, und einem Back-Gate-Anschluss, der mit der Back-Gate-Vorspannung gekoppelt ist, wobei der Zugriffstransistor konfiguriert ist, um den Stromfluss durch den elektronischen Oszillator parallel zu dem injektionssynchronisierten Puffer zu aktivieren oder zu deaktivieren.
  • Figurenliste
  • Diese und andere Merkmale dieser Erfindung sind aus der folgenden detaillierten Beschreibung der verschiedenen Aspekte der Erfindung in Verbindung mit den beigefügten Zeichnungen, die verschiedene Ausführungsformen der Erfindung darstellen, leichter verständlich und in denen:
    • 1 eine Querschnittsansicht einer herkömmlichen Transistorstruktur zeigt.
    • 2 eine Querschnittsansicht einer vollständig verarmten SOI (FDSOI) -Transistorstruktur mit einem Back-Gate-Bereich unter einer vergrabenen Isolatorschicht gemäß Ausführungsformen der Erfindung zeigt.
    • 3 eine schematische Ansicht einer Vorrichtung für einen drahtlosen Empfänger gemäß Ausführungsformen der Erfindung zeigt.
    • 4 eine schematische Ansicht eines Systems zum Mischen eines Radarsignals mit einem Referenzsignal, einschließlich einer Vorrichtung gemäß Ausführungsformen der Erfindung zeigt.
    • 5 eine repräsentative grafische Darstellung von Phasenrauschen über der Frequenz beim Betrieb einer Vorrichtung gemäß Ausführungsformen der Erfindung zeigt.
    • 6 ein veranschaulichendes Flussdiagramm von Verfahren zum Betreiben und Testen eines Empfängers gemäß Ausführungsformen der Erfindung zeigt.
  • Es wird angemerkt, dass die Zeichnungen der Erfindung nicht notwendigerweise maßstabsgetreu sind. Die Zeichnungen sollen nur typische Aspekte der Erfindung darstellen und sollten daher nicht als den Umfang der Erfindung einschränkend angesehen werden. In den Zeichnungen stehen gleiche Nummern für gleiche Elemente zwischen den Zeichnungen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil davon bilden und in denen zur Veranschaulichung spezifische beispielhafte Ausführungsformen gezeigt sind, in denen die vorliegenden Lehren praktiziert werden können. Diese Ausführungsformen werden in ausreichendem Detail beschrieben, um es dem Fachmann zu ermöglichen, die vorliegenden Lehren zu praktizieren, und es versteht sich, dass andere Ausführungsformen verwendet werden können und dass Änderungen vorgenommen werden können, ohne vom Umfang der vorliegenden Lehren abzuweichen. Die folgende Beschreibung dient daher lediglich der Veranschaulichung.
  • Die Erfindung stellt eine Vorrichtung für einen drahtlosen Empfänger bereit, die einen injektionssynchronisierten Puffer und einen Oszillator zum Durchführen eines eingebauten Selbsttests (BIST) in einen einzelnen Bereich eines integrierten Schaltungschips (IC-Chip) integriert. In einem Modus empfängt ein injektionssynchronisierter Puffer der Struktur eine eingespeiste Signaleingabe, verstärkt die Signalspannung und gibt das spannungsverstärkte Signal an einen Mischer aus. Das spannungsverstärkte Signal kann als Referenzspannungssignal für die Verarbeitung einer Radareingabe wirken. Wenn keine eingehenden Signale erkannt werden oder wenn ein Benutzer den Betrieb des IC-Chips ohne Verwendung eines Referenzsignals testen möchte, ermöglicht ein Zugriffstransistor den Stromfluss zu einem elektronischen Oszillator. Der elektronische Oszillator kann mit einem Lokaloszillatoranschluss (LO-Anschluss) eines Mischers elektrisch parallel zum injektionssynchronisierten Puffer gekoppelt und auf demselben Bereich des IC-Chips integriert sein. Dies ermöglicht ein Testen der Empfängerfunktionalität ohne ein ankommendes Referenzsignal, das andernfalls unter Verwendung einer Phasenregelschleife (PLL) erzeugt würde. Der elektronische Oszillator kann aus Transistoren mit Back-Gate-Anschlüssen gebildet sein, um die Schwellenspannung des elektronischen Oszillators zu verringern, wodurch die Erzeugung von Testsignalen unter Verwendung einer Stromversorgung des injektionssynchronisierten Puffers ermöglicht wird. Diese Integration eines Oszillators in den injektionssynchronisierten Verstärker verringert den Stromverbrauch des Verstärkers im Vergleich zu herkömmlichen Strukturen, die eine separate, unabhängige Oszillatorstruktur zum Erzeugen von Testsignalen bereitstellen. Der Oszillator wird somit Teil der Verstärkerschaltung, die sich eine einzige Stromversorgung teilt, und stellt keine separate Schaltung dar, wie sie in herkömmlichen Empfängerschaltungen erforderlich ist.
  • Unter Bezugnahme auf 1 ist ein herkömmlicher Transistor 12 als Beispiel dargestellt, um strukturelle und betriebliche Unterschiede in Bezug auf Transistoren in verschiedenen Ausführungsformen der vorliegenden Erfindung hervorzuheben. Der herkömmliche Transistor 12 kann beispielsweise mittels herkömmlicher Herstellungstechniken hergestellt werden, die auf einem Bulk-Siliziumsubstrat arbeiten können. Der herkömmliche Transistor 12 kann somit in einem Substrat 20 gebildet sein, das beispielsweise ein oder mehrere Halbleitermaterialien umfasst. Das Substrat 20 kann ein beliebiges derzeit bekanntes oder später entwickeltes Halbleitermaterial umfassen, das ohne Einschränkung Silizium, Germanium, Siliziumcarbid und solche Materialien umfassen kann, die im Wesentlichen aus einem oder mehreren Ill-V-Verbindungshalbleitern mit einer durch die Formel AlX1GaX2InX3AsY1PY2NY3SbY4 definierten Zusammensetzung bestehen und X1, X2, X3, Y1, Y2, Y3 und Y4 stellen relative Anteile dar, die jeweils größer oder gleich Null sind und X1+X2+X3+Y1+Y2+Y3+Y4=1 (1 ist die gesamte relative Molmenge). Andere geeignete Substrate umfassen Il-Vl-Verbindungshalbleiter mit einer Zusammensetzung ZnA1CdA2SeB1TeB2, wobei A1, A2, B1 und B2 relative Anteile sind, die jeweils größer oder gleich Null sind und A1+A2+B1+B2=1 (1 ist eine Gesamtmolmenge). Das gesamte Substrat 20 oder ein Teil davon kann verspannt sein.
  • Source- und Drainknoten S, D des herkömmlichen Transistors 12 können mit Bereichen des Substrats 20 gekoppelt sein, die leitende Dotierstoffe umfassen, z. B. kann ein Kanalbereich 26 zwischen einem Sourcebereich 28 und einem Drainbereich 30 angeordnet sein. Ein auf dem Kanalgebiet 26 gebildetes Gategebiet 32 kann mit einem Gateknoten G gekoppelt sein, um einen leitenden Kanal innerhalb des Kanalgebiets 26 zu steuern. Eine Gruppe von Grabenisolierungen 34 kann aus elektrisch isolierenden Materialien gebildet sein, so dass die Gebiete 26, 28, 30 von Teilen anderer Transistoren seitlich getrennt sind. Die Grabenisolierungen 34 bilden gemäß der Darstellung eine Isolationsbarriere zwischen den Anschlüssen 36 und den Gebieten 26, 28, 30 und/oder anderen Elementen. Weitere Merkmale jedes Elements in dem herkömmlichen Transistor 12 (z. B. Funktion und Materialzusammensetzung) werden an anderer Stelle hierin in Bezug auf ähnliche Komponenten in einem FDSOI-Transistor 102 (2) gemäß Ausführungsformen der Erfindung ausführlich beschrieben.
  • Mit Bezug auf 2 ist eine Querschnittsansicht eines Typs eines vollständig verarmten Halbleiter-auf-Isolator- (FDSOI) -Transistors 102 gezeigt, der beispielsweise in Strukturen und Verfahren gemäß der Erfindung eingesetzt werden kann. Der FDSOI-Transistor 102 kann mit strukturellen Merkmalen zum Reduzieren des elektrischen Widerstands und der Kapazität über dessen Source- und Drain-Anschlüssen S, D gebildet werden. Der FDSOI-Transistor 102 und seine Komponenten können auf und innerhalb eines Substrats 120 gebildet werden. Das Substrat 120 kann ein beliebiges derzeit bekanntes oder später entwickeltes Halbleitermaterial umfassen, das ohne Einschränkung eines oder mehrere der an anderer Stelle hierin in Bezug auf das Substrat 20 (1) beschriebenen beispielhaften Halbleitermaterialien umfassen kann. Ein Back-Gate-Bereich 122, der alternativ als ein Wannenbereich des Substrats 120 mit Dotierung vom n-Typ oder p-Typ identifiziert wird, kann während der Abscheidung mit einer oder mehreren Dotierungsverbindungen in situ implantiert oder gebildet werden, um deren elektrische Eigenschaften zu ändern. Dotieren bezieht sich allgemein auf einen Prozess, bei dem einer Halbleiterstruktur Fremdmaterialien („Dotierstoffe“) zugesetzt werden, um ihre elektrischen Eigenschaften, z. B. den spezifischen Widerstand und/oder die Leitfähigkeit, zu ändern. Wenn ein bestimmter Typ von Dotierung (z. B. p-Typ oder n-Typ) hier diskutiert wird, versteht es sich, dass in alternativen Ausführungsformen ein entgegengesetzter Dotierungstyp implementiert werden kann. Eine Implantation bezieht sich auf einen Prozess, bei dem Ionen zu einer festen Oberfläche hin beschleunigt werden, um den Festkörper bis zu einem vorbestimmten Bereich basierend auf der Energie der implantierten Ionen zu durchdringen. Somit kann der Back-Gate-Bereich 122 die gleiche Materialzusammensetzung wie der Rest des Substrats 120 umfassen, kann jedoch zusätzlich Dotierungsmaterialien umfassen. Eine vergrabene Isolatorschicht 124, die im Stand der Technik auch als „vergrabenes Oxid“ oder „BOX“ - Schicht bekannt ist, kann den Back-Gate-Bereich 122 des Substrats 120 von den Source-/Drain-Gebieten 126 und einem Kanalgebiet 127 des FDSOI-Transistors 102 trennen. Die Isolatorschicht 124 kann daher aus einer oder mehreren Oxidverbindungen und/oder anderen derzeit bekannten oder später entwickelten elektrisch isolierenden Substanzen bestehen. Die vergrabene Isolatorschicht 124, die sich in einer dünnen Schicht unterhalb des Kanalgebiets 127 befindet und sich unterhalb des Source-/Drain-Gebiets 126 erstreckt, beseitigt die Notwendigkeit, dem Kanalgebiet 127 Dotierstoffe hinzuzufügen. Der FDSOI-Transistor 102 kann daher als eine „vollständig verarmte Halbleiter-auf-Isolator (FDSOI) -Struktur“ ausgeführt werden, die sich von anderen Strukturen (z. B. dem herkömmlichen Transistor 12 (1)) dadurch unterscheidet, dass sie einen an Dotierstoffen verarmten Kanalgebiet 127, eine vergrabene Isolatorschicht 124, Back-Gate-Knoten BG usw. umfasst, wodurch technische Vorteile, wie z B. ein einstellbares elektrisches Potential innerhalb des Back-Gate-Bereichs 122 des FDSOI-Transistors 102, erreicht werden, wie an anderer Stelle hierin diskutiert ist. Obwohl gezeigt und beschrieben ist, dass der FDSOI-Transistor 102 mit einer bestimmten Anordnung aus Substrat 120, Back-Gate-Bereichen 122 und vergrabener Isolatorschicht 124 gebildet wird, versteht es sich, dass der FDSOI-Transistor 102 alternativ als z. B. ein Finnen-Transistor, ein Nanoschicht-Transistor, ein vertikaler Transistor und/oder eine oder mehrere andere derzeit bekannte oder später entwickelte Transistorstrukturen, strukturiert werden kann, um einen Back-Gate-Anschluss zum Einstellen der Schwellenspannung des Transistors bereitzustellen.
  • Die Source/Drain-Gebiete 126 und das Kanalgebiet 127 können einen Source-Anschluss 128 des FDSOI-Transistors 102 elektrisch mit einem Drain-Anschluss 130 des FDSOI-Transistors 102 verbinden, wenn sich der Transistor in einem Ein-Zustand befindet. Ein Gatestapel 132 kann über dem Kanalgebiet 127 positioniert sein, so dass eine Spannung des Gateknotens G die elektrische Leitfähigkeit zwischen den Source- und Drain-Anschlüssen 128, 130 durch die Source-/Drain-Gebiete 126 und das Kanalgebiet 127 steuert. Der Gatestapel 132 kann z B. ein oder mehrere elektrisch leitende Metalle darin zusätzlich zu einem Gate-Dielektrikum-Material (angezeigt mit schwarzer Schattierung zwischen dem Boden des Stapels und dem Kanalgebiet 127) zum Trennen des leitenden Metalls (der leitenden Metalle) des Gate-Stapels 132 von mindestens dem Kanalgebiet 127 umfassen. Außerdem kann eine Gruppe von Grabenisolierungen 134 die verschiedenen Bereiche des FDSOI-Transistors 102 elektrisch und physikalisch von Teilen anderer Transistoren trennen. Die Grabenisolierungen 134 können aus einem beliebigen Isolatormaterial wie SiO2 oder einem „High-k“-Dielektrikum mit einer hohen Dielektrizitätskonstante gebildet werden, die beispielsweise über 3,9 liegen kann. In einigen Situationen können die Grabenisolierungen 134 aus einer Oxidsubstanz bestehen. Materialien, die für die Zusammensetzung der Grabenisolierungen 134 geeignet sind, können beispielsweise Siliziumdioxid (SiO2), Hafniumoxid (HfO2), Aluminiumoxid (Al2O3), Yttriumoxid (Y2O3), Tantaloxid (Ta2O5), Titandioxid (TiO2), Praseodymoxid (Pr2O3), Zirkoniumoxid (ZrO2), Erbiumoxid (ErOx) und andere derzeit bekannte oder später entwickelte Materialien mit ähnlichen Eigenschaften umfassen.
  • Der Back-Gate-Bereich 122 kann über Back-Gate-Anschlüsse 136 innerhalb des Substrats 120 elektrisch mit dem Back-Gate-Knoten BG verbunden werden, um die Eigenschaften des Transistors 102, z. B. die Leitfähigkeit zwischen den Source- und Drain-Anschlüssen 128, 130 über das Source weiter zu beeinflussen Das Anlegen eines elektrischen Potentials an die Back-Gate-Anschlüsse 136 am Back-Gate-Knoten BG ändert die Schwellenspannung des Transistors. Herkömmliche Vorrichtungen sind nicht in der Lage, die Schwellenspannung einzustellen, um signifikante Änderungen der Schwellenspannung zu erzielen. FDSOI hat somit einen technologischen Vorteil gegenüber herkömmlichen Geräten. Dieser Unterschied im elektrischen Potential zwischen Elementen, einschließlich des Back-Gate-Bereichs 122 und der Source/Drain-Gebiete 126, des Kanalgebiets 127 und des Substrats 120, kann unter anderem die Schwellenspannung des FDSOI-Transistors 102 beeinflussen, d. h. die minimale Spannung zum Induzieren der elektrischen Leitfähigkeit über die Source-/Drain-Gebiete und Kanalgebiete 126, 127 zwischen den ersten und zweiten Drain-Anschlüssen 128, 130, wie hierin diskutiert wird. Insbesondere kann das Anlegen einer Back-Gate-Vorspannung in Durchlassrichtung an die Back-Gate-Anschlüsse 136 die Schwellenspannung des FDSOI-Transistors 102 senken, wodurch der Source-Drain-Widerstand verringert und der Drain-Strom relativ zu der Schwellenspannung des FDSOI-Transistors 102 erhöht wird, wenn eine (eine entgegengesetzte) Vorspannung an die Back-Gate-Anschlüsse 136 in Sperrrichtung angelegt wird. Diese Fähigkeit des FDSOI-Transistors 102 kann unter anderem eine verringerte Breite (Einsparung von Siliziumfläche) im Vergleich zu herkömmlichen Anwendungen und Transistorstrukturen ermöglichen. In einer beispielhaften Ausführungsform kann eine Breite der Source/Drain-Gebiete und Kanalgebiete 126, 127 (d. h. in die Ebene der Seite hinein und aus dieser heraus) zwischen ungefähr 0,3 Mikrometern (µm) und ungefähr 2,4 µm liegen. Eine Länge der Source/Drain-Gebiete und Kanalgebiete 126, 127 (d. h. von links nach rechts in der Ebene der Seite) zwischen dem ersten und dem zweiten Drain-Anschluss 128, 130 kann z. B. ungefähr 20 Nanometer (nm) betragen. Transistoren mit FDSOI-Technologie, z. B. der FDSOI-Transistor 102, bieten die Möglichkeit, eine Spannungsvorspannung an den Back-Gate-Bereich 122 anzulegen, um die Schwellenspannung Vt (d. h. die minimale Spannung zur Aktivierung des Kanals) des FDSOI-Transistors 102 zu manipulieren. Spannungen an den Back-Gate-Bereich 122 können ermöglichen, dass ein elektronischer Oszillator zum Testen einer Schaltung in derselben Zelle wie ein injektionssynchronisierter Puffer zum Verstärken der Spannung eines Referenzsignals an einen Mischer bereitgestellt wird. Der Back-Gate-Bereich 122 kann auf eine vorbestimmte Vorspannung eingestellt werden, damit die Transistoren eines Oszillators Testsignale in Szenarien erzeugen können, in denen kein Referenzsignal durch den entsprechenden injektionssynchronisierten Puffer übertragen wird. In den Schaltplänen, die in den beigefügten 4 und 5 gezeigt sind, kann jeder Transistor, der einen Back-Gate-Anschluss umfasst, eine Ausführungsform des FDSOI-Transistors 102 sein. Andere Transistoren ohne Back-Gate-Anschlüsse können alternativ die Form einer beliebigen derzeit bekannten oder später entwickelten Transistorstruktur annehmen, die zur Verwendung in einer Struktur mit FDSOI-Transistoren 102 konfiguriert ist.
  • Unter Bezugnahme auf 3 ist eine Ausführungsform einer Vorrichtung 200 für drahtlose Empfänger gemäß Ausführungsformen der Erfindung gezeigt. Die Vorrichtung 200 kann in einer Vorrichtungszelle 202 eines IC-Chips gebildet werden, z. B. einem aktiven Bereich einer Vorrichtung, der sich strukturell von anderen Bereichen einer Vorrichtung mit anderen darin ausgebildeten Komponenten unterscheidet. Die Vorrichtung 200 kann allgemein in zwei getrennte Unterkomponenten unterteilt sein, einschließlich eines injektionssynchronisierten Puffers 204 und eines elektronischen Oszillators 206. Gemäß der Darstellung kann der injektionssynchronisierte Puffer 204 über einen Transformator elektrisch mit einem Lokaloszillatoranschluss (LO-Anschluss) eines Mischers 208 gekoppelt sein. Der elektronische Oszillator 206 kann über den Transformator 210 parallel zum injektionssynchronisierten Puffer 204 elektrisch mit dem Mischer 208 gekoppelt sein. Ein Zugriffstransistor AT des elektronischen Oszillators 206 kann elektronisch zwischen den injektionssynchronisierten Puffer 204 und den elektronischen Oszillator 206 geschaltet sein. Der Zugriffstransistor AT kann, wie hierin ausführlicher erörtert, selektiv ein On-Board-Test eines drahtlosen Empfängers aktivieren, indem ein Stromfluss durch den elektronischen Oszillator 206 zugelassen wird. Wenn der Test endet, kann der Zugriffstransistor AT den Stromfluss durch den elektronischen Oszillator 206 deaktivieren, um ein weiteres Testen zu verhindern.
  • Unter Bezugnahme auf 3 werden Struktur und Funktionen des injektionssynchronisierten Puffers 204 als Teil der Vorrichtung 200 detaillierter diskutiert. 3 stellt eine schematische Ansicht der Vorrichtung 200 mit parallelem Stromfluss durch den elektronischen Oszillator 206 bereit. Der injektionssynchronisierte Puffer 204 kann ein Paar von Signalinjektionstransistoren ST1 , ST2 zum Empfangen eines Referenzsignals umfassen, das in dem injektionssynchronisierten Puffer 204 zu verstärken ist. Im Gebiet der drahtlosen Empfänger, Sender usw. kann sich ein Referenzsignal auf ein oszilliertes Signal beziehen, das auf der Transceiver-Hardware zum Definieren der Frequenz, Spannung, des Phasenversatzes und/oder anderer Eigenschaften eines auf der Hardware zu verarbeitenden Signals erzeugt wird. Im Fall eines Empfängers wird das Referenzsignal mit einem ankommenden Radarsignal gemischt, um zu ermöglichen, dass die Informationen in dem Signal auf einem Gerät verarbeitet und somit empfangen werden.
  • Die Injektionstransistoren ST1 , ST2 des injektionssynchronisierten Puffers 204 können ein Differentialpaar sein, das konfiguriert ist, um Teile eines ankommenden Referenzsignals mit entgegengesetzter Polarität zu empfangen. Jeder Injektionstransistor ST1 , ST2 des Differentialpaares kann ein herkömmlicher Transistor sein, wie dies in Bezug auf 1 erörtert wurde. Es kann auch ein FDSOI-Transistor 102 vorgesehen sein, wie in 1 gezeigt ist. Jeder Injektionstransistor ST1 , ST2 kann einen Source-Anschluss, einen Drain-Anschluss und einen Gate-Anschluss aufweisen, wie in dem beigefügten Schema gezeigt und oben diskutiert ist. Der Gateanschluss jedes Injektionstransistors ST1 , ST2 kann konfiguriert sein, um einen Teil eines hinsichtlich seiner Spannung zu verstärkenden Differenzreferenzsignals zu empfangen. Eine Energieversorgung V (z. B. eine feste und/oder oszillierende Energieversorgung) kann auf einen vorbestimmten Spannungspegel eingestellt werden, um die Verstärkung ankommender Referenzsignale anzusteuern. Die Energieversorgung V kann mit einem Mittelabgriff einer Induktivität (z. B. dem Transformator 210 für den Mischer 208, wie in 3 gezeigt) gekoppelt sein, so dass die Energieversorgung V die einzige Energieversorgung des injektionssynchronisierten Puffers 204 liefert, und stellt die einzige Energieversorgung für den elektronischen Oszillator 206 bereit, wie an anderer Stelle hierin erörtert ist. Die Begriffe „Spannungsverstärkung“, „Spannungsverstärker“ und Varianten davon beziehen sich auf ein Erhöhen der Spannung eines eingehenden Signals, ohne dessen Frequenz, Phasenversatz und/oder andere Eigenschaften wesentlich zu beeinflussen. Im Falle eines Empfängers kann der injektionssynchronisierte Puffer 204 so konfiguriert sein, dass er eine Ausgangsspannung mit sehr hohem Spannungshub mit einem Vorzeichen von mindestens ungefähr 1,0 Volt (V) von Spitze zu Spitze bei 80 GHz und/oder andere für einen Empfänger für Hochfrequenzanwendungen (z. B. Millimeterwellenradarempfänger) geeignete Spannungspegel liefert und/oder in der Betriebsspezifikation für ein Gerät definiert. Ein hohes Maß an Spannungsschwankung, z. B. mindestens 1,0 V von Spitze zu Spitze bei 80 GHz, ist im Allgemeinen für eine akzeptable Leistung eines Millimeterwellenradarempfängers erforderlich.
  • Der injektionssynchronisierte Puffer 204 umfasst auch ein Paar von querverbundenen Verstärkertransistoren MT1 , MT2 , von denen jeder mindestens einen Source-Anschluss, einen Drain-Anschluss und einen Gate-Anschluss zum Steuern des Stromflusses von Source zu Drain umfasst. Eine Querverbindung bezieht sich auf eine elektronische Anordnung, durch die jeder Transistor in einem ersten Paar an seinem Gate mit dem Source-Anschluss eines Transistors in einem zweiten Paar gekoppelt ist. Jeder Transistor im zweiten Paar umfasst auch einen Drain-Anschluss, der elektrisch mit dem Source-Anschluss eines Transistors im ersten Paar verbunden ist. Gemäß der Darstellung sind die Verstärkertransistoren MT1 , MT2 an ihrem Gate jeweils mit dem Source-Anschluss eines Injektionstransistors ST1 , ST2 querverbunden. Die Querverbindung der Injektionstransistoren ST1 , ST2 mit den Verstärkertransistoren MT1 , MT2 verstärkt die Spannung der zu den Injektionstransistoren ST1 , ST2 übertragenen Referenzsignale von einer Anfangsspannung auf eine Verstärkungsspannung. Der Verstärkungspegel kann durch den Entwurf der Verstärkertransistoren MT1 , MT2 , den Spannungspegel der Stromversorgung V und/oder andere Parameter eines Empfängers konfiguriert werden, in dem die Vorrichtung 200 arbeitet. Wie speziell in 4 dargestellt ist, kann der injektionssynchronisierte Puffer 204 ankommende Referenzsignale zur Übertragung an den Mischer 208 verstärken, während der Zugriffstransistor AT gesperrt ist. Der elektronische Oszillator 206 kann somit in der Vorrichtung 200 bereitgestellt sein, ohne die Funktion des injektionssynchronisierten Puffers 204 zu beeinträchtigen, wenn der Zugriffstransistor AT deaktiviert ist.
  • Die Vorrichtung 200 kann sich von herkömmlichen Verstärkern dadurch unterscheiden, dass zusätzliche Komponenten zur Durchführung eines elektronischen Tests eines Empfängers integriert werden. Der elektronische Oszillator 206 kann verschiedene Komponenten umfassen, die konfiguriert sind, um ein Testsignal zur Übertragung an den Empfänger am LO-Anschluss des Mischers 208 mit geringerem Energieverbrauch als herkömmliche Lösungen zum Integrieren eines lokalen Oszillators in die Empfängerhardware zu erzeugen. Der elektronische Oszillator kann beispielsweise ein Paar von Oszillationstransistoren OT1 , OT2 umfassen, die mit dem Mischer 208 gekoppelt sind und an ihren Gate- und Drain-Anschlüssen miteinander querverbunden sind. Der elektronische Oszillator 206 ist über einen Mittelabgriff am Mischer 208 mit der Energieversorgung V gekoppelt. Somit liefert die Energieversorgung V eine einzige Energieversorgung für den injektionssynchronisierten Puffer 204 und den elektronischen Oszillator 206. Im Gegensatz zu anderen Transistoren der Vorrichtung 200 umfasst jeder Oszillationstransistor OT1 , OT2 einen Back-Gate-Anschluss, der konfiguriert ist, um mit einer Vorspannung BV gekoppelt zu werden. Die Vorspannung BV stellt die Schwellenspannung der Oszillationstransistoren OT1 , OT2 ein, d. h. die Gate-Spannung, die erforderlich ist, um den Stromfluss von Source zu Drain in jedem Oszillationstransistor OT1 , OT2 zu aktivieren oder zu deaktivieren.
  • Um einen Back-Gate-Anschluss in den Oszillationstransistoren OT1 , OT2 , jedem Oszillationstransistor OT1 , OT2 , der Vorrichtungsstruktur des FDSOI-Transistors 102 (2) oder einer äquivalenten Transistortechnologie bereitzustellen, so dass eine Back-Gate-Steuerung über die Schwellenspannung eines Transistors ermöglicht wird. In jedem Fall erzeugen die Oszillationstransistoren OT1 , OT2 eine Oszillationsausgabe zur Übertragung an den Mischer 210 auf der Grundlage der Vorspannung BV, die an jeden Oszillationstransistor OT1, OT2 angelegt wird. Das Anlegen der Vorspannung BV ermöglicht, dass die Oszillationstransistoren OT1 , OT2 parallel mit dem injektionssynchronisierten Puffer 204 gekoppelt werden, um eine Oszillationskomponente zu integrieren, während der Energieverbrauch am Oszillator auf einem akzeptablen Niveau gehalten wird. Insbesondere bewirkt das Anlegen der Vorspannung BV zum Verringern der Schwellenspannung der Oszillationstransistoren OT1 , OT2 , dass der elektronische Oszillator 206 während eines beispielhaften Betriebs höchstens ungefähr 105,0 Milliwatt (mW) verbraucht. Zusätzlich kann der injektionssynchronisierte Puffer 204 verglichen mit dem Erfordernis eines aktiven Mischers mit einem daran gekoppelten separaten Stromversorgungsknoten ein Testen mit einem passiven Mischer ermöglichen.
  • Der elektronische Oszillator 206 umfasst auch einen Zugriffstransistor AT, um einen Schalter zwischen Masse und den Source-Anschlüssen der Oszillationstransistoren OT1 , OT2 bereitzustellen. Der Zugriffstransistor AT kann auch einen FDSOI-Transistor 102 und/oder andere Transistorarchitekturen umfassen, die einen Back-Gate-Anschluss zum Reduzieren der Schwellenspannung umfassen. Der Zugriffstransistor AT kann somit an seinem Back-Gate-Anschluss mit der Vorspannung BV gekoppelt sein und eine an den Zugriffgate-Anschluss AG angelegte Spannung kann den Stromfluss von der Stromversorgung V zum Mischer 208 durch den elektronischen Oszillator 206 aktivieren oder deaktivieren Der Stromfluss durch den Zugriffstransistor AT kann auf verschiedene Betriebsszenarien ansprechen. Beispielsweise kann der Empfänger ankommende Radarsignale nicht erfassen oder auf andere Weise empfangen, beispielsweise aufgrund eines elektrischen Fehlers, der verhindert, dass Signale von einem Referenzoszillator, beispielsweise einer Phasenregelschleife (PLL), abgegeben werden. Ein anderes Szenario im Automobilradar ist das Deaktivieren des Referenzsignals während einer Abwärtsrampe, um den Empfänger und die Signalverarbeitungseinheit zu überprüfen. In solchen Fällen möchte ein Benutzer möglicherweise die Signalverarbeitungsfunktionen des Empfängers testen, ohne sich auf die PLL zu verlassen. Ein eingehendes Abtastradarsignal kann auf dem Chip erzeugt werden, beispielsweise unter Verwendung des elektronischen Oszillators 206 ohne andere Hardware, um den Empfänger unter Verwendung des Oszillatormodus zu testen, indem der Zugriffstransistor AT aktiviert wird. Der elektronische Oszillator 206 kann eingeschaltet werden, während die Back-Gate-Spannung VT an den elektronischen Oszillator 206 und den Zugriffstransistor AT angelegt wird. In diesem Fall umgeht der Strom den injektionssynchronisierten Puffer 204 und durchläuft stattdessen den elektronischen Oszillator 206. Der elektronische Oszillator 206 erzeugt anstelle eines spannungsverstärkten Referenzsignals ein Testsignal, das dem Mischer 208 zugeführt wird. Die Vorrichtung 200 ermöglicht somit einem Benutzer, alternativ Referenzsignale zum Mischen mit einem ankommenden Radarsignal oder ein Testsignal zum Auswerten des Betriebs von Signalverarbeitungskomponenten in demselben Empfänger zu erzeugen.
  • Unter Bezugnahme auf 4 ist ein schematisches Blockdiagramm eines Empfängers 250 gemäß Ausführungsformen der vorliegenden Erfindung gezeigt. Der Empfänger 250 kann einen Verstärkerpfad 252 und einen Mischpfad 254 umfassen, die jeweils konfiguriert sind, um ankommende Radarsignale zur Verarbeitung in einem Empfänger zu modifizieren. Der Verstärkerpfad 252 kann Ausführungsformen der Vorrichtung 200 zum Verstärken des Spannungshubs eines ankommenden Referenzsignals umfassen, wie an anderer Stelle hierin erörtert ist. Der Mischerpfad 254 kann konfiguriert sein, um spannungsverstärkte Referenzsignale mit eingehenden Radarsignalen zu mischen oder auf andere Weise Testsignale an Signalverarbeitungskomponenten des Empfängers 250 zu senden. Ein Referenzoszillator, auch als „lokaler Oszillator“ bekannt, um seine Aufnahme in die Hardware des Empfängers 250 zu bezeichnen, erzeugt ein Referenzsignal, das mit einem Radareingang zu mischen ist. Das anfänglich erzeugte Signal kann verschiedene Parameter (z. B. Frequenz, Amplitude usw.) aufweisen, die nicht den Betriebsspezifikationen entsprechen.
  • Der Mischerpfad 252 kann konfiguriert sein, um diese Parameter anzupassen, so dass ein Mischen ermöglicht wird, wenn der injektionssynchronisierte Puffer 204 (3, 4) der Vorrichtung 200 in Betrieb ist. Der Mischerpfad 252 kann z. B. einen oder mehrere Puffer 258 von einem Referenzoszillator 256 (z. B. eine Phasenregelschleife (PLL)) für eine vorbestimmte Zeitdauer umfassen. Der Puffer 258 kann somit etwaige Unterschiede im Phasenversatz des Referenzsignals und der eingehenden Radarsignale ausgleichen. Der Betrag der Zeitverzögerung kann auch basierend auf der zukünftigen Zeitverzögerung gewählt werden, wenn das Referenzsignal andere Komponenten im Verstärkerpfad 252 durchläuft. Ein Frequenzumsetzer 260 kann die Frequenz des Referenzsignals von seinem Anfangswert auf einen modifizierten Wert erhöhen. In einigen Fällen kann die modifizierte Frequenz ein diskretes Vielfaches der ursprünglichen Frequenz sein. In einer beispielhaften Ausführungsform kann der Referenzoszillator 258 Signale mit einer Frequenz von ungefähr 20 Gigahertz (GHz) erzeugen. Der Frequenzumsetzer 260 kann beispielsweise einen Push-Push-Verdoppler (PPD) oder eine andere Frequenzmultiplikationskomponente umfassen, um die Referenzsignalfrequenz mit zwei zu multiplizieren. Das Ausgangssignal des Frequenzumsetzers 260 kann somit im Fall einer PPD beispielsweise vierzig GHz betragen. Ein zusätzlicher Frequenzumsetzer 262 kann die Signalfrequenz weiter erhöhen, bevor er zur Vorrichtung 200 weitergeht. Der zusätzliche Frequenzumsetzer 262 kann die Frequenz um einen Faktor erhöhen, der sich vom Frequenzumsetzer 260 unterscheidet, oder kann die Signalfrequenz um das gleiche Vielfache wie der Frequenzumsetzer 260 erhöhen. In einem Beispiel kann der zusätzliche Frequenzumsetzer 262 auch PPD umfassen, um die eingehende Signalfrequenz von z. B. ungefähr vierzig GHz auf ungefähr achtzig GHz zu erhöhen. Das frequenzmodifizierte Referenzsignal kann dann zu der Vorrichtung 200 weitergeleitet werden, beispielsweise in Form einer Differenzeingabe zu den Injektionstransistoren ST1 , ST2 (3, 4). Der Frequenzumsetzer 262 kann somit mit jedem Gate-Anschluss der Injektionstransistoren ST1 , ST2 gekoppelt sein, wodurch bewirkt wird, dass Referenzsignale, die an die Vorrichtung 200 gesendet werden, eine vorbestimmte Mischfrequenz aufweisen (z. B. ungefähr achtzig GHz in Radaranwendungen).
  • Der Mischerpfad 254 kann konfiguriert sein, um eingehende Radarsignale 266 zu empfangen, die Signale mit spannungsverstärkten Referenzsignalen zu mischen und die gemischten Signale vor den eingehenden Signalen weiter zu modifizieren (z. B. um Rauschen zu reduzieren, Spannung weiter zu verstärken usw.). Eine Antenne 268 kann konfiguriert sein, um eingehende Radarsignale 266 zu empfangen und elektrisch an den Mischerpfad 254 zu senden. Die Antenne 268 kann einen beliebigen derzeit bekannten oder später entwickelten Antennentyp zum Bereitstellen einer drahtlosen Übertragung und/oder Empfang von Kommunikationen, einschließlich Radarsignalen, umfassen. Gemäß einem Beispiel kann die Antenne 268 direkt oder indirekt (z. B. mit null oder mehr Zwischenstrukturelementen) auf eine Oberfläche einer Leiterplatte außerhalb der Vorrichtungszelle 202 gedruckt oder montiert werden. Die Antenne 268 kann auf eine relativ kompakte quadratische Oberfläche auf einer bestimmten Leiterplatte bemessen sein, z. B. ungefähr 20 mm mal ungefähr 20 mm. Gemäß anderen Beispielen kann die Antenne 268 beispielsweise die Form einer oder mehrerer Solenoidantennen und/oder anderer Arten von Antennen annehmen, die zur Verwendung mit der Empfängervorrichtung 200 und/oder anderen Arten von Transceiverhardware konfiguriert sind. Die Antenne 268 kann konfiguriert sein, um eingehende Radarsignale über ein Frequenzband zu empfangen, das der Frequenz von spannungsverstärkten Signalen ähnlich ist, die von der Vorrichtung 200 ausgegeben werden. In einem Beispiel kann der Frequenzbereich der Antenne 268 von ungefähr sechsundsiebzig GHz bis ungefähr einundachtzig GHz reichen.
  • Der Mischerpfad 254 kann eine oder mehrere Komponenten umfassen, um eingehende Radarsignale zu verstärken oder auf andere Weise zu verarbeiten, bevor sie mit spannungsverstärkten Referenzsignalen gemischt werden. Der Mischerpfad 254 kann einen rauscharmen Verstärker (LNA) 270 zum Verstärken der Leistung von Radarsignalen umfassen, die über die Antenne 268 erfasst werden. In der Elektrotechnik stellt der LNA 270 eine Leistungsverstärkung bereit, ohne das Signal-Rausch-Verhältnis der eingehenden Signale zu erhöhen. Der LNA 270 kann somit als ein Verstärker des ankommenden Radarsignals wirken, ohne den Rauschpegel, der in dem erfassten Signal (den erfassten Signalen) vorhanden ist, signifikant zu beeinflussen. Der LNA 270 kann die Antenne 268 elektrisch mit einem Mischer 272 verbinden, um das verstärkte Radarsignal mit spannungsverstärkten Referenzsignalen zu kombinieren, die vom injektionssynchronisierten Puffer 204 (3, 4) der Vorrichtung 200 ausgegeben werden.
  • Der Mischer 272 kann als ein multiplikativer Frequenzmischer arbeiten. Das heißt, der Mischer 272 kann ein elektronisches Signal zur Verarbeitung mit einer Frequenz ausgeben, die das Produkt der zwei eingehenden Signalfrequenzen ist. Der Mischer 272 kann konfiguriert sein, um eingehende Radarsignale von dem LNA 270 in ein Zwischenfrequenzband (IF-Band) unter Verwendung des spannungsverstärkten Referenzsignals von der Vorrichtung 200 umzuwandeln. Der Mischer 272 kann ein passiver Mischer sein, wie es in der Spezifikation von Transceiver-Vorrichtungen erforderlich sein kann. Ein passiver Mischer bezieht sich im Allgemeinen auf einen Frequenzumrichter, der keinen Strom verbraucht und stattdessen einen Satz interner Schalter verwendet. Die Schalter können elektrisch vernetzt sein, so dass die Schaltung die Signalfrequenzen multipliziert. Der Mischer 272 in Form eines passiven Mischers bewirkt, dass der Signalausgang niedriger ist als der des spannungsverstärkten Referenzsignals und des verstärkten Radarsignals. Trotz dieser Leistungsverringerung multipliziert der Mischer 272 das ankommende Signal von seiner Anfangsfrequenz auf eine vorbestimmte Mischfrequenz. Der passive Mischer benötigt ein stark schwingendes Referenzsignal, damit der Empfänger bei Radarfrequenzen von 80 GHz ordnungsgemäß funktioniert.
  • Die verbleibenden Komponenten des Mischerpfads 254 können ferner eingehende Signale zur Verarbeitung vorbereiten. Wie gezeigt, kann der Ausgang des Mischers 272 mit einem Transimpedanzverstärker (TIA) 274 gekoppelt sein. Der TIA 274 ist im Allgemeinen so konfiguriert, dass er Signale mit einem Spannungspegel erzeugt, der vom Strom des eingehenden Signals abhängt. Im Allgemeinen kann der TIA 274 als ein Strom-Spannungs-Wandler zum Einstellen des ankommenden Signals auf eine spezifizierte Spannung wirken. Der Ausgang des TIA 274 kann mit einem Hochpassfilter (HPF) 276 gekoppelt sein, das konfiguriert ist, um Rauschen aus dem Signal im Mischerpfad 254 zu entfernen. Das HPF 276 kann konfiguriert sein, um Teile eines Signals unter einer vorbestimmten Schwellenfrequenz zu entfernen, während Teile des Signals oberhalb der vorbestimmten Schwellenfrequenz übertragen werden. Der Mischerpfad 254 kann schließlich einen Analog-Digital-Umsetzer (ADC) 278 zum Empfangen von Sinuswellen umfassen, die vom LPF 276 ausgegeben werden. Der ADC 278 kann die Sinuswellen in entsprechende Rechteckwellen umwandeln, die in digitaler Verarbeitungshardware interpretiert werden können. Die vom ADC 278 ausgegebenen digitalen Signale können dann zu einem Signalprozessor 280 weitergeleitet werden, um die eingehenden Radarsignale zu interpretieren.
  • Unter Bezugnahme auf die 3 und 4 zusammen können Ausführungsformen des Empfängers 250 in einem Testmodus arbeiten, wenn der Stromfluss durch den Zugriffstransistor AT aktiviert wird. In solchen Fällen sendet der Referenzoszillator 256 möglicherweise kein Referenzsignal und ankommende Radarsignale werden möglicherweise nicht in der Antenne 268 erfasst. In solchen Fällen kann der elektronische Oszillator 206 der Vorrichtung 200 ein Testsignal erzeugen, das zum Testen des Betriebs der Radaranwendungen konfiguriert ist. Der elektronische Oszillator 206 kann ein Testsignal mit einer vorbestimmten Amplitude, Frequenz und Phasenverschiebung erzeugen, z. B. durch direkte Verwendung der einzelnen Stromversorgung V. Wie an anderer Stelle angemerkt, kann der elektronische Oszillator 206 Testsignale innerhalb desselben Teils einer Vorrichtung erzeugen, in die injiziert wird. Der gesperrte Puffer 204 wird bereitgestellt und zwar ohne die Hilfe externer Hardware. Das Testsignal kann zum Mischer 272 weitergeleitet werden, der im Fall einer passiven Mischerarchitektur entweder ein ankommendes Radarsignal oder ein Testsignal am Empfängereingang abwärts konvertiert und das Testsignal an den TIA 274 und nachfolgende Komponenten des Mischerpfads 254 ausgibt Das Testsignal kann direkt an den Signalprozessor 280 weitergeleitet werden, um eine Testantwort zu erzeugen. Auf diese Weise kann die Vorrichtung 200 konfiguriert sein, um den Empfänger 254 und/oder den Signalprozessor 280 unter Verwendung derselben Vorrichtungszelle 202 wie den injektionssynchronisierten Puffer 204 elektronisch zu testen. Unter anderen Vorteilen können Ausführungsformen der Vorrichtung 200 akzeptable Testsignale bei verringertem Energieverbrauch im Vergleich zu herkömmlicher Hardware erzeugen. Dieser Vorteil kann beispielsweise durch Integrieren der FDSOI-Transistoren 102 in den elektronischen Oszillator 206 der Vorrichtung 200 realisiert werden.
  • 5 liefert eine veranschaulichende Auftragung zum Erzeugen und Übertragen eines Referenzsignals an den Mischer 272 in Ausführungsformen des Verstärkers 250. Herkömmliche Entwurfsregeln und -beschränkungen würden davon absehen, Oszillatorhardware in einen Spannungsverstärker einzubauen, weil z. B. eine Integration von Komponenten auf diese Weise das hinsichtlich Spannung verstärkte Signal belasten, den Stromverbrauch erhöhen und die Rauschleistung beeinträchtigen würde. Ausführungsformen der Vorrichtung 200 vermeiden dieses Problem jedoch, indem sie FDSOI-Transistoren 102 und/oder ähnliche Transistorstrukturen verwenden, um die Schwellenspannung des elektronischen Oszillators 206 zu verringern. Das Verringern der Schwellenspannung zum Betreiben des elektronischen Oszillators 206 verringert das Phasenrauschen in dem spannungsverstärkten Signal stark im Vergleich zu früheren Versuchen, Verstärker- und Oszillatorkomponenten zu integrieren. Die Darstellung in 6 zeigt Phasenrauschen (gemessen in Dezibel vom Träger (dBc) über Hertz (Hz)), aufgetragen gegen die Frequenz (in Hz) über einen Frequenzbereich. Die Trendlinie A zeigt die Beziehung zwischen Rauschen und Frequenz für Referenzsignale an, die vom Referenzoszillator 256 (5) erzeugt werden. Die Trendlinie B zeigt die gleiche Funktion für Signale an, die den Frequenzumsetzer 260 (5) verlassen. Die Trendlinie C zeigt die gleichen Parameter für Signale, die den zusätzlichen Frequenzwandler 262 (5) verlassen und in die Vorrichtung 200 eintreten (3-5). Die Trendlinie D zeigt zuletzt Referenzsignale, die vom Gerät 200 in den Mischer 272 (5) eintreten. Gemäß der Darstellung beträgt die Zunahme des Phasenrauschens über alle Frequenzen höchstens ungefähr 6,0 dBc/Hz, was mit anderen Vorrichtungselementen übereinstimmt und der Rauschänderung aufgrund eines injektionssynchronisierten Puffers mit Frequenzumwandlung entspricht. Darüber hinaus bleibt das Phasenrauschprofil von Referenzsignalen zum Mischer 272 proportional zu dem Phasenrauschprofil von Signalen vom Referenzoszillator 256. Somit integrieren Ausführungsformen der Vorrichtung 200 erfolgreich Verstärker- und Oszillatorkomponenten in einen Teil einer Vorrichtung mit einer einzigen Stromversorgung, ohne zusätzliche Rauschverschmutzung in einem Referenzsignal zu erzeugen.
  • Mir Bezug nun auf die 3 und 6 sind Ausführungsformen eines Verfahrens gemäß der vorliegenden Erfindung gezeigt. Zusätzlich zu den strukturellen Merkmalen der Vorrichtung 200 stellt die Erfindung eine Betriebsmethodik zum Verwenden der Vorrichtung 200 zum Betreiben und Testen des Empfängers 250 als Teil einer elektronischen Schaltung bereit. Ein anfänglicher Prozess P0 (gestrichelt dargestellt) kann ein Bilden einer Ausführungsform der Vorrichtung 200 als Teil des Empfängers 250 umfassen. Das Bereitstellen kann insbesondere ein Bilden der Vorrichtung 200 in einer einzelnen Vorrichtungszelle 202 mit mindestens einem injektionssynchronisierten Puffer 204 und einem darin bereitgestellten elektronischen Oszillator umfassen. Das Bereitstellen kann auch ein Modifizieren und/oder anderweitiges Erhalten des Empfängers 250 mit der darin integrierten Vorrichtung 200 umfassen. Unabhängig davon, wie der Empfänger 250 mit der Vorrichtung 200 ausgestattet ist, kann der Prozess P1 des Verfahrens ein Verwenden des Referenzoszillators 256 zum Erzeugen eines Referenzsignals umfassen, das mit dem(den) ankommenden Radarsignal(en) 266 zu mischen ist. Im Prozess P1 durchläuft das übertragene Referenzsignal die injektionssynchronisierten Puffer 204 der Vorrichtung 200, um ein spannungsverstärktes Referenzsignal bereitzustellen. Das spannungsverstärkte Referenzsignal wird mit dem ankommenden Radarsignal (den ankommenden Radarsignalen) 266 in dem Mischer 272 für Signalverarbeitungsoperationen gemischt, wie an anderer Stelle hierin erörtert ist.
  • Weiter zum Prozess P2 möchte ein Benutzer möglicherweise den Empfänger 250 und/oder den Signalprozessor 280 elektrisch testen. Der Prozess P2 kann z. B. ein Beenden der Übertragung des Differenzreferenzsignals durch die Vorrichtung 200 umfassen. In einigen Implementierungen kann dies ein Deaktivieren umfassen. Das Deaktivieren des Referenzoszillators 256 deaktiviert auch alle ankommenden Differenzsignale zu den Injektionstransistoren ST1, ST2 des injektionssynchronisierten Puffers 200. In diesem Fall kann das Verfahren den Prozess P3 zum Aktivieren des Stromflusses durch den elektronischen Oszillator 206 der Vorrichtung 200 umfassen. In einigen Fällen kann der Referenzoszillator 256 aufgrund eines Ausfalls einer anderen elektrischen Hardware deaktiviert werden. Das Freigeben im Prozess P3 kann beispielsweise ein Anlegen der Back-Gate-Vorspannung BV an den Zugriffstransistor AT und die Oszillationstransistoren OT1, OT2 zum Erzeugen von Signalen unter Verwendung der Stromversorgung V der Vorrichtung 200 umfassen. Der elektronische Oszillator 206 kann somit ein Testsignal unter Umgehung des injektionssynchronisierten Puffers 202 zur Übertragung an den Mischer 272 erzeugen. Das Testsignal kann, wie hierin erörtert ist, über den Mischerpfad 254 an den Signalprozessor 280 weitergeleitet werden, um eine Testantwort zu erzeugen. Das Verfahren kann abgeschlossen werden („Fertig“).
  • In einigen Fällen kann das Verfahren ein erneutes Aktivieren der Signalverarbeitungsfunktionen des Empfängers 250 umfassen, nachdem der Test abgeschlossen ist. Ein alternativer, gestrichelt dargestellter Prozessablauf kann nach dem Übertragen des Testsignals durch den Mischer 272 an den Signalprozessor 280 in Prozess P4 implementiert werden. Der optionale Prozess P5 umfasst beispielsweise ein Deaktivieren des Stromflusses durch den elektronischen Oszillator 206 der Vorrichtung 200 nach dem Erzeugen des Testsignals mit dem elektronischen Oszillator 206. Das Deaktivieren in Prozess P5 umfasst beispielsweise ein Trennen des Gate-Anschlusses des Zugriffstransistors AT von einer Spannung und/oder an diesem Punkt fließt kein Strom mehr durch den elektronischen Oszillator 206, um eine Testspannung zu erzeugen. Das Verfahren kann mit Prozess P6 eines Sendens von Referenzsignalen durch den injektionssynchronisierten Puffer 202 unter Verwendung des Referenzoszillators 256 fortfahren. P6 umfasst auch ein Wiederaufnehmen der Erfassung von ankommenden Radarsignalen 266 an der Antenne 268. Zu diesem Zeitpunkt wurden die Signalverarbeitungsoperationen des Empfängers 250 fortgesetzt. Die Verfahren kann abgeschlossen werden („Fertig“). Während des nachfolgenden Betriebs kann das Verfahren wiederholt werden, um einen weiteren Test des Empfängers 250 und/oder des Signalprozessors 280 unter Verwendung des elektronischen Oszillators 206 durchzuführen. In allen Implementierungen kann der elektronische Oszillator 206 zwischen einem aktivierten und einem deaktivierten Zustand ausgewählt werden, indem er in denselben Teil von einer Vorrichtung als injektionssynchronisierter Puffer 204 integriert wird, die mit einer einzelnen Stromversorgung V zum Versorgen des injektionssynchronisierten Puffers 204 und des elektronischen Oszillators 206 gekoppelt ist.
  • Der Begriff „konfiguriert“, „konfiguriert für“ und/oder „konfiguriert, um“ kann sich gemäß der Verwendung hierin auf spezifische Zweckmuster der so beschriebenen Komponente beziehen. Beispielsweise kann ein System oder Gerät, das zum Ausführen einer Funktion konfiguriert ist, ein Computersystem oder ein Computergerät umfassen, das zum Ausführen dieser bestimmten Funktion programmiert oder auf andere Weise modifiziert ist. In anderen Fällen kann ein auf einem computerlesbaren Medium (z. B. einem Speichermedium) gespeicherter Programmcode konfiguriert sein, um zu bewirken, dass mindestens ein Computergerät Funktionen ausführt, wenn dieser Programmcode auf diesem Computergerät ausgeführt wird. In diesen Fällen löst die Anordnung des Programmcodes bei der Ausführung bestimmte Funktionen im Rechengerät aus. In anderen Beispielen kann eine Vorrichtung, die konfiguriert ist, um mit anderen Komponenten zu interagieren und/oder auf diese einzuwirken, spezifisch geformt und/oder entworfen sein, um mit diesen Komponenten effektiv zu interagieren und/oder auf sie einzuwirken. Unter bestimmten Umständen ist die Vorrichtung so konfiguriert, dass sie mit einer anderen Komponente interagiert, da mindestens ein Teil ihrer Form mindestens einem Teil der Form dieser anderen Komponente entspricht. Unter bestimmten Umständen ist mindestens ein Teil der Vorrichtung so bemessen, dass sie mit mindestens einem Teil dieser anderen Komponente zusammenwirkt. Die physikalische Beziehung (z. B. komplementär, größenkongruent usw.) zwischen der Vorrichtung und der anderen Komponente kann ein Durchführen einer Funktion, z. B. ein Verlagern von wenigstens einem Teil der Vorrichtung oder anderen Komponente, Engagement von wenigstens einem Teil der Vorrichtung oder anderen Komponente usw. unterstützen.
  • Die Beschreibung der verschiedenen Ausführungsformen der vorliegenden Erfindung erfolgte zum Zwecke der Veranschaulichung, soll jedoch nicht erschöpfend oder auf die offenbarten Ausführungsformen beschränkt sein. Für den Durchschnittsfachmann sind viele Modifikationen und Variationen offensichtlich, ohne vom Umfang und Geist der beschriebenen Ausführungsformen abzuweichen. Die hier verwendete Terminologie wurde gewählt, um die Prinzipien der Ausführungsformen, die praktische Anwendung oder die technische Verbesserung gegenüber auf dem Markt befindlichen Technologien am besten zu erläutern oder um es anderen Fachleuten zu ermöglichen, die hier offenbarten Ausführungsformen zu verstehen.

Claims (20)

  1. Vorrichtung, umfassend: einen injektionssynchronisierten Puffer mit: einem Paar von Signalinjektionstransistoren mit jeweils einem Gate-Anschluss, der mit einem Differenzreferenzsignal gekoppelt ist, und einem Paar von querverbundenen Verstärkertransistoren, die konfiguriert sind, um eine Spannung des Differenzreferenzsignals zu verstärken, so dass sich ein spannungsverstärktes Referenzsignal an einem Eingangsanschluss eines lokalen Oszillators (LO) eines Mischers ergibt; einen elektronischen Oszillator mit einem Oszillationsausgangsknoten, der mit dem LO-Anschluss des Mischers parallel zum injektionssynchronisierten Puffer gekoppelt ist und konfiguriert ist, um eine Oszillatorausgabe zur Übertragung an den Ausgangsknoten basierend auf einer an den elektronischen Oszillator angelegten Back-Gate-Vorspannung zu erzeugen; und einen Zugriffstransistor mit einem Gate, das mit einem Schaltknoten gekoppelt ist, und einem Back-Gate-Anschluss, der mit der Back-Gate-Vorspannung gekoppelt ist, wobei der Zugriffstransistor konfiguriert ist, um den Stromfluss durch den elektronischen Oszillator parallel zu dem injektionssynchronisierten Puffer zu aktivieren oder zu deaktivieren.
  2. Vorrichtung nach Anspruch 1, wobei der Zugriffstransistor einen vollständig verarmten Halbleiter-auf-Isolator-Transistor (FDSOI-Transistor) umfasst und wobei die Back-Gate-Vorspannung an den Back-Gate-Anschluss des FDSOI-Transistors angelegt wird.
  3. Vorrichtung nach Anspruch 2, wobei der elektronische Oszillator ein Paar von querverbundenen vollständig verarmten Halbleiter-auf-Isolator-Transistoren (FDSOI-Transistoren) umfasst und wobei die Back-Gate-Vorspannung an jeden Back-Gate-Anschluss des Paares von querverbundenen FDSOI-Transistoren angelegt wird.
  4. Vorrichtung nach Anspruch 1, wobei der LO-Anschluss des Mischers eine erste Eingangsleitung zu einem Empfängermischer, der eine zweite Eingangsleitung aufweist, die mit einem Radareingang gekoppelt ist, und eine Ausgangsleitung umfasst, die mit einer Signalverarbeitungsschaltung gekoppelt ist, wobei der Empfängermischer konfiguriert ist, um das spannungsverstärkte Referenzsignal mit dem Radareingang zu mischen.
  5. Vorrichtung nach Anspruch 4, wobei der Empfängermischer einen passiven Mischer umfasst.
  6. Vorrichtung nach Anspruch 1, ferner umfassend eine Stromversorgung, die mit einem Mittelabgriff des LO-Anschlusses des Mischers gekoppelt ist, wobei die Stromversorgung eine einzige Stromversorgung für den injektionssynchronisierten Puffer und den elektronischen Oszillator umfasst.
  7. Vorrichtung nach Anspruch 1, wobei der injektionssynchronisierte Puffer und der elektronische Oszillator jeweils in einer einzelnen Vorrichtungszelle eines integrierten Schaltungschips (IC-Chip) vorgesehen sind.
  8. Verfahren zum Betreiben und Testen eines Empfängers in einer elektronischen Schaltung, wobei das Verfahren umfasst: ein Bereitstellung einer Struktur mit: einem injektionssynchronisierten Puffer mit: einem Paar von Signalinjektionstransistoren mit jeweils einem Gate-Anschluss und einem Paar von querverbundenen Verstärkertransistoren, die zwischen dem Paar von Signalinjektionstransistoren und einem Lokaloszillatoranschluss (LO-Anschluss) eines Mischers verbunden sind, einem elektronischen Oszillator mit einem Oszillationsausgangsknoten, der parallel zum injektionssynchronisierten Puffer mit dem LO-Anschluss des Mischers verbunden ist und so konfiguriert ist, dass er eine Oszillatorausgabe zur Übertragung an den Ausgangsknoten auf der Grundlage einer an den elektronischen Oszillator angelegten Back-Gate-Vorspannung erzeugt, und einem Zugriffstransistor mit einem Gate, das mit einem Schaltknoten gekoppelt ist, und einem Back-Gate-Anschluss, der mit der Back-Gate-Vorspannung gekoppelt ist, wobei der Zugriffstransistor konfiguriert ist, um den Stromfluss durch den elektronischen Oszillator parallel zu dem injektionssynchronisierten Puffer zu aktivieren oder zu deaktivieren; ein Übertragen eines Differenzreferenzsignals an den Gate-Anschluss des Paares von Signalinjektionstransistoren, um eine Spannung des Differenzreferenzsignals von einer Anfangsspannung zu verstärken, so dass sich ein spannungsverstärktes Referenzsignal ergibt, wobei der Stromfluss durch den Zugriffstransistor bei der Übertragung gesperrt wird; ein Beenden der Übertragung des Differenzreferenzsignals; und ein Ermöglichen, dass der Stromfluss durch den elektronischen Oszillator den injektionssynchronisierten Puffer umgeht, nachdem die Übertragung des differentiellen Referenzsignals beendet wurde, wobei der elektronische Oszillator ein Testsignal erzeugt, das über den LO-Anschluss des Mischers ausgegeben wird.
  9. Verfahren nach Anspruch 8, ferner umfassend: ein Deaktivieren des Stromflusses durch den elektronischen Oszillator, nachdem der elektronische Oszillator das Testsignal erzeugt hat; und ein Wiederaufnehmen der Übertragung des Differenzreferenzsignals nach Deaktivierung des Stromflusses durch den elektronischen Oszillator.
  10. Verfahren nach Anspruch 9, wobei das Deaktivieren des Stromflusses durch den elektronischen Oszillator ein Anlegen der Back-Gate-Vorspannung an jeden Back-Gate-Anschluss eines Paares von querverbundenen Transistoren des elektronischen Oszillators und ein Übertragen des Testsignals an jeden Gate-Anschluss des Paares von querverbundenen Transistoren des elektronischen Oszillators umfasst.
  11. Verfahren nach Anspruch 10, wobei das Deaktivieren des Stromflusses durch den elektronischen Oszillator ein Anlegen der Back-Gate-Vorspannung an jeden Back-Gate-Anschluss eines Paares von querverbundenen vollständig verarmten Halbleiter-auf-Isolator-Transistoren (FDSOI-Transistoren) des elektronischen Oszillators, ein Anlegen der Back-Gate-Vorspannung an den Zugriffstransistor und ein Übertragen des Testsignals an jeden Gate-Anschluss des Paares von querverbundenen FDSOI-Transistoren des elektronischen Oszillators umfasst.
  12. Verfahren nach Anspruch 8, ferner umfassend ein Mischen des spannungsverstärkten Referenzsignals oder des Testsignals am LO-Anschluss des Mischers mit einem Radareingangssignal, um ein gemischtes Radarsignal in eine Signalverarbeitungsschaltung herunter zu konvertieren.
  13. Verfahren nach Anspruch 8, wobei das Übertragen des Differenzreferenzsignals an den Gate-Anschluss des Paares von Signalinjektionstransistoren das spannungsverstärkte Referenzsignal mit einer Amplitude von mindestens ungefähr einem Volt (V) ergibt.
  14. Verfahren nach Anspruch 8, wobei das Bereitstellen ein Bilden des injektionssynchronisierten Puffers und des elektronischen Oszillators der Struktur in einer einzelnen Vorrichtungszelle eines integrierten Schaltungschips (IC-Chips) umfasst.
  15. Vorrichtung, umfassend: einen injektionssynchronisierten Puffer mit: einem Paar von Signalinjektionstransistoren mit jeweils einem Gate-Anschluss, der mit einem Differenzreferenzsignal gekoppelt ist; einem Paar von querverbundenen Verstärkertransistoren, die jeweils einen Gate-Anschluss, der mit einem Drain eines der beiden Signalinjektionstransistoren gekoppelt ist, einen Source-Anschluss, der mit einem Source-Anschluss eines der Signalinjektionstransistoren gekoppelt ist, und einen Drain-Anschluss umfassen, der mit einem Lokaloszillatoranschluss (LO-Anschluss) eines Mischers verbunden ist, wobei das Paar von querverbundenen Verstärkertransistoren konfiguriert ist, um eine Spannung des Differenzreferenzsignals zu verstärken, so dass sich ein spannungsverstärktes Referenzsignal am LO-Anschluss des Mischers ergibt; einem elektronischen Oszillator mit einem Oszillationsausgangsknoten, der parallel zum injektionssynchronisierten Puffer mit dem LO-Anschluss des Mischers verbunden ist, und einem Paar von querverbundenen Transistoren mit jeweils einer Back-Gate-Vorspannung und einem mit einem Zugangsknoten verbundenen Source-Anschluss und einem Drain-Anschluss, der mit dem LO-Anschluss des Mischers und einem Gate-Anschluss des anderen querverbundenen Transistors gekoppelt ist, wobei die querverbundenen Transistoren konfiguriert sind, um eine Oszillatorausgabe zur Übertragung an den Ausgangsknoten basierend auf der Back-Gate-Vorspannung zu erzeugen; und einem Zugriffstransistor mit einem Gate, das mit einem Schaltknoten gekoppelt ist, und einem Back-Gate-Anschluss, der mit der Back-Gate-Vorspannung gekoppelt ist, wobei der Zugriffstransistor konfiguriert ist, um den Stromfluss durch den elektronischen Oszillator parallel zu dem injektionssynchronisierten Puffer zu aktivieren oder zu deaktivieren.
  16. Vorrichtung nach Anspruch 14, wobei das Paar von querverbundenen Transistoren des elektronischen Oszillators und des Zugriffstransistors jeweils einen vollständig verarmten Halbleiter-auf-Isolator-Transistor (FDSOI-Transistor) umfasst.
  17. Vorrichtung nach Anspruch 16, wobei der Zugriffstransistor einen vollständig verarmten Halbleiter-auf-Isolator-Transistor (FDSOI-Transistor) umfasst und wobei die Back-Gate-Vorspannung an den Back-Gate-Anschluss des FDSOI-Transistors angelegt wird.
  18. Vorrichtung nach Anspruch 14, wobei der LO-Anschluss des Mischers eine erste Eingangsleitung zu einem Empfängermischer umfasst, wobei der Empfängermischer eine zweite Eingangsleitung, die mit einem Radareingang gekoppelt ist, und eine Ausgangsleitung aufweist, die mit einer Signalverarbeitungsschaltung gekoppelt ist, wobei der Empfängermischer konfiguriert ist, um das spannungsverstärkte Referenzsignal mit dem Radareingang zu mischen.
  19. Vorrichtung nach Anspruch 14, wobei der injektionssynchronisierte Puffer und der elektronische Oszillator jeweils in einer einzelnen Vorrichtungszelle eines integrierten Schaltungschips (IC-Chips) vorgesehen sind.
  20. Vorrichtung nach Anspruch 14, ferner umfassend einen Mischer mit einem ersten Mischer-Eingang am LO-Anschluss des Mischers, einem zweiten Mischer-Eingang, der zum Empfangen von Radarsignalen konfiguriert ist, und einem Mischer-Ausgang, der zum Senden eines gemischten Signals an eine Signalverarbeitungsschaltung des IC-Chips konfiguriert ist.
DE102019213841.1A 2018-10-11 2019-09-11 Vorrichtung und verfahren zur integration eines selbsttestoszillators mit injektionssynchronisiertem puffer Pending DE102019213841A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/157,230 2018-10-11
US16/157,230 US10942255B2 (en) 2018-10-11 2018-10-11 Apparatus and method for integrating self-test oscillator with injection locked buffer

Publications (1)

Publication Number Publication Date
DE102019213841A1 true DE102019213841A1 (de) 2020-04-16

Family

ID=69954777

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019213841.1A Pending DE102019213841A1 (de) 2018-10-11 2019-09-11 Vorrichtung und verfahren zur integration eines selbsttestoszillators mit injektionssynchronisiertem puffer

Country Status (4)

Country Link
US (1) US10942255B2 (de)
CN (1) CN111048504B (de)
DE (1) DE102019213841A1 (de)
TW (1) TWI736976B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021046805A1 (zh) * 2019-09-12 2021-03-18 苏州晶湛半导体有限公司 垂直型器件的制作方法
US11601147B2 (en) * 2020-10-30 2023-03-07 Mediatek Inc. Semiconductor chip with local oscillator buffer reused for loop-back test and associated loop-back test method
EP4318940A1 (de) 2022-08-03 2024-02-07 CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement Oszillator und sendeempfänger mit diesem oszillator

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225871B1 (en) * 2000-02-07 2001-05-01 Prominenet Communications, Inc. Voltage controlled CMOS oscillator
US7557664B1 (en) * 2005-10-31 2009-07-07 University Of Rochester Injection-locked frequency divider
US8067987B2 (en) * 2007-10-10 2011-11-29 Georgia Tech Research Corporation Millimeter-wave wideband voltage controlled oscillator
KR100965766B1 (ko) * 2008-06-30 2010-06-24 주식회사 하이닉스반도체 링 오실레이터와 이를 이용한 멀티 위상 클럭 보정 회로
US8487670B2 (en) * 2009-09-03 2013-07-16 Qualcomm, Incorporated Divide-by-two injection-locked ring oscillator circuit
CN102356547B (zh) * 2010-01-22 2014-04-09 松下电器产业株式会社 注入锁定分频器、以及锁相环电路
TW201316676A (zh) * 2011-10-14 2013-04-16 Ind Tech Res Inst 注入式除頻器
US9024696B2 (en) * 2013-03-15 2015-05-05 Innophase Inc. Digitally controlled injection locked oscillator
US8981861B2 (en) * 2012-06-08 2015-03-17 Hittite Microwave Corporation Injection locked pulsed oscillator
US8860513B1 (en) * 2013-05-24 2014-10-14 Futurewei Technologies, Inc. Injection-locked oscillator apparatus and method

Also Published As

Publication number Publication date
US10942255B2 (en) 2021-03-09
CN111048504A (zh) 2020-04-21
TW202036025A (zh) 2020-10-01
US20200116823A1 (en) 2020-04-16
CN111048504B (zh) 2023-03-07
TWI736976B (zh) 2021-08-21

Similar Documents

Publication Publication Date Title
DE112018002602B4 (de) Transient stabilisierte SOI-FETs
DE102009041211B4 (de) Vorspannungsanordnung für Transistor-basierende Vorrichtungen und Verfahren
DE102007057656A1 (de) Systeme, Verfahren und Vorrichtungen für CMOS-Hochleistungsantennenschalter unter Verwendung von Body Switching und Substrat-Flächendiodensteuerung in einer Mehrstapel-Struktur
DE102019213841A1 (de) Vorrichtung und verfahren zur integration eines selbsttestoszillators mit injektionssynchronisiertem puffer
DE102009005120B4 (de) Elektronischer Schaltkreis und elektronische Schaltkreis-Anordnung
DE102015003580A1 (de) Drain-schaltkreis für einen rauscharmen verstärker
DE102009030462B4 (de) Dynamisch einstellbare Gütefaktoren
DE102009051219B4 (de) Halbleiterschalter, Halbleiterschalter-MMIC, Umschalt-HF-Modul, Leistungswiderstandsschalter-HF-Modul sowie Sende- und Empfangsmodul
DE10309330A1 (de) Integrierter Halbleiter-Schalter
DE102008046778A1 (de) Systeme, Verfahren und Vorrichtungen für CMOS-(Complementary metal oxide semiconductor, Komplementäre Metalloxid-Halbleiter) Hochleistungsantennenschalter unter Verwendung von Body Switching und externem Bestandteil in einer Mehrstapel-(Multistacking-)Struktur
DD149742A5 (de) Verstaerkungsgeregelter verstaerker
EP2248273B1 (de) Front-end für rf-sende-empfangsanlagen mit implizierter richtungs-steuerung und zeitmultiplex-verfahren in submikron-technologie
DE102015002250A1 (de) Vorspannungsschaltung für ein Hochleistungs-Hochfrequenzschaltgerät
DE102021205575A1 (de) Kombinationskaskodenleistungsverstärker für anwendungen in der einhüllendennachverfolgung
DE112022001307T5 (de) Lna-architektur mit geschaltetem doppelspannungs-zweig
DE10392359T5 (de) Drain aktivierter/deaktivierter AC-gekoppelter Bandpass HF-Schalter
DE10249432A1 (de) Integrierte Halbleiterschaltung
DE69930365T2 (de) Halbleitervorrichtung mit Substrat vom BiCMOS Typ und Rauschentkopplung
DE102008004861A1 (de) Schalteranordnung für einen Hochfrequenzsignalpfad
DE102014017291A1 (de) Stromgesteuerte invertierende Transkonduktanzverstärker
DE1441842B2 (de) Geregelter Transistorverstärker
DE102010002519B4 (de) System einschliesslich Empfängereingangsstufen
DE102015209435A1 (de) Linearisierer
DE19880406C2 (de) Integrierte CMOS-Schaltung
DE60018688T2 (de) Verstärkungssteuerung für einen Verstärker

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE