DE10392359T5

DE10392359T5 - Drain aktivierter/deaktivierter AC-gekoppelter Bandpass HF-Schalter

Info

Publication number: DE10392359T5
Application number: DE10392359T
Authority: DE
Inventors: Philip C. Zuk
Original assignee: Fairchild Semiconductor Corp
Current assignee: Fairchild Semiconductor Corp
Priority date: 2002-03-11
Filing date: 2003-03-11
Publication date: 2005-05-12
Also published as: US20030169092A1; US6700433B2; WO2003079566A3; AU2003213833A1; WO2003079566A2; JP2005520345A

Abstract

Ein HF-Schalter, um selektiv ein HF-Signal von einem Eingangspol an einen Ausgangspol zu übertragen,
mit einem NMOS-Transistor dessen Source mit einem Referenz-Spannungs-Level vorgespannt ist, der NMOS Gate und Drain des NMOS-Transistors definiert, bei dem einer von Source und Drain einen Eingangspol und der andere einen Ausgangspol definiert, und
bei dem das HF-Signal an dem Eingangspol angeschlossen ist, und wenn der NMOS-Transistor „ON" ist, das HF-Signal zum Ausgangspol gelangt, und wenn der NMOS „OFF" ist, der Eingangspol vom Ausgangspol isoliert ist,
einer ersten Vorspannungsversorgung und einer niedrigeren zweiten Vorspannungsversorgung, die höher ist als der Referenz-Spannungs-Level,
einem zweiten Schalter, einen ersten Status und einen zweiten Status definierend, der Gate mit der ersten Vorspannungsversorgung im ersten Status verbindet und der Gate mit der zweiten Vorspannungsversorgung im zweiten Status verbindet, bei dem der erste Zustand des NMOS-Transistors „ON" ist und der zweite Zustand des NMOS-Transistors „OFF" ist.

Description

QUERVERWEIS ZU VERWANDTEN ANMELDUNGEN
Die vorliegende Anmeldung nimmt die Vorteile der vorläufigen US-Patentanmeldung mit der Nummer 60/363,395, die unter gleichem Erfindungsgegenstand und Titel wie die vorliegende Anmeldung am 03. November 2002 angemeldet wurde, in Anspruch. Diese ist der vorliegenden Anmeldung als Referenz beigefügt.

HINTERGRUND DER ERFINDUNG

Erfindungsbereich

Die vorliegende Erfindung beschreibt einen Hochfrequenz-Schalter (HF-Schalter). Es handelt sich dabei um HF-Schalter, die im Frequenzbereich von 400 MHz bis über 3 GHz oder insgesamt im L-Band arbeiten. Genauer handelt es sich bei der vorliegenden Erfindung um einen Silizium-CMOS-HF-Schalter.

Hintergrundinformation

Verfügbare Halbleiter-HF-Schalter werden allgemein unter Verwendung eines Gallium-Arsenid-Prozesses (GaAs) hergestellt. Die GaAs- und möglicherweise die Silizium/Germanium-Prozesse sind allgemein akzeptiert, weil sie höhere Frequenzreaktionen als Silizium-Prozesse zulassen (die Elektronenbeweglichkeit in GaAs ist 5 bis 10 mal höher als in Silizium). GaAs-Chips können sinnvoll klein gemacht werden und genügend Energie mit Schaltcharakteristiken verarbeiten. Dieser Umstand hat diese Prozesse akzeptabel für L-Band-Schalter gemacht. Zum Beispiel produziert NEC einen einpoligen L-Band- -GaAs-Umschalter namens uPG152TA.

Jedoch sind Schaltkreise, die nach diesen Prozessen hergestellt werden, kostspieliger als solche, die unter Verwendung von Standard-Silizium-Prozessen hergestellt werden. Darüber hinaus haben die bekannten L-Band-Schalter wegen der Leistungsverluste keine Standard-Elektrostatische-Schutzeinrichtung (ESD = electrostatic protection devices) an den Ausgängen.

Es sind HF-Schalter bekannt, die nach Standard-Silizium-Prozessen hergestellt werden. Einer dieser Schaltkreise ist in 1 gezeigt. Dieser Schaltkreis wird durch ein Gate-Signal 2 an- oder ausgeschaltet. 5 Volt am NMOS-Gate schalten den Schalter ein und Masse am Gate schalten den Schalter aus.

Idealerweise würde ein ON-Zustand keinen Channel- und Substrat-Widerstand haben, und die parasitären Kapazitäten von Source, Drain und zwischen Source und Drain wären Null. Das gleiche gilt für Streuinduktivitäten. Der Ansatz dieser Idee ist gewesen, den Schalter zu verkleinern, um die Kapazitäten unter Inkaufnahme eines wachsenden Channel- und Substrat-Widerstand zu minimieren. Dieser Kompromiss führt zu einer Kapazität zwischen Drain und Source, die nicht klein genug ist. Deshalb passieren zu viele Signale den Schalter, wenn dieser OFF ist.

Es ist ein Ziel der vorliegenden Erfindung einen HF-Schalter unter Zuhilfenahme eines Silizium-Prozesses mit sowohl besserer OFF-Isolation als auch geringeren Einschaltverlusten zu liefern. Zusätzlich soll ein Standard-ESD-Schaltkreises am Schalterausgang anschließbar sein.

ZUSAMMENFASSUNG

Im Hinblick auf die vorangegangene Hintergrunddiskussion schlägt die vorliegende Erfindung einen NMOS-Transistor mit einer Source Vorspannung entsprechend einem Referenzlevel vor. Der NMOS-Schalter ist im ON-Zustand, dass heißt, es können HF-Signale passieren, wenn Vgs > Vt, und im OFF-Zustand, wenn Vgs < Vt ist, so dass dann keine HF-Signale passieren können. Ein kleiner Vorspannungslevel (kleiner als Vg) wird an Source angelegt, um in den ON-Zustand zu wechseln. Ein zweiter Vorspannungslevel dicht an Vg (Vg – Vs < Vt) wird angelegt, um den NMOS-Schalter in den OFF-Zustand zu bringen.

Die höheren und niedrigeren Vorspannungen werden selektiv in Reaktion auf ein logisches ON/OFF-Signal appliziert. Außerdem gibt es einen Schaltkreis, der eine einpolige Umschaltfunktion auszuführen vermag und der die höheren oder niedrigeren Vorspannungssignale an Source des NMOS anlegen kann. Dieser Schaltkreis besteht vorzugsweise aus zwei PMOS-Transistoren mit invertierten Logiktreibern für die entsprechenden Ga tes, die einen der PMOS-Schalter zur Zeit einschalten. Dioden können zwischen den PMOS-Schalter und Source des NMOS angeschlossen sein.

Im Gegensatz zu bekannten HF-Schaltern kann der HF-Ausgang der vorliegenden Erfindung an einem ESD-Schaltkreis ohne nennenswerte Leistungsverluste angeschlossen sein.

Für den Fachmann ist es offensichtlich, dass, obwohl die folgende Zeichnung Referenzen aufweist, um Anwendungsbeispiele zu beschreiben, die Figuren und genutzte Methoden nicht dazu bestimmt sind, die vorliegende Erfindung auf die Anwendungsbeispiele und Methoden zu beschränken. Vielmehr hat die vorliegende Erfindung einen breiten Gültigkeitsbereich und soll nur durch die vorliegenden Ansprüche begrenzt sein.

KURZE BESCHREIBUNG DER ZEICHNUNG
Die unten weiter ausgeführte Beschreibung bezieht sich auf die anliegende Zeichnung. Es zeigen:
1 eine schematische Darstellung eines bekannten Gate-aktivierten HF-Schalters
2 ein schematisches Ausführungsbeispiel der vorliegenden Erfindung
3 ein Diagramm mit dem Schaltwiderstand des bevorzugten Ausführungsbeispiels
4a, 4b Diagramme des NMOS-Schalters mit einigen Details
5 ein Diagramm für eine OFF-Zustand-Isolation einer bevorzugte Ausführung
6 ein praktischer Schaltplan, der das bevorzugte Ausführungsbeispiel der vorliegenden Erfindung enthält
DETAILLIERTE BESCHREIBUNG EINER BEISPIELHAFTEN AUSFÜH-RUNGSFORM
Der Schaltplan der 2 zeigt den Basisschaltkreis eines einpoligen Umschalters. Es ist ein ON/OFF-Schalter. Das HF-Eingangs-Signal wird über einen externen 47pF-Kondensator an den NMOS-Schalter 10 angelegt. Wenn der NMOS-Schalter im ON-Zustand ist, wird das Signal über einen 47pF-Kondensator C2 an einen HF-Ausgangspol weitergeleitet.
Außerdem gibt es ein Freigabekontrollsignal 12, welches invertiert wird, so dass komplementäre Signale an den beiden PMOS-Schalter 14 und 16 anliegen. Wenn das Freigabesignal 12 HIGH ist, so ist auch Gate des PMOS 16 HIGH, und PMOS 16 schaltet aus.
Gleichzeitig ist Gate von PMOS 14 LOW und damit PMOS 14 im ON-Zustand. Die 5 Volt werden reduziert durch den 0,3 Volt Spannungsabfall über der Schottky-Diode D1. Damit liegen + 4,7 Volt an Drain von NMOS 10 an. Gate von NMOS 10 erhält eine direkte Vorspannung von + 5 Volt und die 0,3 Volt über der Schottky-Diode werden NMOS 10 zuverlässig in einem OFF-Zustand halten. Wenn das Freigabesignal LOW wird, ist PMOS 16 im ON-Zustand und PMOS 14 im OFF-Zustand. Drain von NMOS 10 wird bei + 1,7 Volt, bedingt durch den 0,3 Volt Spannungsabfall über der Schottky Diode D2, liegen. In diesem Zustand wird die Drain-zu-Gate-Spannung am NMOS 10 bei + 3,3 Volt liegen. Das wird NMOS 10 zuverlässig in einem ON-Zustand belassen. In diesem Fall ist die Schwellspannung (Vt) für den NMOS 10 bei etwa 1,0 Volt.
Wenn die Dioden im OFF-Zustand sind, werden die Schottky-Dioden D1 und D2 benutzt, um eine geringere Kapazität als die PMOS 14 und 16 Drains einbringen. Dieses wird den Schaltverlust etwas reduzieren, wenn die Schaltkreise in praktischen Schaltungen verwendet werden.
3 zeigt die Veränderung des Widerstandes des NMOS-Transistors mit Hinblick auf die Vorspannung für ein bevorzugtes Ausführungsbeispiel. Wie man sieht, ist ein unterer Wert von 10,2 Ohm mit einer Vorspannung von ungefähr 2,0 Volt erreicht. Aber der ON-Widerstand bleibt über einen Bereich von 1,8 bis ca. 2,1 Volt unter 10,5 Ohm.
Wenn der NMOS 10 im OFF-Zustand ist, ist es wichtig, geringe parasitäre Kapazitäten zu haben. Geringe Source-zu-Drain-Kapazitäten liefern eine bessere Isolation bei HF-Frequenzen, und niedrige Source-und-Drain-zu-Substrat-Kapazitäten reduzieren Einschaltverluste.
4a illustriert parasitäre Kapazitäten, die dem NMOS-Transistor 10 inhärent sind, wenn der NMOS OFF-Vorspannung hat. Idealerweise sollte der Widerstand von Drain zu Source so hoch wie möglich sein, um einen Signaldurchlass durch den NMOS-Schalter, wenn er ausgeschaltet ist, zu minimieren. Außerdem sollte die Kapazität von Drain zu Source so gering wie möglich sein. An Gate liegen + 5 Volt und an Drain 22 liegen ca. 4,7 Volt. Um den NMOS in den OFF-Zustand zu schalten, werden an Drain 4,7 Volt angelegt, während am Gate + 5 Volt anliegen. Wenn der NMOS im ON-Zustand ist, sind Drain und Source-Spannungen etwa gleich. Wenn Drain auf + 4,7 Volt umgeschaltet wird, wird Source auf 4,7 Volt – dem Schwellwert des NMOS – getrieben. Dies wird den NMOS in den OFF-Zustand schalten, und Source wird undefiniert sein. Unter diesen Bedingungen vergrößert die Umkehrdiode D3, die zwischen Drain und dem Substrat besteht, ihre Sperrschicht, wie in 4b gezeigt. Dadurch wird die mit der Diode zusammenhängende Kapazität reduziert. Die so maximierte umgekehrte Vorspannung produziert einen geringen Wert der Kapazität C5. Außerdem zeigt 4a Kapazitäten C3 von Drain zu Gate und C4 von Gate zu Source. Weil am Gate + 5 Volt mit niedrigem Widerstand anliegt, werden C3 und C4 beide durch diesen kleinen Widerstand kurzgeschlossen, so dass die effektive Kapazität von Drain, Gate und Source minimiert wird. Wenn an Drain, Gate und Source jeweils etwa 5 Volt anliegen und das Substrat an Masse liegt, werden die parasitären Kapazitäten C3 bis C6 minimiert. Damit einhergehend ist eine Maximierung des Schalter-OFF-Widerstandes und damit eine Maximierung der Isolation.
5 trägt die Isolation in Abhängigkeit von den HF-Frequenzen eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung mit einer umgekehrten Vorspannung am NMOS-Schalter von 4,5 Volt auf. Man erkennt, dass die Differenz zwischen dem Eingangssignal und dem Ausgangssignal bis zu 3 GHz bei mindestens 40 dB oder einer 1-zu-100-Dämpfung liegt. Anders ausgedrückt bedeutet das, dass weniger als 1% des Eingangssignals den NMOS-Schalter im OFF-Zustand passieren.
6 zeigt eine praktische Schaltung, die zwei einpolige Umschalter einsetzt. In einem typischen Anwendungsbeispiel werden diese Schalter derart zusammengeschaltet, dass sie einen einpoligen HF-Umschalter durch Zusammenschließen der Eingangssignale bilden. Die zusätzlichen Schaltkreise um M2 und M21 liefern die + 2 Volt Referenzspannungsquelle, um die Vorspannung der NMOS-Schalter M8 und M11 zu erzeugen. Die Eingangssignalverschaltung kann erfolgen wie abgebildet, aber andere Logikbausteine und auch andere Logikkombinationen können benutzt werden.
6 zeigt außerdem ESD-Schaltkreise 148 und 149, die an den Ausgänge angeschlossen sind. Solche Schaltkreise werden an bekannten HF-Schaltern wegen der Schaltkreis-Impedanz (zusätzliche Kapazitäten) nicht gefunden. Sie reduzieren die effektive HF-Schalt-Charakteristik bis zu dem Punkt, wo der Schalter uneffektiv und/oder nicht wettbewerbstauglich wird. Das heißt, dass falls der Widerstand im ON-Zustand des Schalter zu groß ist, die ESD-Schaltkreiskapazität das HF-Schaltverhalten zu sehr beeinflussen wird. Die vorliegende Erfindung liefert eine Reduktion des ON-Widerstandes und reduziert parasitäre Kapazitäten, um damit Standard-ESD-Schaltkreise zu ermöglichen. Darüber hinaus liefert die vorliegende Erfindung Impedanzwerte, die helfen, die Schaltkreise vor ESD-Schäden zu bewahren. Solche Standard-ESD-Schaltkreise sind wohl bekannt.
Dem Fachmann ist bekannt, dass der Gegenstand der vorliegenden Erfindung mit anderen Typen von Halbleiterschaltern wie Dioden, bipolaren Transistoren und so weiter zusammen implementiert werden kann. Darüber hinaus können mechanische Relais-Schalter eingesetzt werden. Auch können in einigen Anwendungsbeispielen Widerstände als Ersatz für oder gemeinsam mit Dioden eingesetzt werden. Dem Fachmann ist auch bekannt, dass N-Typ-Transistoren durch P-Typ-Transistoren in der vorliegenden Erfindung ersetzt werden können.
Es sollte selbstverständlich sein, dass das zuvor beschriebene Ausführungsbeispiel, wie hier vorgestellt, als Beispiel zu verstehen ist, und dass viele Variationen und Alternativen davon möglich sind. Dementsprechend sollte die vorliegende Erfindung breiter gesehen werden und nur durch den im Folgenden beschriebene Anspruchsatz begrenzt sein.
ZUSAMMENFASSUNG
Die vorliegende Erfindung betrifft einen NMOS-Transistor mit einer Source Vorspannung entsprechend einem Referenzlevel vor. Der NMOS-Schalter ist im ON-Zustand, dass heißt, es können HF-Signale passieren, wenn Vgs > Vt, und im OFF-Zustand, wenn Vgs < Vt ist, so dass dann keine HF-Signale passieren können. Ein kleiner Vorspannungslevel (kleiner als Vg) wird an Source angelegt, um in den ON-Zustand zu wechseln. Ein zweiter Vorspannungslevel dicht an Vg (Vg – Vs < Vt) wird angelegt, um den NMOS-Schalter in den OFF-Zustand zu bringen.
Die höheren und niedrigeren Vorspannungen werden selektiv in Reaktion auf ein logisches ON/OFF-Signal appliziert. Außerdem gibt es einen Schaltkreis, der eine einpolige Umschaltfunktion auszuführen vermag und der die höheren oder niedrigeren Vorspannungssignale an Source des NMOS anlegen kann. Dieser Schaltkreis besteht vorzugsweise aus zwei PMOS-Transistoren mit invertierten Logiktreibern.
Im Gegensatz zu bekannten HF-Schaltern kann der HF-Ausgang der vorliegenden Erfindung an einem ESD-Schaltkreis ohne nennenswerte Leistungsverluste angeschlossen sein.

Claims

Ein HF-Schalter, um selektiv ein HF-Signal von einem Eingangspol an einen Ausgangspol zu übertragen, mit einem NMOS-Transistor dessen Source mit einem Referenz-Spannungs-Level vorgespannt ist, der NMOS Gate und Drain des NMOS-Transistors definiert, bei dem einer von Source und Drain einen Eingangspol und der andere einen Ausgangspol definiert, und bei dem das HF-Signal an dem Eingangspol angeschlossen ist, und wenn der NMOS-Transistor „ON" ist, das HF-Signal zum Ausgangspol gelangt, und wenn der NMOS „OFF" ist, der Eingangspol vom Ausgangspol isoliert ist, einer ersten Vorspannungsversorgung und einer niedrigeren zweiten Vorspannungsversorgung, die höher ist als der Referenz-Spannungs-Level, einem zweiten Schalter, einen ersten Status und einen zweiten Status definierend, der Gate mit der ersten Vorspannungsversorgung im ersten Status verbindet und der Gate mit der zweiten Vorspannungsversorgung im zweiten Status verbindet, bei dem der erste Zustand des NMOS-Transistors „ON" ist und der zweite Zustand des NMOS-Transistors „OFF" ist.
Der HF-Schalter nach Anspruch 1, bei dem der zweite Schalter ein Halbleiterschaltschalter ist.
Der HF-Schalter nach Anspruch 2, bei dem der Halbleiterschalter beinhaltet: einen ersten PMOS-Schalter und einen zweiten PMOS-Schalter, und jeder PMOS Gate, Source und Drain definiert, ein logisches Freigabesignal an Gate des ersten PMOS-Schalter angeschlossen ist, das den ersten PMOS-Schalter an- und abschaltet, ein zum ersten logischen Freigabesignal logisch Invertiertes an Gate des zweiten PMOS-Schalter angeschlossen ist, und bei dem ersten PMOS, angeschlossen an eine erste Spannungsversorgung, einen ersten Pol definiert, und der zweite PMOS, angeschlossen an eine zweite Spannungsversorgung, einen zweiten Pol definiert, und bei dem ein zweiter Pol des ersten PMOS an die Anode einer ersten Diode und ein zweiter Pol an die Anode einer zweiten Diode angeschlossen ist, und bei dem die Kathoden der ersten und zweiten Diode aneinander und an Gate des NMOS-Transistors angeschlossen sind.
Der HF-Schalter nach Anspruch 3, bei dem die Dioden Schottky-Dioden sind.
Der HF-Schalter nach Anspruch 1, bei dem an den Ausgangspol des HF-Schalters ein elektrostatischer Schutzkreis (ESD) angeschlossen ist.
Ein Verfahren, um selektiv ein HF-Signal von einem Eingangs- an einen Ausgangspol zu übertragen, mit den folgenden Schritten: Vorspannen der Source eines NMOS-Transistors mit einem Referenz-Spannungs-Level, Definieren von Gate und Drain des NMOS-Transistors, bei dem einer von Source und Drain einen Eingangspol und der andere einen Ausgangspol definiert, Anwenden des HF-Signals auf den Eingangspol, und wenn der NMOS-Transistor „ON" ist, das HF-Signal zum Ausgang gelangt, und wenn der NMOS „OFF" ist, der Eingangspol von Ausgangspol isoliert ist, Definieren einer ersten Vorspannungsversorgung und einer niedrigeren zweiten Vorspannungsversorgung, die höher ist als der Referenz-Spannungs-Level, Definition eines ersten Status und einen zweiten Status eines zweiten Schalter, der Gate mit der ersten Vorspannungsversorgung im ersten Status verbindet, und der Gate mit der zweiten Vorspannungsversorgung im zweiten Status verbindet, bei dem der erste Zustand des NMOS-Transistors „ON" ist und der zweite Zustand des NMOS-Transistors „OFF" ist.
Ein Verfahren nach Anspruch 6, bei der zweite Schalter ein Halbleiterschaltschalter ist.
Ein Verfahren nach Anspruch 7, mit den folgenden Schritten: Bereitstellen eines ersten PMOS-Schalters und eines zweiten PMOS-Schalters, jeder PMOS-Schalter Gate, Source und Drain definierend, Anschließen eines logischen Freigabesignals an Gate des ersten PMOS-Schalters, das den ersten PMOS-Schalter an- und abschaltet, Bereitstellen eines logisch Invertieren des ersten logischen Freigabesignals an Gate des zweiten PMOS-Schalters, und bei dem der erste PMOS einen ersten Pol, angeschlossen an die erste Spannungsversorgung, definiert, und bei dem der zweite PMOS, angeschlossen and eine zweite Spannungsquelle, einen zweiten Anschluss definiert, und bei dem ein zweiter Pol des ersten PMOS angeschlossen ist an die Anode einer ersten Diode und ein zweiter Anschluss an die Anode einer zweiten Diode, und bei dem die Kathoden der ersten und zweiten Diode aneinander und an Gate des NMOS-Transistors angeschlossen sind.
Ein Verfahren nach Anspruch 8, bei dem die Dioden Schottky-Dioden sind.
Ein Verfahren nach Anspruch 6, zusätzlich mit dem Schritt des Anschließens eines elektrostatischer Schutzkreises (ESD) an den Ausgangspol des HF-Schalters.