-
QUERVERWEIS AUF EINE VERWANDTE ANMELDUNG
-
Das vorliegende Patent beansprucht gemäß 35 U.S.C. §119 (e) den Nutzen aus der vorläufigen US-Patenanmeldung Nr. 61/739284, die am 19. Dezember 2012 eingereicht wurde und den Titel „Apparatus and Method for High Voltage I/O Electrostatic Discharge Protection in Standard Low Voltage CMOS Process” [Vorrichtung und Verfahren für einen Hochspannungs-E/A-Elektrostatikentladungsschutz in einem Standard-Niederspannungs-CMOS-Prozess] trägt und deren Inhalte hier durch Bezugnahme darauf vollumfänglich enthalten sind.
-
TECHNISCHES GEBIET
-
Die vorliegende Anmeldung bezieht sich auf einen ESD-(Elektrostatic Discharge; Elektrostatikentladungs)-Schutz, auch ESE-Schutz genannt, eines Hochspannungs-E/A in Mikrofonschaltungen.
-
HINTERGRUND DER ERFINDUNG
-
Das Kondensatormikrofon ist ein weit verbreitet verwendeter Typ von Mikrofon. In mancher Hinsicht kann dieses Mikrofon als ein variabler Kondensator betrachtet werden, dessen kapazitiver Wert durch den Druck einer ankommenden Schallwelle moduliert wird. In dieser Hinsicht ist eine der Kondensatorplatten statisch, während die andere beweglich (d. h. die bewegliche Membrankomponente) ist. Die Schallwelle ändert den Abstand zwischen den Platten, und dies ändert jeweils die Kapazität des repräsentativen Kondensators.
-
Das MEMS-Mikrofon ist in einigen Aspekten eine Variante eines Kondensatormikrofons und wird unter Verwendung von Silizium-Mikroherstellungstechniken produziert. Im Vergleich zu dem herkömmlichen Mikrofon hat das MEMS-Mikrofon mehrere Vorteile, wie etwa eine reduzierte Größe, einen niedrigeren Temperaturkoeffizienten und eine höhere Immunität gegenüber mechanischen Stößen. Außerdem nutzt das MEMS-Mikrofon die Vorteile von Lithographieprozessen, die besonders geeignet und vorteilhaft für die Massenproduktion von Geräten bzw. Einrichtungen oder Bauteilen sind.
-
Ein Lösungsansatz zum Erhalten eines brauchbaren elektrischen Signals aus einem solchen Mikrofon liegt darin, eine konstante Ladung Q in dem Kondensator aufrecht zu erhalten. Die Spannung an dem Kondensator wird sich umgekehrt proportional zu dem Druck der ankommenden Schallwelle gemäß der Gleichung V = Q/C ändern, so dass konsequenterweise dV = –VdC/C. In der Praxis ist dC/C aufgrund von mechanischen und Linearitätserwägungen relativ klein. Um eine ausreichende Sensitivität zu erhalten, wird eine hohe Gleichspannung V an dem Kondensator benötigt.
-
MOS-(Metal Oxide Semiconductor; Metalloxid-Halbleiter)-Einrichtungen reagieren sehr empfindlich auf eine ESD-(Electro-Static Dicharge; Elektrostatikentladungs)-Beschädigung bzw. eine Beschädigung durch elektrostatische Entladungen. Das Problem ist besonders ausgeprägt in Tief-Submikron-CMOS-(Complementary Metal Oxide Semiconductor; komplementäre Metalloxid-Halbleiter)-Prozessen, da das Gate-Oxid der Transistoren nur wenige Nanometer dick ist. Um Chips zu schützen, sind Eingänge und Ausgänge oftmals mit einer dedizierten ESD-Schutzschaltungsanordnung ausgerüstet. Leider haben frühere Versuche zur Lösung des ESD-Entladungsproblems unter Verwendung dieser Schaltungsanordnung Nachteile und haben es nicht geschafft, das Problem adäquat anzugehen.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Für ein umfassenderes Verständnis der Offenbarung soll auf die folgende ausführliche Beschreibung und auf die beigefügten Zeichnungen Bezug genommen werden, in denen:
-
1 ein schematisches Diagramm einer MEMS-Mikrofon-Schnittstellenelektronik mit ESD-Schutz in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Erfindung ist;
-
2 ein schematisches Diagramm einer Hochspannungs-(HS)-ESD-Stromschienenklemmenvorrichtung in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Erfindung ist;
-
3 ein Diagramm eines Transistors in einem CMOS-Prozess ist, der in der Hochspannungs-ESD-Stromschienenldemmenvorrichtung in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Erfindung verwendet wird;
-
4 ein Blockdiagramm eines Systems aufweist, das eine Hochspannungs-ESD-Stromschienenldemme in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Erfindung verwendet;
-
5A, 5B und 5C elektrische Schaltpläne von Hochspannungs-ESD-Stromschienenklemmen in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Erfindung aufweisen;
-
6 ein Querschnitt eines CMOS-Wafers mit einer Substratdotierungsblockierung um die N-WANNE eines Transistors herum ist, der in einer Hochspannungs-ESD-Stromschienenklemmeneinrichtung in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Erfindung verwendet wird;
-
7 ein Querschnitt eines CMOS-Wafers ist, wobei diese Struktur in einer Hochspannungs-ESD-Stromschienenklemmeneinrichtung in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Erfindung verwendet wird;
-
8 einen Transistor zeigt, wie er in einem Avalanche-Durchbruch-Snapback-Vorgang bzw. Lawinendurchbruch-Rückschnapp-Vorgang in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Erfindung verwendet wird.
-
Fachleute werden erkennen, dass Elemente in den Figuren aus Gründen der Einfachheit und der Klarheit veranschaulicht sind. Es ist weiter zu erkennen, dass bestimmte Aktionen und/oder Schritte in einer bestimmten Reihenfolge des Auftretens beschrieben oder dargestellt sein können, wohingegen die Fachleute auf dem Gebiet verstehen werden, dass solch eine spezielle Reihenfolge nicht wirklich erforderlich ist. Es wird auch verstanden werden, dass die hier benutzten Begriffe und Ausdrücke die gewöhnliche Bedeutung haben, wie sie solchen Begriffen und Ausdrücken in Bezug auf ihre entsprechenden jeweiligen Forschungsgebiete und Fachgebiete zukommt, außer dort, wo hier spezielle Bedeutungen gesondert definiert sind.
-
AUSFÜHRLICHE BESCHREIBUNG
-
Es werden hier Lösungsansätze für eine Hochspannungs-ESD-Stromschienenklemme, wie sie mit oder an einem Ladungspumpenausgang verwendet werden soll, bereitgestellt. ESD-Schutz-Lösungsansätze für den Hochspannungsanschluss eines MEMS-Mikrofons können in einem Standard-Niederspannungs-CMOS-Prozess implementiert werden. Mit dem Begriff „Prozess”, wie er hier verwendet wird, ist der Konstruktions- bzw. Aufbauprozess gemeint.
-
In einigen Aspekten der vorliegenden Lösungsansätze kann der Ausgang einer Ladungspumpe hohe ESD-Spannungen aushalten. Folglich können Hochspannungs-ESD-Stromschienenklemmen mit übereinander angeordneten bzw. gestapelten standardmäßigen Niederspannungstransistoren implementiert werden. In einem Beispiel wird der Hochspannungsbetrieb der Hochspannungs-ESD-Stromschienenldemmen durch das Bilden von Hochspannungs-N-WAN-NEN/TN-WANNEN(Tiefen N-WANNEN)-Bereichen der PMOS- und NMOS-Transistoren erzielt, die verwendet werden, um die Hochspannungs-ESD-Stromschienenldemmen aufzubauen. Auf diese Weise wird die Durchbruchspannung von der N-WANNE/TN-WANNE zum Substrat von etwa 10 V auf 45 V in einem Standard-0,18-CMOS-Prozess erhöht. Als Folge davon wird die Notwendigkeit für einen teuren Hochspannungsprozess für die Konstruktion dieser Einrichtungen eliminiert. Die Hochspannungs-ESD-Stromschienenldemme kann auch von dem Ausgang des Ladungspumpenfilters zu dem Ausgang der Ladungspumpe versetzt werden, um mit der Leckstromanforderung fertig zu werden.
-
In anderen Aspekten verwenden die hier beschriebenen ESD-Schutz-Lösungsansätze einen Hochspannungs-LDMOS-(Laterally Diffused MOS; lateral diffundierten MOS)-Transistor. In solchen Einrichtungen wird der Hochspannungsbetrieb durch das Bilden einer Hochspannungs-N-WANNE an dem Drain-Anschluss des Transistors erzielt. Auf diese Weise wird die Drain-zu-Source-(Substrat)-Durchbruchspannung von etwa 10 V auf 45 V in einem Standard-0,18-CMOS-Prozess erhöht. Infolgedessen wird die Notwendigkeit für einen teuren Hochspannungsprozess auch in diesem Lösungsansatz eliminiert.
-
Um die Größe, den Preis und den Energieverbrauch der Mikrofon-Schnittstellenelektronik zu reduzieren, ist es vorteilhaft, die Einrichtung auf einem einzigen Chip zu integrieren oder anzuordnen. Ein CMOS-Prozess wird typischerweise deshalb ausgewählt, weil er kostengünstig ist und weil Transistoren mit einer sehr hohen Eingangsimpedanz zur Verfügung stehen. Des Weiteren ist dies derjenige Prozess, der auch typischerweise für ein System auf einem Chip mit einem relativ großen digitalen Kern ausgewählt wird.
-
In vielen dieser Ausführungsformen weist ein Elektronikchip eine Ladungspumpe und wenigstens ein einziges Hochspannungs-(HS)-ESD-(Electro-Static Discharge; Elektrostatikentladungs)-Modul auf. Die Ladungspumpe ist dafür konfiguriert, eine vorbestimmte Spannung an einem Mikrofon bereitzustellen. Die Einrichtungen, die hier beschrieben werden, werden in einem Standard-Niederspannungs-CMOS-Prozess implementiert und haben eine Schaltungstopologie, die ein inhärentes ESD-Schutzniveau bereitstellt (wenn sie abgeschaltet sind), welches höher als das (vorbestimmte) Betriebs-Gleichstrom-Niveau ist. Wenigstens ein einziges Hochspannungs-(HS)-ESD-(Electro-Static Discharge; Elektrostatikentladungs)-Modul ist mit dem Ausgang der Ladungspumpe gekoppelt. Das HS-ESD-Modul ist dafür konfiguriert, einen ESD-Schutz für die Ladungspumpe und ein MEMS-(Mikroelektromechanisches System bzw. Mikrosystem)-Mikrofon, das mit dem Chip gekoppelt ist, bereitzustellen. Das wenigstens eine HS-ESD-Modul weist eine Vielzahl von PMOS- oder NMOS-Transistoren auf, die wenigstens einen einzigen Hochspannungs-N-WANNEN/TN-WANNEN-Bereich haben, der innerhalb von ausgewählten Transistoren der PMOS- oder NMOS-Transistoren gebildet ist. Der wenigstens eine Hochspannungs-N-WANNEN/TN-WANNEN-Bereich hat eine Durchbruchspannung, die ausreichend ist, um zu erlauben, dass ein Niederspannungsprozess verwendet werden kann, um den Chip aufzubauen, und um es immer noch zu erlauben, dass das HS-ESD-Modul einen ESD-Schutz für den Chip bereitstellen kann.
-
Nun wird unter Bezugnahme auf 1 ein Beispiel eines Systems für das Verhindern einer elektrostatischen Entladung (ESD; Electro-Static Discharge) gezeigt. Ein Chip 102 weist eine Ladungspumpe 104, ein Hochspannungs-(HS)-ESD-Stromschienenklemmen-Modul 106, ein ESD-Stromschienenklemmen-Modul 112, ein erstes ESD-Schutzmodul 108, ein zweites ESD-Schutzmodul 110, einen Vorspannungswiderstand 114 und einen Verstärker 116 auf. Ein Mikrofon 118 ist mit dem Chip 102 gekoppelt. Das ESD-Stromschienenklemmen-Modul 112 ist ein herkömmliches Niederspannungsmodul (z. B. ein 3-Volt-Modul).
-
Das Mikrofon 118 erzeugt eine Änderung in der Spannung dV = –VdC/C, wobei V die Spannung an dem Ausgang der Pumpe 104 ist und C die Kapazität des Mikrofons 108 ist. Die Ladungspumpe 104 stellt eine ausreichend hohe Spannung V an dem Mikrofon bereit. In einem Aspekt ist die Ladungspumpe die gleiche und nach denselben Prinzipien aufgebaut wie diejenige, die in der US-Patentanmeldung 13/596,229 beschrieben ist, die am 28. August 2012 eingereicht worden ist, den Titel „High Voltage Multiplier for a Microphone and Method of Manufacture” [Hochspannungsvervielfacher für ein Mikrofon und Verfahren zur Herstellung] trägt, Svetoslav Gueorguiev als Erfinder benennt und deren Inhalt hiermit durch Bezugnahme darauf vollumfänglich enthalten ist. So kann zum Beispiel die Einrichtung, die in Bezug auf 4 in der Anmeldung 13/596,229 beschrieben worden ist, verwendet werden. Andere Beispiele sind möglich. Das Mikrofon 118 kann jedes MEMS-Mikrofon sein, das eine Membran, eine Rückplatte und alle anderen Elemente aufweist, die typischerweise mit MEMS-Mikrofonen verknüpft sind.
-
Das HS-ESD-Stromschienenklemmen-Modul 106 und das ESD-Stromschienenklemmen-Modul 112 stellen einen ESD-Schutz für die anderen Elemente auf dem Chip und das Mikrofon 118 bereit. Genauer gesagt stellt die Verwendung einer LDMOS-(Laterally Diffused MOS; lateral diffundierter MOS)-Transistor-Topologie (die hier an anderer Stelle beschrieben wird) mit einem Hochspannungs-N-WANNEN-Bereich einen Hochspannungstransistor in einem Standard-Niederspannungs-CMOS-Prozess für das Hochspannungs-ESD-Stromschienenklemmen-Modul 106 bereit. Vorteilhafterweise stellen die hier beschriebenen Lösungsansätze die Hochspannungs-ESD-Stromschienenklemmen bereit, die benötigt werden, um die ESD auf den Chips zu kontrollieren, zu beherrschen, zu regeln, zu steuern oder zu überwachen, wie hier beschrieben.
-
Das erste ESD-Schutzmodul 108 und das zweite ESD-Schutzmodul 110 stellen einen ESD-Schutz für das System bereit. Der Vorspannungswiderstand 114 hat einen hohen Wert, so dass er ein Tiefpass-RC-Filter für die Vorspannung bildet, während er eine Hochpasscharakteristik für die variable Spannung an dem Mikrofon 118 hat. Die hohe Gleichspannung (z. B. 11,5 V), die an dem Mikrofon 118 benötigt wird, wird von der Ladungspumpe 104 bereitgestellt. Der Verstärker 116 stellt einen Puffer für die Schaltung bereit.
-
In diesem Beispiel wird ein brauchbares elektrisches Signal von dem Mikrofon 118 erhalten, indem eine konstante Ladung Q in dem äquivalenten Kondensator C (der das Mikrofon 118 repräsentiert) aufrecht erhalten wird. Die Spannung über dem Kondensator wird sich umgekehrt proportional zu dem Druck der ankommenden Schallwelle gemäß der Gleichung V = Q/C ändern, wodurch konsequenterweise dV = –VdC/C. In der Praxis ist dC/C aufgrund von mechanischen und Linearitätserwägungen relativ klein. Um eine ausreichende Sensitivität zu erhalten, wird eine hohe Gleichspannung V an dem Kondensator (Mikrofon 118) benötigt.
-
Ein mögliches Vorspannungsschema, das eine (beinahe) konstante Ladung in dem Mikrofon bereitstellt, ist in 1 gezeigt. Der Widerstand 114 hat vorzugsweise einen sehr hohen Wert (z. B. 1 Tera-Ohm), so dass er ein Tiefpass-RC-Filter für die Vorspannung bildet, während er eine Hochpasscharakteristik für die variable Spannung an dem Mikrofon 118 hat. Die hohe Gleichspannung, die an dem Kondensator benötigt wird, wird typischerweise von der Ladungspumpe 104 bereitgestellt, die als ein kapazitiver Spannungsvervielfacher agiert. Für das spezielle MEMS-Element, das in 1 gezeigt ist, stellt die Ladungspumpe 104 eine Ausgangsspannung von etwa 11,5 V bereit. Die Spannung Vbias wird an Erde gelegt, um eine maximale Gleichspannung an dem Kondensator (Mikrofon 118) zu haben. Für einen ordnungsgemäßen Betrieb hat der Verstärkungsfaktor-Eins-Puffer 116 vorzugsweise einen sehr hohen Eingangswiderstand und eine sehr niedrige Eingangskapazität.
-
Wie klar sein wird, sind MOS-Einrichtungen typischerweise ziemlich empfindlich in Bezug auf ESD-Schäden bzw. Beschädigungen durch elektrostatische Entladungen. Das Problem ist oftmals vor allem in einem Tief-Submikron-CMOS-Prozess ausgeprägt, weil das Gate-Oxid der Transistoren nur wenige Nanometer dick ist. Um den Chip zu schützen, sind die Eingänge/Ausgänge des Chips vorteilhafterweise mit einer dedizierten ESD-Schutzschaltungsanordnung ausgestattet.
-
Die Hochspannungs-(HS)-ESD-Stromschienenldemme 106 und die Ladungspumpe 104 sind die einzigen Hochspannungselemente auf dem Chip. Um die Kosten sogar noch weiter zu senken, ist es vorteilhaft, diese Komponenten in einem Standard-Niederspannungs-CMOS-Prozess zu implementieren.
-
Nun wird unter Bezugnahme auf 2 ein Beispiel der Hochspannungs-Stromschienenklemmen-Schaltung (z. B. die Schaltung 106 von 1) beschrieben werden. Die Schaltung 200 weist eine erste Diode (D1) 204, eine zweite Diode (D2) 202, einen Widerstand (R1) 206, einen Kondensator (C1) 208 und einen Transistor (M1) 210 auf.
-
Die erste Diode (D1) 204 und die zweite Diode (D2) 202 agieren als Spannungsbegrenzungsdioden. Der Widerstand (R1) 206 und der Kondensator (C1) wirken, um ein RC-Netzwerk zu bilden. Der Transistor (M1) 210 ist in einem Aspekt ein LDMOS-(Laterally Diffused MOS; lateral diffundierter MOS)-Transistor, wie er hier an anderer Stelle beschrieben wird. Genauer gesagt wird es klar sein, dass die LDMOS-Transistor-Topologie, die einen Hochspannungs-N-WANNEN-Bereich einschließt, einen Hochspannungstransistor in einem Niederspannungs-CMOS-Prozess bereitstellt. Die Klemmen, die dadurch bereitgestellt werden, sind die Hochspannungs-ESD-Stromschienenklemmen, die auf dem Chip benötigt werden, um die ESD auf dem Chip effektiv zu überwachen, zu kontrollieren, zu regeln, zu steuern bzw. zu beherrschen.
-
In einem Beispiel des Betriebs der Schaltung, die in 2 gezeigt ist, wird eine elektrostatische Entladung von dem R1-C1-Netzwerk erfasst, welches den Shunting-Transistor (M1) 210 ansteuert. Die Dioden 204 und 202 (D1 und D2) begrenzen die maximale Spannung zwischen den Gate- und Source-Anschlüssen des Transistors (M1) 210. Ein zusätzlicher Strombegrenzungswiderstand, der in 2 nicht gezeigt ist, kann in Reihe mit den Dioden (D1 und D2) geschaltet sein. Während des normalen Betriebs (d. h. keine elektrostatische Entladung) ist der Transistor (M1) 210 ausgeschaltet und die Schaltung (die M1 einschließt) nimmt keinen Strom von Vdd auf. Die Durchbruchspannungen zwischen dem Drain und der Source und zwischen dem Drain und dem Gate müssen höher als HS Vdd sein (z. B. 11,5 V). Wenn diese Spannungen höher als die nominale Spannung für einen vorgegebenen Prozess sind (z. B. 1,8 V für 0,18 μm-CMOS), wird ein wirklicher Hochspannungstransistor benötigt, der in älteren bzw. früheren CMOS-Design-Kits nicht zur Verfügung steht. Folglich wird ein LDMOS-(Laterally Diffused MOS; lateral diffundierter MOS)-Transistor in einem Standard-Niederspannungs-CMOS-Prozess, der eine Hochspannungs-N-WANNE (NW) hat, bereitgestellt.
-
Nun wird unter Bezugnahme auf 3 ein LDMOS-(Laterally Diffused MOS; lateral diffundierter MOS)-Transistor in einem Standard-Niederspannungs-CMOS-Prozess, der einen Hochspannungs-N-WANNEN-(NW)-Bereich hat (der als ein Drain dient), beschrieben werden. Der Transistor ist zum Beispiel der Transistor 210 (M1) von 2. Der Transistor 300 weist ein Gate 302, einen N-WANNEN-Bereich 304, einen P-WANNEN-Bereich 306 und einen ,P–'-Bereich 308 auf. Der N-WANNEN-Bereich 304 weist einen ,N+'-Bereich 310 auf. Der P-WANNEN-Bereich 306 weist einen ,N+'-Bereich 312 (der als eine Source dient) und einen ,P+'-Bereich 314 auf. Ein Trennungsabstand L trennt den N-WANNEN-Bereich 304 von allen benachbarten P-WANNEN-Bereichen (wie etwa 306).
-
Das Gate 302 ist für gewöhnlich aus Siliziumdioxid plus einer leitenden Schicht auf der Oberseite davon aufgebaut und agiert als ein elektrischer Anschluss für den Transistor. Der ,N+'-Bereich 312 und der N-WANNEN-Bereich 304 bilden die Source und den Drain des NMOS-Transistors.
-
Der HS-N-WANNEN-Bereich 304 ist leicht mit Donatoratomen dotiert. Der P-WANNEN-Bereich 306 ist leicht mit Akzeptoratomen dotiert. Der ,P–'-Bereich 308 ist sehr leicht mit Akzeptoratomen dotiert. Der HS-N-WANNEN-Bereich 304 erhöht die Durchbruchspannung zwischen dem Drain und dem Substrat und erlaubt es dem System, mit hohen Spannungen fertig zu werden.
-
Der ,N+'-Bereich 310 und der ,N+'-Bereich 312 sind stark mit Donatoratomen dotiert und agieren als elektrische Kontakte. Der ,P+'-Bereich 314 ist stark mit Akzeptoratomen dotiert und agiert als eine Verbindung mit dem Substrat 308.
-
Nun wird unter Bezugnahme auf 4 ein Beispiel eines Systems 400 mit einem Ladungspumpenfilter mit einer Hochspannungs-ESD-Stromschienenklemme beschrieben. Das System 400 weist eine Ladungspumpe 402, eine Hochspannungs-ESD-Stromschienenklemme 404 und ein Filter 406 auf. Das Filter 406 weist eine erste Diode (D1) 410, eine zweite Diode (D2) 412, eine dritte Diode (D3) 414, eine vierte Diode (D4) 416, einen ersten Kondensator (C1) 418, einen zweiten Kondensator (Cout) 420, einen ersten Transistor (M1) 422 und einen zweiten Transistor (M2) 424 auf. Der Zweck des Filters 406 besteht darin, eine Rauschfilterung des Ladungspumpenrauschens bereitzustellen. Es wird klar sein, dass die MEMS-Elemente des Mikrofons (z. B. eine Struktur, die die Membran und die Rückplatte umfasst) ebenfalls an dem Ausgang des Filters 406 angeschlossen sind, aber dass dies aus Gründen der Einfachheit in 4 nicht gezeigt ist.
-
In einem Aspekt ist die Ladungspumpe 402 die gleiche und nach denselben Prinzipien aufgebaut wie diejenige, die in der US-Patentanmeldung 13/596,229 beschrieben ist, die am 28. August 2012 eingereicht worden ist, den Titel „High Voltage Multiplier for a Microphone and Method of Manufacture” [Hochspannungsvervielfacher für ein Mikrofon und Verfahren zur Herstellung] trägt, Svetoslav Gueorguiev als Erfinder benennt und deren Inhalt hiermit durch Bezugnahme darauf vollumfänglich enthalten ist. So kann zum Beispiel die Einrichtung von 4 in diesem Dokument verwendet werden. Andere Beispiele sind möglich.
-
Die Hochspannungs-ESD-Stromschienenklemme 404 führt Funktionen für die elektrostatische Entladung durch. Die Hochspannungs-ESD-Stromschienenklemme 404 kann gemäß den Designs bzw. Gestaltungen ausgelegt sein, die in 2 oder in 5A oder 5B gezeigt sind. Des Weiteren wird klar sein, dass die Transistoren von 5A oder 5B gemäß den Lösungsansätzen aufgebaut sein können, die in entweder 6 oder 7 gezeigt sind.
-
In einem Beispiel des Betriebs von 4 kann der Ausgang der Ladungspumpe 402 eine elektrostatische Entladung von etwa 40 Volt unter Verwendung des Human Body Model (HBM; Modell des menschlichen Körpers) handhaben, wenn die Pumpe nicht eingeschaltet ist. Folglich kann der Ausgang des Filters etwa 40 V + zwei Diodespannungsabfalle handhaben, was etwa 41 Volt ist. In einem Aspekt kann das ESD-(transiente)Aktivierungslevel der gewünschten Hochspannungs-ESD-Stromschienenldemme bis zu etwa 40 V sein (mit einem enthaltenen geeigneten Spielraum). Aber im Hinblick auf die Gleichspannung an der Hochspannungs-ESD-Stromschienenklemme 404 muss diese etwa 13 Volt (in einem Beispiel) aushalten, ohne dass sie aktiviert wird, weil dieses Level das normale Betriebsniveau ist.
-
Andererseits darf das Ausgangsfilter nicht mit mehr als 1 pA über den vollen Temperaturbereich belastet werden, damit es eine ausreichende Rauschfilterung hat. In der Praxis ist dies eine sehr hohe Anforderung an die bekannten HS-ESD-Topologien. Um diese abzumildern, ist die Hochspannungs-ESD-Stromschienenklemme 404 an dem Ausgang der Ladungspumpe 402 positioniert.
-
Die Ladungspumpe 402 hat eine relativ niedrige Ausgangsimpedanz und kann die Hochspannungs-ESD-Stromschienenldemme 404 versorgen. Aber in diesem Fall muss der große ESD-Strom von dem Ausgang des Filters zu der Hochspannungs-ESD-Stromschienenklemme 404 durch die Transistoren 422 (M1) und 424 (M2) wandern. Diese sind Einrichtungen mit einer minimalen Größe für eine gute Rauschfilterung, und sie können typischerweise keine großen Ströme handhaben. Um einen Hochstrompfad bereitzustellen, werden die Transistoren 422 (M1) und 424 (M2) mit den Dioden 410 (D1), 412 (D2), und 414 (D3), 416 (D4) entsprechend geshunted bzw. in Nebenschluss gelegt. Diese Dioden müssen ausreichend groß sein, etwa so, dass sie einen Umfang (Perimeter) von 30 μm haben. Mit anderen Worten, die Dioden 410 (D1), 412 (D2) und 414 (D3), 416 (D4) stellen einen Schutz für die Transistoren 422 (M1) und 424 (M2) bereit. Die Funktion der Kondensatoren 418 (C1) und 420 (Cout) besteht darin, ein RC-Filter zweiter Ordnung mit den ausgeschalteten Einrichtungen M1, M2, D1, D2, D3 und D4 zu bilden.
-
Folglich kann die Hochspannungs-ESD-Stromschienenklemme 404 mit übereinander angeordneten standardmäßigen Niederspannungstransistoren implementiert werden. In dieser Hinsicht wird der Hochspannungsbetrieb der Hochspannungs-ESD-Stromschienenklemme 404 durch das Bilden von Hochspannungs-N-WANNEN/TN-WANNEN-Bereichen für die PMOS- und NMOS-Transistoren erzielt, die verwendet werden, um die Hochspannungs-ESD-Stromschienenklemmen aufzubauen. Auf diese Weise wird die Durchbruchspannung von der N-WAN-NE/TN-WANNE zum Substrat von etwa 10 V auf 45 V in einem Standard-0,18-CMOS-Prozess erhöht. Als Folge davon wird der Bedarf an einem teuren Hochspannungsprozess eliminiert. Es wird auch ein ausreichender ESD-Schutz bereitgestellt.
-
Es wird verstanden werden, dass unterschiedliche Ladungspumpen unterschiedlichen Spannungspegeln standhalten können. Einige können zum Beispiel nur etwa 3 Volt standhalten (wenn sie nicht betrieben werden), während andere etwa 40 Volt aushalten können. Die Ladungspumpe 104 in 1 zum Beispiel kann etwa 3 Volt standhalten (wenn sie nicht betrieben wird), während die Ladungspumpe 402 in 4 etwa 40 Volt standhalten kann. Die Hochspannungs-ESD-Stromschienenklemmen, die hier schrieben werden, können auch im Hinblick auf ihren Auslöseansatz variieren. So kann zum Beispiel die Hochspannungs-ESD-Stromschienenklemme 106, die in 1 gezeigt ist, auf Spannungssprünge von etwa 3 Volt reagieren. Die Hochspannungs-ESD-Stromschienenklemme, die in 5A gezeigt ist, kann auch auf Spannungssprünge von etwa 6 Volt reagieren. Die Hochspannungs-ESD-Stromschienenklemme von 5B kann auf absolute statische Spannungspegel von etwa 16 Volt reagieren. Da die Ladungspumpe in 4 etwa 40 Volt aushalten kann, können die Lösungsansätze von 5A und 5B für die Hochspannungs-ESD-Stromschienenklemme verwendet werden, und vorteilhafterweise und gleichzeitig wird die Pumpe durch ESD-Ereignisse nicht beschädigt.
-
Nun wird Bezug auf 5A genommen. Eine Hochspannungs-ESD-Stromschienenklemme weist einen ersten Transistor (M1) 502, einen zweiten Transistor (M2) 504, einen dritten Transistor (M3) 506, einen ersten Kondensator (C1) 508, einen zweiten Kondensator (C2) 510, einen dritten Kondensator (C3) 512, einen ersten Widerstand (R1) 514, einen zweiten Widerstand (R2) 516 und einen dritten Widerstand (R3) 518 auf. In einem Aspekt und in der Schaltung von 5A sind die PMOS- und NMOS-Transistoren in einer HS-N-WANNE/TN-WANNE, die entsprechend in 6 oder 7 gezeigt sind, platziert, um den Hochspannungsbetrieb der Hochspannungs-ESD-Stromschienenklemme zu gewährleisten.
-
In einem Aspekt ist die maximale Gleichspannung, die die Struktur handhaben kann, die maximale Spannung eines einzelnen Transistors multipliziert mit der Anzahl der übereinander angeordneten Transistoren. In dem vorliegenden Fall, und um ein Beispiel zu nennen, ist dies etwa 4,3 V multipliziert mit 3, was gleich etwa 12,9 V ist. Dicke Gate-Oxid-Transistoren wurden verwendet, um die Transistoren aufzubauen. Aber es können auch dünne Gate-Oxid-Transistoren verwendet werden. Im letzteren Fall muss die Anzahl an übereinander angeordneten Stufen erhöht werden.
-
Die Hochspannungs-ESD-Stromschienenklemme darf nicht den normalen Betrieb der geschützten Schaltung beeinträchtigen. Die Hochspannungs-ESD-Stromschienenldemme darf nur während eines ESD-Ereignisses aktiviert werden, in dem ein niederohmiger Pfad zur Erde für den großen ESD-Strom bereitgestellt wird. Die Hochspannungs-ESD-Stromschienenklemme muss auch funktionieren, wenn die geschützte Schaltung nicht eingeschaltet ist.
-
Wie gezeigt ist, besteht die Hochspannungs-ESD-Stromschienenklemme von 5A aus drei übereinander angeordneten bzw. gestapelten identischen Stufen – einer ersten Stufe (der erste Widerstand 514 (R1), der erste Kondensator (C1) 508, der erste Transistor (M1) 502); einer zweiten Stufe (der zweite Widerstand (R2) 516, der zweite Kondensator (C2) 510, der zweite Transistor (M2) 504); und einer dritten Stufe (der dritte Widerstand (R3) 518, der dritte Kondensator (C3) 512, der dritte Transistor (M3) 506). Jede dieser Stufen ist eine „Gate-Coupled (Gate- bzw. gattergekoppelte) NMOS”-Schutzstufe. Während eines normalen Betriebs wird eine Gleichspannung von 12 V an den Eingang des Stapels angelegt. Diese Spannung wird gleichmäßig zwischen den drei Stufen aufgeteilt, so dass an dem Drain des ersten Transistors (M1) 502 4 V anliegen und an dem Drain des zweiten Transistors (M2) 504 8 Volt anliegen. Die Kondensatoren 508 (C1), 510 (C2) und 512 (C3) werden auf 12/3 = 4 V geladen. Die Vgs aller Transistoren ist null und sie sind ausgeschaltet.
-
Während einer positiven elektrostatischen Entladung steigt die Spannung sprunghaft an dem Eingangsknoten an. Die Spannungen an den Kondensatoren 508 (C1), 510 (C2) und 512 (C3) können sich aufgrund des ersten Widerstands 514 (R1), des zweiten Widerstands (R2) 516 und des dritten Widerstands (R3) 518 nicht sofort ändern. Das Resultat ist, dass die Spannungsänderung an dem Eingangsknoten gleichmäßig zwischen den Gate-Source-Anschlüssen des ersten Transistors (M1) 502, des zweiten Transistors (M2) 504 und des dritten Transistors (M3) 506 aufgeteilt wird. Wenn diese Spannungsänderung dreimal höher als die Schwellenspannung des ersten Transistors (M1) 502, des zweiten Transistors (M2) 504 und des dritten Transistors (M3) 506 ist, dann schalten sich die Transistoren ein und stellen einen niederohmigen Strompfad von dem Eingang zur Erde bereit. An einem späteren Zeitpunkt können der erste Transistor (M1) 502, der zweite Transistor (M2) 504 und der dritte Transistor (M3) 506 auch anfangen, in einem Avalanche-Snapback-Modus bzw. Lawinen-Rückschnapp-Modus zu arbeiten (Siehe 8). Wenn die geschützte Schaltung nicht angeschaltet ist, sind die Spannungen an den Kondensatoren 508 (C1), 510 (C2) und 512 (C3) gleich null und die Eingangsknotenspannungsänderung wird wieder gleichmäßig zwischen den Gate-Source-Anschlüssen des ersten Transistors (M1) 502, des zweiten Transistors (M2) 504 und des dritten Transistors (M3) 506 aufgeteilt, wodurch diese analog eingeschaltet werden.
-
Während einer negativen elektrostatischen Entladung (der Eingang bekommt eine negative Spannung in Bezug auf die Erde) gibt es einen niederohmigen Strompfad, der von der TN-WANNEN-Diode des dritten Transistors (M3) 506 zur Erde gebildet wird.
-
Nun wird unter Bezugnahme auf 5B ein weiteres Beispiel einer Hochspannungs-ESD-Stromschienenklemme gezeigt. Die Hochspannungs-ESD-Stromschienenldemme weist einen ersten Transistor (M4) 552, einen zweiten Transistor (M5) 554, einen dritten Transistor (M6) 556, einen ersten Widerstand 558, einen zweiten Widerstand 560 und einen dritten Widerstand 562 auf.
-
In der Schaltung von 5, und um einen Hochspannungsbetrieb der Hochspannungs-ESD-Stromschienenklemme zu gewährleisten, müssen die PMOS-Transistoren und die NMOS-Transistoren in einer HS-N-WANNE/TN-WANNE platziert werden, die entsprechend in 6 oder 7 gezeigt sind.
-
In einem Aspekt ist die maximale Gleichspannung, die die Struktur handhaben kann, die maximale Spannung eines einzelnen Transistors multipliziert mit der Anzahl der übereinander angeordneten Transistoren. In dem vorliegenden Fall ist dies 4,3 V multipliziert mit 3, was gleich 12,9 V ist. Dicke Gate-Oxid-Transistoren können verwendet werden, um die Transistoren aufzubauen. Alternativ können auch dünne Gate-Oxid-Transistoren verwendet werden. Im letzteren Fall muss die Anzahl an übereinander angeordneten Stufen erhöht werden.
-
Die Hochspannungs-ESD-Stromschienenklemme von 5B besteht aus drei übereinander angeordneten bzw. gestapelten identischen Stufen – einer ersten Stufe (R4, der erste Transistor (M4) 552), einer zweiten Stufe (R5, der zweite Transistor (M5) 554) und einer dritten Stufe (R6, der dritte Transistor (M6) 556). Jede dieser Stufen wird als eine „Grounded-Gate PMOS”/(PMOS mit geerdetem Gate bzw. Gatter)-Schutzstufe bezeichnet. Während eines normalen Betriebs wird eine Gleichspannung von 12 V an den Eingang des Stapels angelegt. Diese Spannung wird gleichmäßig zwischen den drei Stufen aufgeteilt, so dass an dem Drain des ersten Transistors (M4) 552 etwa 4 V anliegen und an dem Drain des zweiten Transistors (M5) 554 etwa 8 V anliegen. Die Vgs (Gate zu Source) aller Transistoren ist null und sie sind ausgeschaltet.
-
Während einer positiven elektrostatischen Entladung steigt die Spannung sprunghaft an dem Eingangsknoten an. Die Spannungsänderung wird gleichmäßig zwischen den drei Stufen aufgeteilt. Oberhalb einer Eingangsspannung von etwa 17 V beginnen die Transistoren 552 (M4), 554 (M5) und 556 (M6), in einem Avalanche-Durchbruch-Snapback bzw. Lawinendurchbruch-Rückschnappen zu arbeiten. Die parasitären PNP-Transistoren werden eingeschaltet und ein niederohmiger Pfad zur Erde wird bereitgestellt.
-
Nun wird unter Bezugnahme auf 8 der Avalanche-Durchbruch-Snapback-Vorgang bzw. Lawinendurchbruch-Rückschnapp-Vorgang für einen einzelnen Transistor 800 gezeigt und beschrieben. Der Transistor 800 weist eine Source 802, einen Drain 804 und ein Gate 806 auf. Die Schaltung arbeitet wie folgt. Zuerst tritt der Avalanche-Durchbruch bzw. Lawinendurchbruch durch eine Sperrvorspannung an dem Drain-Übergang auf. Als zweites findet ein Spannungsabfall durch den Bulk-Strom statt. Als drittes wird der Übergang von dem Substrat (Basis) zu der Source (Emitter) in Durchlassrichtung vorgespannt. Als viertes schaltet sich der parasitäre PNP-Transistor ein.
-
Nun wird zu 5B zurückgekehrt. Während eines negativen ESD-Ereignisses gibt es einen niederohmigen Strompfad, der von der N-WANNEN-Diode des dritten Transistors (M6) 556 zur Erde gebildet wird.
-
Nun wird unter Bezugnahme auf 5C ein weiteres Beispiel einer HS-ESD-Klemme beschrieben. Dieses Beispiel arbeitet auf die gleiche Weise wie das Beispiel von 5B. Das Beispiel von 5C wird mit NMOS-Transistoren 570, 572 und 574 anstatt mit PMOS-Transistoren implementiert. Widerstände sind weggelassen. Stattdessen werden die NMOS-Transistoren 570, 572 und 574 groß ausgelegt.
-
Nun wird unter Bezugnahme auf 6 ein Beispiel der Trennung von N-WANNEN- und P-WANNEN-Bereichen auf einem Substrat beschrieben. Diese Struktur kann in den Transistoren von 1, 2, 3, 4, 5A und 5B verwendet werden. Das Substrat 602 weist einen ersten P-Wannen-Bereich 604, einen N-WANNEN-Bereich 606 und einen zweiten P-WANNEN-Bereich 608 auf. Der Bereich 606 ist von der P-WANNE um einen Abstand L getrennt.
-
Der HS-N-WANNEN-Bereich 606 hat eine hohe Durchbruchspannung zwischen der N-WANNE und dem Substrat, und seine Bildung ist in 6 gezeigt. Diese steht im Kontrast zu früheren CMOS-Prozessen, in denen das Areal, das keine N-WANNE ist, automatisch als P-WANNE gebildet (dotiert) wird. In diesen früheren Lösungsansätzen ist die Durchbruchspannung zwischen dem N-WANNEN-Bereich und dem Substrat durch die Durchbruchspannung der Seitenwandkomponente des N-WANNEN-zu-P-WANNEN/Substrat-Übergangs begrenzt. In einem typischen 0,18-μm-CMOS-Prozess ist diese Spannung für frühere Lösungsansätze etwa 10 Volt.
-
Es wird klar sein, dass die Bodenkomponente des N-WANNEN-zu-P-WANNEN/Substrat-Übergangs eine höhere Durchbruchspannung hat, weil das Substrat ein geringeres Dotierungsniveau als die P-WANNEN-Bereiche hat. Wie in den vorliegenden Lösungsansätzen und insbesondere in 6 gezeigt ist, wird durch das Blockieren der Bildung der P-WANNEN-Bereiche 604 und 608 um den N-WANNEN-Bereich 606 herum gewährleistet, dass der N-WANNEN-Bereich 606 vollständig von einem gering dotierten Substrat umgeben ist, wodurch die Durchbruchspannung des N-WANNEN-zu-Substrat-Übergangs in 6 erhöht wird. Mit anderen Worten, diese Blockierung wird unter Verwendung eines blockierten Areals, das eine Länge L hat, erreicht.
-
In Abhängigkeit von der Länge L des blockierten Areals kann die in Frage stehende Durchbruchspannung von 10 auf etwa 45 Volt in einem Standard-0,18-μm-CMOS-Process erhöht werden. Die Kombination aus einer geeigneten Schaltungstopologie (begrenzt durch die maximale Spannung zwischen der N-WANNE und dem Substrat (Vnwell-sub)) und der beschriebenen Substratdotierungsblockierung um den bzw. die kritischen N-WANNEN-Bereich(e) 606 herum erlauben die Implementierung einer Ladungspumpe mit einer hohen Ausgangsspannung in einem Standard-Niederspannungs-CMOS-Prozess. In einem Beispiel ist L etwa 1,8 Mikrometer bzw. Mikron und liegt in einem Bereich zwischen etwa 0,7 Mikrometer und 2 Mikrometer. Andere Beispiele für Werte für L sind möglich.
-
Es wird verstanden werden, dass die Bodenkomponente des gleichen Übergangs eine höhere Durchbruchspannung hat, weil das Substrat ein niedrigeres Dotierungsniveau als die P-WANNE hat. Durch das Blockieren der Bildung der P-WANNE um die N-WANNE herum wird gewährleistet, dass die N-WANNE vollständig von einem gering dotierten Substrat umgeben ist, wodurch die Durchbruchspannung des Übergangs von der N-WANNE zu dem Substrat erhöht wird. In Abhängigkeit von der Länge L des „blockierten Areals” kann die in Frage stehende Durchbruchspannung von etwa 10 auf etwa 45 Volt in einem Standard-0,18-μm-CMOS-Prozess erhöht werden, um ein Beispiel zu nennen.
-
Es wird auch klar sein, dass die Kombination aus einer LDMOS-Transistor-Topologie und dem beschriebenen Hochspannungs-N-WANNEN-Bereich einen Hochspannungstransistor in einem Standard-Niederspannungs-CMOS-Prozess bereitstellt. Die hier beschriebenen Lösungsansätze stellen die Hochspannungs-ESD-Stromklemmen bereit, die benötigt werden, um die ESD zu kontrollieren bzw. zu beherrschen. In einem Aspekt hat die Bodenkomponente des Übergangs von der N-WANNE zu dem Substrat eine höhere Durchbruchspannung als die seitliche Komponente, weil das Substrat ein niedrigeres Dotierungsniveau als die P-WANNE hat.
-
Nun wird unter Bezugnahme auf 7 ein Beispiel der CMOS-Struktur für die Transistoren der Schaltungen von 1, 2, 4, 5A und 5B beschrieben. Ein Substrat 702 weist P-WANNEN-Bereiche 704, 708, 712 und 716 und N-WANNEN-Bereiche 706, 710 und 714 sowie einen tiefen N-WANNEN-Bereich 718 auf. Die Transistoren sind unter Verwendung eines Dreifachwannenprozesses mit einer Substratdotierungsblockierung um die N-WANNEN-Bereiche herum und um den Tiefen N-WANNEN-Bereich 718 herum aufgebaut. Die Dotierungsblockierung funktioniert auf die gleiche Art und Weise, wie sie hier an anderer Stelle schon beschrieben worden ist.
-
Das Substrat 702 ist sehr leicht mit Akzeptoratomen (P–) dotiert. Die P-WANNEN-Bereiche 704, 708, 712 und 716 sind leicht mit Akzeptoratomen dotiert, und die N-WANNEN-Bereiche 706, 710, 714 sind leicht mit Donatoratomen dotiert, und der Tiefe N-WANNEN-Bereich ist leicht mit Donatoratomen dotiert. Diese Bereiche bilden die Bulks der Transistoren. Die P-WANNEN-Bereiche (704, 712 und 716) bilden das Bulk der NMOS-Transistoren. Der P-WANNEN-Bereich (708) oberhalb des Tiefen N-WANNEN-Bereichs (718) bildet das Bulk des bzw. der isolierten NMOS-Transistors bzw. -Transistoren. Die N-WANNEN-Bereiche bilden die Bulks der PMOS-Transistoren. Wiederum ist kein vollständiger MOS-Transistor in 7 gezeigt.
-
In dem Dreifachwannenprozess von 7, der verwendet wird, um die MOS-Transistoren aufzubauen, ist die Durchbruchspannung zwischen der N-WANNE und dem Substrat und auch zwischen dem Substrat und dem Tiefen N-WANNEN-Bereich durch die Durchbruchspannung der Seitenwandkomponente des N-WANNE-zu-P-WANNE/Substrat-Übergangs (ohne einen Trennungsabstand L) begrenzt. Durch das Hinzufügen des Trennungsabstands L wird die Durchbruchspannung erhöht, wodurch die maximale Ausgangsspannung erhöht wird. In einem Beispiel ist L etwa 1,8 Mikrometer und kann in einem Bereich zwischen 0,7 Mikrometer und 5 Mikrometer liegen. Andere Beispiele von Abmessungen sind möglich.
-
In einem Aspekt hat die Bodenkomponente des Übergangs von der N-WANNE zu dem Substrat eine höhere Durchbruchspannung als die seitliche Komponente, weil das Substrat ein niedrigeres Dotierungsniveau als die P-WANNE hat. Durch das Blockieren der Bildung der P-WANNE um die N-WANNE herum, wie dies in 7 gezeigt ist, ist es möglich, zu gewährleisten, dass die N-WANNE vollständig von einem niedrig dotierten Substrat umgeben ist, wodurch die Durchbruchspannung des N-WANNEN-zu-Substrat-Übergangs erhöht wird. In Abhängigkeit von der Länge L des „blockierten Areals” kann die in Frage stehende Durchbruchspannung von 10 auf etwa 45 Volt in einem Standard-0,18-μm-CMOS-Prozess erhöht werden. Die Bildung der HS-TN-WANNE ist ähnlich wie diejenige, die hier bereits beschrieben worden ist.
-
Es sind hier bevorzugte Ausführungsformen der Erfindung beschrieben worden, einschließlich der besten Weise, die den Erfindern für die Ausführung der Erfindung bekannt ist. Es sollte aber klar sein, dass die veranschaulichten Ausführungsformen nur Beispiele sind und nicht als den Schutzumfang der Erfindung beschränkend betrachtet werden sollen.