DE60302831T2 - Halbleiterschalter mit isolierten MOS-Transistoren - Google Patents

Halbleiterschalter mit isolierten MOS-Transistoren Download PDF

Info

Publication number
DE60302831T2
DE60302831T2 DE60302831T DE60302831T DE60302831T2 DE 60302831 T2 DE60302831 T2 DE 60302831T2 DE 60302831 T DE60302831 T DE 60302831T DE 60302831 T DE60302831 T DE 60302831T DE 60302831 T2 DE60302831 T2 DE 60302831T2
Authority
DE
Germany
Prior art keywords
terminal
mos transistor
switching device
semiconductor switching
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60302831T
Other languages
English (en)
Other versions
DE60302831D1 (de
Inventor
Tomonori Nakahara-ku Okashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Compound Semiconductor Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Compound Semiconductor Devices Ltd filed Critical NEC Compound Semiconductor Devices Ltd
Publication of DE60302831D1 publication Critical patent/DE60302831D1/de
Application granted granted Critical
Publication of DE60302831T2 publication Critical patent/DE60302831T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine Halbleiterschaltvorrichtung für Radiofrequenzsignale.
  • Beschreibung des Standes der Technik
  • In einer Mobilkommunikationsvorrichtung wie z.B. einer Mobiltelefonvorrichtung, die Radiofrequenzsignale wie z.B. GHz-Mikrowellensignale verwendet, werden Halbleiterschaltvorrichtungen zum Schalten des Betriebs einer Antennenschaltung und einer Empfangs- und Sendeschaltung verwendet.
  • Eine Halbleiterschaltvorrichtung des Standes der Technik, die GaAs-FETs verwendet, ist sehr einfach und kann daher aus einem Halbleiterchip aufgebaut sein. Das heißt, dass Vorspannungsschaltungen für die GaAs-FETs unnötig sind, da die GaAs-FETs als passive Elemente wie z.B. als Widerstände und Kondensatoren dienen. Da das Substrat der GaAs-FETs aus halb-isolierendem Material von hohem Widerstand gebildet ist, kann außerdem das Lecken von Radiofrequenzsignalen über das Substrat unterdrückt werden. Dies wird später detailliert erläutert.
  • In der oben beschriebenen Halbleiterschaltvorrichtung des Standes der Technik, die GaAs-FETs verwendet, sind die Herstellungskosten jedoch hoch, da GaAs-Substrate teuer sind.
  • Um das Lecken von Radiofrequenzsignalen zu unterdrücken, wird in einer weiteren Halbleiterschaltvorrichtung des Standes der Technik, die Silizium-MOS-Transistoren verwendet, eine Silizium-auf-Isolator(SOI)-Konfiguration verwendet (siehe JP-A-2000-294786), oder ein Widerstand wird zwischen dem Substrat-Gate jedes der MOS-Transistoren und einem Erdanschluss eingefügt (siehe US-Patent Nr. 6 094 088). Dies wird ebenfalls später detailliert beschrieben.
  • In der oben beschriebenen Halbleiterschaltvorrichtung des Standes der Technik, die Silizium-MOS-Transistoren verwendet, ist das Lecken von Radiofrequenzsignalen immer noch ein ernstes Problem, das später ebenfalls detailliert beschrieben wird, obwohl die Herstellungskosten niedrig sein können.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist eine Aufgabe der Erfindung, eine Halbleiterschaltvorrichtung bereitzustellen, die Silizium-MOS-Transistoren verwendet, die in der Lage sind, den Übertragungsverlust von Radiofrequenzsignalen weiter herabzusetzen.
  • Gemäß der Erfindung ist in einer Halbleiterschaltvorrichtung umfassend einen Eingangsanschluss, einen Ausgangsanschluss, einen Wechselstrom-Erdanschluss, einen Gleichstrom-Erdanschluss, mindestens einen Serien-MOS-Transistor, der zwischen dem Eingangsanschluss und dem Ausgangsanschluss geschaltet ist, und mindestens einen Nebenschluss-MOS-Transistor, der zwischen dem Eingangsanschluss oder dem Ausgangsanschluss und dem Wechselstrom-Erdanschluss geschaltet ist, der Serien-MOS-Transistor in einem ersten Bereich einer Halbleiterschicht auf einer SOI-Konfiguration gebildet, die von einer ersten Furchenisolierschicht umgeben ist, und der Nebenschluss-MOS-Transistor ist in einem zweiten Bereich der Halbleiterschicht gebildet, die von einer zweiten Furchenisolierschicht umgeben ist.
  • Daher kann das Lecken von Radiofrequenzsignalen vom Serien-MOS-Transistor zum Nebenschluss-MOS-Transistor durch die Furchenisolierschichten unterdrückt werden.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Aus der untenstehenden Beschreibung mit Bezug auf die begleitenden Zeichnungen wird die Erfindung im Vergleich mit dem Stand der Technik deutlicher verständlich, wobei
  • 1A ein äquivalentes Schaltdiagramm ist, das eine erste Halbleiterschaltvorrichtung des Standes der Technik zeigt;
  • 1B ein äquivalentes Schaltdiagramm ist, das eine Modifikation der Vorrichtung der 1A zeigt;
  • 2A ein äquivalentes Schaltdiagramm ist, das eine zweite Halbleiterschaltvorrichtung des Standes der Technik zeigt;
  • 2B ein äquivalentes Schaltdiagramm ist, das eine Modifikation der Vorrichtung der 2A zeigt;
  • 3 ein äquivalentes Schaltdiagramm ist, das eine dritte Halbleiterschaltvorrichtung des Standes der Technik zeigt;
  • 4 eine Querschnittsansicht der Vorrichtung der 3 zeigt;
  • 5 eine Querschnittsansicht ist, die eine vierte Halbleiterschaltvorrichtung des Standes der Technik zeigt;
  • 6 eine Querschnittsansicht ist, die eine fünfte Halbleiterschaltvorrichtung des Standes der Technik zeigt;
  • 7 ein äquivalentes Schaltdiagramm ist, das eine erste Ausführungsform der Halbleiterschaltvorrichtung gemäß der Erfindung ist;
  • 8 eine Draufsicht der Vorrichtung der 7 ist;
  • 9 eine Querschnittsansicht der Vorrichtung der 7 ist;
  • 10 ein Graph ist, der die Einfügungsverlustkennlinie bezogen auf den Widerstandswert der Widerstände der 8 und 9 zeigt;
  • 11 eine Querschnittsansicht ist, die eine Modifikation der Halbleiterschaltvorrichtung der 9 darstellt;
  • 12 ein äquivalentes Schaltdiagramm ist, das eine zweite Ausführungsform der Halbleiterschaltvorrichtung gemäß der Erfindung darstellt;
  • 13 eine Draufsicht der Vorrichtung der 12 ist;
  • 14 eine Querschnittsansicht der Vorrichtung der 12 ist;
  • 15 eine Querschnittsansicht ist, die eine Modifikation der Halbleiterschaltvorrichtung der 14 darstellt;
  • 16 ein äquivalentes Schaltdiagramm ist, das eine dritte Ausführungsform der Halbleiterschaltvorrichtung gemäß der Erfindung darstellt;
  • 17 ein äquivalentes Schaltdiagramm ist, das eine Modifikation der Halbleiterschaltvorrichtung der 16 darstellt;
  • 18 ein Aufbaudiagramm der Vorrichtungen der 16 und 17 ist;
  • 19 ein äquivalentes Schaltdiagramm ist, das eine vierte Ausführungsform der Halbleiterschaltvorrichtung gemäß der Erfindung darstellt;
  • 20 eine Draufsicht der Vorrichtung der 19 ist;
  • 21 ein äquivalentes Schaltdiagramm ist, das eine fünfte Ausführungsform der Halbleiterschaltvorrichtung gemäß der Erfindung zeigt;
  • 22 eine Draufsicht der Vorrichtung der 21 ist; und
  • 23 ein äquivalentes Schaltdiagramm ist, das eine Modifikation der Halbleiterschaltvorrichtung der 7 darstellt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Vor der Beschreibung der bevorzugten Ausführungsformen werden Halbleiterschaltvorrichtungen des Standes der Technik mit Bezug auf 1A, 1B, 2A, 2B, 3, 4, 5 und 6 erläutert.
  • In 1A, die eine erste Vorrichtung des Standes der Technik darstellt, ist diese vom einpoligen Einfachumlegeschalter(SPST)-Typ unter Verwendung von GaAs-Technologie, der aus einem Serien-GaAs-FET 101, der zwischen Eingangsanschluss IN und Ausgangsanschluss OUT1 geschaltet ist, und einem Nebenschluss-GaAs-FET 102, der zwischen Ausgangsanschluss OUT1 und Wechselstrom-Erdanschluss AC-GND geschaltet ist, aufgebaut ist. Außerdem sind Steueranschlüsse C1 und C2 über die Gateanschluss-Schutzwiderstände 103 und 104 mit den Gate-Anschlüssen der GaAs-FETs 101 bzw. 102 verbunden.
  • Wenn eine hohe Spannung wie z.B. 3V an den Steueranschluss C1 angelegt wird und eine niedrige Spannung wie z.B. 0V an den Steueranschluss C2 angelegt wird, werden die FETs 101 und 102 EIN bzw. AUS geschaltet, so dass ein Radiofrequenzsignal vom Eingangsanschluss IN über den FET 101 an den Ausgangsanschluss OUT1 übertragen werden kann.
  • Wenn andererseits eine niedrige Spannung wie z.B. 0V an den Steueranschluss C1 angelegt wird und eine hohe Spannung wie z.B. 3V an den Steueranschluss C2 angelegt wird, werden die FETs 101 und 102 AUS bzw. EIN geschaltet, so dass der Ausgangsanschluss OUT1 vollständig zum Wechselstrom-Erdanschluss AC-GND kurzgeschlossen wird. Daher wird ein Lecken des Radiofrequenzsignals zwischen den Anschlüssen IN und OUT1 unterdrückt, was die Isolierungscharakteristik des FET 101 verbessert.
  • Man beachte, dass der Nebenschluss-FET 102 und der Gateanschluss-Schutzwiderstand 104 mit dem Eingangsanschluss IN verbunden werden können, wie in 1B dargestellt.
  • In 2A, die eine zweite Vorrichtung des Standes der Technik darstellt, ist diese vom einpoligen Zweifachumlegeschalter(SPDT)-Typ unter Verwendung von GaAs-Technologie, der zusätzlich zur Vorrichtung der 1A weiterhin aus einem Serien-GaAs-FET 101', der zwischen dem Eingangsanschluss IN und dem Ausgangsanschluss OUT2 geschaltet ist, und einem Nebenschluss-GaAs-FET 102', der zwischen dem Ausgangsanschluss OUT2 und dem Erdanschluss AC-GND geschaltet ist, aufgebaut ist. Außerdem sind Steueranschlüsse C1 und C2 über Gateanschluss-Schutzwiderstände 104' und 103' mit den Gate-Anschlüssen der GaAs-FETs 102' bzw. 101' verbunden.
  • Wenn eine hohe Spannung wie z.B. 3V an den Steueranschluss C1 angelegt wird und eine niedrige Spannung wie z.B. 0V an den Steueranschluss C2 angelegt wird, werden die FETs 101 und 102 EIN bzw. AUS geschaltet, so dass ein Radiofrequenzsignal vom Eingangsanschluss IN über den FET 101 an den Ausgangsanschluss OUT1 übertragen werden kann. Gleichzeitig werden die FETs 101' und 102' AUS bzw. EIN geschaltet, so dass der Ausgangsanschluss OUT2 vollständig zum Wechselstrom-Erdanschluss AC-GND kurzgeschlossen wird. Daher wird ein Lecken des Radiofrequenzsignals zwischen den Anschlüssen IN und OUT2 unterdrückt, was die Isolierungscharakteristik des FET 101' verbessert.
  • Wenn andererseits eine niedrige Spannung wie z.B. 0V an den Steueranschluss C1 angelegt wird und eine hohe Spannung wie z.B. 3V an den Steueranschluss C2 angelegt wird, werden die FETs 101' und 102' AUS bzw. EIN geschaltet, so dass ein Radiofrequenzsignal vom Eingangsanschluss IN über den FET 101' an den Ausgangsanschluss OUT2 übertragen werden kann. Gleichzeitig werden die FETs 101 und 102 AUS bzw. EIN geschaltet, so dass der Ausgangsanschluss OUT1 vollständig zum Wechselstrom-Erdanschluss AC-GND kurzgeschlossen wird. Daher wird ein Lecken des Radiofrequenzsignals zwischen den Anschlüssen IN und OUT1 unterdrückt, was die Isolierungscharakteristik des FET 101 verbessert.
  • Man beachte, dass die Nebenschluss-FETs 102 und 102' und die Gateanschluss-Schutzwiderstände 104 und 104' mit dem Eingangsanschluss IN verbunden werden können, wie in 2B dargestellt.
  • In 1A, 1B, 2A und 2B sind Vorspannungsschaltungen für die FETs 101, 101', 102 und 102' unnötig, weil die FETs 101, 101', 102 und 102' als passive Elemente wie z.B. Wider stände und Kondensatoren dienen. Außerdem kann das Lecken der Radiofrequenzsignale über das Substrat unterdrückt werden, weil ein Substrat der GaAs-FETs 101, 101', 102 und 102' aus halbisolierendem Material mit hohem Widerstand hergestellt ist.
  • In den Halbleiterschaltkreisen der 1A, 1B, 2A und 2B sind die Herstellungskosten jedoch sehr hoch, weil GaAs-Substrate teuer sind.
  • In 3, die eine dritte Vorrichtung des Standes der Technik zeigt, ist diese Schaltung von einem Siliziumtechnologie verwendenden SPST-Typ, der aus einem Serien-MOS-Transistor 1, der zwischen einem Eingangsanschluss IN und einem Ausgangsanschluss OUT1 geschaltet ist, und einem Nebenschluss-MOS-Transistor 2, der zwischen dem Ausgangsanschluss OUT1 und einem Wechselstrom-Erdanschluss AC-GND geschaltet ist, aufgebaut. Außerdem sind Steueranschlüsse C1 und C2 über Gateanschluss-Schutzwiderstände 3 und 4 mit den Gate-Anschlüssen der MOS-Transistoren 1 bzw. 2 verbunden. Weiterhin sind die Substrat-Gates der MOS-Transistoren 1 und 2 mit einem Gleichstrom-Erdanschluss DC-GND verbunden, d.h., die Substrat-Gates der MOS-Transistoren 1 und 2 sind direkt geerdet.
  • Die Betriebsweise ist die gleiche wie die der Halbleiterschaltvorrichtung der 1A.
  • Die Vorrichtung der 3 weist eine herkömmliche CMOS-Schaltkonfiguration auf, die in 4 dargestellt ist.
  • In 4 bezeichnet Bezugszeichen 11 ein monokristallines Siliziumsubstrat vom p–-Typ mit einem spezifischen Widerstand von etwa 10 Ω·cm. Außerdem sind auf dem Siliziumsubstrat 11 p-Typ-Siliziumquellen 12-1, 12-2,... und n-Typ-Siliziumquellen 13-1, 13-2,... gebildet.
  • In der p-Typ-Siliziumquelle 12-2 ist ein Serien-MOS-Transistor 1 aus einer Gateanschluss-Siliziumoxidschicht 14-1, einer Gateanschluss-Elektrodenschicht 15-1 und durch n+-Typ-Verunreinigungen dotierten Bereichen 16 gebildet. Auf ähnliche Weise wird in der p-Typ-Siliziumquelle 12-3 der Nebenschluss-MOS-Transistor 2 aus einer Gateanschluss-Siliziumoxidschicht 14-2, einer Gateanschluss-Elektrodenschicht 15-2 und durch n+-Typ-Verunreinigunen dotierten Bereichen 16 gebildet.
  • Außerdem sind in den p-Typ-Siliziumquellen 12-1, 12-2,... ausgenommene p'-Typ-Bereiche 17 gebildet und mit dem Gleichstrom-Erdanschluss DC-GND verbunden, das heißt, dass die Substrat-Gates der MOS-Transistoren 1 und 2 direkt geerdet sind. Auf ähnliche Weise sind in den n-Typ-Siliziumquellen 13-1, 13-2,... ausgenommene n+-Typ-Bereiche 18 gebildet und mit dem Gleichstrom-Erdanschluss DC-GND verbunden.
  • In 3 und 4 lecken Radiofrequenzsignale aus der p-Typ-Siliziumquelle 12-2 über das Siliziumsubstrat 11 zur p-Typ-Siliziumquelle 12-3, wie in 4 durch X angedeutet, weil der spezifische Widerstand des Siliziumsubstrats 11 kleiner als die eines GaAs-Substrats ist. Außerdem lecken Radiofrequenzsignale von der p-Typ-Siliziumquelle 12-2 über die n-Typ-Siliziumquelle 13-2 zur p-Typ-Siliziumquelle 12-3, wie in 4 durch Y angedeutet. Weiterhin lecken Radiofrequenzsignale von den p-Typ-Siliziumquellen 12-2 und 12-3 zum Gleichstrom-Erdanschluss DC-GND, wie in 4 durch Z angedeutet. Daher ist der Übertragungsverlust von Radiofrequenzsignalen bemerkenswert groß.
  • Um das Lecken von Radiofrequenzsignalen von der p-Typ-Siliziumquelle 12-2 über das Siliziumsubstrat 11 zur p-Typ-Siliziumquelle 12-3, wie in 4 durch X angedeutet, zu unterdrücken, ist eine vierte Halbleiterschaltvorrichtung des Standes der Technik bekannt, wie in 5 dargestellt (siehe JP-A-2000-294786). Darin ist eine Siliziumoxidschicht 19 zwischen dem Siliziumsubstrat 11 und den Siliziumquellen 12-1, 12-2,..., 13-1, 13-2,... der 4 eingefügt, wodurch eine SOI-Konfiguration realisiert wird. Als Ergebnis nimmt das Lecken der Radiofrequenzsignale über das Siliziumsubstrat 11, wie in 4 durch X angedeutet, ab, weil der Widerstand des Siliziumsubstrats 11 über die Siliziumoxidschicht 19 deutlich erhöht wird.
  • Um das Lecken von Radiofrequenzsignalen aus den p-Typ-Siliziumquellen 12-2 und 12-3 zum Gleichstrom-Erdanschluss DC-GND, wie in 4 durch Z angedeutet, zu unterdrücken, ist eine fünfte Halbleiterschaltvorrichtung des Standes der Technik bekannt, wie in 6 dargestellt, in der Widerstände 20 zwischen ausgenommenen p'-Typ-Bereichen 17 und dem Gleichstrom-Erdanschluss DC-GND der 4 eingefügt sind (siehe US-Patent Nr. 6,094,088). Das heißt, dass die Substrat-Gates der MOS-Transistoren 1 und 2 über Widerstände 20 mit dem Gleichstrom-Erdanschluss DC-GND verbunden sind.
  • Selbst wenn die Vorrichtung der 5 mit der der 6 kombiniert wird, nimmt daher das Lecken der Radiofrequenzsignale von der p-Typ-Siliziumquelle 12-2 über die n-Typ- Siliziumquelle 13-2 zur p-Typ-Siliziumquelle 12-3, wie in 4 durch Y angedeutet, nicht ab, so dass der Übertragungsverlust der Radiofrequenzsignale trotzdem groß ist.
  • In 7, die eine erste Ausführungsform der Halbleiterschaltvorrichtung gemäß der Erfindung darstellt, ist ein Widerstand 5 zwischen dem Substrat-Gate des MOS-Transistors 1 und dem Gleichstrom-Erdanschluss DC-GND der 3 geschaltet, und ein Widerstand 6 ist zwischen dem Substrat-Gate des MOS-Transistors 2 und dem Gleichstrom-Erdanschluss DC-GND der 3 geschaltet. Man beachte, dass die Widerstände 5 und 6 dem Widerstand 20 der 6 entsprechen.
  • Außerdem ist der MOS-Transistor 1 durch eine Furchenisolierschicht T1 von den anderen Elementen isoliert, und der MOS-Transistor 2 ist durch eine Furchenisolierschicht T2 von den anderen Elementen isoliert. In diesem Fall sind die Widerstände 5 und 6 den MOS-Transistoren 1 und 2 so nahe wie möglich, wodurch verhindert wird, dass sich die Radiofrequenzsignale gegenseitig überlagern.
  • Als nächstes wird die Vorrichtung der 7 mit Bezug auf 8 und 9 erläutert.
  • In 9 bezeichnet das Bezugszeichen 21 ein monokristallines Siliziumsubstrat 21, auf dem eine Siliziumoxidschicht 22 gebildet ist. Außerdem wird eine p-Typ-Siliziumschicht 23 auf der Siliziumoxidschicht 22 gebildet, wodurch eine SOI-Konfiguration realisiert wird.
  • Auf der Siliziumschicht 23 wird durch einen lokalen Siliziumoxidationprozess (LOCOS) eine Feldsiliziumoxidschicht 24 gebildet.
  • Furchenisolierschichten T1 und T2 sind in Furchen (Rillen) in der Feldsiliziumoxidschicht 24 und der Siliziumschicht 23 eingegraben. Zum Beispiel wird durch einen Fotolithographieprozess ein Fotoresistmuster für die Furchen in der Feldsiliziumoxidschicht 24 und der Siliziumschicht 23 gebildet. Dann wird ein Plasmatrockenätzprozess auf der Feldsiliziumoxidschicht 24 und der Siliziumschicht 23 durchgeführt, indem das Fotoresistmuster als Maske verwendet wird. Schließlich wird eine Siliziumoxidschicht in den Furchen eingegraben.
  • In einem von der Furchenisolierschicht T1 umgebenen Bereich sind eine Gateanschluss-Isolierschicht 25-1, eine Gateanschluss-Elektrodenschicht 26-1, mit n'-Typ-Verunreinigungen dotierte Bereiche 271S und 271D und ein ausgenommener p+-Typ-Bereich 28-1 gebildet, um den Serien-MOS-Transistor 1 zu realisieren. Auf ähnliche Weise sind in einem von der Furchenisolierschicht T2 umgebenen Bereich eine Gateanschluss-Isolierschicht 25-2, eine Gateanschluss-Eleketordenschicht 26-2, mit n+-Typ-Verunreinigungen dotierte Bereiche 272S und 272D und ein ausgenommener p+-Typ-Bereich 28-2 gebildet, um einen Nebenschluss-MOS-Transistor 2 zu realisieren.
  • Weiterhin ist eine polykristalline Siliziumschicht auf der Feldsiliziumoxidschicht 24 deponiert und bemustert, um Widerstände 5 und 6 sowie Gateanschluss-Schutzwiderstände 3 und 4 zu bilden.
  • In 8 und 9 kann das Lecken von Radiofrequenzsignalen von der p-Typ-Siliziumschicht 23, die durch die Furchenisolierschicht T1 für den Transistor 1 umgeben ist, über das Siliziumsubstrat 21 zur p-Typ-Siliziumschicht 23, die von der Furchenisolierschicht T2 für den Transistor 2 umgeben ist, unterdrückt werden, weil die SOI-Konfiguration übernommen wird.
  • Außerdem kann in 8 und 9 das Lecken der Radiofrequenzsignale von der p-Typ-Siliziumschicht 23, die von der Furchenisolierschicht T1 für den Transistor 1 umgeben ist, über die p-Typ-Siliziumschicht 23 zwischen den Furchenisolierschichten T1 und T2 zur p-Typ-Siliziumschicht 23, die von der Furchenisolierschicht T2 für den Transistor 2 umgeben ist, unterdrückt werden, weil der Transistor 1 von der Furchenisolierschicht T1 umgeben ist und der Transistor 2 von der Furchenisolierschicht T1 umgeben ist.
  • Da der Widerstand 5 zwischen der von der Furchenisolierschicht T1 umgebenen Siliziumschicht 23 und dem Gleichstrom-Erdanschluss DC-GND eingefügt ist und der Widerstand 6 zwischen der von Schicht T2 umgebenen Siliziumschicht 23 und dem Gleichstrom-Erdanschluss DC-GND eingefügt ist, kann das Lecken von Radiofrequenzsignalen von der von den Schichten T1 und T2 umgebenen Siliziumschicht 23 zum Gleichstrom-Erdanschluss DC-GND unterdrückt werden.
  • Wie in 10 gezeigt, die die Einfügungsverlustkennlinie (Eingangs-zu-Ausgangsspannungsverhältniskennlinie) bezogen auf den Widerstandswert der Widerstände 5 und 6 zeigt, ist der Leckstrom zum Gleichstrom-Erdanschluss DC-GND und der Einfügungsverlust umso kleiner, je größer der Widerstandswert ist. Allgemein ist der Einfügungsverlust im Hinblick auf die Kennlinie der Halbleiterschaltvorrichtung kleiner als 1 dB. Daher ist der Widerstandswert vorzugsweise größer als etwa 500Ω. Andererseits wird der Betrieb der Halbleiterschaltvorrichtung auf Gleichstromweise instabil, wenn der Widerstandswert größer als etwa 10MΩ ist, obwohl der Betriebsbereich der Halbleiterschaltvorrichtung von den damit verbundenen Schaltelementen und dem Erdverfahren des Gleichstrom-Erdanschlusses DC-GND abhängt. Daher beträgt der Widerstandswert der Widerstände 5 und 6 vorzugsweise etwa 500Ω bis 10MΩ.
  • In 11 sind Widerstände 5 und 6 durch mit Verunreinigungen vom p–-Typ dotierte Bereiche in der Siliziumschicht 23 gebildet. Zum Beispiel werden durch ein Fotolithographie- und einen Ätzprozess Öffnungen mit einer vorbestimmten Größe in der Feldsiliziumoxidschicht 24 gebildet, und dann werden IE + 15 Borionen/cm2 bei einer Energie von 30 keV in die Siliziumschicht 23 implantiert.
  • In 12 ist der Widerstand 5 sowie der MOS-Transistor 1 durch die Furchenisolierschicht T1 isoliert, und der Widerstand 6 sowie der MOS-Transistor 2 ist durch die Furchenisolierschicht T2 isoliert, wodurch sicher verhindert wird, dass die Radiofrequenzsignale einander überlagern.
  • Wie in 13 und 14 dargestellt, wird die Verunreinigungskonzentration der Bereiche 23a der Siliziumschicht 23 unter den ausgenommenen p+-Typ-Bereichen 28-1 und 28-2 kleiner als die des anderen Bereichs der ausgenommenen p+-Typ-Bereichen 28-1 und 28-2 gemacht. Daher dienen die Bereiche 23a als Widerstände 5 und 6 der 8 und 9.
  • In 15 wird der Abstand zwischen dem mit Verunreinigungen vom n+-Typ dotierten Bereich 2715 und dem ausgenommenen p+-Typ-Bereich 18-1 länger gemacht; anstatt Bereiche 23a der 14 bereitzustellen, und der Abstand zwischen dem mit Verunreinigungen vom n+-Typ dotierten Bereich 2725 und dem ausgenommenen p+-Typ-Bereich 18-2 wird länger gemacht. Daher dient die Siliziumschicht 23 per se als Widerstände 5 und 6 der 8 und 9.
  • In 7 und 12 betragen die an die Steueranschlüsse C1 und C2 angelegten Steuerspannungen üblicherweise 0V und 3V. Wenn die an die Steueranschlüssen C1 und C2 angelegten Steuerspannungen 3V bzw. 0V betragen, erwartet man, dass die MOS-Transistoren 1 und 2 vollständig EIN bzw. AUS geschaltet werden. Wenn die Amplitude der Radiofrequenzsignale, die an den Eingangsanschluss IN angelegt werden, durch ΔVin wiedergegeben wird, wird außerdem ΔVin/2 zwischen der Senke und dem Gateanschluss des Transistors 2 angelegt. Daher wird dieser EINgeschaltet, wenn ΔVin/2 > Vth ist, wobei Vth die Schwellenspannung des Transistors 2 ist.
  • In 16 sind ein Gleichstrom-/Gleichstromkonverter 31 und eine durch CMOS-Schaltungen aufgebaute Schaltung 32 zu den Elementen der 7 hinzugefügt, wodurch der Transistor 2 sicher AUSgeschaltet wird. Das heißt, dass der Gleichstrom-/Gleichstromkonverter 31 eine Stromversorgungsspannung VDD wie z.B. 3V erhält und eine Spannung von –3V erzeugt. Außerdem erhält die Schaltung 32 die Stromversorgungsspannung VDD (3V) und die Spannung –3V vom Gleichstrom-/Gleichstromkonverter 31 und erzeugt die Steuersignale (Cl und C2), deren Spannungen in Übereinstimmung mit einer an einen Steueranschluss C angelegten Spannung 3V und –3V sind.
  • Die Schaltung 32 ist aus p-Kanal-MOS-Transistoren 321 und 322 mit einer Schwellenspannung von etwa 0,5V, N-Kanal-MOS-Transistoren 323 und 324 mit einer Schwellenspannung von etwa 3,5V und einem Inverter 325 aufgebaut.
  • Wenn eine hohe Spannung wie z.B. 3V an den Steueranschluss C angelegt wird, werden die Transistoren 321, 322, 323 und 324 EIN, AUS, AUS bzw. EIN geschaltet. Als Ergebnis betragen die Spannungen an den Anschlüssen Cl und C2 3V bzw. –3V, so dass die Transistoren 1 und 2 EIN bzw. AUS geschaltet werden. Daher kann ein Radiofrequenzsignal vom Eingangsanschluss IN über den Transistor 1 an den Anschluss OUT1 übertragen werden. In diesem Fall wird der Transistor 2 nicht EINgeschaltet, selbst wenn die Amplitude der Radiofrequenzsignale am Eingangsanschluss IN groß ist, weil die Gatespannung des Transistors 2 sehr niedrig ist (–3V).
  • Wenn andererseits eine niedrige Spannung wie z.B. 0V an den Steueranschluss C angelegt wird, werden die Transistoren 321, 322, 323 und 324 AUS, EIN, EIN bzw. AUS geschaltet.
  • Als Ergebnis betragen die Spannungen an den Anschlüssen C1 und C2 –3V bzw. 3V, so dass die Transistoren 1 und 2 AUS bzw. EIN geschaltet werden.
  • In 17 ist anstelle des Gleichstrom-/Gleichstromkonverters 31 der 16 ein Gleichstrom-/Gleichstromkonverter 31' vorgesehen. Das heißt, dass der Gleichstrom-/Gleichstromkonverter 31' die Stromversorgungsspannung VDD wie z.B. 3V empfängt und eine Spannung von 6V erzeugt. Außerdem weisen die p-Kanal-MOS-Transistoren 321 und 322 in der Schaltung 32 eine Schwellenspannung von etwa 4V auf. Zusätzlich wird die Schwellenspannung der N-Kanal-MOS-Transistoren 323 und 324 zum Beispiel auf 1V gesetzt.
  • Wenn eine hohe Spannung wie z.B. 3V an den Steueranschluss C angelegt wird, werden die Transistoren 321, 322, 323 und 324 EIN, AUS, AUS bzw. EIN geschaltet. Als Ergebnis betragen die Spannungen an den Anschlüssen C1 und C2 6V bzw. 0V, so dass die MOS-Transistoren 1 und 2 EIN bzw. AUS geschaltet werden. Daher kann ein Radiofrequenzsignal vom Eingangsanschluss IN über den MOS-Transistor 1 zum Ausgangsanschluss OUT1 übertragen werden. In diesem Fall wird der MOS-Transistor 2 nicht EINgeschaltet, selbst wenn die Amplitude der Radiofrequenzsignale am Eingangsanschluss IN groß ist, weil die Schwellenspannung des MOS-Transistors 2 sehr hoch ist (4V).
  • Wenn andererseits eine niedrige Spannung wie z.B. 0V an den Steueranschluss C angelegt wird, werden die Transistoren 321, 322, 323 und 324 AUS, EIN, EIN bzw. AUS geschaltet. Als Ergebnis betragen die Spannungen an den Anschlüssen C1 und C2 0V bzw. 6V, so dass die MOS-Transistoren 1 und 2 AUS bzw. EIN geschaltet werden.
  • Der Gleichstrom-/Gleichstromkonverter 31 oder 31' und die Schaltung 32 können auf die Vorrichtung der 18 angewendet werden.
  • Gemäß der vom Erfinder durchgeführten Simulation betrug die Eingangsleistung am 0,1 dB-Kompressionspunkt 12,9 dBm, wenn die Vorrichtung der 16 ohne den Gleichstrom-/Gleichstromkonverter 31 und die Schaltung 32 auf einen SPDT-Schalter angelegt wurde, der vier MOS-Transistoren verwendet, die den Transistoren 1 und 2 der 16 entsprechen. Im Gegensatz dazu betrug die Eingangsleistung am 0,1dB-Kompressionspunkt 27,3 dBm, wenn die Vorrichtung der 16 mit dem Gleichstrom-/Gleichstromkonverter 31 und der Schaltung 32 auf einen solchen SPDT-Schalter angewendet wurde, wodurch die Leistungskennlinie verbessert wurden.
  • Der Aufbau der Vorrichtungen der 16 und 17 ist in 18 dargestellt und wird durch Siliziumtechnologie realisiert.
  • In 19 ist ein Serien-MOS-Transistor 1' zusammen mit seinem Gateanschluss-Schutzwiderstand 3' und einem Widerstand 5' in Reihe mit dem Serien-MOS-Transistor 1 der 7 geschaltet, und ein Nebenschluss-MOS-Transistor 2' ist zusammen mit seinem Gateanschluss-Schutzwiderstand 4' und einem Widerstand 6' in Reihe mit dem Nebenschluss-MOS-Transistor 2 der 7 geschaltet.
  • Wenn die Amplitude der Radiofrequenzsignale, die an den Eingangsanschluss IN angelegt werden, durch ΔVin wiedergegeben wird, wird in 19 ΔVin/4 zwischen der Senke und dem Gateanschluss jedes Transistors 2 und 2' angelegt, weil die Transistoren 2 und 2' in Reihe geschaltet sind. Es sei denn, ΔVin/4 > Vth, wobei Vth eine Schwellenspannung der Transistoren 2 und 2' ist, werden diese daher unter der Bedingung, dass die Spannung am Steueranschluss C2 0V beträgt, nicht EINgeschaltet.
  • In 20 ist jeder der MOS-Transistoren 1, 1', 2 und 2' durch Furchenisoleirschichten T1 und T2 isoliert, so dass ein Lecken der Radiofrequenzsignale von der Siliziumschicht 23 des Transistors 1 an die des Transistors 1' und ein Lecken von Radiofrequenzsignalen von der Siliziumschicht 23 des Transistors 2 an die des Transistors 2' ausreichend unterdrückt werden kann.
  • In 21 sind die Widerstände 5 und 5' sowie MOS-Transistoren 1 und 1' durch die Furchenisolierschicht T1 isoliert, und die Widerstände 6 und 6' sowie die MOS-Transistoren 2 und 2' sind durch die Furchenisolierschicht T2 isoliert, wodurch sicher verhindert wird, dass Radiofrequenzsignale einander überlagern. In diesem Fall sind, wie in der 13 entsprechenden 22 dargestellt, die Widerstände 5, 5', 6 und 6' auf gleiche Weise wie in 14 oder 15 dargestellt gebildet.
  • In 19, 20, 21 und 22 beachte man, dass drei oder mehr Serien-MOS-Transistoren in Reihe geschaltet sein können und drei oder mehr Nebenschluss-MOS-Transistoren in Reihe geschaltet sein können.
  • In den oben beschriebenen Ausführungsformen kann ein Serienkondensator für Gleichstromabschneidung extern am Eingangsanschluss IN und am Ausgangsanschluss OUT1 vorgesehen sein, und ein Nebenschlusskondensator zur Wechselstromabschneidung kann intern am Transistor 2 vorgesehen sein. In der Halbleiterschaltvorrichtung der 7 sind zum Beispiel Serienkondensatoren 7 und 8 mit dem Eingangsanschluss IN bzw. dem Ausgangsanschluss OUT1 verbunden, und ein Nebenschlusskondensator 9 ist zwischen dem Transistor 2 und dem Wechselstrom-Erdanschluss AC-GND geschaltet. In diesem Fall ist der Nebenschlusskondensator 9 aus einer Metall-Isolator-Metall(MIM)-Kapazität oder einer MOS-Kapazität aufgebaut.
  • Obwohl die oben beschriebenen Ausführungsformen einen SPST-Schalter betreffen, kann die Erfindung zusätzlich leicht auf einen SPDT-Schalter angewandt werden, der aus zwei SPST-Schaltern aufgebaut ist (siehe 1B und 2B).
  • In den oben beschriebenen Ausführungsformen kann der Nebenschluss-MOS-Transistor 2 (2') weiterhin mit dem Eingangsanschluss IN verbunden werden (siehe 2A und 2B), obwohl der Nebenschluss-MOS-Transistor 2 (2') mit dem Ausgangsanschluss OUT1 verbunden ist.
  • Wie oben erläutert, kann das Lecken von Radiofrequenzsignalen gemäß der vorliegenden Erfindung weitergehend unterdrückt werden, das heißt, der Übertragungsverlust von Radiofrequenzsignalen kann weitergehend unterdrückt werden, weil ein Serien-MOS-Transistor und ein Nebenschluss-MOS-Transistor durch Furchenisolierschichten isoliert sind.

Claims (11)

  1. Halbleiterschaltvorrichtung, umfassend: einen Eingangsanschluss (IN); einen Ausgangsanschluss (OUT1); einen Wechselstrom-Erdanschluss (AC-GND); einen Gleichstrom-Erdanschluss (DC-GND); mindestens einen Serien-MOS-Transistor (1, 1'), der zwischen dem Eingangsanschluss und dem Ausgangsanschluss geschaltet ist; und mindestens einen Nebenschluss-MOS-Transistor (2, 2'), der zwischen einem aus dem Eingangsanschluss und dem Ausgangsanschluss und dem Wechselstrom-Erdanschluss geschaltet ist, wobei der Nebenschluss-MOS-Transistor komplementär zu dem Serien-MOS-Transistor betrieben wird; ein Halbleitersubstrat (21); eine Isolierschicht (22), die auf dem Halbleitersubstrat gebildet ist; eine Halbleiterschicht (23), die auf der Isolierschicht gebildet ist; wobei der Serien-MOS-Transistor innerhalb eines ersten Bereichs der Halbleiterschicht gebildet ist, der durch eine erste Furchenisolierschicht (T1) umgeben ist, wobei der Nebenschluss-MOS-Transistor innerhalb eines zweiten Bereichs der Halbleiterschicht gebildet ist, der durch eine zweite Furchenisolierschicht (T2) umgeben ist.
  2. Halbleiterschaltvorrichtung nach Anspruch 1, weiterhin umfassend: mindestens einen ersten Widerstand (5, 5'), der zwischen einem Substrat-Gate des Serien-MOS-Transistors und dem Gleichstrom-Erdanschluss geschaltet ist; und mindestens einen zweiten Widerstand (6, 6'), der zwischen einem Substrat-Gate des Nebenschluss-MOS-Transistors und dem Gleichstrom-Erdanschluss geschaltet ist.
  3. Halbleiterschaltvorrichtung nach Anspruch 2, wobei ein Widerstandswert jedes der ersten und zweiten Widerstände etwa 500Ω bis 10MΩ beträgt.
  4. Halbleiterschaltvorrichtung nach Anspruch 2, wobei der erste Widerstand außerhalb der ersten Furchenisolierschicht angeordnet ist und der zweite Widerstand außerhalb der zweiten Furchenisolierschicht angeordnet ist.
  5. Halbleiterschaltvorrichtung nach Anspruch 2, wobei der erste Widerstand innerhalb der ersten Furchenisolierschicht angeordnet ist und der zweite Widerstand innerhalb der zweiten Furchenisolierschicht angeordnet ist.
  6. Halbleiterschaltvorrichtung nach Anspruch 5, wobei der erste Widerstand einen Bereich mit niedriger Verunreinigungskonzentration innerhalb des ersten Bereichs der Halbleiterschicht umfasst und der zweite Widerstand einen Bereich mit niedriger Verunreinigungskonzentration innerhalb des zweiten Bereichs der Halbleiterschicht umfasst.
  7. Halbleiterschaltvorrichtung nach Anspruch 5, wobei der erste Widerstand einen Bereich weiten Abstands vom ersten Serien-MOS-Transistor innerhalb des ersten Bereichs der Halbleiterschicht umfasst und der zweite Widerstand einen Bereich weiten Abstands vom Nebenschluss-MOS-Transistor innerhalb des zweiten Bereichs der Halbleiterschicht umfasst.
  8. Halbleiterschaltvorrichtung nach Anspruch 1, weiterhin umfassend: einen Steueranschluss (C); einen Stromversorgungsanschluss (VDD) zum Erzeugen einer ersten Stromversorgungsspannung; einen Gleichstrom-Gleichstrom-Wandler (31), der mit dem Stromversorgungsanschluss verbunden ist, zum Erzeugen einer zweiten Stromversorgungsspannung; und eine Schaltung (32), die mit dem Steueranschluss, dem Stromversorgungsanschluss und dem Gleichstrom-Gleichstrom-Wandler verbunden ist, zum Erzeugen erster und zweiter komplementärer Steuersignale (C1, C2) in Übereinstimmung mit einer Spannung am Steueranschluss und Senden der ersten und zweiten komplementären Steuersignale an Gateanschlüsse des Serien-MOS-Transistors bzw. des Nebenschluss-MOS-Transistors, wobei eines der ersten und zweiten komplementären Steuersignale die erste Stromversorgungsspannung und das andere der ersten und zweiten komplementären Steuersignale die zweite Stromversorgungsspannung ist.
  9. Halbleiterschaltvorrichtung nach Anspruch 1, weiterhin umfassend: einen Steueranschluss (C); einen Stromversorgungsanschluss (VDD) zum Erzeugen einer ersten Stromversorgungsspannung; einen Gleichstrom-Gleichstrom-Wandler (31), der mit dem Stromversorgungsanschluss verbunden ist, zum Erzeugen einer zweiten Stromversorgungsspannung; und eine Schaltung (32), die mit dem Steueranschluss, dem Gleichstrom-Gleichstrom-Wandler und dem Gleichstrom-Erdanschluss verbunden ist, zum Erzeugen erster und zweiter komplementärer Steuersignale (C1, C2) in Übereinstimmung mit einer Spannung am Steueranschluss und Senden der ersten und zweiten komplementären Steuersignale an Gate-Anschlüsse des Serien-MOS-Transistors bzw. des Nebenschluss-MOS-Transistors, wobei eines der ersten und zweiten komplementären Steuersignale die zweite Stromversorgungsspannung und das andere der ersten und zweiten komplementären Steuersignale eine Spannung am Gleichstrom-Erdanschluss ist.
  10. Halbleiterschaltvorrichtung nach Anspruch 1, wobei die Halbleiterschaltvorrichtung ein einpoliger Einfachumlegeschalter ist.
  11. Halbleiterschaltvorrichtung nach Anspruch 1, wobei die Halbleiterschaltvorrichtung ein einpoliger Zweifachumlegeschalter ist.
DE60302831T 2002-05-30 2003-05-30 Halbleiterschalter mit isolierten MOS-Transistoren Expired - Lifetime DE60302831T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002156602A JP4262933B2 (ja) 2002-05-30 2002-05-30 高周波回路素子
JP2002156602 2002-05-30

Publications (2)

Publication Number Publication Date
DE60302831D1 DE60302831D1 (de) 2006-01-26
DE60302831T2 true DE60302831T2 (de) 2006-08-31

Family

ID=29417212

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60302831T Expired - Lifetime DE60302831T2 (de) 2002-05-30 2003-05-30 Halbleiterschalter mit isolierten MOS-Transistoren

Country Status (4)

Country Link
US (1) US6836172B2 (de)
EP (1) EP1367717B1 (de)
JP (1) JP4262933B2 (de)
DE (1) DE60302831T2 (de)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
DE102004027361B4 (de) * 2004-06-04 2009-06-10 Rohde & Schwarz Gmbh & Co. Kg Hochfrequenzschalter mit erweiterter Amplituden- und Schalldynamik
EP3570374B1 (de) 2004-06-23 2022-04-20 pSemi Corporation Integriertes hf-frontend
CN100388489C (zh) * 2004-12-31 2008-05-14 络达科技股份有限公司 开关电路
JP2006332416A (ja) 2005-05-27 2006-12-07 Nec Electronics Corp 半導体装置
JP5112620B2 (ja) * 2005-05-31 2013-01-09 オンセミコンダクター・トレーディング・リミテッド 化合物半導体装置
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
JP2008071796A (ja) * 2006-09-12 2008-03-27 Toshiba Corp 半導体装置及び半導体装置の製造方法
US7890063B2 (en) * 2006-10-03 2011-02-15 Samsung Electro-Mechanics Systems, methods, and apparatuses for complementary metal oxide semiconductor (CMOS) antenna switches using body switching in multistacking structure
US7843280B2 (en) * 2006-12-01 2010-11-30 Samsung Electro-Mechanics Company Systems, methods, and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and substrate junction diode controlling in multistacking structure
US20080217727A1 (en) * 2007-03-11 2008-09-11 Skyworks Solutions, Inc. Radio frequency isolation for SOI transistors
JP4342569B2 (ja) * 2007-04-17 2009-10-14 株式会社東芝 高周波スイッチ回路
US7960772B2 (en) 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
US7738841B2 (en) * 2007-09-14 2010-06-15 Samsung Electro-Mechanics Systems, methods and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and external component in multi-stacking structure
JP5450955B2 (ja) * 2007-12-26 2014-03-26 株式会社東芝 高周波スイッチ
WO2009108391A1 (en) 2008-02-28 2009-09-03 Peregrine Semiconductor Corporation Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device
US8723260B1 (en) 2009-03-12 2014-05-13 Rf Micro Devices, Inc. Semiconductor radio frequency switch with body contact
JP2010272749A (ja) * 2009-05-22 2010-12-02 Murata Mfg Co Ltd 半導体装置
US8058922B2 (en) * 2009-07-28 2011-11-15 Qualcomm, Incorporated Switch with improved biasing
CN102474094B (zh) 2009-08-06 2014-11-12 飞思卡尔半导体公司 具有保护电路的电子装置
JP2011176057A (ja) * 2010-02-23 2011-09-08 Panasonic Corp 半導体装置
JP5135374B2 (ja) 2010-03-24 2013-02-06 株式会社東芝 キャパシタ、集積装置、高周波切替装置及び電子機器
EP2602817A1 (de) 2011-12-05 2013-06-12 Nxp B.V. Integrierte Schaltung und IC-Prüfverfahren
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
JP5865275B2 (ja) 2013-01-25 2016-02-17 株式会社東芝 高周波半導体スイッチ
US20150236798A1 (en) 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Methods for Increasing RF Throughput Via Usage of Tunable Filters
US9406695B2 (en) 2013-11-20 2016-08-02 Peregrine Semiconductor Corporation Circuit and method for improving ESD tolerance and switching speed
JP5685664B2 (ja) * 2014-04-24 2015-03-18 株式会社東芝 半導体スイッチ
JP2015226262A (ja) * 2014-05-29 2015-12-14 株式会社東芝 半導体スイッチ、無線機器、及び、半導体スイッチの設計方法
TWI645534B (zh) * 2015-03-06 2018-12-21 聯華電子股份有限公司 半導體靜電放電保護元件
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
US10211830B2 (en) 2017-04-28 2019-02-19 Qualcomm Incorporated Shunt termination path
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
KR102583788B1 (ko) * 2018-07-09 2023-09-26 삼성전기주식회사 누설 전류 저감형 고주파 스위치 장치
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3344598B2 (ja) * 1993-11-25 2002-11-11 株式会社デンソー 半導体不揮発メモリ装置
US5818099A (en) * 1996-10-03 1998-10-06 International Business Machines Corporation MOS high frequency switch circuit using a variable well bias
JPH10242829A (ja) 1997-02-24 1998-09-11 Sanyo Electric Co Ltd スイッチ回路装置
JP2964975B2 (ja) * 1997-02-26 1999-10-18 日本電気株式会社 高周波スイッチ回路
US6355537B1 (en) * 1999-02-23 2002-03-12 Silicon Wave, Inc. Method of providing radio frequency isolation of device mesas using guard ring regions within an integrated circuit device
US6627954B1 (en) * 1999-03-19 2003-09-30 Silicon Wave, Inc. Integrated circuit capacitor in a silicon-on-insulator integrated circuit
JP2000294786A (ja) 1999-04-05 2000-10-20 Nippon Telegr & Teleph Corp <Ntt> 高周波スイッチ
US6172378B1 (en) * 1999-05-03 2001-01-09 Silicon Wave, Inc. Integrated circuit varactor having a wide capacitance range

Also Published As

Publication number Publication date
JP2003347553A (ja) 2003-12-05
US6836172B2 (en) 2004-12-28
EP1367717B1 (de) 2005-12-21
DE60302831D1 (de) 2006-01-26
JP4262933B2 (ja) 2009-05-13
EP1367717A1 (de) 2003-12-03
US20030222704A1 (en) 2003-12-04

Similar Documents

Publication Publication Date Title
DE60302831T2 (de) Halbleiterschalter mit isolierten MOS-Transistoren
DE69530894T2 (de) Verfahren zum Herstellen einer Mehrzahl von Transistoren in einem Substrat
DE69832310T2 (de) Ein bistabiler SCR-ähnlicher Schalter für den ESD-Schutz von Silizium-auf-einem-Isolator integrierten Schaltkreisen
DE69836981T2 (de) VERFAHREN ZUM BETRIEB EINES SILIZIUM-OXID-ISOLATOR (SOI)-HALBLEITERs MIT SELEKTIV ANGESCHLOSSENEM BEREICH
DE102004057486B4 (de) Leistungsvorrichtung mit bidirektionaler Pegelverschiebungsschaltung
DE19617832A1 (de) Verfahren und Schaltung zur Ansteuerung von Leistungstransistoren in einer Halbbrücken-Konfiguration
DE102004022376A1 (de) Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Verfahren zum Auswerten des Herstellungsprozesses für eine Halbleitervorrichtung
DE102008034158B4 (de) Integrierte Schaltungen mit einer Halbleiteranordnung in Dünnfilm-SOI-Technologie und Verfahren zur Herstellung derselben
DE3125470C2 (de)
DE3016271C2 (de)
DE4139039C2 (de) MOS-Halbleitervorrichtung
DE19900859A1 (de) CMOS-Schaltung geringer Leistung
DE2356301A1 (de) Monolithisch integrierte, binaere logische schaltung
DE2500057C2 (de) Schaltungsanordnung zur Frequenzstabilisierung einer integrierten Schaltung
DE102018208547A1 (de) Schutzeinrichtung für elektrostatische Entladung
DE102004059627B4 (de) Halbleitervorrichtung mit einem Hochpotentialinselbereich
DE10392359T5 (de) Drain aktivierter/deaktivierter AC-gekoppelter Bandpass HF-Schalter
DE19932959B4 (de) Halbleitervorrichtung und diese verwendende Halbleiterschaltung
DE60314962T2 (de) Halbleiterschaltkreis
DE2940954A1 (de) Verfahren zur herstellung von hochspannungs-mos-transistoren enthaltenden mos-integrierten schaltkreisen sowie schaltungsanordnung zum schalten von leistungsstromkreisen unter verwendung derartiger hochspannungs-mos-transistoren
DE69733513T2 (de) Integrierte Schaltung mit einem Kondensator
DE10350112A1 (de) Fotovoltaisches Festkörperrelais
DE112014007000T5 (de) Operationsverstärkerschaltung
DE3700296C2 (de)
DE19735231C2 (de) Neuronales MOSFET-Modul

Legal Events

Date Code Title Description
8327 Change in the person/name/address of the patent owner

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

8364 No opposition during term of opposition
R082 Change of representative

Ref document number: 1367717

Country of ref document: EP

Representative=s name: STORK BAMBERGER PATENTANWAELTE, DE

R081 Change of applicant/patentee

Ref document number: 1367717

Country of ref document: EP

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNER: NEC ELECTRONICS CORP., KAWASAKI, JP

Effective date: 20120828

R082 Change of representative

Ref document number: 1367717

Country of ref document: EP

Representative=s name: STORK BAMBERGER PATENTANWAELTE, DE

Effective date: 20120828