JP5865275B2 - 高周波半導体スイッチ - Google Patents

高周波半導体スイッチ Download PDF

Info

Publication number
JP5865275B2
JP5865275B2 JP2013011754A JP2013011754A JP5865275B2 JP 5865275 B2 JP5865275 B2 JP 5865275B2 JP 2013011754 A JP2013011754 A JP 2013011754A JP 2013011754 A JP2013011754 A JP 2013011754A JP 5865275 B2 JP5865275 B2 JP 5865275B2
Authority
JP
Japan
Prior art keywords
circuit
semiconductor switch
frequency semiconductor
control
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013011754A
Other languages
English (en)
Other versions
JP2014143625A (ja
Inventor
杉浦　政幸
政幸 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013011754A priority Critical patent/JP5865275B2/ja
Priority to US13/931,237 priority patent/US8836418B2/en
Priority to CN201310350615.2A priority patent/CN103973330B/zh
Publication of JP2014143625A publication Critical patent/JP2014143625A/ja
Application granted granted Critical
Publication of JP5865275B2 publication Critical patent/JP5865275B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transceivers (AREA)

Description

本発明の実施形態は、高周波半導体スイッチに関する。
近年、通信の受信回路や送信回路に使用される高周波半導体スイッチでは、高性能化及び高機能化が急速に進展している。また、高周波半導体スイッチでは、低コスト化、小型化、高集積度化、及び低消費電力化が強く要求されている。この要求に対応するために、従来使用されてきたＨＥＭＴ（High Electron Mobility Transistor）などの化合物半導体デバイスに代わって、シリコン基板上に形成されたＭＯＳ（Metal Oxide Semiconductor）トランジスタよりも寄生容量が小さく、電力損失を小さくすることができるＳＯＩ（Silicon On Insulator）型ＭＯＳトランジスタを適用した高周波半導体スイッチが多数開発されている。
スイッチ回路と制御回路が同一半導体基板に搭載される高周波半導体スイッチでは、高周波信号が制御回路側に漏洩し、スイッチ回路の動作に影響を与えるという問題点がある。デジタル変調方式を用いた高周波半導体スイッチでは、通信規格が従来よりも厳しくなり、低歪で、線形性の優れたものが強く要求されている。
特開２０１１−９１６７４号公報
本発明の実施形態は、線形性を向上することができる高周波半導体スイッチを提供することにある。
一つの実施形態によれば、スイッチ回路、制御回路、第１接地線、及び制御線が設けられる。スイッチ回路は、半導体基板に設けられ、複数の高周波端子のいずれか１つとアンテナ端子を接続する。制御回路は、スイッチ回路に並設され、スイッチ回路に制御信号を出力する。第１接地線は、スイッチ回路と制御回路の間に設けられるとともに、一端がスイッチ回路及び制御回路よりも半導体基板の端部側になるように配置される。制御線は、第１接地線の一端と半導体基板の端部の間に設けられ、制御信号を伝送する。
第１の実施形態に係る高周波半導体スイッチを示す概略ブロック図である。 第１の実施形態に係る高周波半導体スイッチチップを示す概略平面図である。 第１の実施形態に係るスイッチ回路の構成を示す回路図である。 図２のＡ−Ａ線に沿う断面図である。 図２のＢ−Ｂ線に沿う断面図である。 第１の変形例を示す断面図である。 第２の実施形態に係るモジュールを示す模式断面図である。 図７の領域Ａの拡大断面図である。 第３の実施形態に係る高周波半導体スイッチチップを示す概略平面図である。 第３の実施形態に係るフィルタ回路の構成を示す回路図である。 第３の実施形態に係わる高周波信号の漏洩を示す図である。 第３の実施形態に係わる高周波信号の漏洩を示すグラフである。 第４の実施形態に係わるフィルタ回路を示す概略平面図である。 図１３のＣ−Ｃ線に沿う断面図である。
以下本発明の実施形態について図面を参照しながら説明する。
（第１の実施形態）
まず、第１の実施形態に係る高周波半導体スイッチについて、図面を参照して説明する。図１は高周波半導体スイッチを示す概略ブロック図である。図２は高周波半導体スイッチチップを示す概略平面図である。図３はスイッチ回路の構成を示す回路図である。図４は図２のＡ−Ａ線に沿う断面図である。図５は図２のＢ−Ｂ線に沿う断面図である。図６は第１の変形例を示す断面図である。本実施形態では、スイッチ回路と電源回路の間に接地線を設け、接地線を迂回し、接地線の外側に制御線を設けて高周波半導体スイッチの線形性を向上している。
図１に示すように、高周波半導体スイッチ９０は、スイッチ回路４、制御回路１０、端子Ｐ１、端子Ｐ２、端子Ｐｖｄｄ、アンテナ端子Ｐａｎｔ、及びＲＦ端子（高周波端子）Ｐｒｆ１乃至ｎが設けられる。スイッチ回路４及び制御回路１０は、同一半導体基板（１チップ）上に形成され、ＳＯＩ（Silicon On Insulator）基板上に形成されるＳＯＩ型ＭＯＳ（Metal Oxide Semiconductor）トランジスタから構成される。
高周波半導体スイッチ９０は、ＳＰｎＴ（single pole n throw）であるスイッチ回路４を有する高周波半導体スイッチである。高周波半導体スイッチ９０は、通信の送信回路及び受信回路に適用され、ここでは携帯電話端末の送受信回路に使用される。
制御回路１０は、デコーダ１、電源回路２、及びドライバ回路３が設けられる。制御回路１０には、高電位側電源Ｖｄｄが供給される。
デコーダ１は、端子Ｐ１を介してデータ信号Ｓｄａｔａが入力され、端子Ｐ２を介してクロック信号Ｓｃｌｋが入力される。デコーダ１は、シリアルデータ信号であるデータ信号Ｓｄａｔａを、デコード処理してパラレルデータ信号であるデータ信号Ｓｄ１乃至Ｓｄｎ（ｎビットのデコード信号）を生成する。デコーダ１は、データ信号Ｓｄ１乃至Ｓｄｎをドライバ回路３に出力する。
電源回路２は、高電位側電源Ｖｄｄが供給され、正電圧Ｖ１、正電圧Ｖｐ、及び負電圧Ｖｎを生成する。電源回路２は、正電圧Ｖ１、正電圧Ｖｐ、及び負電圧Ｖｎをドライバ回路３に出力する。
ここで、高電位側電源Ｖｄｄは高周波半導体スイッチ９０の外部から供給され、高電位側電源Ｖｄｄ電圧が例えば３Ｖに設定される。正電圧Ｖｐは例えば３．５Ｖに設定される。負電圧Ｖｎは例えば−１．４Ｖに設定される。
ドライバ回路３は、データ信号Ｓｄ１乃至Ｓｄｎ、正電圧Ｖ１、正電圧Ｖｐ、及び負電圧Ｖｎが入力される。ドライバ回路３は、スイッチ回路４を制御する制御信号Ｓｃｏｎ１乃至Ｓｃｏｎｎ及び制御信号Ｓｃｏｎ１ｂ乃至Ｓｃｏｎｎｂを生成してスイッチ回路４に出力する。ここで、制御信号Ｓｃｏｎ１ｂは制御信号Ｓｃｏｎ１の逆位相の信号であり、制御信号Ｓｃｏｎ２ｂは制御信号Ｓｃｏｎ２の逆位相の信号であり、・・・、制御信号Ｓｃｏｎｎｂは制御信号Ｓｃｏｎｎの逆位相の信号である。
スイッチ回路４は、アンテナ端子Ｐａｎｔを介して共通高周波信号Ｓｒｆｃｏｍが入力され、制御信号Ｓｃｏｎ１乃至Ｓｃｏｎｎ及び制御信号Ｓｃｏｎ１ｂ乃至Ｓｃｏｎｎｂが入力される。
スイッチ回路４は、制御信号Ｓｃｏｎ１及び制御信号Ｓｃｏｎ１ｂがイネーブル状態の信号の場合、共通高周波信号Ｓｒｆｃｏｍを高周波信号Ｓｒｆ１としてＲＦ端子Ｐｒｆ１を介して出力する。スイッチ回路４は、制御信号Ｓｃｏｎ２及び制御信号Ｓｃｏｎ２ｂがイネーブル状態の信号の場合、共通高周波信号Ｓｒｆｃｏｍを高周波信号Ｓｒｆ２としてＲＦ端子Ｐｒｆ２を介して出力する。同様に、スイッチ回路４は、制御信号Ｓｃｏｎｎ及び制御信号Ｓｃｏｎｎｂがイネーブル状態の信号の場合、共通高周波信号Ｓｒｆｃｏｍを高周波信号ＳｒｆｎとしてＲＦ端子Ｐｒｆｎを介して出力する。
図２に示すように、高周波半導体スイッチチップ１００は、矩形形状を有する。高周波半導体スイッチチップ１００は、高周波半導体スイッチ９０が形成された半導体チップである。
高周波半導体スイッチチップ１００は、制御回路１０、シャントＦＥＴ部ＳＨＵｔ１乃至ＳＨＵｔｎ、スル―ＦＥＴ部ＴＨＲｔ１乃至ＴＨＲｔｎ、抵抗２１、抵抗２２、制御線２３乃至２５、信号線２６、接地線（第１接地線）２７、アンテナ端子Ｐａｎｔ、ＲＦ端子Ｐｒｆ１乃至Ｐｒｆｎ、端子Ｐｖｄｄ、端子Ｐ１、端子Ｐ２、及び接地端子Ｐｖｓｓ１乃至Ｐｖｓｓ６が設けられる。ここで、ｎは、２以上の偶数である。
制御回路１０は、高周波半導体スイッチチップ１００の右側に配置される。奇数番号のシャントＦＥＴ部ＳＨＵｔ１、・・・、シャントＦＥＴ部ＳＨＵｔ（ｎ−１）、奇数番号のスル―ＦＥＴ部ＴＨＲｔ１、・・・、スル―ＦＥＴ部ＴＨＲｔ（ｎ−１）は、高周波半導体スイッチチップ１００の上部の中央及び左側に配置される。偶数番号のシャントＦＥＴ部ＳＨＵｔ２、・・・、シャントＦＥＴ部ＳＨＵｔｎ、偶数番号のスル―ＦＥＴ部ＴＨＲｔ２、・・・、スル―ＦＥＴ部ＴＨＲｔｎは、高周波半導体スイッチチップ１００の下部の中央及び左側に配置される。
接地線２７は、シャントＦＥＴ部ＳＨＵｔ１乃至ＳＨＵｔｎ及びスル―ＦＥＴ部ＴＨＲｔ１乃至ＴＨＲｔｎ（スイッチ回路４を構成）と制御回路１０の間に、シャントＦＥＴ部ＳＨＵｔ１乃至ＳＨＵｔｎ及びスル―ＦＥＴ部ＴＨＲｔ１乃至ＴＨＲｔｎ（スイッチ回路４を構成）と制御回路１０を遮断するように設けられる。接地線２７は、上端部の接地端子Ｐｖｓｓ１と下端部の接地端子Ｐｖｓｓ２を接続し、制御線や信号線よりも比較的に線幅が広く、直線状に配置される。接地線２７は、スイッチ回路４と制御回路１０よりも両端が延在する（延びるように形成される）。
信号線２６は、アンテナ端子Ｐａｎｔと、スイッチ回路４のシャントＦＥＴ部ＳＨＵｔ１乃至ＳＨＵｔｎ及びスル―ＦＥＴ部ＴＨＲｔ１乃至ＴＨＲｔｎとを接続する。共通高周波信号Ｓｒｆｃｏｍは、アンテナ端子Ｐａｎｔを介して信号線２６を用いて伝送され、スイッチ回路４に伝送される。
制御線２４は、制御回路１０と接地線２７の間に設けられ、制御回路１０のドライバ回路３と、抵抗２１及び抵抗２２とを接続する。制御信号Ｓｃｏｎ１、制御信号Ｓｃｏｎ１ｂ、・・・、制御信号Ｓｃｏｎ（ｎ−１）、制御信号Ｓｃｏｎ（ｎ−１）ｂは、制御線２４を用いて伝送され、抵抗２１及び制御線２３を介して奇数番号のシャントＦＥＴ部及びスル―ＦＥＴ部に伝送される。制御信号Ｓｃｏｎ２、制御信号Ｓｃｏｎ２ｂ、・・・、制御信号Ｓｃｏｎｎ、制御信号Ｓｃｏｎｎｂは、制御線２４を用いて伝送され、抵抗２２及び制御線２５を介して偶数番号のシャントＦＥＴ部及びスル―ＦＥＴ部に伝送される。
制御線２３は、高周波半導体スイッチチップ１００の上端部と接地端子Ｐｖｓｓ１の間に設けられる。制御線２３は、接地線２７及び接地端子Ｐｖｓｓ１を迂回するように、高周波半導体スイッチチップ１００の外周側に設けられる。制御線２３は、高周波半導体スイッチチップ１００の外周側から奇数番号のシャントＦＥＴ部ＳＨＵｔ１、・・・、シャントＦＥＴ部ＳＨＵｔ（ｎ−１）、スル―ＦＥＴ部ＴＨＲｔ１、・・・、スル―ＦＥＴ部ＴＨＲｔ（ｎ−１）に接続される。
制御線２５は、高周波半導体スイッチチップ１００の下端部と接地端子Ｐｖｓｓ２の間に設けられる。制御線２５は、接地線２７及び接地端子Ｐｖｓｓ２を迂回するように、高周波半導体スイッチチップ１００の外周側に設けられる。制御線２５は、高周波半導体スイッチチップ１００の外周側から偶数番号のシャントＦＥＴ部ＳＨＵｔ２、・・・、シャントＦＥＴ部ＳＨＵｔｎ、スル―ＦＥＴ部ＴＨＲｔ２、・・・、スル―ＦＥＴ部ＴＨＲｔｎに接続される。
接地線２７を上記構成のように配置することにより、高周波信号が制御回路１０側に漏洩し、スイッチ回路４の動作に影響を与えることを大幅に抑制することができる。なお、詳細は後述する。
シャントＦＥＴ部ＳＨＵｔ１は、高周波半導体スイッチチップ１００の中央上部に配置される。シャントＦＥＴ部ＳＨＵｔ１は、制御線２３の内、制御信号Ｓｃｏｎ１ｂを伝送する制御線に接続される。スル―ＦＥＴ部ＴＨＲｔ１は、高周波半導体スイッチチップ１００の中央上部に配置される。スル―ＦＥＴ部ＴＨＲｔ１は、制御線２３の内、制御信号Ｓｃｏｎ１を伝送する制御線に接続される。スル―ＦＥＴ部ＴＨＲｔ１は、シャントＦＥＴ部ＳＨＵｔ１よりも占有面積が大きい。
シャントＦＥＴ部ＳＨＵｔ（ｎ−１）は、高周波半導体スイッチチップ１００の左上部に配置される。シャントＦＥＴ部ＳＨＵｔ（ｎ−１）は、制御線２３の内、制御信号Ｓｃｏｎ（ｎ−１）ｂを伝送する制御線に接続される。スル―ＦＥＴ部ＴＨＲｔ（ｎ−１）は、高周波半導体スイッチチップ１００の左上部に配置される。スル―ＦＥＴ部ＴＨＲｔ（ｎ−１）は、制御線２３の内、制御信号Ｓｃｏｎ（ｎ−１）を伝送する制御線に接続される。スル―ＦＥＴ部ＴＨＲｔ（ｎ−１）は、シャントＦＥＴ部ＳＨＵｔ（ｎ−１）よりも占有面積が大きい。
シャントＦＥＴ部ＳＨＵｔ２は、高周波半導体スイッチチップ１００の中央下部に配置される。シャントＦＥＴ部ＳＨＵｔ２は、制御線２５の内、制御信号Ｓｃｏｎ２ｂを伝送する制御線に接続される。スル―ＦＥＴ部ＴＨＲｔ２は、高周波半導体スイッチチップ１００の中央下部に配置される。スル―ＦＥＴ部ＴＨＲｔ２は、制御線２５の内、制御信号Ｓｃｏｎ２を伝送する制御線に接続される。スル―ＦＥＴ部ＴＨＲｔ２は、シャントＦＥＴ部ＳＨＵｔ２よりも占有面積が大きい。
シャントＦＥＴ部ＳＨＵｔｎは、高周波半導体スイッチチップ１００の左下部に配置される。シャントＦＥＴ部ＳＨＵｔｎは、制御線２５の内、制御信号Ｓｃｏｎｎｂを伝送する制御線に接続される。スル―ＦＥＴ部ＴＨＲｔｎは、高周波半導体スイッチチップ１００の左下部に配置される。スル―ＦＥＴ部ＴＨＲｔｎは、制御線２５の内、制御信号Ｓｃｏｎｎを伝送する制御線に接続される。スル―ＦＥＴ部ＴＨＲｔｎは、シャントＦＥＴ部ＳＨＵｔｎよりも占有面積が大きい。
制御線２４に設けられる抵抗２１は、奇数番号の制御線の本数分だけ設けられる。制御線２４に設けられる抵抗２２は、偶数番号の制御線の本数分だけ設けられる。抵抗２１、抵抗２２は、高周波信号がＦＥＴのゲート容量を介して制御回路１０側に漏洩するのを抑制する働きをする。抵抗２１、抵抗２２は、ゲート容量によるインピーダンスよりも十分に大きな抵抗値を有するように、例えば数十ｋΩ程度に設定するのが好ましい。
図３に示すように、スイッチ回路４のシャントＦＥＴ部ＳＨＵｔ１は、抵抗Ｒ１１、抵抗Ｒ１２、抵抗Ｒ１ｋ、シャントトランジスタＳ１１、シャントトランジスタＳ１２、及びシャントトランジスタＳ１ｋが設けられる。スイッチ回路４のスル―ＦＥＴ部ＴＨＲｔ１は、抵抗Ｒ１１１、抵抗Ｒ１１２、抵抗Ｒ１１ｊ、スル―トランジスタＴ１１、スル―トランジスタＴ１２、及びスル―トランジスタＴ１ｊが設けられる。
端子Ｐｒｆ１側と低電位側電源（接地電位）Ｖｓｓの間に、縦続接続されるｋ個のシャントトランジスタＳ１１、シャントトランジスタＳ１２、・・・、シャントトランジスタＳ１ｋが設けられる。端子Ｐｒｆ１側とアンテナ端子Ｐａｎｔ側の間に、縦続接続されるｊ個のスル―トランジスタＴ１１、スル―トランジスタＴ１２、・・・、スル―トランジスタＴ１ｊが設けられる。
シャントトランジスタＳ１１のゲートには、抵抗Ｒ１１が設けられる。シャントトランジスタＳ１２のゲートには、抵抗Ｒ１２が設けられる。シャントトランジスタＳ１ｋのゲートには、抵抗Ｒ１ｋが設けられる。スル―トランジスタＴ１１のゲートには、抵抗Ｒ１１1が設けられる。スル―トランジスタＴ１２のゲートには、抵抗Ｒ１１２が設けられる。スル―トランジスタＴ１ｊのゲートには、抵抗Ｒ１１ｊが設けられる。
スイッチ回路４のシャントＦＥＴ部ＳＨＵｔｎは、抵抗Ｒｎ１、抵抗Ｒｎ２、抵抗Ｒｎｋ、シャントトランジスタＳｎ１、シャントトランジスタＳｎ２、及びシャントトランジスタＳｎｋが設けられる。スイッチ回路４のスル―ＦＥＴ部ＴＨＲｔｎは、抵抗Ｒ１ｎ１、抵抗Ｒ１ｎ２、抵抗Ｒ１ｎｊ、スル―トランジスタＴｎ１、スル―トランジスタＴｎ２、及びスル―トランジスタＴｎｊが設けられる。
端子Ｐｒｆｎ側と低電位側電源（接地電位）Ｖｓｓの間に、縦続接続されるｋ個のシャントトランジスタＳｎ１、シャントトランジスタＳｎ２、・・・、シャントトランジスタＳｎｋが設けられる。端子Ｐｒｆｎ側とアンテナ端子Ｐａｎｔ側の間に、縦続接続されるｊ個のスル―トランジスタＴｎ１、スル―トランジスタＴｎ２、・・・、スル―トランジスタＴｎｊが設けられる。
シャントトランジスタＳｎ１のゲートには、抵抗Ｒｎ１が設けられる。シャントトランジスタＳｎ２のゲートには、抵抗Ｒｎ２が設けられる。シャントトランジスタＳｎｋのゲートには、抵抗Ｒｎｋが設けられる。スル―トランジスタＴｎ１のゲートには、抵抗Ｒ１ｎ1が設けられる。スル―トランジスタＴｎ２のゲートには、抵抗Ｒ１ｎ２が設けられる。スル―トランジスタＴｎｊのゲートには、抵抗Ｒ１ｎｊが設けられる。
制御信号を伝送する制御線は、高周波半導体スイッチチップ１００の断面方向において、絶縁膜を介して周囲を接地線で取り囲まれている。
具体的には、高周波半導体スイッチチップ１００の上部では、図４に示すように、例えば、層間絶縁膜３５上に制御線Ｌｓｃｏｎ１、制御線Ｌｓｃｏｎ１ｂ、・・・、制御線Ｌｓｃｏｎ（ｎ−１）、制御線Ｌｓｃｏｎ（ｎ−１）ｂが設けられる。制御線Ｌｓｃｏｎ１、制御線Ｌｓｃｏｎ１ｂ、・・・、制御線Ｌｓｃｏｎ（ｎ−１）、制御線Ｌｓｃｏｎ（ｎ−１）ｂは、２層目配線３７を用いている。制御線Ｌｓｃｏｎ１は制御信号Ｓｃｏｎ１を伝送する。制御線Ｌｓｃｏｎ１ｂは制御信号Ｓｃｏｎ１ｂを伝送する。制御線Ｌｓｃｏｎ（ｎ−１）は制御信号Ｓｃｏｎ（ｎ−１）を伝送する。制御線Ｌｓｃｏｎ（ｎ−１）ｂは制御信号Ｓｃｏｎ（ｎ−１）ｂを伝送する。
接地線は、制御線Ｌｓｃｏｎ１、制御線Ｌｓｃｏｎ１ｂ、・・・、制御線Ｌｓｃｏｎ（ｎ−１）、及び制御線Ｌｓｃｏｎ（ｎ−１）ｂを取り囲み、１層目配線３４、２層目配線３７、３層目配線４０、ビア３６、及びビア３９から構成される。１層目配線３４は、層間絶縁膜３３を介してＳＯＩ基板５１に形成されたＳＴＩ（シャロートレンチアイソレーション）上に設けられる。２層目配線３７は、層間絶縁膜３５上に設けられる。３層目配線４０は、層間絶縁膜３８上に設けられる。ビア３６は、１層目配線３４と２層目配線３７を接続するように、層間絶縁膜３５の開口部に埋設される。ビア３９は、２層目配線３７と３層目配線４０を接続するように、層間絶縁膜３８の開口部に埋設される。
ここで、制御線は、シャントＦＥＴ部及びスル―ＦＥＴ部近傍まで接地線で周囲を取り囲まれている。接地端子Ｐｖｓｓ１乃至６は、同一の接地電位（グランド電位とも呼称される）に設定される。
図５に示すように、接地線２７は、１層目配線３４、２層目配線３７、３層目配線４０、ビア３６、及びビア３９から構成される。１層目配線３４、２層目配線３７、及び３層目配線４０は、幅Ｗ１を有し、層間絶縁膜を介して積層形成される（制御線２３〜２５、信号線２６よりも線幅が広い）。ビア３６、ビア３９は、スイッチ回路４と制御回路１０の間に、例えば１１列並列に配置される。
ここでは、ＳＴＩ上に接地線２７を設けているが、図６に示す第１の変形例のように、ＳＯＩ基板５１に形成されたＮ＋層５２上に形成してもよい。
上述したように、本実施形態の高周波半導体スイッチでは、スイッチ回路４と制御回路１０の間に、スイッチ回路４と制御回路１０を遮断するように、幅Ｗ１を有する幅広な接地線２７を設けているので、回路ブロック間の結合を抑制することができる。奇数番号のシャントＦＥＴ部及びスル―ＦＥＴ部は、高周波半導体スイッチチップ１００の上端部側に配置される。偶数番号のシャントＦＥＴ部及びスル―ＦＥＴ部は、高周波半導体スイッチチップ１００の下端部側に配置される。制御線２３は、接地線２７及び接地端子Ｐｖｓｓ１を迂回するように、高周波半導体スイッチチップ１００の上端部側から奇数番号のシャントＦＥＴ部及びスル―ＦＥＴ部に接続される。制御線２５は、接地線２７及び接地端子Ｐｖｓｓ２を迂回するように、高周波半導体スイッチチップ１００の下端部側から偶数番号のシャントＦＥＴ部及びスル―ＦＥＴ部に接続される。このため、高周波信号の制御回路１０側への回り込みを抑制することができる。
制御線は、断面方向において、接地線で周囲を取り囲まれているので、シールド効果を向上することができる。シャントＦＥＴ部は高周波半導体スイッチチップ１００の端部側に配置され、スル―ＦＥＴ部は高周波半導体スイッチチップ１００の内側に配置され、制御線を交互に配置しているので、信号間の位相がそろうことがなく歪を抑制することができる。
したがって、制御回路１０側への高周波信号の漏洩を抑制でき、低歪で線形性が向上した高周波半導体スイッチ９０を実現することができる。
なお、本実施形態の高周波半導体スイッチ９０を携帯電話端末に使用しているが必ずしもこれに限定されるものではない。例えば、通信装置や自動車などにも適用できる。
（第２の実施形態）
次に、第２の実施形態に係る高周波半導体スイッチについて、図面を参照して説明する。図７は、モジュールを示す模式断面図である。図８は、図７の領域Ａの拡大断面図である。本実施形態では、ボンディングワイヤの代わりにバンプ接続を用いて寄生インダクタンスを低減している。
以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図７に示すように、モジュール２００は、回路基板６１、封止材６２、電子部品６３乃至６６、バンプ６７、高周波半導体スイッチチップ１００、及びＩＣチップ１０１が設けられる。モジュール２００は、携帯電話端末用モジュールである。
電子部品６３乃至６６は、回路基板６１の第一主面上に載置される。高周波半導体スイッチチップ１００は、バンプ６７を介して回路基板６１に接続される。ＩＣチップ１０１は、バンプ６７を介して回路基板６１に接続される。電子部品６３乃至６６、バンプ６７、高周波半導体スイッチチップ１００、及びＩＣチップ１０１は、封止材６２で封止される。
図８に示すように、高周波半導体スイッチチップ１００と回路基板６１は、バンプ６７によりＦａｃｅ ｔｏ Ｆａｃｅ接続される。
具体的には、回路基板６１は、絶縁基板７１、配線層７２、絶縁膜７３、ビア７４、及び接続端子７５から構成される５層回路基板である。絶縁基板７１は、例えばセラミックス又は有機絶縁物から構成される。回路基板６１の表面（第一主面）には接続端子７５が設けられる。接続端子７５は、ビア７４を介して回路基板６１内の配線層７２に接続される。回路基板６１の裏面（第二主面）に設けられる配線層７２は、モジュールと外部基板との接続に必要な領域（図示せず）以外は絶縁膜７３で覆われている。絶縁基板７１の配線層７２は、ビア７４を介して接続される。
高周波半導体スイッチチップ１００は、第一主面に層間絶縁膜３８を介して３層目配線４０（端子）が設けられる。層間絶縁膜３８及び３層目配線４０（端子）の端部上には、表面保護膜８１が設けられる。露呈された３層目配線４０（端子）上には、バリアメタル８２が設けられる。
接続端子７５とバリアメタル８２は、バンプ６７を介して接続される。接続端子７５、表面保護膜８１、バリアメタル８２は、封止材６２で封止されている。
上述したように、本実施形態の高周波半導体スイッチでは、バンプ６７を用いて高周波半導体スイッチチップ１００と回路基板６１がＦａｃｅ ｔｏ Ｆａｃｅ接続される。接続端子７５とバリアメタル８２は、ボンディングワイヤで接続されていないので、寄生インダクタンスを低減することができ、ワイヤボンディング用の引き出し配線領域が不要となる。高周波半導体スイッチチップ１００の接地線が低インピーダンスでモジュール２００の接地線に接続される。
したがって、ボンディングワイヤを用いた場合よりもシールド効果が強化され、低歪の高周波半導体スイッチを実現することができる。
（第３の実施形態）
次に、第３の実施形態に係る高周波半導体スイッチ、図面を参照して説明する。図９は高周波半導体スイッチチップを示す概略平面図である。図１０はフィルタ回路の構成を示す回路図である。本実施形態では、ドライバ回路近傍の制御線にフィルタ回路を設けて高周波信号の制御回路側への漏洩を大幅に抑制している。
以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図９に示すように、高周波半導体スイッチチップ１１０は、矩形形状を有する。高周波半導体スイッチチップ１１０は、制御回路１０、シャントＦＥＴ部ＳＨＵｔ１乃至ＳＨＵｔｎ、スル―ＦＥＴ部ＴＨＲｔ１乃至ＴＨＲｔｎ、制御線２３乃至２５、信号線２６、接地線２７、フィルタ回路９１、フィルタ回路９２、アンテナ端子Ｐａｎｔ、ＲＦ端子Ｐｒｆ１乃至Ｐｒｆｎ、端子Ｐｖｄｄ、端子Ｐ１、端子Ｐ２、及び接地端子Ｐｖｓｓ１乃至Ｐｖｓｓ６が設けられる。フィルタ回路９１、フィルタ回路９２は、ローパスフィルタとして機能する。
フィルタ回路９１は、高周波半導体スイッチチップ１１０の右上部に配置され、奇数番号の制御線の本数分だけ設けられる。フィルタ回路９１は、ドライバ回路３近傍の制御線２４に配置され、隣接配置される接地端子Ｐｖｓｓ１に接続される。フィルタ回路９２は、高周波半導体スイッチチップ１１０の右下部に配置され、偶数番号の制御線の本数分だけ設けられる。フィルタ回路９２は、ドライバ回路３近傍の制御線２４に配置され、隣接配置される接地端子Ｐｖｓｓ２に接続される。
図１０に示すように、フィルタ回路９１、フィルタ回路９２は、コンデンサＣ１、抵抗（第１抵抗）Ｒａ、抵抗（第２抵抗）Ｒｂが設けられる。
抵抗Ｒａは、一端がスイッチ回路４側に設けられる。抵抗Ｒｂは、一端が抵抗Ｒａの他端に接続され、他端が制御回路１０側に配置される。コンデンサＣ１は、一端が抵抗Ｒａの他端及び抵抗Ｒｂの一端に接続され、他端が接地端子を介して低電位側電源（接地電位）Ｖｓｓに接続される。
本実施形態では、制御回路１０側に漏洩した信号が再びスイッチ回路４へと伝搬されないように、双方向に抵抗を配置しているが必ずしもこれに限定されるものではない。例えば、1個の抵抗や３個以上の抵抗を設けてもよい。
ここで、コンデンサＣ１は容量が、例えば数ｐＦに設定される。抵抗Ｒａ、抵抗Ｒｂは、抵抗値が、例えば数ｋΩ〜５ｋΩ程度の範囲に設定される。
次に、高周波半導体スイッチの特性について図１１及び図１２を参照して説明する。図１１（ａ）はフィルタ回路を設けた本実施例の高周波信号の漏洩を示す特性であり、図１１（ｂ）はフィルタ回路なしの高周波信号の漏洩を示す特性である。
高周波半導体スイッチの場合、高周波信号が制御回路側に漏洩し、例えば電源回路内のチャージポンプ周波数と相互変調される。その結果、送信周波数とは異なる周波数（受信帯域）信号が発生する。
図１１（ａ）に示すように、本実施例ではフィルタ回路を設けているので、周波数（受信帯域）信号である信号ｆ１（１．９３６ＧＨｚ）の信号レベルを抑制することができる。
一方、図１１（ｂ）に示すように、フィルタ回路を設けない場合、周波数（受信帯域）信号である信号ｆ２（１．９３９ＧＨｚ）の信号レベルを抑制することができない。
具体的には、図１２に示すように、フィルタ回路を設ける（本実施例）ことにより、フィルタ回路を設けない場合と比較して７．２ｄＢ漏洩信号を低減することができる。
上述したように、本実施形態の高周波半導体スイッチでは、制御回路１０、シャントＦＥＴ部ＳＨＵｔ１乃至ＳＨＵｔｎ、スル―ＦＥＴ部ＴＨＲｔ１乃至ＴＨＲｔｎ、制御線２３乃至２５、信号線２６、接地線２７、フィルタ回路９１、フィルタ回路９２、アンテナ端子Ｐａｎｔ、ＲＦ端子Ｐｒｆ１乃至Ｐｒｆｎ、端子Ｐｖｄｄ、端子Ｐ１、端子Ｐ２、及び接地端子Ｐｖｓｓ１乃至Ｐｖｓｓ６を有する高周波半導体スイッチチップ１１０が設けられる。フィルタ回路９１は、高周波半導体スイッチチップ１１０の右上部に配置される。フィルタ回路９２は、高周波半導体スイッチチップ１１０の右下部に配置される。
このため、フィルタ回路９１、フィルタ回路９２により高周波信号の制御回路１０側への漏洩を大幅に抑制することができる。
（第４の実施形態）
次に、第４の実施形態に係る高周波半導体スイッチ、図面を参照して説明する。図１３はフィルタ回路を示す概略平面図である。図１４は図１３のＣ−Ｃ線に沿う断面図である。本実施形態では、フィルタ回路のコンデンサを接地端子直下に設けて高周波半導体スイッチチップの占有面積を縮小化している。
以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図１３に示すように、奇数番号の制御線２３側に設けられるフィルタ回路９３は、接地端子Ｐｖｓｓ１に隣接配置し、コンデンサＣ１を接地端子Ｐｖｓｓ１直下に設けている。なお、図示しないが偶数番号の制御線２４側も同様なフィルタ回路が設けられる。
図１４に示すように、コンデンサＣ１は、接地端子Ｐｖｓｓ１直下に設けられる。具体的には、２層目配線３７及びビア３６に接続される１層目配線３４（抵抗Ｒａ及び抵抗Ｒｂ側（一端側））は、接地端子Ｐｖｓｓ１直下に設けられる。３層目配線４０（接地端子Ｐｖｓｓ１）及びビア３９に接続される２層目配線３７（接地線２７側（他端側））は、接地端子Ｐｖｓｓ１直下に設けられる。
上述したように、本実施形態の高周波半導体スイッチでは、フィルタ回路を接地端子に隣接配置し、フィルタ回路のコンデンサＣ１を接地端子直下に設けている。コンデンサＣ１は、１層目配線３４と２層目配線３７の層間容量からなる。
このため、第３の実施形態よりも寄生インダクタンスを低減でき、高周波半導体スイッチチップの占有面積を縮小化することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ デコーダ
２ 電源回路
３ ドライバ回路
４ スイッチ回路
２１、２２、Ｒ１１、Ｒ１２、Ｒ１ｋ、Ｒｎ１、Ｒｎ２、Ｒｎｋ、Ｒ１１１、Ｒ１１２、Ｒ１１ｊ、Ｒ１ｎ１、Ｒ１ｎ２、Ｒ１ｎｊ、Ｒａ、Ｒｂ 抵抗
２３〜２５、Ｌｓｃｏｎ１、Ｌｓｃｏｎ１ｂ、Ｌｓｃｏｎ（ｎ−１）、Ｌｓｃｏｎ（ｎ−１）ｂ 制御線
２６ 信号線
２７ 接地線
３０ 基板
３１ ＳＴＩ（シャロートレンチアイソレーション）
３２ ＢＯＸ層（埋め込み酸化膜）
３４ １層目配線
３３、３５、３８ 層間絶縁膜
３６、３９、７４ ビア
３７ ２層目配線
４０ ３層目配線
５１ ＳＯＩ基板
５２ Ｎ＋層
５３ コンタクト
６１ 回路基板
６２ 封止材
６３〜６６ 電子部品
６７ バンプ
７１ 絶縁基板
７２ 配線層
７３ 絶縁膜
７５ 接続端子
８１ 表面保護膜
８２ バリアメタル
９０ 高周波半導体スイッチ
９１〜９３ フィルタ回路
１００、１１０ 高周波半導体スイッチチップ
１０１ ＩＣチップ
２００ モジュール
Ｃ１ コンデンサ
Ｐａｎｔ アンテナ端子
Ｐｒｆ１〜ｎ ＲＦ端子
Ｐｖｄｄ、Ｐ１、Ｐ２ 端子
Ｐｖｓｓ１〜６ 接地端子
Ｓｃｌｋ クロック信号
Ｓ１１、Ｓ１２、Ｓ１ｋ、Ｓｎ１、Ｓｎ２、Ｓｎｋ シャントトランジスタ
Ｓｃｏｎ１〜ｎ、Ｓｃｏｎ１ｂ〜ｎｂ 制御信号
Ｓｄ１〜ｎ、Ｓｄａｔａ データ信号
Ｓｒｆ１〜ｎ 高周波信号
Ｓｒｆｃｏｍ 共通高周波信号
Ｔ１１、Ｔ１２、Ｔ１ｊ、Ｔｎ１、Ｔｎ２、Ｔｎｊ スル―トランジスタ
ＳＨＵｔ１〜ｔｎ シャントＦＥＴ部
ＴＨＲｔ１〜ｔｎ スル―ＦＥＴ部
Ｖｄｄ 高電位側電源
Ｖ１、Ｖｐ 正電圧
Ｖｎ 負電圧
Ｖｓｓ 低電位側電源（接地電位）

Claims (9)

  1. 半導体基板に設けられ、複数の高周波端子のいずれか１つとアンテナ端子を接続するスイッチ回路と、
    前記スイッチ回路に並設され、前記スイッチ回路に制御信号を出力する制御回路と、
    前記スイッチ回路と前記制御回路の間に設けられるとともに、一端が前記スイッチ回路及び前記制御回路よりも前記半導体基板の端部側になるように配置された第１接地線と、
    前記第１接地線の一端と前記半導体基板の端部の間に設けられ、前記制御信号を伝送する制御線と、
    を具備することを特徴とする高周波半導体スイッチ。
  2. 前記第１接地線よりも前記制御回路側の前記制御線に配置される抵抗を更に具備することを特徴とする請求項１に記載の高周波半導体スイッチ。
  3. 前記第１接地線よりも前記制御回路側の前記制御線に配置されるローパスフィルタを更に具備することを特徴とする請求項１に高周波半導体スイッチ。
  4. 前記ローパスフィルタは、抵抗と、一端が前記抵抗の一端に接続され、他端が前記第１接地線に接続される接地端子に接続されるコンデンサとから構成されることを特徴とする請求項３に記載の高周波半導体スイッチ。
  5. 前記ローパスフィルタは、一端が前記スイッチ回路側に接続される第１抵抗と、一端が第１抵抗の他端に接続され、他端が前記制御回路側に接続される第２抵抗と、一端が前記第１抵抗の他端及び前記第２抵抗の一端に接続され、他端が前記第１接地線に接続される接地端子に接続されるコンデンサとから構成されることを特徴とする請求項３に記載の高周波半導体スイッチ。
  6. 前記コンデンサの容量は、前記接地端子直下の配線間容量であることを特徴とする請求項４又は５に記載の高周波半導体スイッチ。
  7. 前記制御線は、断面方向において、複数の接地線及びビアにより周囲を取り囲まれていることを特徴とする請求項１乃至６のいずれか１項に記載の高周波半導体スイッチ。
  8. 前記第１接地線及び前記複数の接地線には、同一接地電位が印加されることを特徴とする請求項７に記載の高周波半導体スイッチ。
  9. 前記スイッチ回路及び前記制御回路の端子上にバンプが設けられ、前記スイッチ回路及び前記制御回路は、前記バンプを介して外部回路に接続されることを特徴とする請求項１乃至８のいずれか１項に記載の高周波半導体スイッチ。
JP2013011754A 2013-01-25 2013-01-25 高周波半導体スイッチ Active JP5865275B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013011754A JP5865275B2 (ja) 2013-01-25 2013-01-25 高周波半導体スイッチ
US13/931,237 US8836418B2 (en) 2013-01-25 2013-06-28 High frequency semiconductor switch
CN201310350615.2A CN103973330B (zh) 2013-01-25 2013-08-13 高频半导体开关和半导体器件模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013011754A JP5865275B2 (ja) 2013-01-25 2013-01-25 高周波半導体スイッチ

Publications (2)

Publication Number Publication Date
JP2014143625A JP2014143625A (ja) 2014-08-07
JP5865275B2 true JP5865275B2 (ja) 2016-02-17

Family

ID=51222248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013011754A Active JP5865275B2 (ja) 2013-01-25 2013-01-25 高周波半導体スイッチ

Country Status (3)

Country Link
US (1) US8836418B2 (ja)
JP (1) JP5865275B2 (ja)
CN (1) CN103973330B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6545546B2 (ja) * 2015-07-03 2019-07-17 株式会社東芝 半導体スイッチ
US10256863B2 (en) 2016-01-11 2019-04-09 Qualcomm Incorporated Monolithic integration of antenna switch and diplexer
JP7049856B2 (ja) * 2018-02-21 2022-04-07 日清紡マイクロデバイス株式会社 高周波半導体集積回路
JP7147983B2 (ja) * 2019-06-26 2022-10-05 株式会社村田製作所 フレキシブル基板、およびフレキシブル基板を備えるアンテナモジュール
US10979087B1 (en) * 2019-09-20 2021-04-13 Murata Manufacturing Co., Ltd. Radio-frequency module and communication device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298305A (ja) * 2002-03-28 2003-10-17 Fujitsu Quantum Devices Ltd 高周波スイッチ装置及びこれを用いた電子装置
US6853072B2 (en) 2002-04-17 2005-02-08 Sanyo Electric Co., Ltd. Semiconductor switching circuit device and manufacturing method thereof
JP4262933B2 (ja) 2002-05-30 2009-05-13 Ｎｅｃエレクトロニクス株式会社 高周波回路素子
JP3734807B2 (ja) * 2003-05-19 2006-01-11 Ｔｄｋ株式会社 電子部品モジュール
WO2004112241A1 (en) * 2003-06-10 2004-12-23 Kabushiki Kaisha Toshiba High-frequency power amplifier module
JP4112484B2 (ja) * 2003-12-17 2008-07-02 株式会社東芝 無線機器及び半導体装置
JP2006173529A (ja) * 2004-12-20 2006-06-29 Renesas Technology Corp 半導体集積回路装置
JP5057804B2 (ja) * 2007-03-12 2012-10-24 株式会社東芝 半導体装置
JP2010067664A (ja) 2008-09-09 2010-03-25 Renesas Technology Corp 半導体装置
JP5400567B2 (ja) 2009-10-23 2014-01-29 株式会社東芝 半導体スイッチ
JP2012065186A (ja) * 2010-09-16 2012-03-29 Toshiba Corp 半導体装置
US8476115B2 (en) * 2011-05-03 2013-07-02 Stats Chippac, Ltd. Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material
US20130134553A1 (en) * 2011-11-30 2013-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer and semiconductor package with noise suppression features
KR101935502B1 (ko) * 2012-08-30 2019-04-03 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 반도체 패키지

Also Published As

Publication number Publication date
US8836418B2 (en) 2014-09-16
CN103973330B (zh) 2016-08-10
US20140210543A1 (en) 2014-07-31
CN103973330A (zh) 2014-08-06
JP2014143625A (ja) 2014-08-07

Similar Documents

Publication Publication Date Title
US11107782B2 (en) Radio frequency module and communication device
JP5865275B2 (ja) 高周波半導体スイッチ
JP5199307B2 (ja) 半導体装置
US7820520B2 (en) Semiconductor device with capacitor and/or inductor and method of making
US7265604B2 (en) High-frequency switch circuit arrangement
US6978122B2 (en) High-frequency switching device incorporating an inverter circuit
US9276400B2 (en) Protection circuit
US20040155675A1 (en) Input/output circuit with on-chip inductor to reduce parasitic capacitance
US7423499B2 (en) High-frequency switching apparatus
TW201240046A (en) Global system for mobile communications (GSM) radio-frequency emission front-end module adopting Quad Flat No-lead package
JP2007312031A (ja) 電子デバイス
JP5648901B2 (ja) 高周波回路、高周波部品及び通信装置
US7501915B2 (en) High frequency module
KR20200018289A (ko) 전력 증폭 모듈
US20120068785A1 (en) Semiconductor device
US8355229B2 (en) Semiconductor device with an inductor
JP4005846B2 (ja) 高周波スイッチ装置
JP2015023194A (ja) 半導体装置
JP2013153011A (ja) 半導体装置
US9252767B1 (en) Integrated switch module
WO2012039073A1 (ja) 半導体装置及び半導体装置の製造方法
KR102161854B1 (ko) 광대역 rf 반도체 패키지
WO2018139277A1 (ja) 半導体チップ
KR101189421B1 (ko) 다중대역 스위칭 프론트앤드모듈
JP6492021B2 (ja) 半導体スイッチおよび通信モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150205

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20150218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151225

R151 Written notification of patent or utility model registration

Ref document number: 5865275

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151