JP6545546B2 - 半導体スイッチ - Google Patents

半導体スイッチ Download PDF

Info

Publication number
JP6545546B2
JP6545546B2 JP2015134768A JP2015134768A JP6545546B2 JP 6545546 B2 JP6545546 B2 JP 6545546B2 JP 2015134768 A JP2015134768 A JP 2015134768A JP 2015134768 A JP2015134768 A JP 2015134768A JP 6545546 B2 JP6545546 B2 JP 6545546B2
Authority
JP
Japan
Prior art keywords
layer
insulating film
high frequency
wiring
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015134768A
Other languages
English (en)
Other versions
JP2017017258A (ja
Inventor
淳 石丸
淳 石丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2015134768A priority Critical patent/JP6545546B2/ja
Priority to US15/060,524 priority patent/US10032714B2/en
Publication of JP2017017258A publication Critical patent/JP2017017258A/ja
Application granted granted Critical
Publication of JP6545546B2 publication Critical patent/JP6545546B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53261—Refractory-metal alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Description

本実施形態は、半導体スイッチに関する。
移動可能型通信機器などには、アンテナを送信用または受信用に切り替えるための高周波スイッチが用いられている。従来、この高周波スイッチとして、絶縁ゲート電界効果トランジスタ（ＭＯＳトランジスタ）を有する半導体スイッチが用いられている。
半導体スイッチは、半導体基板に絶縁膜を介して半導体層が設けられたＳＯＩ（Silicon on Insulator）基板に設けることが有効である。なぜなら、高抵抗の半導体基板を用いることにより、高周波回路と半導体基板との寄生容量が低減され、半導体スイッチの高速化が図られるからである。
しかし、ＳＯＩ基板上に設けられた半導体スイッチには、高周波信号によって高調波歪が発生する場合がある。
特開平０８−３１６４２０号公報 特開２００８−２２７０８４号公報
本実施形態の課題は、高調波歪を低減できる半導体スイッチを提供することである。
実施形態によれば、半導体基板に設けられた絶縁膜と、前記絶縁膜の一部上に設けられた半導体層と、前記絶縁膜の他の一部上に設けられた配線層と、導電層と、を備える半導体スイッチが提供される。前記半導体層には、高周波信号の経路を切り替えるスイッチ回路が設けられている。前記配線層には、前記高周波信号を伝送する高周波配線と、前記スイッチ回路を接地する接地配線と、を含む。前記導電層は、前記高周波配線と前記絶縁膜の他の一部との間に設けられた第１の導電領域と、前記接地配線と前記絶縁膜の他の一部との間に設けられ、前記第１の導電領域と電気的に接続された第２の導電領域と、を有する。
第１の実施形態に係る半導体スイッチの概念を示す平面図である。 （ａ）は、図１に示す切断線Ａ−Ａに沿った断面図であり、（ｂ）は、図１に示す切断線Ｂ−Ｂに沿った断面図である。 第１の実施形態に係る半導体スイッチの回路図である。 スイッチ回路が形成された半導体チップのレイアウトを示す平面図である。 スイッチ回路が形成されるＳＯＩ基板の断面図である。 第１の実施形態に係る半導体スイッチの要部を示す断面図である。 （ａ）は、図４に示す領域Ｄを拡大して示す平面図であり、（ｂ）は、（ａ）に示す切断線Ａ−Ａに沿った断面図である。 第１の実施形態に係る半導体スイッチと比較例に係る半導体スイッチとの間で高調波歪を比較した結果を示す図である。 第１の実施形態の変形例に係る半導体スイッチの要部の構成を示す断面図である。 第１の実施形態の別の変形例に係る半導体スイッチの要部の構成を示す断面図である。 （ａ）は、第１の実施形態のさらに別の変形例に係る半導体スイッチの要部の構成を示す平面図であり、（ｂ）は、（ａ）に示す切断線Ａ−Ａに沿った断面図である。 （ａ）は、第２の実施形態に係る半導体スイッチの要部の構成を示す平面図であり、（ｂ）は、（ａ）に示す切断線Ａ−Ａに沿った断面図である。 （ａ）は、第３の実施形態に係る半導体スイッチの要部の構成を示す平面図であり、（ｂ）は、（ａ）に示す切断線Ａ−Ａに沿った断面図である。 （ａ）は、第４の実施形態に係る半導体スイッチの要部の構成を示す平面図であり、（ｂ）は、（ａ）に示す切断線Ａ−Ａに沿った断面図である。 （ａ）は、第４の実施形態に係る半導体スイッチの別の要部の構成を示す平面図であり、（ｂ）は、（ａ）に示す切断線Ａ−Ａに沿った断面図である。 （ａ）は、第４の実施形態の変形例に係る半導体スイッチの要部の構成を示す平面図であり、（ｂ）は、（ａ）に示す切断線Ａ−Ａに沿った断面図である。 （ａ）は、第４の実施形態の別の変形例に係る半導体スイッチの要部の構成を示す平面図であり、（ｂ）は、（ａ）に示す切断線Ａ−Ａに沿った断面図である。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
（第１の実施形態）
まず、第１の実施形態に係る半導体スイッチの概念について説明する。図１は、第１の実施形態に係る半導体スイッチの概念を示す平面図である。また、図２（ａ）は、図１に示す切断線Ａ−Ａに沿った断面図であり、図２（ｂ）は、図１に示す切断線Ｂ−Ｂに沿った断面図である。
図２（ａ）および図２（ｂ）に示すように、第１の実施形態に係る半導体スイッチ１０は、半導体基板１１と、絶縁膜１２と、ＳＴＩ（Shallow Trench Isolation）層１３と、層間絶縁膜１４と、導電層１５と、配線層１６と、を備える。
半導体基板１１は、第１の層１１ａと、第２の層１１ｂと、を備える。第２の層１１ｂは、第１の層１１ａよりも高い不純物濃度を有し、かつ第１の層１１ａよりも高いアクセプタ濃度を有する。第２の層１１ｂ上には、絶縁膜１２が形成されている。絶縁膜１２上には、ＳＴＩ層１３が形成されている。
ＳＴＩ層１３の上方には導電層１５が形成され、導電層１５は層間絶縁膜１４に覆われている。導電層１５は、アルミや銅等の金属で構成された金属層であってもよいし、タングステン（Ｗ）やモリブデン（Ｍｏ）等の高融点金属とシリコンとの化合物で構成されたシリサイド層であってもよい。導電層１５は、第１の導電領域１５ａと、第２の導電領域１５ｂと、第３の導電領域１５ｃと、を有する。図１に示すように、第１の導電領域１５ａは、第３の導電領域１５ｃを介して第２の導電領域１５ｂと部分的に接続されている。つまり、第１の導電領域１５ａと、第２の導電領域１５ｂと、第３の導電領域１５ｃとは、電気的に接続されている。
層間絶縁膜１４上には、配線層１６が形成されている。配線層１６は、スイッチ回路（不図示）に高周波信号を伝送する高周波配線１６ａと、このスイッチ回路を接地する接地配線１６ｂと、を有する。
上記のように構成された半導体スイッチ１０では、高周波配線１６ａに高周波信号が流れると、図２（ａ）、２（ｂ）に示すように電気力線１７が発生する。仮に、導電層１５が設けられていないと、図２（ａ）及び図２（ｂ）に示す点線矢印のように電気力線１７は、半導体基板１１と絶縁膜１２の界面を経由して接地配線１６ｂに向かう。このとき、半導体基板１１と絶縁膜１２の界面近傍に蓄積された電荷（電子）１８が加速されて移動するので、高周波信号には高調波歪が発生しやすくなる。
しかし、本実施形態に係る半導体スイッチ１０のように、配線層１６と絶縁膜１２との間に導電層１５が形成されていると、この導電層１５によって電気力線１７の遮蔽効果が高まる。これにより、電荷１８の移動に起因する高周波歪みの発生を抑制することが可能となる。
次に、本実施形態に係る半導体スイッチ１０の全体構成について詳しく説明する。図３は、第１の実施形態に係る半導体スイッチの回路図である。本実施形態に係る半導体スイッチ１０は、例えば、移動可能型通信機器などの送信用または受信用にアンテナの切り替えを行う高周波スイッチである。
図３に示すように、半導体スイッチ１０には、スイッチ回路ＳＷ１〜ＳＷ８と、高周波配線ＲＷ０〜ＲＷ８と、が設けられている。
スイッチ回路ＳＷ１〜ＳＷ８は、アンテナ端子（共通端子）２１と、高周波端子（個別端子）ＲＦ１〜ＲＦ８との間に個別に設けられている。スイッチ回路ＳＷ１〜ＳＷ８は、高周波配線ＲＷ０〜ＲＷ８によってアンテナ端子２１及び高周波端子ＲＦ１〜ＲＦ８に接続されている。以下、スイッチ回路ＳＷ１について詳しく説明するが、他のスイッチ回路ＳＷ２〜ＳＷ８についても同様である。
スイッチ回路ＳＷ１は、ノードＮ１と高周波端子ＲＦ１との間に直列接続された複数のＮ型ＭＯＳトランジスタ（以後、スルートランジスタと称する）Ｔ１と、高周波端子ＲＦ１と接地端子ＧＮＤとの間に直列接続された複数のＮ型ＭＯＳトランジスタ（以後、シャントトランジスタと称する）Ｓ１と、を有する。
各スルートランジスタＴ１のゲート端子には、スイッチング動作を安定させる目的（発振防止等）の抵抗Ｒ１が接続されている。抵抗Ｒ１は、高周波信号がバイアス／制御回路２２（図４参照）に漏洩しない程度の高い抵抗値を有する。各シャントトランジスタＳ１のゲート端子にも、高周波信号漏洩防止用の抵抗Ｒ２が接続されている。抵抗Ｒ１、Ｒ２の値は、例えば１００ｋΩ以上である。
各スルートランジスタＴ１のゲート端子には、制御信号Ｃｏｎｔ１が印加される。各シャントトランジスタＳ１のゲート端子には、制御信号Ｃｏｎｔ１を反転した反転制御信号Ｃｏｎｔ１／が印加される。したがって、スルートランジスタＴ１とシャントトランジスタＳ１は相補的に導通状態または非導通状態になる。例えば、アンテナ端子２１と高周波端子ＲＦ１の間を導通状態とするには、スルートランジスタＴ１を導通状態にし、シャントトランジスタＳ１を非導通状態にする。同時にスルートランジスＴ２〜Ｔ８を全て非導通状態にし、シャントトランジスタＳ２〜Ｓ８を全て導通状態にする。
高周波配線ＲＷ０は、アンテナ端子２１からノードＮ１、Ｎ２、Ｎ３を順に経由してノードＮ４に到るメインの高周波配線である。高周波配線ＲＷ１は、スイッチ回路ＳＷ１を経由してノードＮ１と高周波端子ＲＦ１とを接続する。同様に、高周波配線ＲＷ２〜ＲＷ８の各々も、スイッチ回路ＳＷ２〜ＳＷ８を経由して、ノードＮ１と高周波端子ＲＦ２〜ＲＦ８とをそれぞれ接続する。高周波配線ＲＷ０〜ＲＷ８は、高周波信号をスイッチ回路ＳＷ１〜ＳＷ８に伝送する。この高周波信号は、例えば７００ＭＨｚ以上の周波数と、２０ｄＢｍ以上の電力を有し、ＵＭＴＳ（Universal Mobile Telecommunication System）方式で変調されている。
高周波配線ＲＷ０〜ＲＷ８の各々は、図１および図２（ａ）、２（ｂ）に示す高周波配線１６ａに相当する。以下、高周波配線ＲＷ０〜ＲＷ８を高周波配線１６ａと称する場合もある。
図４は、スイッチ回路が形成された半導体チップのレイアウトを示す平面図である。図４に示すように、半導体チップ２０における一方の側には、アンテナ端子２１と、高周波端子ＲＦ１〜ＲＦ８と、接地端子Ｇ１〜Ｇ４と、スルートランジスタＴ１部〜Ｔ８部と、およびシャントトランジスタＳ１部〜Ｓ８部とが配置されている。なお、各ユニットや端子の大きさは図面に示すものに限定されない。
接地端子Ｇ１の両側に配置されたシャントトランジスタＳ１部およびＳ２部は、接地端子Ｇ１に共通に接続されている。接地端子Ｇ２、Ｇ３、Ｇ４についても同様であるので、その説明は省略する。
半導体チップ２０における他方の側には、バイアス／制御回路２２が配置されている。バイアス／制御回路２２は、制御信号Ｃｏｎｔ１〜Ｃｏｎｔ８と反転制御信号Ｃｏｎｔ１／〜Ｃｏｎｔ８／とを生成し、スイッチ回路ＳＷ１〜ＳＷ８を制御する。
導電層１５は、図４における点線領域のように高周波配線１６ａと接地配線１６ｂに対して部分的に形成されていてもよいし、ハッチング領域のように全体的に形成されていてもよい。ハッチング領域では、導電層１５は、高周波配線ＲＷ０と、図４では不図示の高周波配線ＲＷ１〜ＲＷ８の下方に形成されている。さらに、導電層１５は、アンテナ端子２１および高周波端子ＲＦ１〜ＲＦ８の下方にも形成されている。
また、導電層１５は、接地端子Ｇ１〜Ｇ４の下方や、半導体チップ２０の外周部に設けられた接地配線１６ｂの下方に形成されていてもよい。接地配線１６ｂは、アンテナ端子２１、高周波端子ＲＦ１〜ＲＦ８、接地端子Ｇ１〜Ｇ４、スルートランジスタＴ１部〜Ｔ８部、シャントトランジスタＳ１部〜Ｓ８部、およびバイアス／制御回路２２を囲むように形成されていてもよい。接地端子Ｇ１〜Ｇ４は、接地配線１６ｂに接続されている。
図５は、スイッチ回路ＳＷ１〜ＳＷ８が形成されるＳＯＩ基板の断面図である。図５に示すように、ＳＯＩ基板３０は、支持基板である半導体基板１１と、半導体基板１１上に成膜された絶縁膜１２と、絶縁膜１２に積層された半導体層１９と、を有する。
本実施形態では、半導体基板１１は、第１の比抵抗ρ１を有する第１の層１１ａと、第１の層１１ａより高い不純物濃度を有する第２の層１１ｂと、を有するｐ型のシリコン基板で構成されている。第２の層１１ｂの厚さは、例えば０．５〜１μｍ程度である。第２の層１１ｂの不純物は、例えばアクセプタとなるボロン（Ｂ）である。アクセプタは、正孔を発生するので、絶縁膜１２と半導体基板１１の界面近傍に蓄積された電荷（電子）１８は、この正孔により補償される。したがって、界面近傍の電荷密度が低減する。
絶縁膜１２は、シリコン酸化膜で構成されている。絶縁膜１２の厚さＴ１（図５参照）は、例えば１〜２μｍ程度である。絶縁膜１２は、ＢＯＸ（Buried Oxide）層とも呼ばれる。
半導体層１９は、第２の比抵抗ρ２を有するｐ-型のシリコン層で構成されている。能動層である半導体層１９と、半導体基板１１との間で生じる寄生容量を低減するために、第２の比抵抗ρ２は第１の比抵抗ρ１よりも低い方が望ましい。具体的には、第１の比抵抗ρ１は、例えば１ｋΩ・ｃｍ以上であるのに対し、第２の比抵抗ρ２は、例えば１０Ω・ｃｍ程度である。また、半導体層１９の厚さは、例えば０．１〜１μｍ程度である。半導体層１９には、スイッチ回路ＳＷ１〜ＳＷ８が形成される。半導体層１９は、ＳＯＩ層とも呼ばれる。
図６は、本実施形態に係る半導体スイッチの要部を示す断面図である。図６では、スイッチ回路ＳＷ１の構成要素であるスルートランジスタＴ１が半導体層１９に形成されている。スルートランジスタＴ１は、一対のソース・ドレイン層２３と、ゲート絶縁膜２４と、ゲート電極２５と、チャネル層２６と、を有する。
一対のソース・ドレイン層２３は、半導体層１９を島状に加工することで得られた領域に設けられている。ゲート絶縁膜２４は、一対のソース・ドレイン層２３の間で、かつ半導体層１９上に設けられている。ゲート電極２５は、ゲート絶縁膜２４上に設けられている。チャネル層２６は、ゲート絶縁膜２４の下に設けられている。複数のスルートランジスタＴ１は、ソース・ドレイン層２３を共用するように直列接続されている。
ゲート絶縁膜２４上には、ゲート電極２５に接続されたゲート配線２７が設けられている。すなわち、ゲート電極２５とゲート配線２７は同じ層に配置されている。なお、図６では、ソース・ドレイン層２３上にゲート絶縁膜２４とゲート配線２７とが記載されているが、実際には、ゲート絶縁膜２４とゲート配線２７とは、ソース・ドレイン層２３の外側の領域で複数のゲート電極２５をつないでいる。
ゲート配線２７および導電層１５を覆うように、層間絶縁膜１４が設けられている。高周波配線１６ａは、導電層１５の上方であって、かつ層間絶縁膜１４上に設けられている。
半導体層１９において、スイッチ回路ＳＷ１〜ＳＷ８を形成しない部分は除去される。そのため、絶縁膜１２が、除去された部分から露出する。絶縁膜１２の露出部分には、ソース・ドレイン層２３を電気的に分離するためのＳＴＩ層１３が設けられている。ＳＴＩ層１３は、例えばＣＶＤ（Chemical Vapor Deposition）法により形成されたシリコン酸化膜である。ＳＴＩ層１３の厚さは、例えば６０ｎｍであり、絶縁膜１２より十分薄い。
ＳＴＩ層１３上には、層間絶縁膜１４の一部が成膜され、その上に半導体層１９よりも高いキャリア濃度を有する導電層１５が形成されている。ＳＴＩ層１３の上には、ゲート絶縁膜２４は設けられていない。したがって、絶縁膜１２と、ＳＴＩ層１３と、層間絶縁膜１４とは、合わせて一つのシリコン酸化膜とみなして差支えないので、層間絶縁膜１４上に形成された導電層１５は、絶縁膜１２の上に形成された導電層１５と同等の作用効果をもたらす。
ここで、本実施形態に係る半導体スイッチの製造工程の一例について、図５および図６を参照して簡単に説明する。
まず、半導体層１９の上に、ゲート絶縁膜２４、層間絶縁膜１４となるシリコン絶縁膜を形成する。続いて、ソース・ドレイン層２３およびチャネル層２６を残して、周りのシリコン絶縁膜および半導体層１９を除去する。続いて、シリコン絶縁膜および半導体層１９の除去により露出した絶縁膜１２の上に、ＳＴＩ層１３を形成する。次に、層間絶縁膜１４であるシリコン絶縁膜を介したイオン注入により、半導体層１９にソース・ドレイン層２３を形成し、シリコン絶縁膜およびＳＴＩ層１３上に、ゲート配線材料膜として、不純物をドープしたポリシリコン膜を形成する。
ゲート電極２５は、ゲート絶縁膜２４上のゲート配線材料膜を加工することにより得られる。ゲート配線２７は、ゲート絶縁膜２４上のゲート配線材料膜を加工することにより得られる。導電層１５は、ＳＴＩ層１３の上方に形成される。導電層１５の厚さは、例えば３２５ｎｍである。本実施形態では、導電層１５は、半導体基板１１、半導体層１９、スイッチ回路ＳＷ１〜ＳＷ８、および高周波配線ＲＷ０〜ＲＷ８から電気的に絶縁されている。すなわち、導電層１５の電位は、フローティング電位である。
ゲート配線２７の上部とゲート電極２５の上部とは、ポリシリコン膜上に高融点金属、例えばタングステン（Ｗ）、モリブデン（Ｍｏ）を形成し、熱処理することによりシリサイドに改質されている。シリサイド層（不図示）の厚さは、例えば５０ｎｍ程度である。ポリシリコン膜の不純物濃度は、例えば１Ｅ１５ｃｍ−３以上、シート抵抗は、例えば１０Ω／□（square）である。
図７（ａ）は、図４に示す領域Ｄを拡大して示す平面図である。図７（ｂ）は、図７（ａ）に示す切断線Ａ−Ａに沿った断面図である。
図７（ａ）に示すように、導電層１５の第１の導電領域１５ａは、平面視で高周波配線１６ａよりも外側にはみ出している。すなわち、第１の導電領域１５ａの幅Ｗ２は、高周波配線１６ａの線幅Ｗ１よりも広い（Ｗ２＞Ｗ１）。具体的には、第１の導電領域１５ａは、高周波配線１６ａからΔＷ１＝（Ｗ２−Ｗ１）／２だけ幅方向Ｙにはみ出している。換言すると、第１の導電領域１５ａは、高周波配線１６ａから＋Ｙ方向、−Ｙ方向のそれぞれにはみ出している。
第１の導電領域１５ａの幅Ｗ２が高周波配線１６ａの線幅Ｗ１より広くなっているのは、高周波信号が高周波配線１６ａに流れたときに、第１の導電領域１５ａが高周波配線１６ａの幅方向Ｙの端部より外側に広がるように放出される電気力線を遮蔽するためである。
高周波配線１６ａの線幅Ｗ１は、例えば高周波損失、特性インピーダンス等を考慮して定められる。高周波電力が、例えば２０ｄＢｍ程度の場合、高周波配線１６ａの線幅Ｗ１は、例えば５０μｍ程度である。一方、第１の導電領域１５ａの幅Ｗ２は、電気力線の広がり具合、具体的には第１の導電領域１５ａと高周波配線１６ａとの距離（換言すると層間絶縁膜１４の厚さ）等に応じて定められる。第１の導電領域１５ａの幅Ｗ２は、例えば高周波配線１６ａの線幅Ｗ１の１．５倍程度、具体的には７０μｍ程度である。
同様に、第１の導電領域１５ａの長さＬ２も、高周波配線１６ａの長さＬ１よりも長い（Ｌ２＞Ｌ１）。具体的には、第１の導電領域１５ａは、高周波配線１６ａからΔＬ１＝（Ｌ２−Ｌ１）／２だけ長さ方向Ｘにはみ出している。換言すると、第１の導電領域１５ａは、高周波配線１６ａから＋Ｘ方向、−Ｘ方向のそれぞれにはみ出している。
また、導電層１５の第２の導電領域１５ｂは、平面視で接地配線１６ｂよりも外側にはみ出している。すなわち、第２の導電領域１５ｂの幅Ｗ１２は、接地配線１６ｂの線幅Ｗ１２よりも広い（Ｗ１２＞Ｗ１１）。具体的には、第２の導電領域１５ｂは、接地配線１６ｂからΔＷ１１＝（Ｗ１２−Ｗ１１）／２だけ幅方向Ｙにはみ出している。換言すると、第２の導電領域１５ｂは、接地配線１６ｂから＋Ｙ方向、−Ｙ方向のそれぞれにはみ出している。
同様に、第２の導電領域１５ｂの長さＬ１２も、接地配線１６ｂの長さＬ１１よりも長い（Ｌ１２＞Ｌ１１）。具体的には、第２の導電領域１５ｂは、接地配線１６ｂからΔＬ１１＝（Ｌ１２−Ｌ１１）／２だけ長さ方向Ｘにはみ出している。換言すると、第２の導電領域１５ｂは、接地配線１６ｂから＋Ｘ方向、−Ｘ方向のそれぞれにはみ出している。
図８は、本実施形態に係る半導体スイッチと比較例に係る半導体スイッチとの間で高調波歪を比較した結果を示す図である。比較例に係る半導体スイッチは、導電層１５を有さない半導体スイッチである。図８において、縦軸は高周波信号に含まれる二次高調波電力（ｄＢｍ）を示している。高周波信号の周波数は、１．９５ＧＨｚ、入力電力は２０ｄＢｍである。
図８に示すように、本実施形態に係る半導体スイッチ１０は、比較例に係る半導体スイッチよりも二次高調波電力が１６ｄＢほど低減している。
以上説明した本実施形態に係る半導体スイッチ１０によれば、配線層１６と絶縁膜１２との間にキャリアの移動度が高い導電層１５が形成されている。そのため、高周波信号が高周波配線１６ａを流れることによって電気力線が発生しても、その電気力線は、導電層１５によって遮蔽される。その結果、半導体基板１１と絶縁膜１２との界面に蓄積された電荷１８に作用する電気力線の数が減少するので、電荷１８の移動を抑制する効果が高まる。よって、高周波信号の高調波歪および高周波配線１６ａの高周波損失を低減することが可能となる。
以下、本実施形態の変形例について説明する。図９は、第１の実施形態の変形例に係る半導体スイッチの要部の構成を示す断面図である。図９（ａ）は、図１に示す切断線Ａ−Ａに沿った断面図に対応し、図９（ｂ）は、図１に示す切断線Ｂ−Ｂに沿った断面図に対応している。
図９（ａ）および図９（ｂ）に示すように、本変形例に係る半導体スイッチは、層状に形成された複数の導電層１５を備える。これにより、高周波配線１６ａから半導体基板１１と絶縁膜１２との界面に向かう電気力線の遮蔽効果をさらに向上させることが可能となる。よって、高周波信号の高調波歪および高周波配線１６ａの高周波損失をさらに低減することが可能となる。
以下、別の変形例について説明する。図１０は、第１の実施形態に係る別の変形例に係る半導体スイッチの要部の構成を示す断面図である。第１の実施形態では、半導体基板１１の第２の層１１ｂと絶縁膜１２が接している形態について説明したが、本変形例では、第２の層１１ｂと絶縁膜１２との間に、別の層、例えば改質層３１が形成されている。
改質層３１は、例えば結晶欠陥を含むシリコンからなる。この改質層３１の結晶欠陥によって、半導体基板１１と絶縁膜１２との界面に蓄積された電荷１８がトラップされる確率が高くなるので、界面近傍の電荷の移動がさらに抑制される。
改質層３１は、例えば以下のようにして形成できる。シリコン酸化膜を透過する波長のパルスレーザビームが、絶縁膜１２側から第２の層１１ｂと絶縁膜１２の界面近傍に向かって照射される。
第２の層１１ｂは、レーザ光を吸収して局所的に融解、凝固するので、第２の層１１ｂの一部が改質層３１になる。なお、半導体層１９は薄いので、半導体層１９におけるレーザ光の吸収の影響は無視できる。
または、シリコン酸化膜およびシリコンを透過する波長を有する高繰り返し短パルスレーザビームを照射して半導体基板１１と絶縁膜１２との界面近傍に回折限界レベルまで集光する。レーザビームは、集光点付近の極めて局所的な領域で時間的・空間的に圧縮されて非常に高いピークパワー密度となる。
シリコンに対して透過性を示していたレーザビームは、その集光過程においてピークパワー密度がある閾値を超えると局所的に非常に高い吸収特性を示すようになる。半導体基板１１と絶縁膜１２との界面近傍の焦点付近で、この閾値を超えるようコントロールすることで、半導体層１９にダメージを与えることなく、第２の層１１ｂの一部が改質層３１になる。
改質層３１は、ＳＯＩ基板３０の全面に形成されてもよく、高周波配線１６ａの下方の領域に形成されてもよい。改質層３１は、別のシリコン層、例えば不純物濃度が異なる層、導電型が異なる層などであってもよい。なお、スイッチ回路ＳＷ１〜ＳＷ８は、接合型電界効果トランジスタなどで構成されていてもよい。
以下、さらに別の変形例について説明する。図１１（ａ）は、第１の実施形態に係るさらに別の変形例に係る半導体スイッチの要部の構成を示す平面図であり、図１１（ｂ）は、図１１（ａ）に示す切断線Ａ−Ａに沿った断面図である。
本変形例では、図１１（ａ）に示すようにＳＴＩ層１３内に複数のダミーＳＯＩ層３３が規則的に配置されている。なお、図１１（ａ）および図１１（ｂ）では不図示であるが、ダミーＳＯＩ層３３は、絶縁膜１２上であって、かつ高周波配線１６ａの下方に形成されている。ダミーＳＯＩ層３３は、図１１（ｂ）に示すように、半導体層（ＳＯＩ層）１９と、半導体層（ＳＯＩ層）１９上に形成されたシリサイド層３２とで構成されている。具体的には、ダミーＳＯＩ層３３は、もともとＳＴＩ層１３と同じ厚さであるが、半導体層１９上に載せた金属との化合物がシリサイド層３２となる。この金属は、後に取り去られる。
本変形例によれば、各ダミーＳＯＩ層３３が、フローティングの導電層１５として機能するので、電気力線の遮蔽効果をより向上させることが可能となる。
（第２の実施形態）
第２の実施形態に係る半導体スイッチについて図１２を用いて説明する。図１２（ａ）は、第２の実施形態に係る半導体スイッチの要部の構成を示す平面図であり、図１２（ｂ）は、図１２（ａ）に示す切断線Ａ−Ａに沿った断面図である。以下、上述した第１の実施形態と同様の構成要素には同じ符号を付して説明を省略し、異なる点を中心に説明する。
本実施形態に係る半導体スイッチは、導電層１５が半導体基板１１に対して正にバイアスされている点で第１の実施形態に係る半導体スイッチ１０と異なる。具体的には、図１２に示すように、本実施形態に係る半導体スイッチには、高周波配線１６ａの近くに第１のビア４１が形成されている。第１のビア４１は、導電層１５の第１の導電領域１５ａに到達するまで層間絶縁膜１４を貫通している。
さらに、層間絶縁膜１４上には、第１のビア４１に電気的に接続されたパッド４２が設けられている。パッド４２は、抵抗４３を介して電源４４に接続されている。抵抗４３は、導電層１５が高周波的にはフローティングとなるように十分大きな抵抗値を有する。抵抗値は、例えば２００ｋΩ以上が適している。
本実施形態に係る半導体スイッチでは、導電層１５に正の電圧が印加されるので、導電層１５は半導体基板１１に対して正にバイアスされる。そのため、半導体基板１１と絶縁膜１２との界面に蓄積された電荷１８は、クーロン力により導電層１５側に引き寄せられる。その結果、電荷１８は、自由な移動が抑制されるので、高調波歪の発生をより確実に防止することが可能である。さらに、高周波配線１６ａの電力損失をより低減することも可能である。
以上説明した本実施形態に係る半導体スイッチによれば、第１の実施形態と同様に、配線層１６と絶縁膜１２との間に導電層１５が形成されている。そのため、高周波信号が高周波配線１６ａを流れることによって電気力線が発生しても、その電気力線は、導電層１５によって遮蔽される。その結果、半導体基板１１と絶縁膜１２との界面に蓄積された電荷１８に作用する電気力線の数が減少するので、電荷１８の移動を抑制する効果が高まる。よって、高周波信号の高調波歪および高周波配線１６ａの高周波損失を低減することが可能となる。
特に、本実施形態では、導電層１５が第１のビア４１を介して電源４４に接続されることによって、導電層１５の電位が、半導体基板１１の電位よりも高くなっている。そのため、半導体基板１１と絶縁膜１２との界面に蓄積された電荷１８は、クーロン力により導電層１５側に引き寄せられるので、電荷１８が移動しにくくなる。よって、高調波歪をさらに低減することが可能となる。
（第３の実施形態）
第３の実施形態に係る半導体スイッチについて図１３を用いて説明する。図１３（ａ）は、第３の実施形態に係る半導体スイッチの要部の構成を示す平面図であり、図１３（ｂ）は、図１３（ａ）に示す切断線Ａ−Ａに沿った断面図である。以下、上述した第１の実施形態と同様の構成要素には同一符号を付して説明を省略し、異なる点を中心に説明する。
本実施形態に係る半導体スイッチは、絶縁膜１２を貫通する複数の柱状体である複数の第２のビア５１を有する点で第１の実施形態に係る半導体スイッチ１０と異なる。具体的には、図１３に示すように、本実施形態に係る半導体スイッチには、半導体基板１１に到達するまで絶縁膜１２を貫通する複数の第２のビア５１が形成されている。第２のビア５１は、半導体基板１１の第１の比抵抗ρ１より高い第３の比抵抗ρ３を有する。第３の比抵抗ρ３は、例えば１×１０６Ω・ｃｍ〜１×１０９Ω・ｃｍ程度である。
第２のビア５１は、例えば多量のドナー不純物および多量のアクセプタ不純物の両方が添加されたポリシリコン膜で構成されている。ドナー不純物濃度とアクセプタ不純物濃度をほぼ等しくすると、ドナーとアクセプタは互いに補償し合い、高い第３の比抵抗ρ３を有するポリシリコンが得られる。
複数の第２のビア５１は、高周波配線１６ａの長さ方向Ｘに対して所定の角度θ１で斜めに配列されたビア列５２を構成している。ビア列５２において、第２のビア５１は、高周波配線１６ａの幅方向Ｙに所定の間隔Ｐ１で配列されている。また、ビア列５２の両端に位置する第２のビア５１は、高周波配線１６ａの端部より外側に配置されている。さらにビア列５２は、Ｘ方向に所定の間隔Ｐ２で配列されている。
本実施形態に係る半導体スイッチでは、第２のビア５１が半導体基板１１に接触しているので、第２のビア５１の下には絶縁膜１２は存在しない。したがって、絶縁膜１２と半導体基板１１との界面は存在しないので、界面近傍に蓄積される電荷１８も存在しない。その結果、界面近傍に蓄積される電荷１８の量を低減することができる。
さらに、第２のビア５１がポリシリコンである場合、ポリシリコンは多くの結晶欠陥を含んでいるので、第２のビア５１の下を通過する電荷１８は結晶欠陥にトラップされる確率が高くなる。よって、界面近傍に蓄積される電荷１８の量をさらに低減することができる。その結果、高調波歪の発生をより確実に防止し、かつ、高周波配線１６ａの電力損失をより低減することが可能となる。
以上説明した本実施形態に係る半導体スイッチによれば、第１の実施形態と同様に、配線層１６と絶縁膜１２との間に導電層１５が形成されている。そのため、高周波信号が高周波配線１６ａを流れることによって電気力線が発生しても、その電気力線は、導電層１５によって遮蔽される。その結果、半導体基板１１と絶縁膜１２との界面に蓄積された電荷１８に作用する電気力線の数が減少するので、電荷１８の移動を抑制する効果が高まる。よって、高周波信号の高調波歪および高周波配線１６ａの高周波損失を低減することが可能となる。
特に、本実施形態では、第２のビア５１によって、半導体基板１１と絶縁膜１２との界面に蓄積される電荷１８の量が低減される。そのため、高周波信号の高調波歪をより低減することが可能となる。
さらに、本実施形態では、複数の第２のビア５１が、絶縁膜１２に二次元に形成されている。第２のビア５１間の距離が短いと、第２のビア５１の形成時に絶縁膜１２が損傷することが懸念される。しかし、本実施形態では、複数の第２のビア５１が、長さ方向Ｘ（第１の方向）と、長さ方向Ｘに対して斜めの方向（第２の方向）とに二次元に配列されている。そのため、長さ方向Ｘと、この長さ方向Ｘに直交する幅方向Ｙとに配列する場合に比べて、第２のビア５１間の距離が長くなる。よって、本実施形態に係る半導体スイッチによれば、絶縁膜１２が損傷しにくくなる効果も得られる。
なお、本実施形態では、第２のビア５１を半導体基板１１に対して正にバイアスしてもよい。この場合、第２のビア５１は、クーロン力により電荷１８を引き寄せ、電荷１８の自由な移動を制限する。その結果、高調波歪みをより一層低減することが可能となる。
（第４の実施形態）
第４の実施形態に係る半導体スイッチについて図１４を用いて説明する。図１４（ａ）は、本実施形態に係る半導体スイッチの要部の構成を示す平面図であり、図１４（ｂ）は、図１４（ａ）に示す切断線Ａ−Ａに沿った断面図である。以下、上述した第１の実施形態と同様の構成要素には同じ符号を付して説明を省略し、異なる点を中心に説明する。
本実施形態に係る半導体スイッチは、半導体基板１１と絶縁膜１２との間に電荷捕獲準位を有する電荷捕獲準位層６１を備える点で第１の実施形態に係る半導体スイッチと異なる。
電荷捕獲準位層６１は、電荷をトラップする深い準位を有するシリコン層で構成されている。シリコン層には、不純物や構造の乱れによる欠陥に起因して禁制帯中に電子準位（欠陥準位）が生じる。欠陥準位を測定する方法として、例えばＤＬＴＳ（Deep Level Transient Spectroscopy）法がある。ＤＬＴＳ方法とは、欠陥準位へのキャリアの捕獲あるいは欠陥準位からのキャリアの放出に伴う欠陥準位の荷電状態の変化を、ショットキー接合ダイオードや金属、絶縁膜、半導体の積層体からなる容量素子（ＭＩＳ容量素子）の端子間容量の変化として検出する方法である。
電荷捕獲準位層６１は、例えば酸素を含有するエピタキシャル層に対して、電荷捕獲準位濃度が高くなるように成長温度、プロセスガス濃度等の条件を設定することにより得ることができる。エピタキシャル成長法の場合、電荷捕獲準位層６１は半導体基板１１の全面に形成できる。電荷捕獲準位の濃度は、例えば１Ｅ１６ｃｍ−３〜１Ｅ１８ｃｍ−３程度である。
本実施形態に係る半導体スイッチでは、電荷捕獲準位層６１により半導体基板１１と絶縁膜１２との界面に蓄積された電荷１８が捕獲されるので、電荷１８の量が低減する。さらに、第２の層１１ｂの高濃度アクセプタにより電荷１８が補償されルことによって、さらに電荷１８の量が低減する。その結果、高調波歪の発生をより確実に防止し、かつ、高周波配線１６ａの電力損失をより低減することが可能となる。
以上説明したように、本実施形態に係る半導体スイッチによれば、第１の実施形態と同様に、配線層１６と絶縁膜１２との間に導電層１５が形成されている。そのため、高周波信号が高周波配線１６ａを流れることによって電気力線が発生しても、その電気力線は、導電層１５によって遮蔽される。その結果、半導体基板１１と絶縁膜１２との界面に蓄積された電荷１８に作用する電気力線の数が減少するので、電荷１８の移動を抑制する効果が高まる。よって、高周波信号の高調波歪および高周波配線１６ａの高周波損失を低減することが可能となる。
特に、本実施形態では、電荷捕獲準位層６１が半導体基板１１と絶縁膜１２の間に形成されている。この電荷捕獲準位層６１が半導体基板１１と絶縁膜１２との界面に蓄積された電荷１８を捕獲することによって、電荷１８の量が低減する。よって、高周波信号の高調波歪をより低減することが可能となる。
なお、図１５に示すように、電荷捕獲準位層６１は、高周波配線１６ａの下方だけでなく接地配線１６ｂの下方にも形成されてよい。この場合、電荷捕獲準位層６１が接地配線１６ｂの下方に位置する電荷１８をトラップすることができるので、電荷１８の量をさらに低減することが可能となる。
以下、本実施形態の変形例について説明する。図１６（ａ）は、第４の実施形態の変形例に係る半導体スイッチの要部の構成を示す平面図であり、図１６（ｂ）は、図１６（ａ）に示す切断線Ａ−Ａに沿った断面図である。
図１６（ａ）および図１６（ｂ）には、図１２に示す第２の実施形態に係る半導体スイッチに電荷捕獲準位層６１が新たに形成された半導体スイッチが記載されている。本変形例によれば、正の電位に保持された導電層１５によって半導体基板１１と絶縁膜１２との界面に蓄積された電荷１８の移動が抑制されつつ、電荷１８をトラップする電荷捕獲準位層６１によって電荷１８の量が低減する。よって、高調波歪みをより一層低減することが可能となる。
図１７（ａ）は、第４の実施形態の別の変形例に係る半導体スイッチの要部の構成を示す平面図であり、図１７（ｂ）は、図１７（ａ）に示す切断線Ａ−Ａに沿った断面図である。
図１７（ａ）および図１７（ｂ）には、図１３に示す第３の実施形態に係る半導体スイッチに電荷捕獲準位層６１が新たに形成された半導体スイッチが記載されている。本変形例によれば、絶縁膜１２を貫通する第２のビア５１と電荷捕獲準位層６１とによって、半導体基板１１と絶縁膜１２との間に蓄積される電荷１８の量をさらに低減することができる。よって、高調波歪みをより一層低減することが可能となる。
以上、いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１ 半導体基板
１２ 絶縁膜
１４ 層間絶縁膜
１５ 導電層
１５ａ 第１の導電領域
１５ｂ 第２の導電領域
１６ 配線層
１６ａ、ＲＷ０〜ＲＷ８ 高周波配線
１６ｂ 接地配線
１９ 半導体層
４１ 第１のビア
５１ 第２のビア
６１ 電荷捕獲準位層
ＳＷ１〜ＳＷ８ スイッチ回路

Claims (10)

  1. 半導体基板に設けられた絶縁膜と、
    前記絶縁膜の一部上に設けられ、高周波信号の経路を切り替えるスイッチ回路が設けられた半導体層と、
    前記絶縁膜の他の一部上に設けられた配線層であって、前記高周波信号を伝送する高周波配線と、前記高周波配線を挟んで互いに対向し、前記スイッチ回路を接地する２つの接地配線とを含む配線層と、
    前記高周波配線と前記絶縁膜の他の一部との間に設けられた第１の導電領域と、前記２つの接地配線と前記絶縁膜の他の一部との間にそれぞれ設けられた２つの第２の導電領域と、前記第１の導電領域を前記２つの第２の導電領域とそれぞれ一箇所で電気的に接続する第３の導電領域と、を有する導電層と、
    を備える半導体スイッチ。
  2. 前記導電層の電位が、フローティング電位である、請求項１に記載の半導体スイッチ。
  3. 前記導電層の電位が、前記半導体基板の電位よりも高い、請求項１に記載の半導体スイッチ。
  4. 前記導電層を覆う層間絶縁膜と、
    前記層間絶縁膜中に設けられ、前記導電層が電源に接続されるよう、前記導電層に接する第１のビアと、
    を更に有する、請求項３に記載の半導体スイッチ。
  5. 前記絶縁膜中に設けられ、前記半導体基板に接する第２のビアを更に有し、前記第２のビアの比抵抗が前記半導体基板の比抵抗よりも高い、請求項１または２に記載の半導体スイッチ。
  6. 二次元に配列された複数の第２のビアが、第１の方向に配列されるとともに、前記第１の方向に対して斜めの第２の方向にも配列されている、請求項５に記載の半導体スイッチ。
  7. 前記半導体基板と前記絶縁膜との間に、電荷をトラップする電荷捕獲準位層が設けられている、請求項１から６のいずれか１項に記載の半導体スイッチ。
  8. 前記第１の導電領域の幅が前記高周波配線の線幅よりも広く、且つ、前記第２の導電領域の幅が前記接地配線の線幅よりも広い、請求項１から７のいずれか１項に記載の半導体スイッチ。
  9. 前記導電層が、金属層、または金属とシリコンとの化合物で構成されたシリサイド層である、請求項１から８のいずれか１項に記載の半導体スイッチ。
  10. 前記導電層は、第１の導電層と、前記第１の導電層と前記配線層との間に設けられた第２の導電層と、を有する、請求項１から９のいずれか１項に記載の半導体スイッチ。
JP2015134768A 2015-07-03 2015-07-03 半導体スイッチ Expired - Fee Related JP6545546B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015134768A JP6545546B2 (ja) 2015-07-03 2015-07-03 半導体スイッチ
US15/060,524 US10032714B2 (en) 2015-07-03 2016-03-03 Semiconductor switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015134768A JP6545546B2 (ja) 2015-07-03 2015-07-03 半導体スイッチ

Publications (2)

Publication Number Publication Date
JP2017017258A JP2017017258A (ja) 2017-01-19
JP6545546B2 true JP6545546B2 (ja) 2019-07-17

Family

ID=57684243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015134768A Expired - Fee Related JP6545546B2 (ja) 2015-07-03 2015-07-03 半導体スイッチ

Country Status (2)

Country Link
US (1) US10032714B2 (ja)
JP (1) JP6545546B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108733196B (zh) * 2017-04-13 2020-05-15 京东方科技集团股份有限公司 显示基板、显示装置及其操作方法
US10693459B2 (en) * 2017-12-31 2020-06-23 Skyworks Solutions, Inc. Biasing architectures and methods for lower loss switches
US11848697B2 (en) 2019-06-07 2023-12-19 Semiconductor Energy Laboratory Co., Ltd. Communication device and electronic device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3582890B2 (ja) * 1995-05-23 2004-10-27 株式会社日立製作所 半導体装置
JP2003174090A (ja) * 2001-12-04 2003-06-20 Matsushita Electric Ind Co Ltd 半導体集積回路
AU2003252313A1 (en) * 2002-08-01 2004-02-23 Matsushita Electric Industrial Co., Ltd. Transmission line and semiconductor integrated circuit device
JP4904813B2 (ja) * 2003-06-16 2012-03-28 日本電気株式会社 半導体デバイスおよびその製造方法
JP5057804B2 (ja) * 2007-03-12 2012-10-24 株式会社東芝 半導体装置
US8815654B2 (en) * 2007-06-14 2014-08-26 International Business Machines Corporation Vertical current controlled silicon on insulator (SOI) device such as a silicon controlled rectifier and method of forming vertical SOI current controlled devices
US8680617B2 (en) * 2009-10-06 2014-03-25 International Business Machines Corporation Split level shallow trench isolation for area efficient body contacts in SOI MOSFETS
JP2011258642A (ja) * 2010-06-07 2011-12-22 Renesas Electronics Corp 半導体装置およびその製造方法
JP2012010246A (ja) * 2010-06-28 2012-01-12 Toshiba Corp 高周波スイッチ回路
JP5297432B2 (ja) * 2010-09-28 2013-09-25 旭化成エレクトロニクス株式会社 伝送線路および伝送装置
JP2012134351A (ja) * 2010-12-22 2012-07-12 Toshiba Corp 半導体装置
JP2012174884A (ja) * 2011-02-22 2012-09-10 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2013118234A (ja) * 2011-12-02 2013-06-13 Taiyo Yuden Co Ltd 圧電アクチュエータ及びその製造方法
JP6077309B2 (ja) 2013-01-11 2017-02-08 株式会社豊田中央研究所 ダイオード及びダイオードを内蔵した半導体装置
JP5865275B2 (ja) * 2013-01-25 2016-02-17 株式会社東芝 高周波半導体スイッチ
US9583417B2 (en) * 2014-03-12 2017-02-28 Invensas Corporation Via structure for signal equalization
US9654094B2 (en) * 2014-03-12 2017-05-16 Kabushiki Kaisha Toshiba Semiconductor switch circuit and semiconductor substrate
JP6322569B2 (ja) 2014-12-27 2018-05-09 株式会社東芝 半導体スイッチ

Also Published As

Publication number Publication date
US10032714B2 (en) 2018-07-24
JP2017017258A (ja) 2017-01-19
US20170005651A1 (en) 2017-01-05

Similar Documents

Publication Publication Date Title
JP6322569B2 (ja) 半導体スイッチ
US8436430B2 (en) Diodes with embedded dummy gate electrodes
US9654094B2 (en) Semiconductor switch circuit and semiconductor substrate
JP5057804B2 (ja) 半導体装置
CN100593856C (zh) 半导体器件
JP2010129893A (ja) 半導体集積回路
JP2006196802A (ja) 半導体装置および半導体装置の製造方法
KR20120046205A (ko) 이면측 바디 연결을 가진 반도체-온-절연체
US9059027B2 (en) Semiconductor device
JP6545546B2 (ja) 半導体スイッチ
TWI540699B (zh) 半導體設備之先進法拉第屏蔽
US8723263B2 (en) Electrostatic discharge protection device
KR101710268B1 (ko) 고비저항 기판 상에 형성된 수동 소자 및 무선 주파수 모듈
TW201138053A (en) Semiconductor device
US9716087B1 (en) Semiconductor electrostatic discharge protection circuit, ESD protection semiconductor device, and layout structure of ESD protection semiconductor device
US11239314B2 (en) Semiconductor device and method of manufacturing the same
JP7303215B2 (ja) 半導体装置、通信モジュール及び半導体装置の製造方法
JP2020013902A (ja) 半導体装置及びその製造方法
JP2016058635A (ja) 半導体装置の製造方法
JP2015173227A (ja) 半導体スイッチ及び半導体基板
US20200295061A1 (en) Imaging device and manufacturing method thereof
JP2005191031A (ja) 横方向拡散型電界効果型半導体装置
TW201724458A (zh) 場效電晶體及半導體裝置
JP2007115895A (ja) 化合物半導体スイッチ回路装置
JP2016046395A (ja) 半導体スイッチ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180213

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180226

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20180227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190619

R150 Certificate of patent or registration of utility model

Ref document number: 6545546

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees