JP2013153011A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2013153011A JP2013153011A JP2012012119A JP2012012119A JP2013153011A JP 2013153011 A JP2013153011 A JP 2013153011A JP 2012012119 A JP2012012119 A JP 2012012119A JP 2012012119 A JP2012012119 A JP 2012012119A JP 2013153011 A JP2013153011 A JP 2013153011A
- Authority
- JP
- Japan
- Prior art keywords
- spiral
- spiral inductor
- inner end
- wiring
- outer end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
【課題】損失や占有面積を増加させずに高いインダクタンスを実現することができる半導体装置を得る。
【解決手段】半導体基板1上に、内端部2a及び外端部2bを有する渦巻き状の配線であるスパイラルインダクタ2が設けられている。絶縁膜3がスパイラルインダクタ2を覆っている。絶縁膜3上に、内端部4a及び外端部4bを有する渦巻き状の配線であるスパイラルインダクタ4が設けられている。コンタクトホール5が絶縁膜3を貫通して内端部2aと内端部4aを電気的に接続している。スパイラルインダクタ2の外端部2bから内端部2aに向かう回転方向と、スパイラルインダクタ4の内端部4aから外端部4bに向かう回転方向とが同じである。平面視において、スパイラルインダクタ4の配線は、スパイラルインダクタ2の配線間に配置されている。
【選択図】図1
【解決手段】半導体基板1上に、内端部2a及び外端部2bを有する渦巻き状の配線であるスパイラルインダクタ2が設けられている。絶縁膜3がスパイラルインダクタ2を覆っている。絶縁膜3上に、内端部4a及び外端部4bを有する渦巻き状の配線であるスパイラルインダクタ4が設けられている。コンタクトホール5が絶縁膜3を貫通して内端部2aと内端部4aを電気的に接続している。スパイラルインダクタ2の外端部2bから内端部2aに向かう回転方向と、スパイラルインダクタ4の内端部4aから外端部4bに向かう回転方向とが同じである。平面視において、スパイラルインダクタ4の配線は、スパイラルインダクタ2の配線間に配置されている。
【選択図】図1
Description
本発明は、主に高周波帯無線機器や高周波帯レーダ機器等で使用される高周波デバイスに関し、特に半導体基板上にスパイラルインダクタを備えた半導体装置に関する。
近年、携帯端末等に代表される移動体通信用デバイスには小型化、多機能化、低コスト化が要求され、それに搭載される高周波デバイスにも小型化、低コスト化が要求される。この高周波デバイスには、GaAs,SiGe,Siなどの半絶縁基板上にトランジスタなどの能動素子と整合回路が一体化形成されたMMIC(Monolithic Microwave Integrated Circuit)が多く用いられる。
整合回路は、抵抗、MIMキャパシタ、及びスパイラルインダクタなどの受動素子によって構成される。MIMキャパシタは誘電体膜の上層金属と下層金属により構成される。スパイラルインダクタは渦巻き状の配線である。
半導体基板面積を削減してコストを下げるために、整合回路を他の誘電体基板上に設ける場合がある(例えば、特許文献1参照)。また、受動素子の中でも占有面積が大きいスパイラルインダクタのみを他の誘電体基板上に設けることも提案されている(例えば、特許文献2参照)。また、小面積で大きなインダクタンスを得るために2つのスパイラルインダクタを積層し、両者の内端部を接続したインダクタが提案されている(例えば、特許文献3参照)。
整合回路として大きなインダクタンス(例えば10nH以上)が必要な場合、スパイラルインダクタの配線のターン数を多くする必要がある。このため線路が長くなり回路損失が増大する。一方、損失を低減するために配線幅を大きくすると、占有面積が増加する。
この占有面積の増加を防ぐためにスパイラルインダクタの配線間隔を縮小すると、配線間の容量結合によりカットオフ周波数(誘導性から容量性へ変わる周波数)も低下する。このため、所望の帯域にて整合回路を構成するインダクタンスを得ることができないという問題があった。
また、スパイラルインダクタを他の誘電体基板上に設ける場合、デバイスサイズが増加し、かつ整合回路とトランジスタとの接続部における不整合を考慮する必要がある。
また、2つのスパイラルインダクタを積層した従来のインダクタでは、一方のスパイラルインダクタの外端部から内端部に向かう回転方向と、他方のスパイラルインダクタの内端部から外端部に向かう回転方向とが逆であった。このため、インダクタンスが低下するという問題があった。また、平面視において2つのスパイラルインダクタの配線が重なっていたため、容量が大きくなるという問題もあった。
本発明は、上述のような課題を解決するためになされたもので、その目的は損失や占有面積を増加させずに高いインダクタンスを実現することができる半導体装置を得るものである。
本発明に係る半導体装置は、半導体基板と、前記半導体基板上に設けられ、第1の内端部及び第1の外端部を有する渦巻き状の配線である第1のスパイラルインダクタと、前記第1のスパイラルインダクタを覆う絶縁膜と、前記絶縁膜上に設けられ、第2の内端部及び第2の外端部を有する渦巻き状の配線である第2のスパイラルインダクタと、前記絶縁膜を貫通して前記第1の内端部と前記第2の内端部を電気的に接続する接続部とを備え、前記第1のスパイラルインダクタの前記第1の外端部から前記第1の内端部に向かう回転方向と、前記第2のスパイラルインダクタの前記第2の内端部から前記第2の外端部に向かう回転方向とが同じであり、平面視において、前記第2のスパイラルインダクタの配線は、前記第1のスパイラルインダクタの配線間の隙間に配置されていることを特徴とする。
本発明により、損失や占有面積を増加させずに高いインダクタンスを実現することができる。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
図1は、本発明の実施の形態に係る半導体装置を示す上面図である。図2は図1のA−A´に沿った断面図である。半導体基板1は、GaAs基板、Si基板、SiGe基板、GaN on SiC基板上、又はGaN on Si基板などである。この半導体基板1上に、内端部2a及び外端部2bを有する渦巻き状の金属配線であるスパイラルインダクタ2が設けられている。
SiN又はSiONからなる絶縁膜3がスパイラルインダクタ2を覆っている。絶縁膜3上に、内端部4a及び外端部4bを有する渦巻き状の金属配線であるスパイラルインダクタ4が設けられている。コンタクトホール5が絶縁膜3を貫通して内端部2aと内端部4aを電気的に接続している。外端部4b及び外端部2bは、それぞれスパイラルインダクタ2,4からなるインダクタの入力端子P1及び出力端子P2である。
半導体基板1上に半導体回路6が設けられている。半導体回路6は、外端部2b,4bの少なくとも一方に接続されている。半導体回路6は、電界効果トランジスタやヘテロバイポーラトランジスタなどのトランジスタ、抵抗、キャパシタなどを含む。
本実施の形態の特徴として、スパイラルインダクタ2の外端部2bから内端部2aに向かう回転方向と、スパイラルインダクタ4の内端部4aから外端部4bに向かう回転方向とが同じである。
また、スパイラルインダクタ4の配線幅はスパイラルインダクタ2の配線間隔以下であり、平面視においてスパイラルインダクタ4の配線はスパイラルインダクタ2の配線間の隙間に配置されている。即ち、スパイラルインダクタ2,4の配線が交互に配置されている。
続いて、本実施の形態の効果を比較例1,2と比較して説明する。図3は比較例1に係る半導体装置を示す上面図である。図4は図3のB−B´に沿った断面図である。半導体基板1上にスパイラルインダクタ7、絶縁膜3、及び配線8が順に積層され、配線8がスパイラルインダクタ7の内端部に接続されている。
図5は比較例2に係る半導体装置を示す上面図である。図6は図5のC−C´に沿った断面図である。半導体基板1上に、配線9、絶縁膜3、及びスパイラルインダクタ10が順に積層され、配線9がスパイラルインダクタ10の内端部に接続されている。
比較例では、大きなインダクタンスを得るためにスパイラルインダクタ7,10の配線のターン数を多くすると、線路が長くなり回路損失が増大する。一方、損失を低減するために配線幅を大きくすると、占有面積が増加する。この占有面積の増加を防ぐためにスパイラルインダクタ7,10の配線間隔を縮小すると、配線間の容量結合によりカットオフ周波数が低下する。
これに対して、本実施の形態では、2つのスパイラルインダクタ2,4を積層するため、占有面積を増加させずに高いインダクタンスを実現することができる。また、小型化のためにスパイラルインダクタ2,4の配線間隔を極端に縮小する必要が無いため、カットオフ周波数の低下を防ぐこともできる。
また、損失低減のためにスパイラルインダクタ2,4の線路幅を増加させても占有面積の増加を抑えることができる。従って、このインダクタを持つ整合回路を半導体回路6と一体化したMMIC化が容易となる。
また、本実施の形態では、スパイラルインダクタ2の外端部2bから内端部2aに向かう回転方向と、スパイラルインダクタ4の内端部4aから外端部4bに向かう回転方向とが同じである。即ち、外端部2bから内端部2a,4aを経由して外端部4bに向かう信号は一定の向きに回転する。このため、インダクタンスの低下を防ぐことができる。
また、本実施の形態では、平面視においてスパイラルインダクタ4の配線はスパイラルインダクタ2の配線間の隙間に配置されている。これにより、容量の増加を防ぐことができ、占有面積の増加を抑えることもできる。
図7は、本発明の実施の形態に係る半導体装置の変形例を示す上面図である。半導体基板1上にスパイラルインダクタ2の代わりに隣接配置された2個のスパイラルインダクタ11,12を設け、絶縁膜3上にスパイラルインダクタ4の代わりに隣接配置された2個のスパイラルインダクタ13,14を設けられている。
スパイラルインダクタ11,13の内端部が互いに接続され、スパイラルインダクタ12,14の内端部が互いに接続されている。平面視において、スパイラルインダクタ13の配線はスパイラルインダクタ11の配線間の隙間に配置され、スパイラルインダクタ14の配線はスパイラルインダクタ12の配線間の隙間に配置されている。
図8は図7の装置の等価回路図である。インダクタL1はスパイラルインダクタ11,13からなり、インダクタL2はスパイラルインダクタ12,14からなる。
比較例では、それぞれ2つのスパイラルインダクタを積層したインダクタL1,L2を重ならないように近接配置できる。従って、これらのインダクタを有する整合回路の小型化が可能となる。その他、上記の実施の形態と同様の効果を得ることができる。
なお、本実施の形態では能動素子と同じ半導体基板上にインダクタを形成したが、これに限らず他の半絶縁基板上に形成してもよい。また、本実施の形態の半導体装置はRF(Radio Frequency)モジュールに適用することができる。
1 半導体基板
2,11,12 スパイラルインダクタ(第1のスパイラルインダクタ)
2a 内端部(第1の内端部)
2b 外端部(第1の外端部)
3 絶縁膜
4,13,14 スパイラルインダクタ(第2のスパイラルインダクタ)
4a 内端部(第2の内端部)
4b 外端部(第2の外端部)
5 コンタクトホール(接続部)
6 半導体回路
2,11,12 スパイラルインダクタ(第1のスパイラルインダクタ)
2a 内端部(第1の内端部)
2b 外端部(第1の外端部)
3 絶縁膜
4,13,14 スパイラルインダクタ(第2のスパイラルインダクタ)
4a 内端部(第2の内端部)
4b 外端部(第2の外端部)
5 コンタクトホール(接続部)
6 半導体回路
Claims (4)
- 半導体基板と、
前記半導体基板上に設けられ、第1の内端部及び第1の外端部を有する渦巻き状の配線である第1のスパイラルインダクタと、
前記第1のスパイラルインダクタを覆う絶縁膜と、
前記絶縁膜上に設けられ、第2の内端部及び第2の外端部を有する渦巻き状の配線である第2のスパイラルインダクタと、
前記絶縁膜を貫通して前記第1の内端部と前記第2の内端部を電気的に接続する接続部とを備え、
前記第1のスパイラルインダクタの前記第1の外端部から前記第1の内端部に向かう回転方向と、前記第2のスパイラルインダクタの前記第2の内端部から前記第2の外端部に向かう回転方向とが同じであり、
平面視において、前記第2のスパイラルインダクタの配線は、前記第1のスパイラルインダクタの配線間の隙間に配置されていることを特徴とする半導体装置。 - 前記第2のスパイラルインダクタの配線幅は、前記第1のスパイラルインダクタの配線間隔以下であることを特徴とする請求項1に記載の半導体装置。
- 前記半導体基板上に設けられ、前記第1及び第2の外端部の少なくとも一方に接続された半導体回路を更に備えることを特徴とする請求項1又は2に記載の半導体装置。
- 前記第1及び第2のスパイラルインダクタの各々は、隣接配置された2個以上のスパイラルインダクタを有することを特徴とする請求項1〜3の何れか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012012119A JP2013153011A (ja) | 2012-01-24 | 2012-01-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012012119A JP2013153011A (ja) | 2012-01-24 | 2012-01-24 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013153011A true JP2013153011A (ja) | 2013-08-08 |
Family
ID=49049164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012012119A Pending JP2013153011A (ja) | 2012-01-24 | 2012-01-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013153011A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9035423B1 (en) | 2013-12-25 | 2015-05-19 | Mitsubishi Electric Corporation | Semiconductor device with inductor having interleaved windings for controlling capacitance |
US9565764B2 (en) | 2013-12-17 | 2017-02-07 | Mitsubishi Electric Corporation | Inductor and MMIC |
JP2019522915A (ja) * | 2016-05-20 | 2019-08-15 | クアルコム,インコーポレイテッド | 両面回路 |
WO2020188677A1 (ja) * | 2019-03-18 | 2020-09-24 | 三菱電機株式会社 | 移相器、移相器の製造方法 |
-
2012
- 2012-01-24 JP JP2012012119A patent/JP2013153011A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9565764B2 (en) | 2013-12-17 | 2017-02-07 | Mitsubishi Electric Corporation | Inductor and MMIC |
US9035423B1 (en) | 2013-12-25 | 2015-05-19 | Mitsubishi Electric Corporation | Semiconductor device with inductor having interleaved windings for controlling capacitance |
DE102014222768A1 (de) | 2013-12-25 | 2015-06-25 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
CN104752394A (zh) * | 2013-12-25 | 2015-07-01 | 三菱电机株式会社 | 半导体装置 |
KR20150075364A (ko) | 2013-12-25 | 2015-07-03 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 |
JP2015126023A (ja) * | 2013-12-25 | 2015-07-06 | 三菱電機株式会社 | 半導体装置 |
KR101642758B1 (ko) * | 2013-12-25 | 2016-07-26 | 미쓰비시덴키 가부시키가이샤 | 반도체장치 |
DE102014222768B4 (de) * | 2013-12-25 | 2017-09-14 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
JP2019522915A (ja) * | 2016-05-20 | 2019-08-15 | クアルコム,インコーポレイテッド | 両面回路 |
WO2020188677A1 (ja) * | 2019-03-18 | 2020-09-24 | 三菱電機株式会社 | 移相器、移相器の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7978031B2 (en) | High frequency module provided with power amplifier | |
US8299572B2 (en) | Semiconductor die with backside passive device integration | |
US10950569B2 (en) | High frequency module and communication device | |
US7312685B1 (en) | Symmetrical inductor | |
JP6337473B2 (ja) | 集積回路及び送受信装置 | |
WO2019132925A1 (en) | Rf front end system with co-integrated acoustic wave resonator | |
CN103825571A (zh) | 实现阻抗匹配的射频天线开关电路 | |
JP2013153011A (ja) | 半導体装置 | |
JP5427702B2 (ja) | 不平衡平衡変換器 | |
JP2006094557A (ja) | 半導体素子及び高周波電力増幅装置並びに無線通信機 | |
US11431363B2 (en) | Radio frequency module and communication device | |
JP6221736B2 (ja) | 半導体装置 | |
US8542077B2 (en) | High-frequency circuit | |
US9565764B2 (en) | Inductor and MMIC | |
US7893795B2 (en) | Circuit device having inductor and capacitor in parallel connection | |
US9350316B1 (en) | Wideband baluns and methods of their manufacture | |
US9640530B2 (en) | Semiconductor device | |
JP2009194302A (ja) | 半導体集積回路 | |
JP2010245819A (ja) | 増幅回路 | |
JP6256575B2 (ja) | 高周波モジュール | |
KR102161854B1 (ko) | 광대역 rf 반도체 패키지 | |
US11722115B2 (en) | Radio frequency duplexer circuit and radio frequency substrate | |
US12074995B2 (en) | Radio-frequency module and communication device | |
US20220182472A1 (en) | Radio-frequency module and communication device | |
US11362634B2 (en) | Filter module and high frequency module |