JP2006173529A

JP2006173529A - 半導体集積回路装置

Info

Publication number: JP2006173529A
Application number: JP2004367687A
Authority: JP
Inventors: Akihiro Tamura; 晃洋田村; Hirobumi Hayashi; 博文林
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2004-12-20
Filing date: 2004-12-20
Publication date: 2006-06-29

Abstract

【課題】簡単な構成で高効率化と動作の安定化を実現した半導体集積回路装置を提供する。
【解決手段】ノイズに敏感な複数の第１信号配線を互いに同じ配線層で隣接させて配置し、上記複数の第１配線の上層の配線層により電源電圧又は接地電位供給する電源配線を設け、上記複数の第１信号配線と同じ配線層から構成され、その両端に配置された第１信号配線とそれぞれ平行に配置され、上記電源配線に結合された一対からなる第１ダミー配線を設けるとともに、上記複数の第１信号配線層の下層の配線層から構成され、上記第１ダミー配線に接続されて上記複数の第１信号配線を上記電源配線及び第１ダミー配線とともに取り囲む第２ダミー配線層、上記複数の第１信号配線層の下側に中間電圧又はノイズに鈍感な信号線を設けて、上記ノイズに敏感な第１信号配線をノイズ源から保護する。
【選択図】図１

Description

この発明は、半導体集積回路装置に関し、例えばスイッチング・レギュレータとシリーズ・レギュレータとを内蔵した車載用直流電源向の半導体集積回路装置に利用して有効な技術に関するものである。

カーオーディオ分野においては、負荷と直列形態に接続されたインピーダンス制御素子を制御して電圧を変換するシリーズ・レギュレータを用いるのが一般的である。しかしながら、車搭載用機器としてはＣＤやＤＶＤ等のように出力電流が増大する傾向にある。そこで、本願発明者においては、上記のようなシリーズ・レギュレータではパッケージの熱損失の限界にきていることから、高効率化及び低熱損失のスイッチング・レギュレータを用いることを検討した。つまり、大きな出力電流が要求されるＣＤやＤＶＤ向けには、スイッチング・レギュレータを用い、それ以外にはシリーズ・レギュレータを用いて１つの半導体集積回路装置で構成するというものである。

しかしながら、スイッチング・レギュレータを用いた場合には、大きな信号振幅のパルスを用いるものであるため、スイッチングノイズを発生させてしまう。このノイズがオーディオ機器特にチューナに飛び込むと音質を低下させてしまうという問題が懸念される。このようなパルス信号からのノイズの影響を軽減させる技術としては、特開平８−２７４１６７号公報がある。この公報では、クロック信号が伝えられるクロック配線を周りに設けたシールド配線で囲むようにするというものである。
特開平８−２７４１６７号公報

上記特許文献１のようにノイズ源の配線を逐一シールド配線で囲むようにするものでは、スイッチング・レギュレータにおいては十分なノイズ対策にはならない。つまり、スイッチング・レギュレータを構成するパワーＭＯＳＦＥＴのゲートに供給される比較的高レベルのパルス信号を伝える信号線のみをシールドしても、ＭＯＳＦＥＴのゲート電極が占める面積は上記信号線に比べてはるかに大きく、配線のみではノイズ源を十分にシールドしたことにはならないからである。また、各配線を逐一シールドするためには、１つの配線を取り囲むように上下左右及び斜め上下左右にそれぞれダミー配線を設けて相互に接続することとなって実効的な配線数を多くしてしまうという問題がある。

本発明の目的は、簡単な構成で高効率化と動作の安定化を実現した半導体集積回路装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、ノイズに敏感な複数の第１信号配線を互いに同じ配線層で隣接させて配置し、上記複数の第１配線の上層の配線層により電源電圧又は接地電位供給する電源配線を設け、上記複数の第１信号配線と同じ配線層から構成され、その両端に配置された第１信号配線とそれぞれ平行に配置され、上記電源配線に結合された一対からなる第１ダミー配線を設けるとともに、上記複数の第１信号配線層の下層の配線層から構成され、上記第１ダミー配線に接続されて上記複数の第１信号配線を上記電源配線及び第１ダミー配線とともに取り囲む第２ダミー配線層、上記複数の第１信号配線層の下側に中間電圧又はノイズに鈍感な信号線を設けて、上記ノイズに敏感な第１信号配線をノイズ源から保護する。

ノイズに敏感な信号線をまとめてシールドするという簡単な構成でノイズ源から保護することができる。

図１には、この発明に係る半導体集積回路装置に設けられる信号配線の一実施例の断面構造斜視図が示されている。複数（同図では３本）からなる信号線Ｍ２１は、ノイズの影響を抑えたい信号線又はノイズに敏感な信号線である。ノイズの影響を抑えたい信号線又はノイズに敏感な信号線とは、信号線に伝えられる信号にノイズが重畳することにより、本来の信号とは異なる信号と認識されて受信回路で受信されて回路が本来の動作とは異なる誤動作を生じてしまうことをいう。特に制限されないが、本実施例に記載されている半導体集積回路装置はシリコン等の一つの半導体基板上に形成されている。

この実施例では、上記複数からなる信号線Ｍ２１は、互いに同じ配線層（同図では第２層目配線層）により形成されて互いに隣接するようにまとめされて配置される。これらの信号線Ｍ２１の上部には、第３層目配線からなる配線Ｍ３１が一体的に設けられる。この配線Ｍ３１には、安定した電位（電源電圧Ｖｄｄ又は接地電位ＧＮＤ）が与えられる。上記第２層目の配線であって、上記信号線Ｍ２１のうち両端に配置された配線に隣接する配線Ｍ２２が設けられ、コンタクトＣＮ２３によって上層の配線Ｍ３１に接続される。そして、上記複数からなる信号線Ｍ２１の下部には、第１層目配線からなる配線Ｍ１２が一体的に設けられる。この配線Ｍ２１には、コンタクトＣＮ１２によって上記配線Ｍ２２に接続される。これにより、上記複数からなる信号線Ｍ２１は、その上下及び左右に安定した電位（電源電圧Ｖｄｄ又は接地電位ＧＮＤ）が与えられることによって纏めてシールドされる。

上記第１層目配線層には、信号線Ｍ１１が設けられる。これらの信号線Ｍ１１は、上記のように安定した電位のライン、つまりは上記のような電源電圧Ｖｄｄ又は接地電位ＧＮＤ又はノイズの影響を受けてもよい信号線又はノイズに鈍感な信号線とされる。つまり、ノイズの影響を受けてもよい信号線又はノイズに鈍感な信号線とは、ノイズが重畳されても相対的に信号振幅が大きくて受信側においてノイズに影響されないで正しく信号の受信を行い、回路の誤動作が生じないもの、あるいは出力インピーダンスが小さくてノイズを吸収してしまうようなもののことをいう。

上記複数からなる信号線Ｍ２１に対して、ノイズの影響を抑えるためのシールド線Ｍ３１、Ｍ２２及びＭ１２は、単にシールドとして用いるもの他、電源電圧Ｖｄｄ又は接地電位ＧＮＤの一部として共用するようにするものであってもよい。この電源線として活用する場合には、配線抵抗の小さな電源線を実現することができる。

この実施例のように、ノイズに敏感な信号線とノイズに鈍感な配線を分けて、ノイズに敏感な信号線をまとめてノイズの影響を受けないように上記のように一括してシールドを施すことにより、かかるシールド用に振り向けられる配線数を少なくでき、効率的に配線を使用することができる。

図２には、この発明に係る半導体集積回路装置に設けられる信号配線の他の一実施例の断面構造斜視図が示されている。この実施例では、更なる効率的に配線を使用するよう工夫されている。つまり、この実施例では、上記複数からなる信号線Ｍ２１の下層には、上記のように安定した電位のライン、つまりは上記のような電源電圧Ｖｄｄ又は接地電位ＧＮＤ又はノイズの影響を受けてもよい信号線又はノイズに鈍感な信号線Ｍ１１が設けられる。例えば、第３層目の配線Ｍ３１に電源電圧Ｖｄｄを印加した場合には、信号Ｍ１１にはそれとは異なる電位、例えば接地電位ＧＮＤ、あるいは中間電圧（基準電圧）、ノイズに鈍感な信号をそれぞれ供給するようにするものである。

図２の実施例においては、信号線Ｍ１１が本来の回路向けの配線とノイズに敏感な信号線Ｍ２１のシールド向の配線を兼ねるものであるので、図１の実施例と比べても明らかなように配線使用の効率化を図ることができる。つまり、半導体集積回路の集積度を向上させることができる。尚、信号線Ｍ１１は信号線Ｍ２１を取り囲むような形であれば、信号線Ｍ２１の横側或いは上側に設けられても良い。

図３には、この発明に係る半導体集積回路装置の一実施例のブロック図が示されている。この実施例の半導体集積回路装置ＩＣは、回路１、回路２、その他回路、定電圧回路と半導体集積回路に設けられる配線Ｌ１〜Ｌ５と、ノイズ源が模式的に示されている。回路１と回路２は、信号線Ｌ１とＬ２により相互に信号の授受を行うものであり、例えば動作電圧が低いことにより信号振幅が小さく、信号線Ｌ１，Ｌ２に乗るノイズとの相対的な差が小さいことや、送信回路の出力インピーダンスが比較的大きくてノイズが乗りやすいこと等によって、ノイズに敏感な信号線を持つこととなる。

前記図２の実施例を適用する場合には、上記ノイズに敏感な配線Ｌ１とＬ２は、接地電位ＧＮＤが伝えられる配線Ｌ５と定電圧が伝えられる配線Ｌ４及び電源電圧ＶＣＣが伝えられる配線Ｌ４によりシールドされており、ノイズ源からのノイズに対して保護されるものである。半導体集積回路装置ＩＣとして、ロジック（デジタル）回路とリニア回路とが混在したものでは、シールド向けに用いられる電位としては、リアニ用ＧＮＤ、ロジック用ＧＮＤ、リニアＶＣＣ、ロジックＶＤＤのいずれかを用いることができる。図３のように定電圧回路を備えたものは、上記定電圧（中間電圧）も用いることができる。

図４には、この発明に係る半導体集積回路装置に設けられる信号配線の一実施例の断面図が示されている。図３の回路に適用した場合には、信号線Ｌ１とＬ２は、互いに隣接する第２層目配線Ｍ２１で構成し、その両側に設けた第２層目配線Ｍ２２と上記Ｍ２２〜Ｍ２１を跨ぐように上側に形成された第３層目配線Ｍ３１及び上記配線Ｌ２（Ｍ２１）の下側配線Ｍ１２を相互に接続して、例えばリニアＶＣＣを供給する。そして、上記配線Ｌ１の下側の第１層目配線Ｌ１（Ｍ１１）は、リニア接地電位ＧＮＤを与える配線Ｌ５、又は定電圧を供給する配線Ｌ３を設けてシールド作用も兼ねさせるようにすることができる。また、同図の第１層目配線Ｍ２１を配線Ｍ１１のような独立した配線として、それぞれをＬ５とＬ３に振り分けるようにするものであってもよい。

前記図２のようにノイズに敏感な信号線が３本ある場合には、１本は前記第１層目配線Ｍ２１を用い、残り２本に対して第１層目配線Ｌ１（Ｍ１１）から構成されて、回路の接地電位ＧＮＤ及び定電圧をそれぞれ供給する配線Ｌ５とＬ３に前記シールド作用も兼ねるようにする。前記図１の実施例に適用する場合には、上記配線Ｌ１とＬ２は、その上下左右に設けられた配線により例えば電源電圧ＶＣＣ又は回路の接地電位ＧＮＤのような同じ電位の配線によりシールドされるものである。この構成では、上記回路を構成するために必要な接地電位ＧＮＤを与える配線Ｌ５、定電圧を供給する配線Ｌ３を別個に設けることが必要である。

図５には、この発明に係るレギュレータ向半導体集積回路装置の一実施例のブロック図が示されている。この実施例では、２つのスイッチング・レギュレータと３つのシリーズ・レギュレータとが１つの半導体集積回路装置に搭載される。同図は、半導体基板上における各回路のレイアウトに沿って、そのおおよその大きさも表している。ＭＯＳ１〜ＭＯＳ５は、レギュレータを構成するパワーＭＯＳＦＥＴであり、ＭＯＳ１とＭＯＳ２は、コントローラＳＷＲＥＧＣＯＮＴ１，ＳＷＲＥＧＣＯＮＴ２と組み合わされたスイッチング・レギュレータを構成する。ＭＯＳ３〜ＭＯＳ４は、コントローラＳＲＥＧＣＮＴ１〜ＳＲＥＧＣＮＴ３と組み合わされてシリーズ・レギュレータを構成する。

ＢＧ回路は、バンドギャップ回路であり定電圧を発生する。ＬＯＧは論理回路であり、約３．３Ｖ程度の低電圧で動作して各コントローラＳＲＥＧＣＮＴ１〜３、ＳＷＲＥＧＣＯＮＴ１〜２及びコンパレータ等との間での低振幅の信号のやり取りを行って、全体の動作モード等の制御を行う。上記スイッチング・レギュレータを構成するコントローラＳＷＲＥＧＣＯＮＴ１，ＳＷＲＥＧＣＯＮＴ２には、接地端子ＳＷＲＥＧ−ＧＮＤから接地電位が供給される。また、この実施例では、リニア回路向けに接地端子ＳＧＮＤが設けられており、リニア回路やコンパレータに接地電位を供給する。接地端子ＧＮＤは、バンドギャップ回路ＢＧ、論理回路ＬＯＧやコントローラＳＲＥＧＣＮＴ１〜ＳＲＥＧＣＮＴ３に接地電位を供給する。

上記論理回路ＬＯＧと各コントローラＳＲＥＧＣＮＴ１〜３、ＳＷＲＥＧＣＯＮＴ１〜２及びコンパレータ等との間で信号のやり取りを行う配線は、上記信号振幅が小さいことや、出力回路の出力インピーダンスが比較的大きくてノイズが乗りやすいこと等から、同じＩＣチップの中に設けられたスイッチング・レギュレータからの７．５Ｖや９Ｖのような大きな振幅のパルスからのノイズの影響を受けやすい。特に、上記論理回路ＬＯＧは、各回路の動作モードを指示する制御信号であり、ノイズが乗って例えばハイレベルが伝えられる信号線にロウレベルと判定されるようなノイズが乗ると、それに論理回路ＬＯＧが別コントローラＳＲＥＧＣＮＴ１〜３、ＳＷＲＥＧＣＯＮＴ１〜２に別の動作モードを指示したり、別の動作状態と判定して誤動作が生じてしまう。そこで、本願発明では、同図に点線で示すような信号線をノイズに敏感な信号線（保護信号線）として一括して前記のようなシールドを施して、スイッチング・レギュレータ等のようなノイズ源から保護するものである。

この実施例では、特に制限されないが、ノイズ源としてのスイッチング・レギュレータのうち、ＭＯＳ１とＭＯＳ２には、同図に網かけで示したよう、ＭＯＳ１、２のゲートとコントローラＳＷＲＥＧＣＯＮＴ１、２との間を接続する配線として第１層目と第２層目の配線を用いた場合には、第３層目の配線層によりＭＯＳ１と２の全体を覆うようなシールドを設けて、他回路へのノイズの伝播を少なくするようにするものである。これにより、上記のようなノイズに敏感な信号線に対する一括したシールドと、上記ノイズ源としてのＭＯＳ１、２に対するシールドとの相乗効果によって、より安定的に動作するスイッチング・レギュレータとシリーズ・レギュレータとを備えた半導体集積回路装置を得ることができるものとなる。

図６には、この発明に係る電源制御用ＩＣを用いた車載用システムの一実施例のブロック図が示されている。１０は１４Ｖのような電源電圧を供給する直流電圧源としてのバッテリー、２０は電源制御用ＩＣで単結晶シリコンのような１個の半導体基板上に半導体集積回路として構成されている。また、３１はオーディオ装置やナビゲーション装置のような車載電子システムの制御用マイコン、３２はラジオ放送などの選局、検波を行うチューナ、３４はディスクチェンジャーや道路交通情報などを受信処理するＶＩＣＳ装置、高速道路料金の自動支払い処理を行うＥＴＣ装置などオプションの外部接続機器、３５は信号の送受信を行うアンテナの伸縮駆動装置、３６は音場補正などの音声処理を行なうＤＳＰ（デジタル・シグナル・プロセッサ）からなるコントローラ、３７は音声信号を増幅するアンプ、３８は音声を出力するスピーカ、３９はＣＤやＤＶＤなどのコンテンツ情報を復号し再生するプレーヤである。

この実施例の電源制御用ＩＣ２０には、バッテリー電圧ＶＢを例えば１００ｍＡ，５Ｖのような電圧に降圧して出力するシリーズ・レギュレータなどからなる２つのリニア型直流電源２１ａ，２１ｂと、２個のスイッチング・レギュレータを構成するコントロール回路２２ａ，２２ｂと、バッテリー電圧ＶＢをオン、オフ制御してそのまま電源電圧として外部へ出力する２個の電源スイッチ２３ａ，２３ｂが内蔵されており、ＤＳＰコントローラ３５やチューナ３２や制御用マイコン３１など比較的消費電力が少ない装置にはシリーズ・レギュレータ２１ａ，２１ｂで変換された電圧が供給されるように構成されている。また、ＣＤ／ＤＶＤプレーヤ３９、ＤＳＰインターフェース４０など消費電力の大きな装置にはスイッチング・レギュレータＳＲＧ１，ＳＲＧ２で変換された電圧（例えば１Ａ，３．３Ｖ）が供給され、外部接続機器３４やアンテナ装置３５のようなそれほど安定した電圧は必要でない装置には電源スイッチ２３ａ，２３ｂによりバッテリー電圧ＶＢがそのまま電源電圧として供給されるように構成されている。

これは、安定的な電圧が必要であって消費電力が小さな装置においてはシリーズ・レギュレータの効率が高く、安定的な電圧が必要な装置であって消費電力が大きな装置においてはスイッチング・レギュレータの効率が高く、あまり安定的な電圧が必要でない装置においてはそのままスイッチで電源を供給してやるのが効率が高いからである。

ＣＤ／ＤＶＤプレーヤ３９の電源電圧を発生するスイッチング・レギュレータＳＲＧ１は、電圧変換用コイルＬ１、該コイルＬ１に電流を流し込むパワーＭＯＳＦＥＴ（電界効果トランジスタ）からなるスイッチング素子と、そのゲート端子を制御する駆動信号を生成するコントロール回路及び整流用ダイオードＤ１、出力電圧を安定化させる平滑用コンデンサＣ１及びブートストラップ容量Ｃｂ１で構成されている。他のスイッチング・レギュレータＳＲＧ２も同様な回路により構成されている。

図７には、図６のシステムに使用されている電源制御用ＩＣ２０のブロック図が示されている。図７において、図６に示されている素子や回路ブロックと同一の機能を有する素子、回路ブロックには同一の符号を付して重複した説明は省略する。この実施例の電源制御用ＩＣ２０には、バッテリー電圧ＶＢを外部で昇圧した電圧ＶＢＵＰをクランプするクランプ回路２６、該クランプ回路２６でクランプされた電圧を電源電圧としてチップ内部で必要な基準電圧Ｖrefを生成する基準電圧生成回路２７、外部端子ＡＤＪの状態（ショートまたはオープン）に応じて３．３Ｖまたは５Ｖの直流電圧を生成し外部端子Vstbyから出力するシリーズ・レギュレータ２１ｂに対応して該レギュレータによって生成された電圧が目標電圧の９５％以上か否かを監視してリセット信号RESETをチップ外部（この実施例ではマイコン３１）へ出力する電圧監視回路２８が設けられている。

この実施例の電源制御用ＩＣ２０には、スイッチング・レギュレータを動作させるためのクロック信号φ０を生成する発振回路５１および該発振回路の発振信号を分周する分周回路５２と、分周されたクロックφ０の位相を１８０°ずらしたクロックφ１を生成する位相シフト回路５３とが設けられ、分周回路５２で分周されたクロックφ０がスイッチング・レギュレータ２２ｂへ供給され、位相シフト回路５３で位相がシフトされたクロックφ１がスイッチング・レギュレータ２２ａへ供給されている。これにより、スイッチング・レギュレータ２２ａの出力ＭＯＳＦＥＴ（ＭＯＳ１）に電流が流されるタイミングと、スイッチング・レギュレータ２２ｂの出力ＭＯＳＦＥＴ（ＭＯＳ２）に電流が流されるタイミングとがずらされ、電流のピーク値を抑えることができ、同一のクロックによって動作する場合に比べて電源ラインに乗るノイズを減らすことができるようになっている。位相シフト回路５３の代わりにインバータを用いても良い。

この実施例の電源制御用ＩＣ２０は、スイッチング・レギュレータ２２ａ，２２ｂが外部から供給されるクロック信号SYNCINによっても動作可能にされるとともに、外部からのクロック信号SYNCINの周波数等を監視する監視回路５５を備え、外部クロックの周波数が所定の範囲（１００〜２００ｋＨｚ）に入っていないときは自動的に発振回路５１を動作させてチップ内部で生成したクロック信号φ０に切り替えてスイッチング・レギュレータ２２ａ，２２ｂを動作させるとともに、チップ外部のマイコンへ割込み信号ＩＲＱを出力してクロックの異常（CLK Alarm）を知らせる。このように動作させることにより、不所望な動作を行うのを回避すると共に、すばやくマイコン３１に電源制御用ＩＣ２０の状態を知らせて、適切な対処を行う事ができる。

監視回路５５は、電源スイッチ（ハイサイドドライバ）２３ａ，２３ｂがショート異常またはオープン異常を起こしていないか監視し、異常があったときはチップ外部へ割込み信号ＩＲＱを出力して異常（HDS1,2 Short;HDS1,2 Open）を知らせる。さらに、チップ温度を監視して例えば１５０℃を超えると割込み信号ＩＲＱを出力して温度異常（Thermal Alarm）を知らせるとともに、１７０℃を超えるとチップ内部の回路の動作を停止させ、割込み信号ＩＲＱを出力して異常と動作停止（ＴＤＳ）を知らせる。また、内部電源電圧Ｖｄｄ等を監視して、所定のレベル以上になっているときは割込み信号ＩＲＱを出力して異常（Over Voltage Warning）を知らせる。このように電源制御用ＩＣ２０に関する各種の異常をマイコン３１へ割り込み信号ＩＲＱとして知らせる機能を設けることにより、マイコン３１がすばやく電源制御用ＩＣ２０の異常をしることができ、迅速に対処する事ができる。

この実施例では、バッテリー電圧ＶＢ等が異常なレベルになっていないか判定するためのコンパレータ５６ａ，５６ｂと、その判定結果をチップ外部へ出力するための端子５７ａ，５７ｂが設けられている。コンパレータ５６ａ，５６ｂのうち一方は、例えば自動車のメインキーがオーディオ系のオン状態であるＡＣＣ位置にあるときにバッテリー電圧ＶＢ等が異常なレベルになっていないか判定するためメインキーと直列に接続された抵抗からの電圧が入力される。

この実施例の電源制御用ＩＣ２０には、チップ外部のマイコン３１からの指令を受けたり、異常が発生したりしたときにその異常の内容を知らせるデータをマイコン３１へ伝達するためのシリアルポート・インターフェース５８や、データ出力端子Ｑ，データ入力端子Ｄ，イネーブル信号の入力端子／Ｓ，伝送タイミングを知らせるクロックの入力端子Ｃが設けられている。マイコン３１からデータ入力端子Ｄを通してチューナ３２の動作状態に応じてスイッチング・レギュレータ２２aと２２ｂのスルーレートを切り替えるための信号が送られてくる。５７ｃは、通信相手のマイコンが３．３Ｖ系のインターフェースを有するデバイスであるか５Ｖ系のインターフェースを有するデバイスであるかを示す信号VINTERFACEが入力される端子、５９はレベル変換回路を内蔵し信号VINTERFACEに応じてマイコンとの間の信号の経路を切り替える入出力切替え回路である。

このようにシリアルポート・インターフェース５８を設けることにより、マイコンによる制御を効率的に行う事ができ、入出力切替え回路５９によって第１の電圧で動作するインターフェースを有するマイコン（実施例では３．３V）及び第２の電圧で動作するインターフェースを有するマイコン（実施例では５V）どちらにも対応可能となり、データのやり取りを少ない端子、およびインターフェース回路で行う事ができる。

図８には、この発明に用いられるスイッチング・レギュレータの一実施例の回路図が示されている。スイッチング・レギュレータＳＲＧのコントロール回路２２は、出力電圧Ｖｏｕｔを直列抵抗Ｒｄ１，Ｒｄ２で分割した電圧ＶFBと基準となる電圧Ｖｒｅｆとの電位差に応じた電圧を出力する誤差アンプＥＲ−ＡＭＰと、該誤差アンプＥＲ−ＡＭＰの出力電圧とスイッチングＭＯＳＦＥＴＭ１のドレイン電圧とを比較するコンパレータと、該コンパレータＣＭＰの出力に基づいてスイッチングＭＯＳＦＥＴＭ１をオン・オフ制御する信号を生成する制御ロジックＣＬＧと、該制御ロジックＣＬＧからの信号に基づいてスイッチンＭＯＳＦＥＴＭ１のゲート駆動信号を生成するスルーレート切替え可能なドライバ回路ＤＲＶとから構成されている。Ｃｂ１は、スイッチングＭＯＳＦＥＴＭ１がオンされてコイルＬ１に電流が流されることによって、コイルＬ１の一方の端子の電圧が上昇したときに上記ＭＯＳＦＥＴＭ１のゲート駆動信号を持ち上げて上記ＭＯＳＦＥＴＭ１のオン抵抗を下げるための外付けのブートストラップ容量である。

この実施例のスイッチング・レギュレータにおいては、抵抗Ｒｄ１，Ｒｄ２により出力電圧Ｖｏｕｔを分割した電圧ＶFBが誤差アンプＥＲ−ＡＭＰにフィードバックされ、誤差アンプＥＲ−ＡＭＰがフィードバック電圧と基準電圧Ｖｒｅｆの電位差に応じた電圧を出力し、その出力に応じてスイッチングＭＯＳＦＥＴＭ１がオンされる時間を制御することによって、所定のレベルの出力電圧Ｖｏｕｔを生成する。また、スイッチングＭＯＳＦＥＴＭ１と直列に接続されたセンス抵抗Ｒｓの電圧がコンパレータＣＭＰに入力され誤差アンプＥＲ−ＡＭＰからの出力と比較してスイッチングＭＯＳＦＥＴＭ１に流れる電流を制御するように構成されている。上記コンパレータＣＭＰには誤差アンプＥＲ−ＡＭＰの出力と図示しない発振回路などからなる三角波形成回路から供給される三角波とを入力して電位差に応じたパルス幅を有するＰＷＭ駆動パルスを生成して前記スイッチングＭＯＳＦＥＴＭ１のゲート端子に印加して駆動するように構成しても良い。

図９には、この発明に用いられるシリーズ・レギュレータの一実施例を示す回路図である。この実施例のシリーズ・レギュレータは、負荷ＲＬに電流を供給する制御用ＭＯＳＦＥＴＭ３と、出力電圧ＶLoutを安定化させる平滑容量Ｃ０と、出力電圧ＶLoutを分割してフィードバック電圧ＶFB2を生成する抵抗Ｒｄ３，Ｒｄ４と、フィードバック電圧ＶFB2と基準となる電圧Ｖrefとを比較して電位差に応じた電圧を出力する誤差アンプＥＲ−ＡＭＰ０とからなり、誤差アンプＥＲ−ＡＭＰ０の出力が制御用ＭＯＳＦＥＴＭ３のゲート端子に印加されるように構成されている。これによって、抵抗Ｒｄ３，Ｒｄ４により分割された電圧が誤差アンプＥＲ−ＡＭＰ０にフィードバックされ、このフィードバック電圧ＶFB2が基準電圧Ｖrefに一致するように制御用ＭＯＳＦＥＴＭ３のオン抵抗が制御され、入力電圧ＶＬINよりもＭＯＳＦＥＴＭ３のオン抵抗分だけ低い出力電圧ＶLoutが生成される。

以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、スイッチング・レギュレータとシリーズ・レギュレータの数は、それぞれの用途に応じて適宜に決められるものである。また、それぞれの具体的構成も種々の実施形態を採ることができる。この発明は、スイッチング・レギュレータとシリーズ・レギュレータを搭載したＩＣの他、前記のようにノイズ源とみなされるような回路と、ノイズに敏感な回路とが混在する各種半導体集積回路装置に広く利用することができる。

この発明に係る半導体集積回路装置に設けられる信号配線の一実施例を示す断面構造斜視図である。この発明に係る半導体集積回路装置に設けられる信号配線の他の一実施例を示す断面構造斜視図である。この発明に係る半導体集積回路装置の一実施例を示すブロック図である。この発明に係る半導体集積回路装置に設けられる信号配線の一実施例を示す断面図である。この発明に係る半導体集積回路装置の一実施例を示すブロック図である。この発明に係る電源制御用ＩＣを用いた車載用システムの一実施例を示すブロック図である。図６の電源制御用ＩＣ２０のより詳しい構成例のブロック図である。この発明に用いられるスイッチング・レギュレータの一実施例を示す回路図である。この発明に用いられるシリーズ・レギュレータの一実施例を示す回路図である。

符号の説明

Ｍ１１〜Ｍ３１…配線、ＢＧ…バンドギャップ回路、ＬＯＧ…論理回路、ＭＯＳ１〜ＭＯＳ５…ＭＯＳＦＥＴ、ＳＷＲＥＧＣＯＮＴ…コントローラ、ＳＲＥＧＣＮＴ…コントローラ、
１０…直流電圧源、２０…電源制御用ＩＣ、２１…リニア型直流電源（シリーズ・レギュレータ）、２２…スイッチング・レギュレータのコントロール回路、２３…電源スイッチ、２４…内部電源回路、ＳＲＧ…スイッチング・レギュレータ、ＥＲ−ＡＭＰ…誤差アンプ、ＣＭＰ…コンパレータ

Claims

第１電圧で動作する第１回路と、
上記第１回路から出力される信号が伝えられる複数の第１信号配線と、
上記第１電圧よりも大きな第２電圧に対応した信号出力を行う第２回路とを備え、
上記複数の第１信号線は互いに隣接して形成され、
上記複数の第１配線の上層の配線層に構成され、上記第１電圧、第２電圧又は接地電位を供給する電源配線が設けられ、
上記複数の第１信号配線と同じ配線層に構成され、第１信号配線とそれぞれ平行に配置され、上記電源配線に結合された一対からなる第１ダミー配線が配置され、
上記複数の第１信号配線層の下層の配線層に構成され、上記第１ダミー配線に接続されて上記複数の第１信号配線を上記電源配線及び第１ダミー配線とともに取り囲むようにしてなる第２ダミー配線層が配置されてなることを特徴とする半導体集積回路装置。
請求項１において、
上記第１電圧又は第２電圧とは異なる中間電圧が伝えられる電圧供給配線を更に備え、上記電圧供給配線は、上記複数の第１信号配線を上記電源配線、上記第１ダミー配線及び上記第２配線と共に取り囲むようにして設けられることを特徴とする半導体集積回路装置。
請求項１において、
上記第１電圧又は第２電圧とは異なり、かつノイズの影響を受けても所望の回路機能に支障が生じない第２信号配線を更に備え、
上記第２信号配線は、上記複数の第１信号配線を上記電源配線、上記第１ダミー配線及び上記第２配線と共に取り囲むようにして設けられることを特徴とする半導体集積回路装置。
請求項２において、
上記第１回路は、論理制御回路であり、
上記第２回路は、スイッチング・レギュレータを構成するコントローラであり、
上記第１信号配線は、上記コントローラに伝えられる制御信号を含むものであることを特徴とする半導体集積回路装置。
請求項４において、
シリーズ・レギュレータを更に含み、
上記第１回路は、上記スイッチング・レギュレータ及び上記シリーズ・レギュレータとの間で授受される制御信号を含んで上記複数の第１信号配線を用いることを特徴とする半導体集積回路装置。
請求項５において、
上記第１信号配線には低い周波数の制御信号が伝えられるものであることを特徴とする半導体集積回路装置。
第１回路、第２回路、第３回路、複数の第１信号配線、第１電源配線、第２電源配線及び第３電源配線を有し、
上記第１回路及び上記第２回路は、上記第１電源配線から第１電圧が供給されて動作し、
上記第３回路は、上記第２電源配線から上記第１電圧よりも大きい第２電圧を供給されて動作し、
上記第３電源配線は、接地電位を所望の回路に供給し、
上記複数の第１信号配線は、上記第１回路と上記第２回路とを互いに接続するよう設けられ、
上記第３回路は、上記第１回路と上記第２回路との間に配置され、
上記複数の第１信号配線は、互いに隣接するよう設けられ、
上記複数の第１信号配線上のおのおのにおのおのの複数の第１信号が伝達され、
上記第１電源配線、上記第２電源配線及び上記第３電源配線のいずれかは上記複数の第１信号配線を取り囲むように設けられてなることを特徴とする半導体集積回路装置。
第１回路、第２回路、第３回路、複数の第１信号配線、第１電源配線、第２電源配線及び第３電源配線を有し、
上記第１回路及び上記第２回路は、上記第１電源配線から第１電圧が供給されて動作し、
上記第３回路は、上記第２電源配線から上記第１電圧よりも大きい第２電圧が供給されて動作し、
上記第３電源配線は、接地電位を所望の回路に供給し、
上記複数の第１信号配線は、上記第１回路と上記第２回路とを互いに接続するよう設けられ、
上記第３回路は、上記第１回路と上記第２回路との間に配置され、
上記複数の第１信号配線は、互いに隣接するよう設けられ、
上記複数の第１信号配線上のおのおのにおのおのの複数の第１信号が伝達され、
上記第１電源配線、上記第２電源配線及び上記第３電源配線のいずれか２つ又は全てが上記複数の第１信号配線を取り囲むように設けられてなることを特徴とする半導体集積回路装置。
請求項８において、
スイッチング・レギュレータを更に含み、
上記第１回路及び第２回路は、論理制御回路であり、
上記第３回路は、スイッチング・レギュレータを構成するコントローラであり、
上記第１信号配線は、上記コントローラに伝えられる制御信号を含むものであることを特徴とする半導体集積回路装置。
請求項９において、
シリーズ・レギュレータを更に含み、
上記第１回路は、上記スイッチング・レギュレータ及びシリーズ・レギュレータとの間で授受される制御信号を含んで上記複数の第１信号配線を用いることを特徴とする半導体集積回路装置。
請求項９において、
上記スイッチング・レギュレータは、それを取り囲むような配線でシールドされてなることを特徴とする半導体集積回路装置。
請求項８において、
上記第１電圧及び第２電圧とは異なる第３電圧が伝えられる電圧供給配線を更に備え、上記電圧供給配線は、上記複数の第１信号配線を覆うように設けられてなる上記第１電源配線、上記第２電源配線及び上記第３電源配線のいずれか２つ又は全てと共に上記複数の第１信号配線を取り囲むように設けられてなることを特徴とする半導体集積回路装置。