JP2007184650A - プログラム可能な電子処理装置用のマウント - Google Patents

プログラム可能な電子処理装置用のマウント Download PDF

Info

Publication number
JP2007184650A
JP2007184650A JP2007097474A JP2007097474A JP2007184650A JP 2007184650 A JP2007184650 A JP 2007184650A JP 2007097474 A JP2007097474 A JP 2007097474A JP 2007097474 A JP2007097474 A JP 2007097474A JP 2007184650 A JP2007184650 A JP 2007184650A
Authority
JP
Japan
Prior art keywords
functional unit
mount
matching circuit
processing device
data stream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007097474A
Other languages
English (en)
Inventor
Klaus Heberle
クラウス・ヘーベルレ
Ulrich Sieben
ウルリッヒ・ズィーベン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10243684A external-priority patent/DE10243684A1/de
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Publication of JP2007184650A publication Critical patent/JP2007184650A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】本発明は、最新の半導体プロセスを使用しながら、製品が長期間一定である保証をユーザに与えることのできる電子処理装置のマウントを提供することを目的とする。
【解決手段】モノリシック集積コンポーネントの第１の機能ユニット7 と第２の機能ユニット8 へ分割されるマイクロプロセッサ等のプログラム可能な電子処理装置のマウントであり、第１の機能ユニット7 はそれらの電気的特性に関して処理装置の全ての入力および出力インターフェースを規定し、第２の機能ユニット8 の全ての基本的な接続は第１の機能ユニット7 を介してのみ外部からアクセス可能であり、第１の機能ユニット7 は第２の機能ユニット8 の接続を電気的に外部状態へ適合するように機能する整合回路を備え、整合回路には、直列のデータ流と並列のデータ流との間の変換を行う変換装置が含まれていることを特徴とする。
【選択図】 図７

Description

本発明はプログラム可能な電子処理装置のパッケージまたは密封体或いはキャリア装置の意味でのマウントに関する。
通常、このような処理装置はモノリシック集積回路を具備するプロセッサを構成する。アナログ信号およびデジタル信号またはデータはアプリケーションに応じて処理される。比較的小さい電子モジュールはこれらのプロセッサがメモリ等の付加的な回路と共に比較的小さいパッケージで収納されることを可能にする。小さいパッケージ寸法のために、通常“マイクロプロセッサ”とも呼ばれている。少なくとも２つの個々の構造が１つのマウントに含まれるならば、これは単一のモノリシック集積回路だけが存在する場合と区別して“ハイブリッド回路”とも呼ばれる。
マイクロプロセッサの使用は全ての技術領域で増加しており、それらの補助によって制御プロセスは最適化されている。付加される価格と複雑性は比較的低く、分解の分散化を可能にする。広範囲の応用は機械エンジニアリング、特に自動車分野に存在し、種々の点でのビークルの動作を最適化するためにこのようなマイクロプロセッサに対する依存が増加している。
しかしながら、このようなプロセッサが使用されることができる多くのケースでは、基本的な問題がサイクル回数がプロセッサの製造業者とユーザで非常に広く異なる事実から生じている。このようなプロセッサが技術的なシステムで採択されるとき、できる限り均一な商品が製造および、関連するシステムの開発、計画、製造、動作回数を通じての置換に有効であることが必要である。
技術を変更する場合、電気接続パラメータの変化は別として、過電圧、極性の反転、電磁干渉に対する変化された感度を考慮しなければならない。また例えば電磁干渉信号として比較的長いライン上を伝送される急峻なクロックパルスとデータエッジにより他の回路の干渉効果にも変化が存在する。
複雑さが増加する回路を構成できるように現在の技術の変化にしたがわなければならないので、半導体技術の開発は通常ユーザにより特定される時間フレームに先行している。時代遅れの技術の連続した使用は平行した生産ラインの使用を含んでおり、これは全容量の使用が保証されていないので通常、経済的ではない。
それ故、請求項１で特徴付けされている本発明の目的は、半導体の製造業者が一方では最新技術の半導体プロセスを使用し、他方では製品が長期間一定である保証をユーザに与えることを可能にするように前述の問題に対する適切な解決策を与えることである。
この目的は本発明のによって達成される。本発明は、別々のモノリシック集積コンポーネントを表す少なくとも第１の機能ユニットと第２の機能ユニットへ分割されるプログラム可能な電子処理装置、特にマイクロプロセッサを含んでいるマウントにおいて、第１の機能ユニットはそれらの電気的特性に関して処理装置の全ての入力および出力インターフェースを規定し、第２の機能ユニットの全ての基本的な接続は第１の機能ユニットを介してのみ外部からアクセス可能であり、第１の機能ユニットは第２の機能ユニットの接続を電気的に外部状態へ適合するように機能する整合回路を具備し、その整合回路は直列のデータ流と並列のデータ流との間の変換を行う変換装置を含んでいることを特徴とする。
このマウントでは処理装置の外部の電気的状態を基本的に規定する第１の機能ユニットと適切な処理を行う第２の機能ユニットが設けられている。その基本的な接続は外部からは第１の機能ユニットの外部接続を介してのみアクセス可能である。ここで使用されている用語“基本的な接続”とは許容度が厳格であり、或いはそれらの能動的または受動的な妨害特性が考慮されなければならないために外部から見たときそれらの電気的パラメータに関して臨界的である接続を含んでいる。セットまたはリセット入力のように臨界的ではない接続は含まれてもよいが、これは使用される技術の予見できる進歩を考慮して長い目で安全であっても、必ずしも第１の機能ユニットを介して伝送される必要はない。マウント中に第１および第２の機能ユニットを具備する構造はハイブリッド回路に類似しているが、全体的に異なる目的の役目で機能する。２以上のモノリシック集積回路から構成されてもよい第１の機能ユニットは基本的に外部状態を規定するだけの役目を行い、第２の機能ユニットに対して適切な整合回路を利用可能にする。このようにして、第２の機能ユニットに含まれている１以上のモノリシック集積回路からなる適切な処理装置は外部から観察されるとき、“マスク”されている。純粋な整合回路に加えて、第１の機能ユニットは発振器、供給電圧調節回路、バッファ回路、保護回路等のより一般的な機能を行うサブ回路を含んでもよい。供給電圧調節回路は調節されていないまたは過剰な供給電圧を有する電源システムにおけるマイクロプロセッサの自律的な動作を許容する。これは第２の機能ユニットの動作に対して特に重要であり、その供給電圧は必要ならば使用される技術に適合され、他方ではもとの供給電圧は他の電子回路または測定装置で維持されなければならない。通常、処理装置はメモリ装置も含んでおり、メモリ装置の書込みおよび消去電圧もまた第１の機能ユニットで有効に発生されるか適合される。
第１の機能ユニットと第２の機能ユニットへの分割は技術が第１の機能ユニットで維持されるならば、これを外部から考慮する必要なく適切な処理装置のさらに技術的な進歩を可能にする。さらに、技術の進歩は通常高い処理レートと低い電圧レベルに関連される。比較的長いリードによって、処理レートは考慮される可能性のある干渉を増加する。他方で、高い処理レートは低い処理速度のために並行するプロセスが前もって必要である多数のプロセスでの逐次的な処理を可能にする。並行する処理は通常、並列データ入力および出力を必要とし、そのため接触パッド数が増加し、したがって必要なチップ面積が増加する。したがって、プロセッサの機能が増加する場合にも、それに比例して接触パッド数を増加させないでそれに限定することが必要であり、そのため第２の機能ユニットでは直列のデータ入力および出力がは望ましい。その結果、第１の機能ユニットの整合回路においては直列のデータ流と並列のデータ流との間の変換を行うような適切な変換装置を設けることが必要である。
整合回路が固定されていないで、プログラム可能であるならば、適合がその後プログラムを介して可能であるので、勿論フレキシブル性はさらに大きい。新しい技術が使用されるので、プロセッサの入力および出力レベルが変化するならば、整合回路の新しい電圧レベルはプログラムを介して適合される。整合回路はまた、測定モードがプログラム可能であるように構成されることもできる。
本発明および有効な開発を添付図面を参照してさらに詳細に説明する。
図１を参照すると、従来技術によるマウントにおけるモノリシック集積回路1 の典型的な構成の概略平面図が示されている。マウントは通常、モールドされたプラスティックパッケージであり、その外形は線2 により表されている。モノリシック集積回路1 のキャリアは通常フレームと呼ばれる平坦な金属スタンピング3 であり、それは一方ではプラスティックパッケージを通ってモノリシック集積回路の接触パッドの直通接続を与え、他方ではモノリシック集積回路1 を受けるためのプラットフォーム4 を含んでいる。通常、このプラットフォームは外部接地ピンに接続されている。モノリシック集積回路１の接触パッドはボンドワイヤによりフレーム3 の関連する内部リードに接続されている。モノリシック集積回路1 への全ての外部リードはフレーム3 を通って接続されている。
図２は従来技術のハイブリッド回路の概略平面図を示している。このハイブリッド回路は２つのモノリシック集積回路5 、6 から構成されている。キャリアがプラットフォーム４を有するフレーム３であるならば、２つのモノリシック集積回路はこのプラットフォームに並んで配置されている。フレーム３の関連するリードへ接続するワイヤボンドを経てモノリシック集積回路5 、6 へまたは回路から回路へ直接的に接続が行われる。幾つかのケースでは、より小さい回路が大きい回路へ接合される積層構造を使用する。小さい回路は通常メモリ回路またはキャパシタ、コイル、フィルタ等の特別なコンポーネントを有する回路である。
ハイブリッド回路が通常使用され、ここでは異なる基本機能を有するサブ回路は異なるメモリタイプと共に例えばアナログ回路およびデジタル回路に作用する。したがって最適な技術は各回路で利用可能である。この方法で、異なる製造業者の製品を結合することも可能である。ハイブリッド回路のマウントはまた接続がワイヤ結合により通常行われる全体的な印刷回路板であってもよい。ボード上の個々の回路とワイヤ結合はその後、プラスティックの密封体により保護される。
図３は本発明にしたがった第１および第２の機能ユニット7 8の並列配置を有するマウントの概略平面図である。２つのモノリシック集積機能ユニット7 8の並列の配置は図２の２つのモノリシック集積回路5 、6 の並んだ配置に比較的類似している。相違点は、図３では全ての外部接触部は第１の機能ユニットにのみ接続され、第２の機能ユニット8 は第１の機能ユニット7 への接続のみを有する点である。プラットフォーム4 を介する共通の接地接続は例外を表している。図３はフレーム3 が使用されるならば、ワイヤボンドは限定された結合形状だけを可能にするのでこのマウントは比較的少数の外部リードに限定され、内部フレームリードの設計による補償は部分的にのみ可能であることを概略表示で既に示されている。ある対策が図４で示されている積層構成によって与えられる。
フレームプラットフォーム4 上に２以上のサブ回路を具備する図４の概略的な積層構成では、ほぼ図１のような中心構造が保持され、それによってフレーム3 の全ての内部接触部はボンドワイヤを介して第１の機能ユニット7 のエッジから容易に到達されることができる。積層構成のために、第１の機能ユニット7 は第２の機能ユニット8 のキャリア機能を割当てられる。勿論、これは第１の機能ユニット7 のチップ領域が第２の機能ユニット８のチップ領域よりも実質上大きいことを必要とする。パッケージの外形またはプラスティック密封体の境界は線2 により表されている。
図５はフレームプラットフォーム4 上の積層構成と並列配置の組合わせの１実施形態を概略して示している。積層構成はほぼ図４に対応し、並列配置は図３の構成に対応する。第１の機能ユニット7 は第２の機能ユニット8 を支持し、共通のフレームプラットフォーム上に配置された第２の機能ユニットまたは補助ユニット9 へさらに並列した位置で接続されている。外部への全ての接続は第１の機能ユニット7 を介してのみ行われる。ユニット9 は例えばメモリモジュールである。第２の機能ユニットへのその接続がボンドワイヤにより直接行われるかまたは間接的に第１の機能ユニット7 を介して行われるかは主として空間的条件に基づいている。パッケージの外形またはプラスティック密封体の境界は線2 により表されている。
図６はマウントの１実施形態の概略平面図であり、ここでは第１の機能ユニット7 からの外部接続30の不適切なアクセス能力の問題が第１および第２の機能ユニット7 8の並列配置により解決されている。例えばセラミック本体からなる絶縁キャリア10はその表面上に相互接続平面11を有しており、第１および第２の機能ユニット7 8を支持している。相互接続平面11は全ての相互接続12、13、14、15、16、17および関連する接触領域20を形成するためワイヤの幾つかの相互に絶縁された層からなる。ワイヤボンド40により、第１および第２の機能ユニット7 8から相互接続の接触領域20へ接続が行われる。相互接続は相互からおよび表面から隔離され、それ故、第１または第２の機能ユニット7 、8 を任意に横切りまたはその下を通過し、例えば相互接続15と16、第２の機能ユニット8 下を走る相互接続17の交差と比較する。この方法で、マウントの全ての外部端子30は第１の機能ユニット7 から容易に到達されることができる。キャリア10はまた外部端子30に接続され、または外部端子30は製造中に既にキャリア中に埋設される。構造全体はプラスティックの密封体により包囲され、その外形は鎖線２により示されている。
図７はキャリア10と第１または第２の機能ユニット7 8の並列配置を有するさらに別のマウントの断面図を示している。この構成はほぼ図６の構成に類似している。しかしながら、外部端子がはんだパッド35のアレイにより構成されている点で図６とは異なる。この構成は外部端子数が非常に多くエッジに沿った端子の直線的な配置では間隔が非常に小さくなる場合に使用される。各はんだパッド35は穴36を介して接続され、これは相互接続平面11に対する電気接続を与える。図７の側面図では、第１および第２の機能ユニット7 、8 から相互接続平面11へのワイヤボンド40が明瞭に示されている。
第１および第２の機能ユニット7 、8 に分割することにより、本発明は勿論、モノリシック集積回路の使用に限定されない。適切であるならば、他の製造プロセスは個々のサブ回路に対して使用されてもよい。重要なことは、外部から、処理装置の電気的に一定の性能が保証され、これは一定の電気的パラメータを有する第１の機能ユニットにより適切に処理装置をマスキングすることによって実現される。
従来技術によるモノリシック集積回路の典型的なマウントの概略平面図。 従来技術によるハイブリッド回路の典型的なマウントの概略平面図。 本発明にしたがった第１および第２の機能ユニットの並列配置におけるマウントの概略平面図。 本発明にしたがった第１および第２の機能ユニットの積層構成におけるマウントの概略平面図。 本発明にしたがった積層構成と並列配置の組合わせにおけるマウントの概略平面図。 第１および第２の機能ユニットの全ての接触部が受動キャリアに接続される本発明にしたがったマウントの概略平面図。 はんだパッドのアレイにより規定された外部端子を有するほぼ図６にしたがったマウントの概略断面図。

Claims (7)

  1. 別々のモノリシックな集積されたコンポーネントを表す少なくとも第１の機能ユニットと第２の機能ユニットへ分割されるプログラム可能な電子処理装置を含んでいるマウントにおいて、
    第１の機能ユニットはそれらの電気的特性に関して処理装置の全ての入力および出力インターフェースを規定し、
    第２の機能ユニットの全ての基本的な接続は第１の機能ユニットを介してのみ外部からアクセス可能であり、
    第１の機能ユニットは第２の機能ユニットの接続を電気的に外部状態へ適合するように機能する整合回路を具備し、
    前記整合回路は直列のデータ流と並列のデータ流との間の変換を行う変換装置を含んでいることを特徴とするマウント。
  2. 前記整合回路において、電圧レベルの変化が行われることを特徴とする請求項１項記載のマウント。
  3. 第２の機能ユニットの少なくとも１つの電源電圧供給端子は第１の機能ユニットを介して供給され、この場合、整合回路は電圧調節装置を含んでいることを特徴とする請求項１記載のマウント。
  4. 前記整合回路において、電流レベルの変化が行われることを特徴とする請求項１記載のマウント。
  5. 前記整合回路において、入力または出力されるデータが一時的に記憶されることを特徴とする請求項１記載のマウント。
  6. 前記整合回路はその電気的特性に関してプログラム可能であることを特徴とする請求項１記載のマウント。
  7. 前記整合回路において、測定モードがプログラム可能であることを特徴とする請求項１記載のマウント。
JP2007097474A 2002-01-31 2007-04-03 プログラム可能な電子処理装置用のマウント Pending JP2007184650A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10204071 2002-01-31
DE10243684A DE10243684A1 (de) 2002-01-31 2002-09-20 Aufnahmevorrichtung für eine programmierbare, elektronische Verarbeitungseinrichtung

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003564936A Division JP2005516417A (ja) 2002-01-31 2003-01-31 プログラム可能な電子処理装置用のマウント

Publications (1)

Publication Number Publication Date
JP2007184650A true JP2007184650A (ja) 2007-07-19

Family

ID=27664554

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2003564936A Pending JP2005516417A (ja) 2002-01-31 2003-01-31 プログラム可能な電子処理装置用のマウント
JP2007097474A Pending JP2007184650A (ja) 2002-01-31 2007-04-03 プログラム可能な電子処理装置用のマウント

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2003564936A Pending JP2005516417A (ja) 2002-01-31 2003-01-31 プログラム可能な電子処理装置用のマウント

Country Status (5)

Country Link
US (2) US7138712B2 (ja)
EP (1) EP1472733B1 (ja)
JP (2) JP2005516417A (ja)
CN (1) CN100364088C (ja)
WO (1) WO2003065453A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231538A (ja) * 2008-03-24 2009-10-08 Renesas Technology Corp 半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159111A (ja) * 2003-11-27 2005-06-16 Matsushita Electric Ind Co Ltd マルチチップ型半導体装置
WO2005052794A1 (de) * 2003-11-28 2005-06-09 Micronas Gmbh Monolithisch integrierte anpassschaltung
DE102004022614B3 (de) * 2004-05-07 2006-01-26 Daimlerchrysler Ag Erweiterbares Steuergerät
US20070070608A1 (en) * 2005-09-29 2007-03-29 Skyworks Solutions, Inc. Packaged electronic devices and process of manufacturing same
KR101221807B1 (ko) * 2006-12-29 2013-01-14 페어차일드코리아반도체 주식회사 전력 소자 패키지
US8922028B2 (en) * 2007-02-13 2014-12-30 Advanced Semiconductor Engineering, Inc. Semiconductor package
JP4469877B2 (ja) * 2007-07-12 2010-06-02 株式会社東芝 電子装置
JP5405785B2 (ja) * 2008-09-19 2014-02-05 ルネサスエレクトロニクス株式会社 半導体装置
CN105223190A (zh) * 2015-11-09 2016-01-06 苏州怡创医疗器械有限公司 一种应用于化学发光测定仪的加样机构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0322557A (ja) * 1989-06-20 1991-01-30 Sanyo Electric Co Ltd 混成集積回路装置
JP2001185676A (ja) * 1999-12-24 2001-07-06 Sharp Corp 半導体装置

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5386576A (en) * 1977-01-10 1978-07-31 Nec Corp Package for semiconductor element
US5245216A (en) * 1990-09-11 1993-09-14 Kabushiki Kaisha Toshiba Plastic-molded type semiconductor device
JP3011510B2 (ja) * 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
US6295870B1 (en) * 1991-02-08 2001-10-02 Alliedsignal Inc. Triaxial angular rate and acceleration sensor
US5331853A (en) 1991-02-08 1994-07-26 Alliedsignal Inc. Micromachined rate and acceleration sensor
JPH0689962A (ja) * 1992-02-28 1994-03-29 Mega Chips:Kk 半導体装置
JP2701712B2 (ja) * 1993-11-11 1998-01-21 日本電気株式会社 半導体装置
US5408127A (en) * 1994-03-21 1995-04-18 National Semiconductor Corporation Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components
FR2718571B1 (fr) * 1994-04-08 1996-05-15 Thomson Csf Composant hybride semiconducteur.
KR0149798B1 (ko) * 1994-04-15 1998-10-01 모리시다 요이치 반도체 장치 및 그 제조방법과 리드프레임
JPH09312357A (ja) * 1996-05-21 1997-12-02 Fuji Electric Co Ltd 半導体装置
JP3685585B2 (ja) * 1996-08-20 2005-08-17 三星電子株式会社 半導体のパッケージ構造
JPH1064956A (ja) * 1996-08-20 1998-03-06 Fujitsu Ltd フェースダウンボンディング半導体装置
US6281590B1 (en) * 1997-04-09 2001-08-28 Agere Systems Guardian Corp. Circuit and method for providing interconnections among individual integrated circuit chips in a multi-chip module
JP3191743B2 (ja) * 1997-09-30 2001-07-23 富士ゼロックス株式会社 機能変更可能な半導体装置
US6871413B1 (en) * 1997-12-15 2005-03-29 Microstrain, Inc. Miniaturized inclinometer for angle measurement with accurate measurement indicator
US6185280B1 (en) * 1998-02-12 2001-02-06 Intervoice Limited Partnership Line impedance matching using dynamically generated transfer functions
DE19808193B4 (de) * 1998-02-27 2007-11-08 Robert Bosch Gmbh Leadframevorrichtung und entsprechendes Herstellungsverfahren
JPH11261351A (ja) * 1998-03-09 1999-09-24 Matsushita Electric Ind Co Ltd 電力増幅器ｍｍｉｃ
JPH11354643A (ja) * 1998-06-08 1999-12-24 Mitsubishi Electric Corp プリシリコン評価ツール実装構造
JP3380465B2 (ja) * 1998-06-29 2003-02-24 松下電器産業株式会社 半導体装置
US6392304B1 (en) * 1998-11-12 2002-05-21 United Memories, Inc. Multi-chip memory apparatus and associated method
JP3754221B2 (ja) * 1999-03-05 2006-03-08 ローム株式会社 マルチチップ型半導体装置
US6388319B1 (en) * 1999-05-25 2002-05-14 International Rectifier Corporation Three commonly housed diverse semiconductor dice
JP2001227902A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 半導体装置
US20030005191A1 (en) * 2000-12-08 2003-01-02 Montierth Mark D. Integrated circuit method and apparatus
JP2002217416A (ja) * 2001-01-16 2002-08-02 Hitachi Ltd 半導体装置
US6521994B1 (en) * 2001-03-22 2003-02-18 Netlogic Microsystems, Inc. Multi-chip module having content addressable memory
US6396130B1 (en) * 2001-09-14 2002-05-28 Amkor Technology, Inc. Semiconductor package having multiple dies with independently biased back surfaces
US6633005B2 (en) * 2001-10-22 2003-10-14 Micro Mobio Corporation Multilayer RF amplifier module
US6774718B2 (en) * 2002-07-19 2004-08-10 Micro Mobio Inc. Power amplifier module for wireless communication devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0322557A (ja) * 1989-06-20 1991-01-30 Sanyo Electric Co Ltd 混成集積回路装置
JP2001185676A (ja) * 1999-12-24 2001-07-06 Sharp Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231538A (ja) * 2008-03-24 2009-10-08 Renesas Technology Corp 半導体装置

Also Published As

Publication number Publication date
EP1472733B1 (de) 2015-10-28
US20050062126A1 (en) 2005-03-24
EP1472733A1 (de) 2004-11-03
JP2005516417A (ja) 2005-06-02
WO2003065453A1 (de) 2003-08-07
CN100364088C (zh) 2008-01-23
CN1596469A (zh) 2005-03-16
US20070035018A1 (en) 2007-02-15
US7138712B2 (en) 2006-11-21
US7675165B2 (en) 2010-03-09

Similar Documents

Publication Publication Date Title
JP2007184650A (ja) プログラム可能な電子処理装置用のマウント
JP4885635B2 (ja) 半導体装置
US8581377B2 (en) TSOP with impedance control
JP2560805B2 (ja) 半導体装置
US6040985A (en) Circuit board having general purpose region and programmable region
JPS5987842A (ja) Ｉｃ／ｌｓｉソケツト
US6163042A (en) Semiconductor integrated circuit
KR20040095604A (ko) 프로그램 가능한 전자 처리 장치용 마운트
US7823279B2 (en) Method for using an in package power supply to supply power to an integrated circuit and to a component
US5869884A (en) Semiconductor device having lead terminal on only one side of a package
US20230069741A1 (en) Solder surface features for integrated circuit packages
KR100416586B1 (ko) 기판의 배선을 통하여 반도체 칩 내부전원을 일정하게 공급하는 볼 그리드 어레이 패키지
JP2003068968A (ja) 半導体集積回路装置
JPH08250648A (ja) 半導体装置およびそれを用いた論理回路
JP2001077230A (ja) リードフレーム及びそれを用いた半導体装置実装体
JPH03254150A (ja) 半導体素子
JP2011014758A (ja) リードフレーム及びこれを用いた電子部品
US20090153187A1 (en) Monolithically integrated interface circuit
JP2009232608A (ja) 電気接続箱
JPH01205457A (ja) システム化半導体装置
JPH02220515A (ja) 半導体装置
JPH1022409A (ja) 集積回路用パッケージ
JPS63182840A (ja) 電源供給用集積回路ケ−ス
JPH05190674A (ja) 半導体集積回路装置
JPH0669405A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100609

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110614