JP2005159111A - マルチチップ型半導体装置 - Google Patents

マルチチップ型半導体装置 Download PDF

Info

Publication number
JP2005159111A
JP2005159111A JP2003397103A JP2003397103A JP2005159111A JP 2005159111 A JP2005159111 A JP 2005159111A JP 2003397103 A JP2003397103 A JP 2003397103A JP 2003397103 A JP2003397103 A JP 2003397103A JP 2005159111 A JP2005159111 A JP 2005159111A
Authority
JP
Japan
Prior art keywords
chip
inter
semiconductor chip
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003397103A
Other languages
English (en)
Inventor
Hideo Yanai
秀生 谷内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003397103A priority Critical patent/JP2005159111A/ja
Priority to US10/568,620 priority patent/US20060284306A1/en
Priority to PCT/JP2004/011395 priority patent/WO2005053024A1/ja
Priority to CNA2004800222444A priority patent/CN1833318A/zh
Publication of JP2005159111A publication Critical patent/JP2005159111A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】外部接続端子数を大幅に増加することなく、外部の電圧変換回路が不要な構成でシリアルデータを伝送することができるマルチチップ型半導体装置の提供。
【解決手段】高耐圧の第１の半導体チップ１と低耐圧の第２の半導体チップ２とをパッケージ３内で相互接続する。第１の半導体チップ１は、電圧変換回路４と、複数の第１チップ間接続部１０と、第１シリアルデコーダ６と、パッケージ３外に引き出される外部接続端子１２との外部接続部１３とを備え、第２の半導体チップ２は、第２シリアルデコーダ５と、複数の第２チップ間接続部１１とを備える。複数の第１チップ間接続部１０と複数の第２チップ間接続部１１間とを直接接続するボンディングワイヤ９を設け、外部接続端子１２より入力されるシリアルデータを、電圧変換回路４で減圧され、第１チップ間接続部１０と第２チップ間接続部１１とを介して第２シリアルデコーダ５に供給する構成とする。
【選択図】図１

Description

本発明は、複数の半導体チップを同一パッケージに収容したマルチチップ型半導体装置に関する。
複数の半導体チップを互いに接続して樹脂モールドしてなるマルチチップ型半導体装置では、半導体チップ相互間の接続が種々の形態で行われる。例えばボンディングワイヤで半導体チップ間の接続が行われる場合もあり、また、半導体チップ同士を重ね合わせてチップ・オン・チップ構造とし、バンプを介して半導体チップ同士の電気接続が行われる場合もある。さらには、配線基板上に複数の半導体チップを接合することによって、複数の半導体チップ同士の電気接続が達成されている場合もある。
同一パッケージに複数のチップを収容する理由としては、例えば高周波信号処理と低周波ベース処理とが必要なＬＳＩを集積化した場合、低周波用プロセスを用いて１チップで集積化すると周波数特性が不足するため、高周波信号処理が不可能になり、また高周波用プロセスを用いて１チップで集積化するとコストアップになることなどがあげられる。このような場合、それぞれの半導体チップの耐圧がそれぞれ異なる場合があり、種々の解決課題がある。
異なる耐圧のチップを同一パッケージに収容したマルチチップ型半導体の動作テストにおける課題解決法に関しては、例えば特許文献１に記載された技術を例示することができる。
シリアルデータ伝送に関する課題の解決法について図４を参照して説明する。
図４は異なる耐圧のチップを同一パッケージに収容した従来のマルチチップ型半導体の構成を示すブロック図であり、第１の半導体チップ１と第２の半導体チップ２とをパッケージ３に収納したマルチチップ型半導体装置であり、第１の半導体チップ１は第１シリアルデコーダ６と外部接続部１３とを備えており、第２の半導体チップ２は第２シリアルデコーダ５と外部接続部２３とを備えている。
電圧源７はマイコン（マイクロコンピュータ）８と第１の半導体チップ１に接続されている。マイコン８から供給されるシリアルデータの一方は、シリアルデータ用外部接続端子１２を介して第１の半導体チップ１に供給され、他方は電圧変換回路２１を介してシリアルデータの電圧を減圧し、シリアルデータ用外部接続端子２２を介して第２の半導体チップ２に供給される。
マイコン８から供給されたシリアルデータは、並列的に第１の半導体チップ１と第２の半導体チップ２に出力され、第１の半導体チップ１と第２の半導体チップ２の内部回路を制御する。
なお第１の半導体チップ１は高耐圧チップであり、第２の半導体チップ２は低耐圧チップであって、低耐圧チップの耐圧値はマイコン８から供給されるシリアルデータの電圧値以下である。
特開２０００−３３２１９３号公報
しかしながら、図４に示す従来のマルチチップ型半導体装置のシリアル伝送方式では、低耐圧チップに外部からシリアルデータを供給するため、シリアルデータ用外部接続端子２２が必要であって、ピン数の増大、すなわち実装面積の増大を招き、パッケージ全体の小型化が困難となる。また外部に電圧変換回路２１が必要となり、コストの増大を招くという問題がある。
本発明は、前記従来の問題点に鑑みてなされたものであり、外部接続端子数を大幅に増加することなく、かつ外部の電圧変換回路が不要な構成にて、シリアルデータを伝送することができるマルチチップ型半導体装置を提供することを目的とする。
前記目的を達成するため、本発明は、第１の半導体チップと第２の半導体チップとをパッケージ内で相互接続して構成されるマルチチップ型半導体装置であって、前記第１の半導体チップは、電圧変換回路と、前記第２の半導体チップと接続するための複数の第１チップ間接続部と、第１シリアルデコーダと、前記パッケージ外に引き出される外部接続端子と、該外部接続端子に接続するための外部接続部とを備え、前記第２の半導体チップは、第２シリアルデコーダと、前記第１の半導体チップと接続するための複数の第２チップ間接続部とを有し、前記複数の第１チップ間接続部と前記複数の第２チップ間接続部間とを直接接続するボンディングワイヤを備え、前記外部接続端子より入力されるシリアルデータが前記電圧変換回路と前記第１チップ間接続部と前記第２チップ間接続部とを介して前記第２シリアルデコーダに伝達されるように構成したことを特徴とする。
また、本発明は、第１の半導体チップと第２の半導体チップとをパッケージ内で相互接続して構成されるマルチチップ型半導体装置であって、前記第１の半導体チップは、電圧変換回路と、前記第２の半導体チップと接続するための複数の第１チップ間接続部と、第１内部回路と、前記パッケージ外に引き出される外部接続端子と、該外部接続端子と接続するための外部接続部とを備え、前記第２の半導体チップは、第２内部回路と、前記第１の半導体チップと接続するための複数の第２チップ間接続部とを備え、前記複数の第１チップ間接続部と複数の第２チップ間接続部間とを直接接続するボンディングワイヤを備え、前記外部接続端子より入力される制御信号が前記電圧変換回路と前記第１チップ間接続部と前記第２チップ間接続部とを介して前記第２内部回路に伝達されるように構成したことを特徴とする。
また、本発明は、前記第１の半導体チップは高電圧を印加可能なものであり、前記第２の半導体チップは、前記第１の半導体チップよりも耐圧が低く、かつ外部から印加されるシリアルデータの電圧，制御信号の電圧より耐圧が低いものであることを特徴とするものである。
また、本発明は、前記第１の半導体チップおよび前記第２の半導体チップは、マイクロコンピュータからのシリアルデータ，制御信号によって制御されることを特徴とするものである。
これらの構成により、低耐圧チップに高電圧を直接印加することなく、シリアルデータの伝送，制御信号の伝達を行うことができる。
本発明によれば、前記のように低耐圧チップに高電圧を直接印加することなく、シリアルデータの伝送，制御信号の伝達を行うことができるため、外部接続端子数を大幅に増加することなく、かつ外部の電圧変換回路が不要な構成で、シリアルデータを伝送することができるマルチチップ型半導体装置の提供が実現する。
以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の説明において、図４にて説明した部材に対応する部材には同一符号を付した。
図１は本発明の実施形態１のマルチチップ型半導体装置の構成を示すブロック図であり、高耐圧の第１の半導体チップ１と低耐圧の第２の半導体チップ２とをパッケージ３内で相互接続している。
第１の半導体チップ１は、電圧変換回路４と、前記第２の半導体チップ２との接続のための複数の第１チップ間接続部１０と、第１シリアルデコーダ６と、パッケージ３外に引き出される外部接続端子１２との接続のための外部接続部１３とを有し、また、低耐圧の第２の半導体チップ２は、第２シリアルデコーダ５と、前記第１の半導体チップ１との接続のための複数の第２チップ間接続部１１とを備えている。
さらに、前記複数の第１チップ間接続部１０と前記複数の第２チップ間接続部間１１とを直接接続するボンディングワイヤ９が設けられ、前記外部接続端子１２より入力されるシリアルデータが、前記電圧変換回路４で減圧され、前記第１チップ間接続部１０と前記第２チップ間接続部１１とを介して前記第２シリアルデコーダ５に供給される構成になっている。
図２は本発明の実施形態２のマルチチップ型半導体装置の構成を示すブロック図であり、第１の半導体チップ１は、電圧変換回路４と、前記第２の半導体チップ２と接続するための複数の第１チップ間接続部１０と、第１内部回路１４と、パッケージ３外に引き出される外部接続端子１２と、該外部接続端子１２を接続のための外部接続部１３とを有し、第２の半導体チップ２は、第２内部回路１５と、前記第１の半導体チップ１と接続するための複数の第２チップ間接続部１１とを備えている。
さらに、前記複数の第１チップ間接続部１０と複数の第２チップ間接続部間１１とを直接接続するボンディングワイヤ９が設けられ、前記外部接続端子１２より入力される制御信号が、前記電圧変換回路４で減圧され、前記第１チップ間接続部１０と前記第２チップ間接続部１１とを介して前記第２内部回路１５に供給される構成になっている。
図３は本実施形態における電圧変換回路４の一例を示す回路図であり、電源電圧端子３１と低耐圧用電源端子３２とシリアルデータ入力端子３３と出力端子３４とＧＮＤ端子３５と参照電圧用端子３６と定電流源３７と抵抗３８−１，３８−２とＰＮＰ差動対トランジスタ（Ｔｒ）３９と電流ミラー回路４０−１〜４０−３とを備えている。
また、前記電源電圧端子３１は電源７に、低耐圧用電源端子３２は低耐圧用チップの耐圧以下に設定された電源電圧に、シリアルデータ入力端子３３はシリアルデータ用外部接続端子１２に、出力端子４は第１チップ間接続部１０に、それぞれ接続されている。
前記シリアルデータ入力端子３３には、電源７と同じ電圧の振幅が入力され、その電圧が参照電圧用端子３６に印加される電圧より高いか低いかによって、ＰＮＰ差動対Ｔｒ３９のいずれか一方のＴｒがＯＮあるいはＯＦＦし、同時に電流ミラー回路４０−１あるいは４０−２のいずれか一方がＯＮ／ＯＦＦする。そして最終的に低耐圧用電源端子３２に印加される電源電圧と同じ振幅値のシリアルデータ信号が得られることになる。
前記構成により、低耐圧の第２の半導体チップ２に高電圧を直接印加することなく、シリアルデータの伝送、および制御信号の伝達を行うことができる。
本発明は、複数の半導体チップを同一パッケージに収容したマルチチップ型半導体装置に適用され、特に外部接続端子数を大幅に増加することなく、かつ外部の電圧変換回路が不要な構成であって、シリアルデータを伝送することを可能にするマルチチップ型半導体装置に実施して有効である。
本発明の実施形態１のマルチチップ型半導体装置の構成を示すブロック図 本発明の実施形態２のマルチチップ型半導体装置の構成を示すブロック図 本実施形態における電圧変換回路の一例を示す回路図 従来のマルチチップ型半導体の構成を示すブロック図
符号の説明
１ 第１の半導体チップ
２ 第２の半導体チップ
３ パッケージ
４ 電圧変換回路
５ 第２シリアルデコーダ
６ 第１シリアルデコーダ
７ 電源
８ マイコン
９ ボンディングワイヤ
１０ 複数の第１チップ間接続部
１１ 複数の第２チップ間接続部
１２ 外部接続端子
１３ 外部接続部
１４ 第１内部回路
１５ 第２内部回路
３１ 電源電圧端子
３２ 低耐圧用電源端子
３３ シリアルデータ入力端子
３４ 出力端子
３５ ＧＮＤ端子
３６ 参照電圧用端子
３７ 定電流源
３８−１，３８−２ 抵抗
３９ ＰＮＰ差動対Ｔｒ
４０−１〜４０−３ ミラー回路

Claims (6)

  1. 第１の半導体チップと第２の半導体チップとをパッケージ内で相互接続して構成されるマルチチップ型半導体装置であって、
    前記第１の半導体チップは、電圧変換回路と、前記第２の半導体チップと接続するための複数の第１チップ間接続部と、第１シリアルデコーダと、前記パッケージ外に引き出される外部接続端子と、該外部接続端子に接続するための外部接続部とを備え、
    前記第２の半導体チップは、第２シリアルデコーダと、前記第１の半導体チップと接続するための複数の第２チップ間接続部とを有し、
    前記複数の第１チップ間接続部と前記複数の第２チップ間接続部間とを直接接続するボンディングワイヤを備え、
    前記外部接続端子より入力されるシリアルデータが前記電圧変換回路と前記第１チップ間接続部と前記第２チップ間接続部とを介して前記第２シリアルデコーダに伝達されるように構成したことを特徴とするマルチチップ型半導体装置。
  2. 前記第１の半導体チップは高電圧を印加可能なものであり、前記第２の半導体チップは、前記第１の半導体チップよりも耐圧が低く、かつ外部から印加されるシリアルデータの電圧より耐圧が低いものであることを特徴とする請求項１記載のマルチチップ型半導体装置。
  3. 前記第１の半導体チップおよび前記第２の半導体チップは、マイクロコンピュータからのシリアルデータによって制御されることを特徴とする請求項１または２記載のマルチチップ型半導体装置。
  4. 第１の半導体チップと第２の半導体チップとをパッケージ内で相互接続して構成されるマルチチップ型半導体装置であって、
    前記第１の半導体チップは、電圧変換回路と、前記第２の半導体チップと接続するための複数の第１チップ間接続部と、第１内部回路と、前記パッケージ外に引き出される外部接続端子と、該外部接続端子と接続するための外部接続部とを備え、
    前記第２の半導体チップは、第２内部回路と、前記第１の半導体チップと接続するための複数の第２チップ間接続部とを備え、
    前記複数の第１チップ間接続部と複数の第２チップ間接続部間とを直接接続するボンディングワイヤを備え、
    前記外部接続端子より入力される制御信号が前記電圧変換回路と前記第１チップ間接続部と前記第２チップ間接続部とを介して前記第２内部回路に伝達されるように構成したことを特徴とするマルチチップ型半導体装置。
  5. 前記第１の半導体チップは高電圧を印加可能なものであり、前記第２の半導体チップは、前記第１の半導体チップよりも耐圧が低く、かつ外部から印加される制御信号の電圧より耐圧が低いものであることを特徴とする請求項４記載のマルチチップ型半導体装置。
  6. 前記第１の半導体チップおよび前記第２の半導体チップは、マイクロコンピュータからの制御信号によって制御されることを特徴とする請求項４または５記載のマルチチップ型半導体装置。
JP2003397103A 2003-11-27 2003-11-27 マルチチップ型半導体装置 Pending JP2005159111A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003397103A JP2005159111A (ja) 2003-11-27 2003-11-27 マルチチップ型半導体装置
US10/568,620 US20060284306A1 (en) 2003-11-27 2004-08-02 Multi-chip type semiconductor device
PCT/JP2004/011395 WO2005053024A1 (ja) 2003-11-27 2004-08-02 マルチチップ型半導体装置
CNA2004800222444A CN1833318A (zh) 2003-11-27 2004-08-02 多芯片式半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003397103A JP2005159111A (ja) 2003-11-27 2003-11-27 マルチチップ型半導体装置

Publications (1)

Publication Number Publication Date
JP2005159111A true JP2005159111A (ja) 2005-06-16

Family

ID=34631533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003397103A Pending JP2005159111A (ja) 2003-11-27 2003-11-27 マルチチップ型半導体装置

Country Status (4)

Country Link
US (1) US20060284306A1 (ja)
JP (1) JP2005159111A (ja)
CN (1) CN1833318A (ja)
WO (1) WO2005053024A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322934A (ja) * 2004-05-07 2005-11-17 Agilent Technol Inc マルチチップ・パッケージ
JP2008034696A (ja) * 2006-07-31 2008-02-14 Mitsumi Electric Co Ltd 半導体集積回路装置および不揮発性メモリ装置
KR101518331B1 (ko) 2008-03-13 2015-05-15 삼성전자주식회사 파워 메니지먼트 ｉｃ를 구비하는 멀티 칩 패키지

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5157247B2 (ja) * 2006-10-30 2013-03-06 三菱電機株式会社 電力半導体装置
JP6223296B2 (ja) 2014-07-29 2017-11-01 三菱電機株式会社 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4013901A (en) * 1974-02-19 1977-03-22 Texas Instruments Incorporated Stacked logic design for I2 L watch
US4224516A (en) * 1978-10-26 1980-09-23 Schlumberger Technology Corporation Methods and apparatus for measuring thermal neutron decay characteristics of earth formations
US5197033A (en) * 1986-07-18 1993-03-23 Hitachi, Ltd. Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions
CA1269726A (en) * 1985-09-11 1990-05-29 Pilkington Micro-Electronics Limited Semi-conductor integrated circuits/systems
US5220534A (en) * 1990-07-31 1993-06-15 Texas Instruments, Incorporated Substrate bias generator system
US5208776A (en) * 1990-07-31 1993-05-04 Texas Instruments, Incorporated Pulse generation circuit
US5345422A (en) * 1990-07-31 1994-09-06 Texas Instruments Incorporated Power up detection circuit
US5534816A (en) * 1995-04-14 1996-07-09 Delco Electronics Corporation Programmable transducer amplifier circuit
JP2955564B2 (ja) * 1997-06-12 1999-10-04 松下電器産業株式会社 集積回路パッケージおよびシステム
WO1999001811A1 (fr) * 1997-07-03 1999-01-14 Seiko Epson Corporation Dispositif comprenant un circuit integre a semi-conducteur, dispositif a semi-conducteur et appareil electronique comprenant ce dispositif
JP3938617B2 (ja) * 1997-09-09 2007-06-27 富士通株式会社 半導体装置及び半導体システム
NO308149B1 (no) * 1998-06-02 2000-07-31 Thin Film Electronics Asa Skalerbar, integrert databehandlingsinnretning
JP2003197851A (ja) * 2001-12-27 2003-07-11 Sony Corp 半導体装置および混成半導体装置
WO2003065453A1 (de) * 2002-01-31 2003-08-07 Micronas Gmbh Aufnahmevorrichtung für eine programmierbare, elektronische verarbeitungseinrichtung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322934A (ja) * 2004-05-07 2005-11-17 Agilent Technol Inc マルチチップ・パッケージ
JP2008034696A (ja) * 2006-07-31 2008-02-14 Mitsumi Electric Co Ltd 半導体集積回路装置および不揮発性メモリ装置
KR101518331B1 (ko) 2008-03-13 2015-05-15 삼성전자주식회사 파워 메니지먼트 ｉｃ를 구비하는 멀티 칩 패키지

Also Published As

Publication number Publication date
CN1833318A (zh) 2006-09-13
WO2005053024A1 (ja) 2005-06-09
US20060284306A1 (en) 2006-12-21

Similar Documents

Publication Publication Date Title
US20050145880A1 (en) Strobe light control circuit and IGBT device
WO1999045591A9 (en) An integrated circuit package having interchip bonding and method therefor
US7863093B2 (en) Integrated circuit die with logically equivalent bonding pads
US20220262718A1 (en) Isolating electric paths in semiconductor device packages
JP2005159111A (ja) マルチチップ型半導体装置
JP3948430B2 (ja) 半導体集積回路の製造方法
JP3669889B2 (ja) 半導体集積回路装置
US6646952B2 (en) Semiconductor circuit and semiconductor device
JP2591576B2 (ja) 集積回路装置
JP2000022072A (ja) マルチチップモジュール
KR100626364B1 (ko) 멀티칩을 내장한 반도체패키지
JP2005183611A (ja) マルチチップ型半導体装置
JP3782211B2 (ja) 電子回路装置
US6184749B1 (en) Layout for pull-up/pull-down devices of off-chip driver
TW200307363A (en) Electronic circuit device and electronic device package
JPH04260341A (ja) 半導体集積回路装置
JP2002016222A (ja) 半導体集積回路装置
US7883940B1 (en) Ball grid array including redistribution layer, packaged integrated circuit including the same, and methods of making and using the same
JP2006128331A (ja) 半導体装置
CN116564951A (zh) 具有集成封装结构的电源装置
JP2003197851A (ja) 半導体装置および混成半導体装置
JP2003152091A (ja) 半導体集積回路
JPH07183320A (ja) ボンディングワイヤ接続構造及びボンディングワイヤ接続方法
JPH03129758A (ja) 混成集積回路装置
JP2003188292A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070925