CN116564951A - 具有集成封装结构的电源装置 - Google Patents
具有集成封装结构的电源装置 Download PDFInfo
- Publication number
- CN116564951A CN116564951A CN202310748844.3A CN202310748844A CN116564951A CN 116564951 A CN116564951 A CN 116564951A CN 202310748844 A CN202310748844 A CN 202310748844A CN 116564951 A CN116564951 A CN 116564951A
- Authority
- CN
- China
- Prior art keywords
- inductor
- die
- bonded
- power supply
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 29
- 230000017525 heat dissipation Effects 0.000 claims description 26
- 239000000853 adhesive Substances 0.000 claims description 18
- 230000001070 adhesive effect Effects 0.000 claims description 18
- 230000003071 parasitic effect Effects 0.000 abstract description 21
- 239000000463 material Substances 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 208000032365 Electromagnetic interference Diseases 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000001808 coupling effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明涉及开关电源半导体技术领域，具体公开了一种具有集成封装结构的电源装置，其中，包括：封装框架；电气元件，设置在所述封装框架上，所述电气元件至少包括电源控制管芯和电感，所述电源控制管芯和所述封装框架连接，所述电感至少与所述封装框架连接。本发明提供的具有集成封装结构的电源装置，通过将电气元件中的电感与电源控制管芯进行封装集成，精简了电源装置结构；另外，由于采用封装框架与电气元件的封装减少了PCB走线所带来的寄生电感，由于电感与电源控制管芯直接打线，相比于现有技术的两次打线进一步降低寄生电感，且采用市面上现有物料即可实现。
Description
技术领域
本发明涉及开关电源半导体技术领域，尤其涉及一种具有集成封装结构的电源装置。
背景技术
便携化小型化的电子设备中，要求使用小体积的供电电源系统，传统的PCB板搭载的分立器件构成的电源系统体积太大，不符合小型化电子设备短小轻薄的应用需求。为了减小电源系统的体积，逐渐开始用集成度高的封装结构来替代PCB板搭载的分立器件构成的电源系统。
常见的集成度高的封装结构，电源控制管芯、电感需要先进行一次封装以后再和电容、电阻等其他器件一起封装，由于管芯封装和电感贴装都会占据较大的引线框架的面积，使得集成的器件尺寸还是偏大，并且管芯相当于有2次打线，总的引线较长，存在较大的寄生电感，加重了噪声源对电路的影响。
因此，如何能够降低电源系统集成封装结构的寄生电感成为本领域技术人员亟待解决的技术问题。
发明内容
本发明提供了一种具有集成封装结构的电源装置，解决相关技术中存在的电源系统集成封装结构的寄生电感较大的问题。
作为本发明的一个方面，提供一种具有集成封装结构的电源装置，其中，包括：
封装框架；
电气元件，设置在所述封装框架上，所述电气元件至少包括电源控制管芯和电感，所述电源控制管芯和所述封装框架连接，所述电感至少与所述封装框架连接。
进一步地，所述电源控制管芯与所述封装框架键合，所述电感分别与所述电源控制管芯和所述封装框架键合。
进一步地，所述封装框架包括：第一基岛、第一引脚、第二引脚和第三引脚，所述第二引脚与所述第一基岛连接。
进一步地，所述电源控制管芯设置第一管芯连接垫片、第二管芯连接垫片、第三管芯连接垫片和第四管芯连接垫片，所述电感设置第一电感连接垫片和第二电感连接垫片，所述第一管芯连接垫片与所述第一引脚键合，所述第二管芯连接垫片与所述第一基岛键合，所述第三管芯连接垫片与所述第一电感连接垫片键合，所述第四管芯连接垫片与所述第三引脚键合，所述第二电感连接垫片与所述第三引脚键合。
进一步地，所述电源控制管芯与所述封装框架键合，所述电感与所述封装框架通过导电胶粘合。
进一步地，所述封装框架包括：第一基岛、第二基岛、第一引脚、第二引脚和第三引脚，所述第三引脚与所述第二基岛连接。
进一步地，所述电源控制管芯设置第一管芯连接垫片、第二管芯连接垫片、第三管芯连接垫片和第四管芯连接垫片，所述电感设置第一电感连接垫片和第二电感连接垫片，所述第一管芯连接垫片与所述第一引脚键合，所述第二管芯连接垫片与所述第二引脚键合，所述第三管芯连接垫片与所述第一基岛键合，所述第四管芯连接垫片与所述第二基岛键合，所述第一电感连接垫片通过导电胶与所述第一基岛粘合，所述第二电感连接垫片通过导电胶与所述第二基岛粘合。
进一步地，所述封装框架上设置散热垫片，所述电源控制管芯与所述封装框架键合，所述电感通过导电胶与所述封装框架上的散热垫片粘合。
进一步地，所述封装框架包括：第一基岛、散热垫片、第一引脚、第二引脚和第三引脚，所述散热垫片设置在所述第一基岛上，所述第二引脚与所述第一基岛连接。
进一步地，所述电源控制管芯设置第一管芯连接垫片、第二管芯连接垫片、第三管芯连接垫片和第四管芯连接垫片，所述电感设置第一电感连接垫片和第二电感连接垫片，所述第一管芯连接垫片与所述第一引脚键合，所述第二管芯连接垫片与所述第一基岛键合，所述第三管芯连接垫片与所述散热垫片的第一基岛键合，所述第四管芯连接垫片与所述第三引脚键合，所述第一电感连接垫片通过导电胶与所述散热垫片的第一基岛粘合，所述第二电感连接垫片通过导电胶与所述散热垫片的第二基岛粘合。
本发明提供的具有集成封装结构的电源装置，通过将电气元件中的电感与电源控制管芯进行封装集成，精简了电源装置结构；另外，由于采用封装框架与电气元件的封装减少了PCB走线所带来的寄生电感，由于电感与电源控制管芯直接打线，相比于现有技术的两次打线进一步降低寄生电感，且采用市面上现有物料即可实现。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。
图1为本发明提供的具有集成封装结构的电源装置的一种实施方式结构顶视图。
图2为本发明提供的具有集成封装结构的电源装置的另一种实施方式结构顶视图。
图3为本发明提供的具有集成封装结构的电源装置的另一种实施方式结构顶视图。
图4为图1所示的具有集成封装结构的电源装置的一种实施方式结构剖面图。
图5为图2所示的具有集成封装结构的电源装置的一种实施方式结构剖面图。
图6为图3所示的具有集成封装结构的电源装置的一种实施方式结构剖面图。
图7为常规PCB电源系统寄生电感大的SW实测波形。
图8为本发明提供的具有集成封装结构的电源装置的寄生电感小的SW实测波形。
图9为本发明提供的具有集成封装结构的电源装置的实际应用实例电路原理图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本实施例中提供了一种具有集成封装结构的电源装置，图1至图3是根据本发明实施例提供的具有集成封装结构的电源装置的结构示意图，如图1至图3所示，包括：
封装框架；
电气元件，设置在所述封装框架上，所述电气元件至少包括电源控制管芯20和电感23，所述电源控制管芯20和所述封装框架连接，所述电感23至少与所述封装框架连接。
应当理解的是，本发明实施例的电气元件由于设置在封装框架上，无需导线连接，避免了PCB板上通过金属导线连接带来的寄生电感。
本发明实施例提供的具有集成封装结构的电源装置，通过将电气元件中的电感与电源控制管芯进行封装集成，精简了电源装置结构；另外，由于采用封装框架与电气元件的封装减少了PCB（Printed-Circuit-Board，印制电路板）走线所带来的寄生电感，由于电感与电源控制管芯直接打线，相比于现有技术的两次打线进一步降低寄生电感，且采用市面上现有物料即可实现。
作为一种具体地实施方式，如图1和图4所示，所述电源控制管芯20与所述封装框架键合，所述电感23分别与所述电源控制管芯20和所述封装框架键合。
在本发明实施例中，所述封装框架包括：第一基岛10、第一引脚100、第二引脚101和第三引脚102，所述第二引脚101与所述第一基岛10连接。
进一步具体地，所述电源控制管芯20设置第一管芯连接垫片200、第二管芯连接垫片201、第三管芯连接垫片202和第四管芯连接垫片203，所述电感23设置第一电感连接垫片230和第二电感连接垫片231，所述第一管芯连接垫片200与所述第一引脚100键合，所述第二管芯连接垫片231与所述第一基岛10键合，所述第三管芯连接垫片202与所述第一电感连接垫片231键合，所述第四管芯连接垫片203与所述第三引脚102键合，所述第二电感连接垫片与所述第三引脚102键合。
如图1和图4所示，该具有集成封装结构的电源装置包括封装框架及设置于其上的电气元件，封装框架由第一基岛10和第一引脚100、第二引脚101、第三引脚102组成，第一基岛10具体由导电材料制成；电气元件包括电源控制管芯20和电感23。电源控制管芯20上设置有第一管芯连接垫片200、第二管芯连接垫片201、第三管芯连接垫片202和第四管芯连接垫片203，电源控制管芯20的第一管芯连接垫片200与封装框架的第一引脚100键合，第二管芯连接垫片201与封装框架的第一基岛10键合，第三管芯连接垫片202与电感23的第一电感连接垫片230键合，第四管芯连接垫片203与封装框架的第三引脚102键合；电感23的第一电感连接垫片230与电源控制管芯20的第三管芯连接垫片202键合，电感23的第二管芯连接垫片231与封装框架的第三引脚102键合。本发明实施例通过将电源控制管芯、电感进行封装集成大幅度精简了系统结构，缩小了系统成品的体积，便于在小型化的电子设备中使用，且便于加工企业量产；电感与电源控制管芯直接打线键合，物料来源广；减少PCB走线寄生电感、减小噪声对电路的影响、优化了EMI（Electro-Magnetic-Interference，电磁干扰）性能，如图7和图8的对比图。
结合图9所示，电源控制管芯20与电感23采用图1和图4的封装形式封装在一起后，PCB上不再有电感23与电源控制管芯20的连接导线202（SW端口），由于连接导线202（SW端口）在电源控制管芯20工作时是方波信号（高电平是输入电源电压，低电平是零电位），如果PCB上有这根导线，PCB布局导线时，其他信号导线容易因导线之间的耦合作用被SW连接线干扰，离SW连接线越近，干扰越明显，干扰可能导致芯片工作异常。
电源控制管芯20和电感23封装在一起，SW端口不再外露，也无需PCB上导线连接，其他信号自然就不会被SW信号干扰。
另外，电感23被塑封在封装体中，封装体本身就能阻挡一部分电磁干扰；加上因为寄生电感减小，SW波形的尖峰（如图8和图7）减小，因此EMI性能得到了优化。
作为另一种具体地实施方式，如图2和图5所示，所述电源控制管芯20与所述封装框架键合，所述电感23与所述封装框架通过导电胶粘合。
在本发明实施例中，所述封装框架包括：第一基岛10、第二基岛11、第一引脚100、第二引脚101和第三引脚102，所述第三引脚102与所述第二基岛11连接。
进一步具体地，所述电源控制管芯20设置第一管芯连接垫片200、第二管芯连接垫片201、第三管芯连接垫片202和第四管芯连接垫片203，所述电感23设置第一电感连接垫片230和第二电感连接垫片231，所述第一管芯连接垫片200与所述第一引脚100键合，所述第二管芯连接垫片201与所述第二引脚101键合，所述第三管芯连接垫片202与所述第一基岛10键合，所述第四管芯连接垫片203与所述第二基岛11键合，所述第一电感连接垫片230通过导电胶与所述第一基岛10粘合，所述第二电感连接垫片231通过导电胶与所述第二基岛11粘合。
如图2和图5所示，在该实施方式中，具有集成封装结构的电源装置包括封装框架及设置于其上的电气元件，封装框架由第一基岛10、第二基岛11和第一引脚100、第二引脚101、第三引脚102组成，第一基岛10、第二基岛11由导电材料制成；电气元件包括电源控制管芯20、电感23。电源控制管芯20上设置有第一管芯连接垫片200、第二管芯连接垫片201、第三管芯连接垫片202和第四管芯连接垫片203，电源控制管芯20的第一管芯连接垫片200与封装框架的第一引脚100键合，第二管芯连接垫片201与封装框架的第二引脚101键合，第三管芯连接垫片202与封装框架的第一基岛10键合，第四管芯连接垫片203与封装框架的第二基岛11键合；电感23的第一电感连接垫片230通过导电胶与封装框架的第一基岛10粘合，电感23的第二电感连接垫片231与封封装框架的第二基岛11粘合。本发明通过将电源控制管芯、电感进行封装集成大幅度精简了系统结构、缩小了系统成品的体积、便于加工企业量产，便于在小型化的电子设备中使用；减少PCB走线寄生电感、减小噪声对电路的影响、优化了EMI性能，如图7和图8的对比图。
同理，在本发明实施例中，结合图9所示，电源控制管芯20与电感23采用图2和图5所示的封装形式封装在一起后，PCB上不再有电感23与电源控制管芯20的连接导线202（SW端口），由于连接导线202（SW端口）在电源控制管芯20工作时是方波信号（高电平是输入电源电压，低电平是零电位），如果PCB上有这根导线，PCB布局导线时，其他信号导线容易因导线之间的耦合作用被SW连接线干扰，离SW连接线越近，干扰越明显，干扰可能导致芯片工作异常。
电源控制管芯20和电感23封装在一起，SW端口不再外露，也无需PCB上导线连接，其他信号自然就不会被SW信号干扰。
另外，电感23被塑封在封装体中，封装体本身就能阻挡一部分电磁干扰；加上因为寄生电感减小，SW波形的尖峰（如图8和图7）减小，因此EMI性能得到了优化。
此处还需要说明的是，如图2和图5所示，本发明实施例中的封装框架是包括第一基岛10和第二基岛11的，这种结构会使得电源控制管芯20和电感23之间的打线难度降低，即电源控制管芯20是直接将线打在第二基岛上，与图1所示的实施方式相比，具有打线难度更低的优势。
作为另一种具体地实施方式，如图3和图6所示，所述封装框架上设置散热垫片24，所述电源控制管芯20与所述封装框架键合，所述电感23通过导电胶与所述封装框架上的散热垫片24粘合。
在本发明实施例中，所述封装框架包括：第一基岛10、散热垫片24、第一引脚100、第二引脚101和第三引脚102，所述散热垫片24设置在所述第一基岛10上，所述第二引脚101与所述第一基岛10连接。
具体地，在本发明实施例中，所述散热垫片24不仅具有散热的作用，由于还能够与电感连接，因而还具有导电的作用。需要说明的是，所述散热垫片24的材质可以为铜，也可以为硅合金，还可以为其他合金材料，即所述散热垫片24可以为铜垫片，也可以为硅合金垫片，还可以为其他合金垫片，具体材料本发明实施例并不作具体限定，只要能够满足本发明中散热垫片24的功能即可。
进一步具体地，所述电源控制管芯20设置第一管芯连接垫片200、第二管芯连接垫片201、第三管芯连接垫片202和第四管芯连接垫片203，所述电感23设置第一电感连接垫片230和第二电感连接垫片231，所述第一管芯连接垫片200与所述第一引脚100键合，所述第二管芯连接垫片201与所述第一基岛10键合，所述第三管芯连接垫片202与所述散热垫片24的第一基岛240键合，所述第四管芯连接垫片203与所述第三引脚102键合，所述第一电感连接垫片230通过导电胶与所述散热垫片24的第一基岛240粘合，所述第二电感连接垫片231通过导电胶与所述散热垫片24的第二基岛241粘合。
如图3和图6所示，在该实施方式中，具有集成封装结构的电源装置包括封装框架及设置于其上的电气元件，封装框架由第一基岛10和第一引脚100、第二引脚101、第三引脚102组成，第一基岛10由导电材料制成；电气元件包括电源控制管芯20、电感23、电感23下方的散热垫片24。电源控制管芯20上设置有第一管芯连接垫片200、第二管芯连接垫片201、第三管芯连接垫片202和第四管芯连接垫片203，电源控制管芯20的第一管芯连接垫片200与封装框架的第一引脚100键合，第二管芯连接垫片201与封装框架的第一基岛10键合，第三管芯连接垫片202与散热垫片24的第一基岛240键合，第四管芯连接垫片203与封装框架的第三引脚102键合；电感23的第一电感连接垫片230通过导电胶与下方散热垫片24的第一基岛240粘合，电感23的第二电感连接垫片231与下方散热垫片24的第二基岛241粘合。本发明通过将电源控制管芯、电感、电感下方的散热垫片进行封装集成，大幅度精简了系统结构、缩小了系统成品的体积、便于加工企业量产，便于在小型化的电子设备中使用；减少PCB走线寄生电感、减小噪声对电路的影响、优化了EMI性能，如图7和图8对比所示；电感封装加散热垫片，散热性能好，可以提高系统带载能力。
同理，在本发明实施例中，结合图9所示，电源控制管芯20与电感23采用图3和图6所示的封装形式封装在一起后，PCB上不再有电感23与电源控制管芯20的连接导线202（SW端口），由于连接导线202（SW端口）在电源控制管芯20工作时是方波信号（高电平是输入电源电压，低电平是零电位），如果PCB上有这根导线，PCB布局导线时，其他信号导线容易因导线之间的耦合作用被SW连接线干扰，离SW连接线越近，干扰越明显，干扰可能导致芯片工作异常。
电源控制管芯20和电感23封装在一起，SW端口不再外露，也无需PCB上导线连接，其他信号自然就不会被SW信号干扰。
另外，电感23被塑封在封装体中，封装体本身就能阻挡一部分电磁干扰；加上因为寄生电感减小，SW波形的尖峰（如图8和图7）减小，因此EMI性能得到了优化。
此处还需要说明的是，如图3和图6所示，本发明实施例中的封装框架，在电感下发设置散热垫片，相比图1和图2所示的实施方式，具有散热效果更好的优势，同时由于设置散热垫片，因此打线是打在垫片上，相比图1的打线方式也是具有打线难度更低的优势。
如图9所示，为本发明中具有集成封装结构的电源装置的一个实际应用例，图1所示电源装置的输入引脚100与输入电容21的一端相连，电源装置的输出引脚102与电容22的一端相连，电源装置的GND引脚101与电容21的另一端、电容22的另一端连接并接地。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (10)
1.一种具有集成封装结构的电源装置，其特征在于，包括：
封装框架；
电气元件，设置在所述封装框架上，所述电气元件至少包括电源控制管芯和电感，所述电源控制管芯和所述封装框架连接，所述电感至少与所述封装框架连接。
2.根据权利要求1所述的具有集成封装结构的电源装置，其特征在于，所述电源控制管芯与所述封装框架键合，所述电感分别与所述电源控制管芯和所述封装框架键合。
3.根据权利要求2所述的具有集成封装结构的电源装置，其特征在于，所述封装框架包括：第一基岛、第一引脚、第二引脚和第三引脚，所述第二引脚与所述第一基岛连接。
4.根据权利要求3所述的具有集成封装结构的电源装置，其特征在于，所述电源控制管芯设置第一管芯连接垫片、第二管芯连接垫片、第三管芯连接垫片和第四管芯连接垫片，所述电感设置第一电感连接垫片和第二电感连接垫片，所述第一管芯连接垫片与所述第一引脚键合，所述第二管芯连接垫片与所述第一基岛键合，所述第三管芯连接垫片与所述第一电感连接垫片键合，所述第四管芯连接垫片与所述第三引脚键合，所述第二电感连接垫片与所述第三引脚键合。
5.根据权利要求1所述的具有集成封装结构的电源装置，其特征在于，所述电源控制管芯与所述封装框架键合，所述电感与所述封装框架通过导电胶粘合。
6.根据权利要求5所述的具有集成封装结构的电源装置，其特征在于，所述封装框架包括：第一基岛、第二基岛、第一引脚、第二引脚和第三引脚，所述第三引脚与所述第二基岛连接。
7.根据权利要求6所述的具有集成封装结构的电源装置，其特征在于，所述电源控制管芯设置第一管芯连接垫片、第二管芯连接垫片、第三管芯连接垫片和第四管芯连接垫片，所述电感设置第一电感连接垫片和第二电感连接垫片，所述第一管芯连接垫片与所述第一引脚键合，所述第二管芯连接垫片与所述第二引脚键合，所述第三管芯连接垫片与所述第一基岛键合，所述第四管芯连接垫片与所述第二基岛键合，所述第一电感连接垫片通过导电胶与所述第一基岛粘合，所述第二电感连接垫片通过导电胶与所述第二基岛粘合。
8.根据权利要求1所述的具有集成封装结构的电源装置，其特征在于，所述封装框架上设置散热垫片，所述电源控制管芯与所述封装框架键合，所述电感通过导电胶与所述封装框架上的散热垫片粘合。
9.根据权利要求8所述的具有集成封装结构的电源装置，其特征在于，所述封装框架包括：第一基岛、散热垫片、第一引脚、第二引脚和第三引脚，所述散热垫片设置在所述第一基岛上，所述第二引脚与所述第一基岛连接。
10.根据权利要求9所述的具有集成封装结构的电源装置，其特征在于，所述电源控制管芯设置第一管芯连接垫片、第二管芯连接垫片、第三管芯连接垫片和第四管芯连接垫片，所述电感设置第一电感连接垫片和第二电感连接垫片，所述第一管芯连接垫片与所述第一引脚键合，所述第二管芯连接垫片与所述第一基岛键合，所述第三管芯连接垫片与所述散热垫片的第一基岛键合，所述第四管芯连接垫片与所述第三引脚键合，所述第一电感连接垫片通过导电胶与所述散热垫片的第一基岛粘合，所述第二电感连接垫片通过导电胶与所述散热垫片的第二基岛粘合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310748844.3A CN116564951A (zh) | 2023-06-25 | 2023-06-25 | 具有集成封装结构的电源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310748844.3A CN116564951A (zh) | 2023-06-25 | 2023-06-25 | 具有集成封装结构的电源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116564951A true CN116564951A (zh) | 2023-08-08 |
Family
ID=87486316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310748844.3A Pending CN116564951A (zh) | 2023-06-25 | 2023-06-25 | 具有集成封装结构的电源装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116564951A (zh) |
-
2023
- 2023-06-25 CN CN202310748844.3A patent/CN116564951A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1900022B1 (en) | Complete power management system implemented in a single surface mount package | |
| US8866283B2 (en) | Chip package structure and method of making the same | |
| CN1139116C (zh) | 集成电路封装及具有该封装的计算机系统 | |
| US6486535B2 (en) | Electronic package with surface-mountable device built therein | |
| US8063472B2 (en) | Semiconductor package with stacked dice for a buck converter | |
| JPH05500882A (ja) | 低インピーダンスパッケージング | |
| JPH0846076A (ja) | 半導体パッケージのパッキング構造 | |
| US9997477B2 (en) | Method of manufacturing semiconductor package | |
| US7091607B2 (en) | Semiconductor package | |
| JP6414602B2 (ja) | 複合電子部品およびｄｃｄｃコンバータモジュール | |
| CN220272479U (zh) | 具有集成封装结构的电源装置 | |
| EP1309003A3 (en) | Wiring arrangement for surface mounted device | |
| US20060138613A1 (en) | Integrated circuit package with inner ground layer | |
| CN116564951A (zh) | 具有集成封装结构的电源装置 | |
| JP5299492B2 (ja) | 半導体装置 | |
| CN100552946C (zh) | 电子封装结构 | |
| JP3942495B2 (ja) | 半導体装置 | |
| CN217789992U (zh) | 转接板及具有其的电路板 | |
| US12002787B2 (en) | Multi-die package structure and multi-die co-packing method | |
| TWI446504B (zh) | Chip package structure and packaging method thereof | |
| JPH11163250A (ja) | 複合部品 | |
| TWI571977B (zh) | 半導體封裝件及其製法 | |
| CN117334682A (zh) | 一种基于SiP封装的隔离信号转化模块 | |
| KR101004897B1 (ko) | 멀티 칩 모듈 패키지 | |
| JPH03196558A (ja) | 集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |