CN1833318A - 多芯片式半导体器件 - Google Patents

多芯片式半导体器件 Download PDF

Info

Publication number
CN1833318A
CN1833318A CNA2004800222444A CN200480022244A CN1833318A CN 1833318 A CN1833318 A CN 1833318A CN A2004800222444 A CNA2004800222444 A CN A2004800222444A CN 200480022244 A CN200480022244 A CN 200480022244A CN 1833318 A CN1833318 A CN 1833318A
Authority
CN
China
Prior art keywords
chip
semiconductor chip
voltage
semiconductor
chamber linkage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800222444A
Other languages
English (en)
Inventor
谷内秀生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1833318A publication Critical patent/CN1833318A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

高耐压的第1半导体芯片(1)和低耐压的第2半导体芯片(2)在组件(3)内互相连接。第1半导体芯片(1)包括：电压变换电路(4)；和第2半导体芯片(2)连接用的多个第1芯片间连接单元(10)；第1串行译码器(6)；及用于与引出至组件(3)外的外部连接端(12)连接用的外部连接单元(13)，低耐压的第2半导体芯片(2)包括：第2串行译码器(5)；以及和第1半导体芯片(1)连接用的第(2)芯片间连接单元(11)。还设置直接连接多个第1芯片间连接单元(10)和多个第2芯片间连接单元(11)的接合线(9)。

Description

多芯片式半导体器件
技术领域
本发明有关将多片半导体芯片装在同一组件中的多芯片式半导体器件。
背景技术
在将多片半导体芯片互相连接并通过树脂铸模构成的多芯片式半导体器件中，半导体芯片之间以各种形式互相连接。例如：有的情况以接合线形式在半导体芯片之间进行连接。另外，也有的情况是将半导体芯片之间互相叠合在一起形成片载片结构，借助凸点在半导体芯片之间互相进行电气连接。再有的情况是，在布线基板上将多片半导体芯片接合在一起，从而实现使多片半导体芯片之间互相电气连接。
在同一组件中装入多片芯片之理由例如可以举出以下的例子：即在将需要进行高频信号处理和基于低频处理的LSI进行集成时，若采用低频工艺用单片集成，则因频率特性不够，就不能进行高频信号处理，另外，若采用高频用工艺对芯片进行集成，则成本增加。在这种情况下，有时各种半导体芯片的耐压也各不相同，存在各种尚待解决的问题。
关于将不同耐压的芯片装在同一组件中的多芯片式半导体器件的动作测试中的问题解决方法，例如可有如特開2000-332193号公报中所记载的技术。
现参照图6说明关于串行数据传送问题的解决方法。
图6为表示不同耐压的芯片装在同一组件中的现有的多芯片式半导体的构成方框图，是一种将第1半导体芯片1和第2半导体芯片2装在组件3中的多芯片式半导体器件，第1半导体芯片1包括第1串行译码器6和外部连接单元13，第2半导体芯片2包括第2串行译码器5和外部连接单元23。
电压源7连接微机(微型计算机)8和第1半导体芯片1。由微机8供给的串行数据一方面通过串行数据用外部连接端12供给第1半导体芯片1，另一方面，通过电压变换电路21使串行数据的电压降压，通过串行数据用外部连接端22供给第2半导体芯片2。
由微机8供给的串行数据向第1半导体芯片1和第2半导体芯片2并行输出，控制第1半导体芯片1和第2半导体芯片2的内部电路。
还有，第1半导体芯片1为高耐压芯片，而第2半导体芯片2为低耐压芯片，低耐压芯片的耐压值小于等于微机8供给的串行数据的电压值。
但是，按照图6示出的现有的多芯片式半导体器件的串行数据传送方式，因自外部向低耐压芯片供给串行数据，故需要串行数据用外部连接端22，所以引脚数增多，即招致安装面积增大，组件整体难以做小。另外，在外部需要电压变换电路21，所以存在导致成本增加的问题。
本发明为解决上述问题而提出，其目的在于提供一种多芯片式半导体器件，该器件不会大幅度地增加外部连接端，而且能以不需要外部电压变换电路的构成传送串行数据。
发明内容
为达到上述目的，本申请的第1方面为有关在组件内使第1半导体芯片和第2半导体芯片互相连接构成的多芯片式半导体器件，它具有以下特点。第1半导体芯片包括：电压变换电路；和第2半导体芯片连接用的多个第1芯片间连接单元；第1串行译码器；引出在组件外的外部连接端；与该外部连接端连接用的外部连接单元。另外，第2半导体芯片包括：第2串行译码器；和第1半导体芯片连接用的多个第2芯片间连接单元，还包括将多个第1芯片间连接单元和多个第2芯片间连接单元直接连接的接合线。如上所述地构成半导体器件，自外部连接端输入的串行数据通过电压变换电路、第1芯片间连接单元、和第2芯片间连接单元，传送给第2串行译码器。
本申请的第2方面为有关在组件内使第1半导体芯片和第2半导体芯片互相连接构成的多芯片式半导体器件，它具有以下特点。第1半导体芯片包括：电压变换电路；和第2半导体芯片连接用的多个第1芯片间连接单元；第1内部电路；引出在组件外的外部连接端；与该外部连接端连接用的外部连接单元。另外，第2半导体芯片包括：第2内部电路；和第1半导体芯片连接用的多个第2芯片间连接单元，还包括将多个第1芯片间连接单元和多个第2芯片间连接单元直接连接的接合线。如上所述地构成半导体器件，自外部连接端输入的控制信号通过电压变换电路、第1芯片间连接单元、和第2芯片间连接单元，传送给第2内部电路。
本申请中，使得第1半导体芯片能外加高电压，第2半导体芯片的耐压比第1半导体芯片低，而且耐压比外部所加的串行数据的电压、控制信号的电压要低。
另外，能用来自微型计算机的串行数据、控制信号控制第1半导体芯片及第2半导体芯片。
根据上述构成，高电压不会直接加在低耐压芯片上，能进行串行数据的传送、控制信号的传递。
根据本申请，由于能如上所述，高电压不会直接加在低耐压芯片上，能进行串行数据的传送、控制信号的传递，所以不会大幅度地增加外部连接端数量，而且不需要外部电压变换电路，以这样的构成提供一种能传送串行数据的多芯片式半导体器件。
附图说明
图1为表示本发明实施方式1的多芯片式半导体器件的构成方框图。
图2为表示本发明实施方式2的多芯片式半导体器件的构成方框图。
图3为表示本发明的电压变换电路一示例用的电路图。
图4为表示本发明实施方式3的多芯片式半导体器件的构成方框图。
图5为表示本发明实施方式3的第2串行译码器输入电路一示例用的电路图。
图6为表示现有的多芯片式半导体器件的构成方框图。
具体实施方式
以下参照附图对本发明的实施方式进行说明。在以下的说明中，在与图6中说明过的构成要素对应的构成要素上标注同一标号。
图1为表示本发明实施方式1的多芯片式半导体器件的构成方框图。在组件3内高耐压的第1半导体芯片1和低耐压的第2半导体芯片互相连接。
第1半导体芯片1包括：电压变换电路4；和所述第2半导体芯片2连接用的多个第1芯片间连接单元10；第1串行译码器6；和引出在组件3外的外部连接端12连接用的外部连接端13，另外，低耐压的第2半导体芯片2包括：第2串行译码器5；和所述第1半导体芯片1连接用的多个第2芯片间连接单元11。
再有，其构成为：设置直接连接所述多个第1芯片间连接单元10和所述多个第2芯片间连接单元11的接合线9，自所述外部连接端12输入的串行数据用所述电压变换电路4降压，通过所述第1芯片间连接单元10和所述第2芯片间连接单元11，供给第2串行译码器5。
图2为表示本发明实施方式2的多芯片式半导体器件的构成方框图。第1半导体芯片1包括：电压变换电路4；和所述第2半导体芯片2连接用的多个第1芯片间连接单元10；第1内部电路14；引出在组件3外的外部连接端12；连接该外部连接端12用的外部连接端13，第2半导体芯片2包括：第2内部电路15；与所述第1半导体芯片1连接用的多个第2芯片间连接单元11。
再有，其构成为：设置将所述多个第1芯片间连接单元10和多个第2芯片间连接单元11直接连接的接合线9，自所述外部连接端12输入的控制信号用所述电压变换电路4降压，通过所述第1芯片间连接单元10和所述第2芯片间连接单元11，供给所述第2内部电路15。
图3为表示本发明的电压变换电路4一示例用的电路图。包括：电源电压端31、低耐压用电源端32、串行数据输入端33及输出端34、GND端35、参照电压用端36、恒流源37、电阻38-1、38-2、PNP差动晶体管(Tr)39、及电流镜电路40-1至40-3。
另外，所述电源电压端31连接电源7，低耐压用电源端32连接设定在小于等于低耐压用芯片的耐压的电源电压，串行数据输入端33连接串行数据用外部连接端12，输出端34连接第1芯片间连接单元10。
所述串行数据输入端33输入和电源7相同电压的振幅，根据该电压比参照电压端36所加的电压是高还是低，PND差动晶体管39中某个晶体管导通或截止，同时，电流镜电路40-1或40-2中的某一个导通或截止。最终，得到和加在低耐压用电源端32上的电源电压相同振幅值的串行数据信号。
根据所述构成，能够不直接地将高电压加在低耐压的第2半导体芯片2上，传送串行数据，及传递控制信号。
另外，图4为表示本发明实施方式3的多芯片式半导体器件的构成方框图。高耐压芯片1的耐压为10V，电源7最大变化至7V。低耐压芯片2的耐压为3.6V。
电源7和电压变换电路4的电源31和3V调节器50的电源端连接。3V调节器50的输出通过所述电压变换电路4的输出一侧电源32、接合线9、多个第1芯片间连接单元10、多个第2芯片间连接单元11，连接第2串行译码器5的输入电路的电源端53。
另一方面，所述电压变换电路4的输出端34通过接合线9、多个第1芯片间连接单元10、多个第2芯片间连接单元11，连接第2串行译码器5的输入电路的输入端54。
图5为第2串行译码器5的输入电路，包括：输入端54、与后级电路连接的输出端56、电源端53、及接地端55。
上述构成中，输入外部连接端12的最大7V振幅的串行数据通过电压变换，成为振幅限制在3V的串行数据，不超过低耐压芯片2的耐压，供给低耐压芯片2。
工业上的实用性
本发明适用于将多片半导体芯片装在同一组件中的多芯片式半导体器件，特别是其构成不会大幅度地增加外部连接端，而且不需要外部电压变换电路，这种多芯片式半导体器件能有效地实施传送串行数据。

Claims (6)

1.一种多芯片式半导体器件，其特征在于，
在组件(3)内使第1半导体芯片(1)和第2半导体芯片(2)互相连接构成，
所述第1半导体芯片(1)包括：电压变换电路(4)；和所述第2半导体芯片(2)连接用的多个第1芯片间连接单元(10)；第1串行译码器(6)；引出至组件(3)外的外部连接端(12)；与该外部连接端(12)连接用的外部连接单元(13)，
所述第2半导体芯片(2)包括：第2串行译码器(5)；和所述第1半导体芯片(1)连接用的多个第2芯片间连接单元(11)，
还包括将所述多个第1芯片间连接单元(10)和所述多个第2芯片间连接单元(11)直接连接的接合线(9)，
其结构做成：自外部连接端(12)输入的串行数据通过所述电压变换电路(4)、所述第1芯片间连接单元(10)、和所述第2芯片间连接单元(11)，传递给所述第2串行译码器(5)。
2.如权利要求1所述的多芯片式半导体器件，其特征在于，
所述第1半导体芯片(1)能外加高电压，所述第2半导体芯片(2)的耐压比所述第1半导体芯片(1)低，而且耐压比外部所加的串行数据的电压要低。
3.如权利要求1或2所述的多芯片式半导体器件，其特征在于，
由来自微型计算机(8)的串行数据控制所述第1半导体芯片(1)及所述第2半导体芯片(2)。
4.一种多芯片式半导体器件，其特征在于，
在组件(3)内使第1半导体芯片(1)和第2半导体芯片(2)互相连接构成，
所述第1半导体芯片(1)包括：电压变换电路(4)；和所述第2半导体芯片(2)连接用的多个第1芯片间连接单元(10)；第1内部电路(14)；引出至组件(3)外的外部连接端(12)；与该外部连接端(12)连接用的外部连接单元(13)，
所述第2半导体芯片(2)包括：第2内部电路(15)；和所述第1半导体芯片(1)连接用的多个第2芯片间连接单元(11)，
还包括将所述多个第1芯片间连接单元(10)和所述多个第2芯片间连接单元(11)直接连接的接合线(9)，
其结构做成：自外部连接端(12)输入的控制信号通过所述电压变换电路(4)、所述第1芯片间连接单元(10)、和所述第2芯片间连接单元(11)，传递给所述第2内部电路(15)。
5.如权利要求4所述的多芯片式半导体器件，其特征在于，
所述第1半导体芯片(1)能外加高电压，所述第2半导体芯片(2)的耐压比所述第1半导体芯片(1)低，而且耐压比外部所加的控制信号的电压要低。
6.如权利要求4或5所述的多芯片式半导体器件，其特征在于，
由来自微型计算机(8)的控制信号控制所述第1半导体芯片(1)及所述第2半导体芯片(2)。
CNA2004800222444A 2003-11-27 2004-08-02 多芯片式半导体器件 Pending CN1833318A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003397103A JP2005159111A (ja) 2003-11-27 2003-11-27 マルチチップ型半導体装置
JP397103/2003 2003-11-27

Publications (1)

Publication Number Publication Date
CN1833318A true CN1833318A (zh) 2006-09-13

Family

ID=34631533

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800222444A Pending CN1833318A (zh) 2003-11-27 2004-08-02 多芯片式半导体器件

Country Status (4)

Country Link
US (1) US20060284306A1 (zh)
JP (1) JP2005159111A (zh)
CN (1) CN1833318A (zh)
WO (1) WO2005053024A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174619B (zh) * 2006-10-30 2010-06-02 三菱电机株式会社 功率半导体装置
CN105321935A (zh) * 2014-07-29 2016-02-10 三菱电机株式会社 半导体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342310B2 (en) * 2004-05-07 2008-03-11 Avago Technologies General Ip Pte Ltd Multi-chip package with high-speed serial communications between semiconductor die
JP5110247B2 (ja) * 2006-07-31 2012-12-26 ミツミ電機株式会社 半導体集積回路装置
KR101518331B1 (ko) 2008-03-13 2015-05-15 삼성전자주식회사 파워 메니지먼트 ｉｃ를 구비하는 멀티 칩 패키지

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4013901A (en) * 1974-02-19 1977-03-22 Texas Instruments Incorporated Stacked logic design for I2 L watch
US4224516A (en) * 1978-10-26 1980-09-23 Schlumberger Technology Corporation Methods and apparatus for measuring thermal neutron decay characteristics of earth formations
US5197033A (en) * 1986-07-18 1993-03-23 Hitachi, Ltd. Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions
FR2587158B1 (fr) * 1985-09-11 1989-09-08 Pilkington Micro Electronics Circuits et systemes integres a semi-conducteurs
US5345422A (en) * 1990-07-31 1994-09-06 Texas Instruments Incorporated Power up detection circuit
US5208776A (en) * 1990-07-31 1993-05-04 Texas Instruments, Incorporated Pulse generation circuit
US5220534A (en) * 1990-07-31 1993-06-15 Texas Instruments, Incorporated Substrate bias generator system
US5534816A (en) * 1995-04-14 1996-07-09 Delco Electronics Corporation Programmable transducer amplifier circuit
JP2955564B2 (ja) * 1997-06-12 1999-10-04 松下電器産業株式会社 集積回路パッケージおよびシステム
KR100490576B1 (ko) * 1997-07-03 2005-05-17 세이코 엡슨 가부시키가이샤 반도체 집적 회로 장치, 반도체 장치 및 그것을 포함하는 전자기기
JP3938617B2 (ja) * 1997-09-09 2007-06-27 富士通株式会社 半導体装置及び半導体システム
NO308149B1 (no) * 1998-06-02 2000-07-31 Thin Film Electronics Asa Skalerbar, integrert databehandlingsinnretning
JP2003197851A (ja) * 2001-12-27 2003-07-11 Sony Corp 半導体装置および混成半導体装置
EP1472733B1 (de) * 2002-01-31 2015-10-28 Micronas GmbH Aufnahmevorrichtung für eine programmierbare, elektronische verarbeitungseinrichtung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101174619B (zh) * 2006-10-30 2010-06-02 三菱电机株式会社 功率半导体装置
CN105321935A (zh) * 2014-07-29 2016-02-10 三菱电机株式会社 半导体装置
CN105321935B (zh) * 2014-07-29 2019-01-01 三菱电机株式会社 半导体装置
US10186978B2 (en) 2014-07-29 2019-01-22 Mitsubishi Electric Corporation Modular power conversion semiconductor device

Also Published As

Publication number Publication date
JP2005159111A (ja) 2005-06-16
US20060284306A1 (en) 2006-12-21
WO2005053024A1 (ja) 2005-06-09

Similar Documents

Publication Publication Date Title
CN102820880B (zh) 电平移位器
US11915653B2 (en) Stage and emission control driver having the same
CN1313991C (zh) 电平移位器和平板显示器
US11024211B2 (en) Drive circuit of display panel, driving method of drive circuit and display device
CN113345369A (zh) 发光二极管封装件、显示设备以及像素驱动集成电路
CN104235785A (zh) Led日光灯驱动电源和led日光灯
US10043738B2 (en) Integrated package assembly for switching regulator
CN1267120A (zh) 升压电路、升压方法和电子仪器
US20220199597A1 (en) Display device
CN1881760A (zh) 用来提供电源的设备
CN107870479A (zh) 背光单元及包括背光单元的显示装置
CN1833318A (zh) 多芯片式半导体器件
CN101039066A (zh) 开关调节器
CN100530927C (zh) 逆变器装置
CN1921277A (zh) 电荷泵
CN1525561A (zh) 具有输入输出端子可配置功能的芯片及其方法
CN111768721A (zh) 一种具有双向数据传输的四线内封ic的led灯珠
CN106206559A (zh) 模块化的发光装置
CN1386316A (zh) 电子换流器
CN212541778U (zh) 一种具有双向数据传输的四线内封ic的led灯珠
CN114023769A (zh) 覆晶薄膜及显示模组
CN103366668B (zh) 新型oled模组、oled模组产品及oled显示器
CN2646867Y (zh) 具有输入输出端子可配置功能的芯片
CN1846201A (zh) 电路系统和用于使电路模块与主总线耦合或去耦的方法
CN1734434A (zh) 混合逻辑电平双向总线转换器及连接方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication