JP2003197851A - 半導体装置および混成半導体装置 - Google Patents
半導体装置および混成半導体装置Info
- Publication number
- JP2003197851A JP2003197851A JP2001397065A JP2001397065A JP2003197851A JP 2003197851 A JP2003197851 A JP 2003197851A JP 2001397065 A JP2001397065 A JP 2001397065A JP 2001397065 A JP2001397065 A JP 2001397065A JP 2003197851 A JP2003197851 A JP 2003197851A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- voltage level
- signal
- specific
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 最新世代の半導体チップのような特定の半導
体装置における入出力ポートの個数や種類を少ないもの
に保ちつつ、多種類（多世代）の電源電圧や電圧レベル
に対応して用いられる半導体装置および混成半導体装置
を提供する。 【解決手段】 信号電圧レベル変換回路２０６が、特定
半導体装置１００の採用している所定の電圧レベル（Ｖ
s1）とは異なった電圧レベル（Ｖs2、Ｖs3…）の信号
（ＳＶs2、ＳＶs3…）を受けて、その信号を所定の電圧
レベル（Ｖs1）に変換して特定半導体装置１００へと出
力する、および／または特定半導体装置１００から出力
される所定の電圧レベル（Ｖs1）の信号（ＳＶs1）をそ
の所定の電圧レベル（Ｖs1）とは異なった電圧レベル
（Ｖs2、Ｖs3…）に変換し、特定半導体装置１００とは
別の例えば第２の半導体装置１２０などへと入力する。
体装置における入出力ポートの個数や種類を少ないもの
に保ちつつ、多種類（多世代）の電源電圧や電圧レベル
に対応して用いられる半導体装置および混成半導体装置
を提供する。 【解決手段】 信号電圧レベル変換回路２０６が、特定
半導体装置１００の採用している所定の電圧レベル（Ｖ
s1）とは異なった電圧レベル（Ｖs2、Ｖs3…）の信号
（ＳＶs2、ＳＶs3…）を受けて、その信号を所定の電圧
レベル（Ｖs1）に変換して特定半導体装置１００へと出
力する、および／または特定半導体装置１００から出力
される所定の電圧レベル（Ｖs1）の信号（ＳＶs1）をそ
の所定の電圧レベル（Ｖs1）とは異なった電圧レベル
（Ｖs2、Ｖs3…）に変換し、特定半導体装置１００とは
別の例えば第２の半導体装置１２０などへと入力する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置および例
えばハイブリッドＩＣやＭＣＭ（Multi Chip Module ）
のような混成半導体装置に関する。
えばハイブリッドＩＣやＭＣＭ（Multi Chip Module ）
のような混成半導体装置に関する。
【０００２】
【従来の技術】近年、特にＣＭＯＳ−ＬＳＩ（ＣＭＯＳ
高集積回路）のような主にデジタル信号を扱う半導体装
置では、配線や構造のさらなる微細化に伴って、いわゆ
るスケーリング則と呼ばれるような比例縮小則やさらな
る低消費電力化に対応するために、電源電圧や信号電圧
レベルのさらなる低電圧化が進められている。
高集積回路）のような主にデジタル信号を扱う半導体装
置では、配線や構造のさらなる微細化に伴って、いわゆ
るスケーリング則と呼ばれるような比例縮小則やさらな
る低消費電力化に対応するために、電源電圧や信号電圧
レベルのさらなる低電圧化が進められている。
【０００３】すなわち、ＣＭＯＳ−ロジックＬＳＩのよ
うな半導体装置の内部構造のさらなる微細化が進むにつ
れて、以前は５［Ｖ］台であった電源電圧や信号電圧レ
ベルが、次の世代では３［Ｖ］台に、その次の世代では
２［Ｖ］台に推移して来ており、そしてさらに次の世代
では１［Ｖ］台へと進むというように、新世代の半導体
装置ほど、配線や構造の微細化に伴って低電圧化が進ん
で行くことは避けられない傾向にある。
うな半導体装置の内部構造のさらなる微細化が進むにつ
れて、以前は５［Ｖ］台であった電源電圧や信号電圧レ
ベルが、次の世代では３［Ｖ］台に、その次の世代では
２［Ｖ］台に推移して来ており、そしてさらに次の世代
では１［Ｖ］台へと進むというように、新世代の半導体
装置ほど、配線や構造の微細化に伴って低電圧化が進ん
で行くことは避けられない傾向にある。
【０００４】
【発明が解決しようとする課題】ところが、そのような
半導体装置を多数個組み合わせて用いて構築されるシス
テムでは一般に、必ずしも同世代の半導体装置のみを用
いているわけではなく、むしろ必要に応じて最新世代の
半導体装置と、それほど新世代ではなくとも構わないも
のについては旧世代の半導体装置とを組み合わせて用い
る場合が多い。
半導体装置を多数個組み合わせて用いて構築されるシス
テムでは一般に、必ずしも同世代の半導体装置のみを用
いているわけではなく、むしろ必要に応じて最新世代の
半導体装置と、それほど新世代ではなくとも構わないも
のについては旧世代の半導体装置とを組み合わせて用い
る場合が多い。
【０００５】このため、一つのシステムを構築するため
に用いられるそれぞれの世代の半導体装置ごとに対応し
た電源電圧を用意しなければならないので、一つのシス
テムに複数の電圧レベルの電源や電源配線等を用意しな
ければならず、それだけでも配線やシステム構成が煩雑
なものとなる。
に用いられるそれぞれの世代の半導体装置ごとに対応し
た電源電圧を用意しなければならないので、一つのシス
テムに複数の電圧レベルの電源や電源配線等を用意しな
ければならず、それだけでも配線やシステム構成が煩雑
なものとなる。
【０００６】また、電源電圧が異なれば、それを用いて
半導体装置は動作するのであるから、その異なった電源
電圧ごとで信号電圧レベルも異なったものとなり、一つ
のシステム内で複数の信号電圧レベルが混在することと
なる。このため、電源電圧の設定の異なった半導体装置
どうしの間で信号のやりとり（入出力）を行うために
は、その異なった電源電圧あるいは異なった信号電圧レ
ベルの種類に対応した個数の入力ポート（換言すれば実
装されたＬＳＩでは入力ピン）や出力ポート（出力ピ
ン）が各半導体装置に必要となる。特にロジックＬＳＩ
では近年、例えば１０００ピンあるいはさらにそれ以上
といった超多ピン化（超多ポート化）が進む傾向にある
ことから、それらの入出力ピンは、世代ごとで異なった
電源電圧あるいは異なった信号電圧レベルの種類に対応
して２倍、３倍…のようにさらに増加して、さらなる超
多ピン化（超多ポート化）が助長されてしまう。あるい
はそれほど極端ではなくとも、高集積回路では一般に多
ピン化が進む傾向にあり、またできるだけ少ない入出力
ピン数であることが望ましいが、それを達成することに
対して著しい妨げとなってしまう。
半導体装置は動作するのであるから、その異なった電源
電圧ごとで信号電圧レベルも異なったものとなり、一つ
のシステム内で複数の信号電圧レベルが混在することと
なる。このため、電源電圧の設定の異なった半導体装置
どうしの間で信号のやりとり（入出力）を行うために
は、その異なった電源電圧あるいは異なった信号電圧レ
ベルの種類に対応した個数の入力ポート（換言すれば実
装されたＬＳＩでは入力ピン）や出力ポート（出力ピ
ン）が各半導体装置に必要となる。特にロジックＬＳＩ
では近年、例えば１０００ピンあるいはさらにそれ以上
といった超多ピン化（超多ポート化）が進む傾向にある
ことから、それらの入出力ピンは、世代ごとで異なった
電源電圧あるいは異なった信号電圧レベルの種類に対応
して２倍、３倍…のようにさらに増加して、さらなる超
多ピン化（超多ポート化）が助長されてしまう。あるい
はそれほど極端ではなくとも、高集積回路では一般に多
ピン化が進む傾向にあり、またできるだけ少ない入出力
ピン数であることが望ましいが、それを達成することに
対して著しい妨げとなってしまう。
【０００７】特に、最も配線の微細化が進んでいる、従
って最も製造歩留まりの問題など製造プロセス上の困難
さが多くて製造コストが高くなる傾向にある最新世代の
半導体装置ほど、前述したように電源電圧や信号の低電
圧レベル化が進んでいるので、最も多種類の（前世代
の）電圧に対応することが要求されることとなる。
って最も製造歩留まりの問題など製造プロセス上の困難
さが多くて製造コストが高くなる傾向にある最新世代の
半導体装置ほど、前述したように電源電圧や信号の低電
圧レベル化が進んでいるので、最も多種類の（前世代
の）電圧に対応することが要求されることとなる。
【０００８】このため、最も多種類の信号用入力ポート
や信号用出力ポートあるいは電源用入力ポート等が必要
となり、そのような多種類の入出力ポートを一つの最新
世代の半導体チップなどに作り込むためには、その種類
に対応した多種類の膜厚や絶縁耐圧性能を備えたマルチ
酸化膜等の構造を形成するための煩雑なプロセスを追加
しなければならなくなり、元より煩雑で高コストな製造
プロセスをさらに煩雑で高コストなものとすることにな
り、極めて不都合である。また、そのように多数の入出
力ポートを一つの半導体チップに作り込むと、その多数
の入出力ポートの占有面積によって、本来の信号処理の
ために機能する回路構造を作り込むための実質的な有効
利用可能面積が少なくなってしまうという問題がある。
や信号用出力ポートあるいは電源用入力ポート等が必要
となり、そのような多種類の入出力ポートを一つの最新
世代の半導体チップなどに作り込むためには、その種類
に対応した多種類の膜厚や絶縁耐圧性能を備えたマルチ
酸化膜等の構造を形成するための煩雑なプロセスを追加
しなければならなくなり、元より煩雑で高コストな製造
プロセスをさらに煩雑で高コストなものとすることにな
り、極めて不都合である。また、そのように多数の入出
力ポートを一つの半導体チップに作り込むと、その多数
の入出力ポートの占有面積によって、本来の信号処理の
ために機能する回路構造を作り込むための実質的な有効
利用可能面積が少なくなってしまうという問題がある。
【０００９】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、最新世代の半導体チップのような特
定の半導体装置における入出力ポートの個数や種類を少
ないものに保ちつつ、多種類（多世代）の電源電圧や電
圧レベルに対応することを可能とする半導体装置および
混成半導体装置を提供することにある。
ので、その目的は、最新世代の半導体チップのような特
定の半導体装置における入出力ポートの個数や種類を少
ないものに保ちつつ、多種類（多世代）の電源電圧や電
圧レベルに対応することを可能とする半導体装置および
混成半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】本発明による第１の半導
体装置は、所定の電圧レベルの信号の出力を行うおよび
／または入力を受けるように設定された（換言すれば、
所定の電圧レベルの信号の出力または入力のうち、少な
くともいずれか一方または両方が可能である、というこ
と；以下同様）半導体装置に対して少なくとも接続され
て用いられる（換言すれば、そのような特定の半導体装
置に接続され、またそれ以外の異なった電圧レベルの信
号の入力や出力を行う半導体装置にも接続されることも
可能である、ということ；以下同様）、前記の半導体装
置（これを、以下では特定半導体装置と呼ぶ場合あり）
とは別体の半導体装置であって、所定の電圧レベルとは
異なった電圧レベルの信号を受けてその信号を所定の電
圧レベルに変換して出力する、および／または所定の電
圧レベルの信号をその所定の電圧レベルとは異なった電
圧レベルに変換して出力する信号電圧レベル変換回路を
備えている。
体装置は、所定の電圧レベルの信号の出力を行うおよび
／または入力を受けるように設定された（換言すれば、
所定の電圧レベルの信号の出力または入力のうち、少な
くともいずれか一方または両方が可能である、というこ
と；以下同様）半導体装置に対して少なくとも接続され
て用いられる（換言すれば、そのような特定の半導体装
置に接続され、またそれ以外の異なった電圧レベルの信
号の入力や出力を行う半導体装置にも接続されることも
可能である、ということ；以下同様）、前記の半導体装
置（これを、以下では特定半導体装置と呼ぶ場合あり）
とは別体の半導体装置であって、所定の電圧レベルとは
異なった電圧レベルの信号を受けてその信号を所定の電
圧レベルに変換して出力する、および／または所定の電
圧レベルの信号をその所定の電圧レベルとは異なった電
圧レベルに変換して出力する信号電圧レベル変換回路を
備えている。
【００１１】また、本発明による第２の半導体装置は、
所定のクロック周波数の信号の出力を行うおよび／また
は入力を受けるように設定された半導体装置に対して少
なくとも接続されて用いられる、特定半導体装置とは別
体の半導体装置であって、所定のクロック周波数とは異
なったクロック周波数の信号を受けてその信号を所定の
クロック周波数に変換して出力する、および／または所
定のクロック周波数の信号をその所定のクロック周波数
とは異なるクロック周波数に変換して出力する、クロッ
ク周波数変換回路を備えている。
所定のクロック周波数の信号の出力を行うおよび／また
は入力を受けるように設定された半導体装置に対して少
なくとも接続されて用いられる、特定半導体装置とは別
体の半導体装置であって、所定のクロック周波数とは異
なったクロック周波数の信号を受けてその信号を所定の
クロック周波数に変換して出力する、および／または所
定のクロック周波数の信号をその所定のクロック周波数
とは異なるクロック周波数に変換して出力する、クロッ
ク周波数変換回路を備えている。
【００１２】本発明による第１の混成半導体装置は、所
定の電圧レベルの信号の出力を行うおよび／または入力
を受けるように設定された特定半導体装置と、その所定
の電圧レベルとは異なった電圧レベルの信号を受けて
（例えば前記の特定半導体装置とは別の半導体装置など
から受けて；以下同様）、その信号を所定の電圧レベル
に変換して特定半導体装置へと入力する、および／また
は前記特定半導体装置から出力される信号を前記所定の
電圧レベルの信号とは異なる電圧レベルに変換して出力
する（そしてその出力は、例えば前記の特定半導体装置
とは別の異なった電圧レベルを採用している半導体装置
などに対して入力される；以下同様）信号電圧レベル変
換回路を有する変換用半導体装置とを備えている。
定の電圧レベルの信号の出力を行うおよび／または入力
を受けるように設定された特定半導体装置と、その所定
の電圧レベルとは異なった電圧レベルの信号を受けて
（例えば前記の特定半導体装置とは別の半導体装置など
から受けて；以下同様）、その信号を所定の電圧レベル
に変換して特定半導体装置へと入力する、および／また
は前記特定半導体装置から出力される信号を前記所定の
電圧レベルの信号とは異なる電圧レベルに変換して出力
する（そしてその出力は、例えば前記の特定半導体装置
とは別の異なった電圧レベルを採用している半導体装置
などに対して入力される；以下同様）信号電圧レベル変
換回路を有する変換用半導体装置とを備えている。
【００１３】また、本発明による第２の混成半導体装置
は、所定の電圧レベルの電源電圧を受けて動作するよう
に設定された特定半導体装置と、その所定の電圧レベル
とは異なった電圧レベルの電源電圧を受けて、その電源
電圧を所定の電圧レベルに変換して特定半導体装置へと
入力する電源電圧レベル変換回路を有する変換用半導体
装置とを備えている。
は、所定の電圧レベルの電源電圧を受けて動作するよう
に設定された特定半導体装置と、その所定の電圧レベル
とは異なった電圧レベルの電源電圧を受けて、その電源
電圧を所定の電圧レベルに変換して特定半導体装置へと
入力する電源電圧レベル変換回路を有する変換用半導体
装置とを備えている。
【００１４】また、本発明による第３の混成半導体装置
は、所定のクロック周波数の信号の出力を行うおよび／
または入力を受けるように設定された特定半導体装置
と、所定のクロック周波数とは異なったクロック周波数
の信号を受けて、その信号を所定のクロック周波数に変
換して特定半導体装置へと入力する、および／または特
定半導体装置から出力される信号を所定のクロック周波
数の信号とは異なるクロック周波数に変換して出力する
クロック周波数変換回路を有する変換用半導体装置とを
備えている。
は、所定のクロック周波数の信号の出力を行うおよび／
または入力を受けるように設定された特定半導体装置
と、所定のクロック周波数とは異なったクロック周波数
の信号を受けて、その信号を所定のクロック周波数に変
換して特定半導体装置へと入力する、および／または特
定半導体装置から出力される信号を所定のクロック周波
数の信号とは異なるクロック周波数に変換して出力する
クロック周波数変換回路を有する変換用半導体装置とを
備えている。
【００１５】本発明による第１の半導体装置または本発
明による第１の混成半導体装置では、信号電圧レベル変
換回路が、特定半導体装置の採用している所定の電圧レ
ベルとは異なった電圧レベルの信号を受けて、その信号
を所定の電圧レベルに変換して特定半導体装置へと出力
する、および／または特定半導体装置から出力される所
定の電圧レベルの信号をその所定の電圧レベルとは異な
った電圧レベルに変換して出力して、特定半導体装置と
は別の半導体装置などへと入力する。このとき、特定半
導体装置には、少なくとも所定の電圧レベルの入力ポー
トや出力ポートあるいはそれらを兼用する入出力ポート
（このポートとは、換言すれば、端子またはピンまたは
パッドなど；以下同様）が設けられているだけで済む。
明による第１の混成半導体装置では、信号電圧レベル変
換回路が、特定半導体装置の採用している所定の電圧レ
ベルとは異なった電圧レベルの信号を受けて、その信号
を所定の電圧レベルに変換して特定半導体装置へと出力
する、および／または特定半導体装置から出力される所
定の電圧レベルの信号をその所定の電圧レベルとは異な
った電圧レベルに変換して出力して、特定半導体装置と
は別の半導体装置などへと入力する。このとき、特定半
導体装置には、少なくとも所定の電圧レベルの入力ポー
トや出力ポートあるいはそれらを兼用する入出力ポート
（このポートとは、換言すれば、端子またはピンまたは
パッドなど；以下同様）が設けられているだけで済む。
【００１６】本発明による第２の混成半導体装置では、
変換用半導体装置が、特定半導体装置の採用している所
定の電圧レベルとは異なった電圧レベルの電源電圧を受
けて、その電源電圧を所定の電圧レベルに変換して特定
半導体装置へと出力する。このとき、特定半導体装置に
は、少なくとも電源電圧入力ポートと、所定の電圧レベ
ルの出力ポートとが設けられているだけで済む。
変換用半導体装置が、特定半導体装置の採用している所
定の電圧レベルとは異なった電圧レベルの電源電圧を受
けて、その電源電圧を所定の電圧レベルに変換して特定
半導体装置へと出力する。このとき、特定半導体装置に
は、少なくとも電源電圧入力ポートと、所定の電圧レベ
ルの出力ポートとが設けられているだけで済む。
【００１７】本発明による第２の半導体装置または本発
明による第３の混成半導体装置では、クロック周波数変
換回路が、特定半導体装置の採用している所定のクロッ
ク周波数とは異なったクロック周波数の信号を受けて、
その信号を所定のクロック周波数に変換して特定半導体
装置へと出力する、および／または特定半導体装置から
出力される所定のクロック周波数の信号をその所定のク
ロック周波数とは異なったクロック周波数に変換して出
力して、特定半導体装置とは別の半導体装置などへと入
力する。このとき、特定半導体装置には、少なくとも所
定のクロック周波数の信号の入力ポートや出力ポートあ
るいはそれらを兼用する入出力ポートが設けられている
だけで済む。
明による第３の混成半導体装置では、クロック周波数変
換回路が、特定半導体装置の採用している所定のクロッ
ク周波数とは異なったクロック周波数の信号を受けて、
その信号を所定のクロック周波数に変換して特定半導体
装置へと出力する、および／または特定半導体装置から
出力される所定のクロック周波数の信号をその所定のク
ロック周波数とは異なったクロック周波数に変換して出
力して、特定半導体装置とは別の半導体装置などへと入
力する。このとき、特定半導体装置には、少なくとも所
定のクロック周波数の信号の入力ポートや出力ポートあ
るいはそれらを兼用する入出力ポートが設けられている
だけで済む。
【００１８】なお、上記のような第１の半導体装置また
は第２の半導体装置においては、所定の電圧レベルとは
異なった電圧レベルの電源電圧を受けてその電源電圧を
前記所定の電圧レベルに変換して出力する電源電圧レベ
ル変換回路を、さらに備えるようにしてもよい。このよ
うにすることにより、さらに電源電圧についても、特定
半導体装置が採用している所定の電源電圧入力用ポート
を設けるだけで済む。
は第２の半導体装置においては、所定の電圧レベルとは
異なった電圧レベルの電源電圧を受けてその電源電圧を
前記所定の電圧レベルに変換して出力する電源電圧レベ
ル変換回路を、さらに備えるようにしてもよい。このよ
うにすることにより、さらに電源電圧についても、特定
半導体装置が採用している所定の電源電圧入力用ポート
を設けるだけで済む。
【００１９】また、上記のような第１の混成半導体装置
または第２の混成半導体装置または第３の混成半導体装
置においては、特定半導体装置と変換用半導体装置とを
一つの配線基板上に実装して、それらをいわゆる１ボー
ドシステム化することなども可能である。
または第２の混成半導体装置または第３の混成半導体装
置においては、特定半導体装置と変換用半導体装置とを
一つの配線基板上に実装して、それらをいわゆる１ボー
ドシステム化することなども可能である。
【００２０】あるいは、特定半導体装置と変換用半導体
装置とを一つの実装パッケージ内に内蔵して、いわゆる
マルチチップモジュール化することなども可能である。
装置とを一つの実装パッケージ内に内蔵して、いわゆる
マルチチップモジュール化することなども可能である。
【００２１】あるいは、特定半導体装置および変換用半
導体装置が、それぞれ別個の半導体チップであり、それ
らの特定半導体装置と変換用半導体装置とを一つのリー
ドフレームのアイランド上に載置し、一つの実装パッケ
ージ内に実装するようにしてもよい。
導体装置が、それぞれ別個の半導体チップであり、それ
らの特定半導体装置と変換用半導体装置とを一つのリー
ドフレームのアイランド上に載置し、一つの実装パッケ
ージ内に実装するようにしてもよい。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００２３】［第１の実施の形態］図１は、本発明の第
１の実施の形態に係る混成半導体装置の主要部の構成を
模式的に表したものである。なお、本発明の第１の実施
の形態に係る半導体装置は、実質的にこの混成半導体装
置の構成要素の一つとして用いられるものであるから、
以下、それらを併せて説明する。
１の実施の形態に係る混成半導体装置の主要部の構成を
模式的に表したものである。なお、本発明の第１の実施
の形態に係る半導体装置は、実質的にこの混成半導体装
置の構成要素の一つとして用いられるものであるから、
以下、それらを併せて説明する。
【００２４】この混成半導体装置は、電源電圧として所
定の電圧（Ｖdd1 ）を受けて、その電源電圧を用いて作
動し、所定の電圧レベル（Ｖs1）の信号（ＳＶs1）の出
力および入力を行うように設定された一つの半導体装置
（以下、これを他の異った電圧レベルを採用している半
導体装置と区別するために、特定半導体装置と呼ぶこと
とする。よって本明細書では、「特定」という呼称は左
記のような意味合いを示すためのみに用いるものであっ
て、例えば「特殊な設定の半導体装置」といったことは
意味しない）である特定半導体装置１００と、その特定
半導体装置１００に対して外部から入力される異なった
電圧レベル（Ｖs2，Ｖs3，…ＶsN）の信号（ＳＶs2，Ｓ
Ｖs3，…ＳＶsN）を、上記のような所定の電圧レベル
（Ｖs1）の信号（ＳＶs1）に変換することや、その逆に
特定半導体装置１００から出力される上記のような所定
の電圧レベル（Ｖs1）の信号（ＳＶs1）を外部の異なっ
た電圧レベル（Ｖs2，Ｖs3，…ＶsN）の信号（ＳＶs2，
ＳＶs3，…ＳＶsN）に変換すること、および外部から供
給される異なった電圧レベルの電源電圧（Ｖdd2 ，Ｖdd
3，…ＶddN）を上記のような所定の電源電圧（Ｖdd1 ）
に変換して特定半導体装置１００に入力することを行う
変換用半導体装置２００とを備えている。
定の電圧（Ｖdd1 ）を受けて、その電源電圧を用いて作
動し、所定の電圧レベル（Ｖs1）の信号（ＳＶs1）の出
力および入力を行うように設定された一つの半導体装置
（以下、これを他の異った電圧レベルを採用している半
導体装置と区別するために、特定半導体装置と呼ぶこと
とする。よって本明細書では、「特定」という呼称は左
記のような意味合いを示すためのみに用いるものであっ
て、例えば「特殊な設定の半導体装置」といったことは
意味しない）である特定半導体装置１００と、その特定
半導体装置１００に対して外部から入力される異なった
電圧レベル（Ｖs2，Ｖs3，…ＶsN）の信号（ＳＶs2，Ｓ
Ｖs3，…ＳＶsN）を、上記のような所定の電圧レベル
（Ｖs1）の信号（ＳＶs1）に変換することや、その逆に
特定半導体装置１００から出力される上記のような所定
の電圧レベル（Ｖs1）の信号（ＳＶs1）を外部の異なっ
た電圧レベル（Ｖs2，Ｖs3，…ＶsN）の信号（ＳＶs2，
ＳＶs3，…ＳＶsN）に変換すること、および外部から供
給される異なった電圧レベルの電源電圧（Ｖdd2 ，Ｖdd
3，…ＶddN）を上記のような所定の電源電圧（Ｖdd1 ）
に変換して特定半導体装置１００に入力することを行う
変換用半導体装置２００とを備えている。
【００２５】さらに詳細には、特定半導体装置１００
は、２［Ｖ］以下のような低電圧レベルの電源電圧およ
び信号を採用している半導体装置である。例えば他の半
導体装置（第２の半導体装置１２０，第３の半導体装置
１３０など）の電源電圧（Ｖddn）や信号（ＳＶsn）の
電圧レベル（Ｖsn）が３［Ｖ］以上や５［Ｖ］以上のよ
うな電圧レベルを採用しているときに、この特定半導体
装置１００は最小の電圧レベル（Ｖs1＜Ｖsn；n=1,2,3
…）を採用しているということになる場合が極めて多
い。
は、２［Ｖ］以下のような低電圧レベルの電源電圧およ
び信号を採用している半導体装置である。例えば他の半
導体装置（第２の半導体装置１２０，第３の半導体装置
１３０など）の電源電圧（Ｖddn）や信号（ＳＶsn）の
電圧レベル（Ｖsn）が３［Ｖ］以上や５［Ｖ］以上のよ
うな電圧レベルを採用しているときに、この特定半導体
装置１００は最小の電圧レベル（Ｖs1＜Ｖsn；n=1,2,3
…）を採用しているということになる場合が極めて多
い。
【００２６】一般に、最先端（最新世代）のデバイスほ
ど、このような低電圧化が進んで行く傾向にあるが、例
えば一つの回路系（システム）を構成するプリント配線
基板に実装される全ての半導体装置は、必ずしもそのよ
うな最先端のデバイスに適合するように設けられたもの
ばかりではない。むしろ多くのデバイスは、最先端のデ
バイスが作られる以前に旧世代の電圧レベルに適合する
ように作製されているのであるから、一つの回路系の全
体で考えると、そこで主に採用されているのは旧世代の
電圧レベルであると言える。このため、最先端のデバイ
スほど、他の高い電圧レベルに設定された電源電圧や信
号を受けることが可能であるように設定されることが要
請される場合が多い。そこで、本実施の形態では、説明
の簡潔化および最良の実施の形態として最も適した条件
設定とするために、特定半導体装置１００の電源電圧
（Ｖdd1）および信号（Ｖs1）が、他の半導体装置の電
圧レベルと比べて最も低い電圧レベルを採用しているも
のとする。すなわち、特定半導体装置１００の電源電圧
をＶdd1とし、他の（特定半導体装置１００に接続され
る外部の）半導体装置の電源電圧をＶdd2，Ｖdd3…Ｖdd
N とすると、Ｖdd1＜Ｖdd2≦Ｖdd3…≦ＶddN であるも
のとする。また、特定半導体装置１００の信号の電圧レ
ベルをＶs1とし、他の（特定半導体装置１００に接続さ
れる外部の）半導体装置の信号の電圧レベルをＶs2，Ｖ
s3…ＶsN とすると、Ｖs1＜Ｖs2≦Ｖs3…≦ＶsNである
ものとする。
ど、このような低電圧化が進んで行く傾向にあるが、例
えば一つの回路系（システム）を構成するプリント配線
基板に実装される全ての半導体装置は、必ずしもそのよ
うな最先端のデバイスに適合するように設けられたもの
ばかりではない。むしろ多くのデバイスは、最先端のデ
バイスが作られる以前に旧世代の電圧レベルに適合する
ように作製されているのであるから、一つの回路系の全
体で考えると、そこで主に採用されているのは旧世代の
電圧レベルであると言える。このため、最先端のデバイ
スほど、他の高い電圧レベルに設定された電源電圧や信
号を受けることが可能であるように設定されることが要
請される場合が多い。そこで、本実施の形態では、説明
の簡潔化および最良の実施の形態として最も適した条件
設定とするために、特定半導体装置１００の電源電圧
（Ｖdd1）および信号（Ｖs1）が、他の半導体装置の電
圧レベルと比べて最も低い電圧レベルを採用しているも
のとする。すなわち、特定半導体装置１００の電源電圧
をＶdd1とし、他の（特定半導体装置１００に接続され
る外部の）半導体装置の電源電圧をＶdd2，Ｖdd3…Ｖdd
N とすると、Ｖdd1＜Ｖdd2≦Ｖdd3…≦ＶddN であるも
のとする。また、特定半導体装置１００の信号の電圧レ
ベルをＶs1とし、他の（特定半導体装置１００に接続さ
れる外部の）半導体装置の信号の電圧レベルをＶs2，Ｖ
s3…ＶsN とすると、Ｖs1＜Ｖs2≦Ｖs3…≦ＶsNである
ものとする。
【００２７】この特定半導体装置１００は、上記のよう
な低い電圧レベルの電源電圧（Ｖdd1）を受けるための
電源電圧入力ポート（入力パッドまたは入力端子または
ピン；以下同様）１０１と、低い電圧レベル（Ｖs1）の
信号（ＳＶs1）の入力および出力を行うための信号入出
力ポート（ＰＶs11）１０２とを有しているが、その他
の電圧レベルの電源電圧（Ｖdd2,Ｖdd3…）や信号（Ｖs
2，Ｖs3…）の入力や出力を行うための入出力ポートな
どは全く有していない。
な低い電圧レベルの電源電圧（Ｖdd1）を受けるための
電源電圧入力ポート（入力パッドまたは入力端子または
ピン；以下同様）１０１と、低い電圧レベル（Ｖs1）の
信号（ＳＶs1）の入力および出力を行うための信号入出
力ポート（ＰＶs11）１０２とを有しているが、その他
の電圧レベルの電源電圧（Ｖdd2,Ｖdd3…）や信号（Ｖs
2，Ｖs3…）の入力や出力を行うための入出力ポートな
どは全く有していない。
【００２８】この特定半導体装置１００は、所定の信号
処理または演算を行う演算処理回路（図示省略）を備え
ており、外部の半導体装置（第２の半導体装置１２０や
第３の半導体装置１３０等）から後述するような変換用
半導体装置２００を介して入力された信号を受けると、
電源電圧（Ｖdd1）を駆動用電源として用いて、その受
けた信号に対して演算処理回路が所定の信号処理または
演算を行って、その演算結果の信号を、変換用半導体装
置２００を介して外部の半導体装置へと出力（送出）す
る。
処理または演算を行う演算処理回路（図示省略）を備え
ており、外部の半導体装置（第２の半導体装置１２０や
第３の半導体装置１３０等）から後述するような変換用
半導体装置２００を介して入力された信号を受けると、
電源電圧（Ｖdd1）を駆動用電源として用いて、その受
けた信号に対して演算処理回路が所定の信号処理または
演算を行って、その演算結果の信号を、変換用半導体装
置２００を介して外部の半導体装置へと出力（送出）す
る。
【００２９】変換用半導体装置２００は、種々の異なっ
た電圧レベルの電源電圧（Ｖdd1，Ｖdd2，…ＶddN）を
受けるマルチ電源電圧入力ポート２０１と、その入力さ
れた電源電圧を、特定半導体装置１００が採用している
電圧レベル（Ｖdd1）に変換して出力する特定電源電圧
出力ポート２０２と、種々の異なった電圧レベル（Ｖs
2，Ｖs3，…ＶsN）の信号（ＳＶs2，ＳＶs3，…ＳＶs
N）をそれぞれ入力および出力するための信号入出力ポ
ート（ＰＶs2，ＰＶs3，…ＰＶsN）２０３と、その入力
された信号（ＳＶs2，ＳＶs3，…ＳＶsN）を特定半導体
装置１００が採用している電圧レベル（Ｖs1）に変換し
てなる信号（ＳＶs1）を出力する、または特定半導体装
置１００から出力された電圧レベル（Ｖs1）の信号（Ｓ
Ｖs1）を受ける特定信号入出力ポート（ＰＶs1）２０４
と、特定半導体装置１００が採用している所定の電圧レ
ベル（Ｖdd1）とは異なった電圧レベルの電源電圧（Ｖd
d2 ，Ｖdd3，…ＶddN）を所定の電圧レベル（Ｖdd1）に
変換する電源電圧レベル変換回路２０５と、特定半導体
装置１００が採用している所定の電圧レベル（Ｖs1）と
は異なった電圧レベル（Ｖs2，Ｖs3，…ＶsN）の信号
（ＳＶs2，ＳＶs3，…ＳＶsN）を所定の電圧レベル（Ｖ
s1）の信号（ＳＶs1）に変換して出力すること、および
所定の電圧レベル（Ｖs1）の信号（ＳＶs1）をその所定
の電圧レベルとは異なった電圧レベル（Ｖs2，Ｖs3，…
ＶsN）の信号（ＳＶs2，ＳＶs3，…ＳＶsN）に変換して
出力することを行う信号電圧レベル変換回路２０６とを
備えている。
た電圧レベルの電源電圧（Ｖdd1，Ｖdd2，…ＶddN）を
受けるマルチ電源電圧入力ポート２０１と、その入力さ
れた電源電圧を、特定半導体装置１００が採用している
電圧レベル（Ｖdd1）に変換して出力する特定電源電圧
出力ポート２０２と、種々の異なった電圧レベル（Ｖs
2，Ｖs3，…ＶsN）の信号（ＳＶs2，ＳＶs3，…ＳＶs
N）をそれぞれ入力および出力するための信号入出力ポ
ート（ＰＶs2，ＰＶs3，…ＰＶsN）２０３と、その入力
された信号（ＳＶs2，ＳＶs3，…ＳＶsN）を特定半導体
装置１００が採用している電圧レベル（Ｖs1）に変換し
てなる信号（ＳＶs1）を出力する、または特定半導体装
置１００から出力された電圧レベル（Ｖs1）の信号（Ｓ
Ｖs1）を受ける特定信号入出力ポート（ＰＶs1）２０４
と、特定半導体装置１００が採用している所定の電圧レ
ベル（Ｖdd1）とは異なった電圧レベルの電源電圧（Ｖd
d2 ，Ｖdd3，…ＶddN）を所定の電圧レベル（Ｖdd1）に
変換する電源電圧レベル変換回路２０５と、特定半導体
装置１００が採用している所定の電圧レベル（Ｖs1）と
は異なった電圧レベル（Ｖs2，Ｖs3，…ＶsN）の信号
（ＳＶs2，ＳＶs3，…ＳＶsN）を所定の電圧レベル（Ｖ
s1）の信号（ＳＶs1）に変換して出力すること、および
所定の電圧レベル（Ｖs1）の信号（ＳＶs1）をその所定
の電圧レベルとは異なった電圧レベル（Ｖs2，Ｖs3，…
ＶsN）の信号（ＳＶs2，ＳＶs3，…ＳＶsN）に変換して
出力することを行う信号電圧レベル変換回路２０６とを
備えている。
【００３０】なお、各信号入出力ポート（ＰＶs2，ＰＶ
s3，…ＰＶsN）２０３は、例えばＰＶs2が第２の半導体
装置１２０の信号入出力ポート（ＰＶs22）１２１に接
続され、ＰＶs3が第３の半導体装置１３０の信号入出力
ポート（ＰＶs33）１３１に接続される、というよう
に、そのそれぞれが外部の半導体装置の同じ電圧レベル
の信号入出力ポートに各々接続される。
s3，…ＰＶsN）２０３は、例えばＰＶs2が第２の半導体
装置１２０の信号入出力ポート（ＰＶs22）１２１に接
続され、ＰＶs3が第３の半導体装置１３０の信号入出力
ポート（ＰＶs33）１３１に接続される、というよう
に、そのそれぞれが外部の半導体装置の同じ電圧レベル
の信号入出力ポートに各々接続される。
【００３１】電源電圧レベル変換回路２０５としては、
特定半導体装置１００が採用している所定の電圧レベル
（Ｖdd1）よりも高い電源電圧（Ｖdd2 ，Ｖdd3，…Ｖdd
n，…ＶddN）を降圧（またはクランプ）する場合には、
図２に模式的に示したように、例えばダイオード素子
（図示省略）を用いたクランプ回路（またはスライス回
路あるいはレベルシフタ回路）２１０などを好適に用い
ることができる。近年の半導体集積回路では、デジタル
信号を扱うものが主流を占めるようになって来ているこ
とは言うまでもないが、特にデジタル信号の場合には、
電圧波形の観点からは、０／１の区別が付きさえすれば
良いのであるから、デジタル信号における電圧波形のう
ち所定の電圧レベルを超えた電圧をクリップ（またはス
ライス）しても、アナログ信号の場合のような信号波形
がオリジナルとは異なったものとなるといった不都合は
生じないので、構造が簡易で作成が比較的容易なクラン
プ回路２１０などを好適に用いることかできる。
特定半導体装置１００が採用している所定の電圧レベル
（Ｖdd1）よりも高い電源電圧（Ｖdd2 ，Ｖdd3，…Ｖdd
n，…ＶddN）を降圧（またはクランプ）する場合には、
図２に模式的に示したように、例えばダイオード素子
（図示省略）を用いたクランプ回路（またはスライス回
路あるいはレベルシフタ回路）２１０などを好適に用い
ることができる。近年の半導体集積回路では、デジタル
信号を扱うものが主流を占めるようになって来ているこ
とは言うまでもないが、特にデジタル信号の場合には、
電圧波形の観点からは、０／１の区別が付きさえすれば
良いのであるから、デジタル信号における電圧波形のう
ち所定の電圧レベルを超えた電圧をクリップ（またはス
ライス）しても、アナログ信号の場合のような信号波形
がオリジナルとは異なったものとなるといった不都合は
生じないので、構造が簡易で作成が比較的容易なクラン
プ回路２１０などを好適に用いることかできる。
【００３２】また、このような電圧レベルをクランプ
（スライス）あるいはレベルシフトするという機能は、
信号電圧レベル変換回路２０６にも好適なものである。
すなわち、信号電圧レベル変換回路２０６としても、例
えばダイオード素子を用いたクランプ回路（スライス回
路またはレベルシフタ回路）２１０などを好適に用いる
ことができる。但し、信号電圧レベル変換回路２０６の
場合には、信号に対する信号電圧レベル変換回路２０６
自体のインピーダンスが大きいと、インピーダンス・ミ
スマッチング等に起因したノイズの増大や信号の遅延等
の不都合が生じる虞れがあるので、そのような不都合の
要因となるインピーダンスを生じないような回路構成と
することが望ましいことは言うまでもない。
（スライス）あるいはレベルシフトするという機能は、
信号電圧レベル変換回路２０６にも好適なものである。
すなわち、信号電圧レベル変換回路２０６としても、例
えばダイオード素子を用いたクランプ回路（スライス回
路またはレベルシフタ回路）２１０などを好適に用いる
ことができる。但し、信号電圧レベル変換回路２０６の
場合には、信号に対する信号電圧レベル変換回路２０６
自体のインピーダンスが大きいと、インピーダンス・ミ
スマッチング等に起因したノイズの増大や信号の遅延等
の不都合が生じる虞れがあるので、そのような不都合の
要因となるインピーダンスを生じないような回路構成と
することが望ましいことは言うまでもない。
【００３３】あるいは、特定半導体装置１００およびそ
の他の第２の半導体装置１２０や第３の半導体装置１３
０における実使用時（作動時）の消費電流値が大幅に変
化することがない場合や、個々の信号入出力ポートがそ
れぞれ所定の電圧レベルに１対１対応に設定されたもの
である場合には、特定半導体装置１００の所定の電圧レ
ベル（Ｖs1）よりも高い電圧レベル（Ｖs2，Ｖs3…）の
信号を、電気抵抗によって所定の電圧レベル（Ｖs1）に
降圧することなども可能である。但し、この電気抵抗を
信号の電圧レベルの変換に用いる場合には、上述したよ
うにインピーダンスが大きくなってノイズの増大や信号
遅延等が生じる虞れもあるので、そのようなインピーダ
ンスの増大等の不都合が生じない場合にのみ、降圧用に
電気抵抗を用いるようにすればよい。あるいは、電源電
圧については信号ほど電圧レベルの変動が著しくないの
であるから、電気抵抗を用いた電圧レベルの変換の手法
は、信号の電圧レベルの降圧化に対してよりも電源電圧
の降圧化に対して特に好適であるとも考えられる。
の他の第２の半導体装置１２０や第３の半導体装置１３
０における実使用時（作動時）の消費電流値が大幅に変
化することがない場合や、個々の信号入出力ポートがそ
れぞれ所定の電圧レベルに１対１対応に設定されたもの
である場合には、特定半導体装置１００の所定の電圧レ
ベル（Ｖs1）よりも高い電圧レベル（Ｖs2，Ｖs3…）の
信号を、電気抵抗によって所定の電圧レベル（Ｖs1）に
降圧することなども可能である。但し、この電気抵抗を
信号の電圧レベルの変換に用いる場合には、上述したよ
うにインピーダンスが大きくなってノイズの増大や信号
遅延等が生じる虞れもあるので、そのようなインピーダ
ンスの増大等の不都合が生じない場合にのみ、降圧用に
電気抵抗を用いるようにすればよい。あるいは、電源電
圧については信号ほど電圧レベルの変動が著しくないの
であるから、電気抵抗を用いた電圧レベルの変換の手法
は、信号の電圧レベルの降圧化に対してよりも電源電圧
の降圧化に対して特に好適であるとも考えられる。
【００３４】また逆に、例えば特定半導体装置１００か
ら出力された所定の電圧レベル（Ｖs1）の信号（ＳＶs
1）を、より高い電圧レベル（Ｖs2，Ｖs3，…Ｖsn，…
ＶsN;２≦n）にして出力する、というように、変換用半
導体装置２００の信号電圧レベル変換回路２０６によっ
て、特定半導体装置１００からの低い電圧レベルの電源
電圧（Ｖdd1）や信号（ＳＶs1）を、より高い電圧レベ
ルに昇圧（レベルシフト）して外部の第ｎの半導体装置
（例えば第２の半導体装置１２０や第３の半導体装置１
３０）へと出力する場合などには、図３に一例を模式的
に示したように、例えばＦＥＴ（電界効果型トランジス
タ）２１１のようなトランジスタ素子を用いた増幅回路
によって、特定半導体装置１００から出力される低電圧
レベル（Ｖs1）の信号（ＳＶs1）を、第ｎの半導体装置
が採用している高い電圧レベル（Ｖsn；Ｖs1＜Ｖsn）の
信号（ＳＶsn）に増幅して出力することなどが具体的手
法として適用可能である。このとき増幅を行うＦＥＴ２
１１のようなトランジスタ素子による増幅を行うために
供給することが必要となる電圧としては、例えばこの混
成半導体装置が実装されている回路系全体で特定半導体
装置１００以外の高い電圧レベルを採用している第２の
半導体装置１２０や第３の半導体装置１３０に対して供
給される、特定半導体装置１００の電源電圧（Ｖdd1）
よりも高い電圧レベルの電源電圧（Ｖdd2，Ｖdd3，…Ｖ
ddN）などを好適に用いることができる。
ら出力された所定の電圧レベル（Ｖs1）の信号（ＳＶs
1）を、より高い電圧レベル（Ｖs2，Ｖs3，…Ｖsn，…
ＶsN;２≦n）にして出力する、というように、変換用半
導体装置２００の信号電圧レベル変換回路２０６によっ
て、特定半導体装置１００からの低い電圧レベルの電源
電圧（Ｖdd1）や信号（ＳＶs1）を、より高い電圧レベ
ルに昇圧（レベルシフト）して外部の第ｎの半導体装置
（例えば第２の半導体装置１２０や第３の半導体装置１
３０）へと出力する場合などには、図３に一例を模式的
に示したように、例えばＦＥＴ（電界効果型トランジス
タ）２１１のようなトランジスタ素子を用いた増幅回路
によって、特定半導体装置１００から出力される低電圧
レベル（Ｖs1）の信号（ＳＶs1）を、第ｎの半導体装置
が採用している高い電圧レベル（Ｖsn；Ｖs1＜Ｖsn）の
信号（ＳＶsn）に増幅して出力することなどが具体的手
法として適用可能である。このとき増幅を行うＦＥＴ２
１１のようなトランジスタ素子による増幅を行うために
供給することが必要となる電圧としては、例えばこの混
成半導体装置が実装されている回路系全体で特定半導体
装置１００以外の高い電圧レベルを採用している第２の
半導体装置１２０や第３の半導体装置１３０に対して供
給される、特定半導体装置１００の電源電圧（Ｖdd1）
よりも高い電圧レベルの電源電圧（Ｖdd2，Ｖdd3，…Ｖ
ddN）などを好適に用いることができる。
【００３５】なお、図３に示した一例では、外部の第ｎ
の半導体装置（図示省略）と特定半導体装置１００との
間での信号のやりとりは、一種類の信号（ＳＶsn）につ
き１つの信号入出力ポート（ＰＶsn）を介して行うもの
としており、第ｎの半導体装置から特定半導体装置１０
０へと入力される信号については、上記の図２に基づい
て説明したような手法によって降圧（クリップあるいは
レベルシフト）している。
の半導体装置（図示省略）と特定半導体装置１００との
間での信号のやりとりは、一種類の信号（ＳＶsn）につ
き１つの信号入出力ポート（ＰＶsn）を介して行うもの
としており、第ｎの半導体装置から特定半導体装置１０
０へと入力される信号については、上記の図２に基づい
て説明したような手法によって降圧（クリップあるいは
レベルシフト）している。
【００３６】上記のような特定半導体装置１００および
変換用半導体装置２００は、例えば図１０に示したよう
に、いずれも半導体集積回路チップの状態で、小型のカ
ードボード状にカッティング形成された一つのプリント
配線基板３０１などの表面に例えばフリップチップ実装
法などによって実装して、混成半導体装置を構成するよ
うにしてもよい。または、図１１に一例を示したよう
に、一つのセラミック基板３０２などに半導体集積回路
チップの状態で特定半導体装置１００および変換用半導
体装置２００を実装して、混成半導体装置を構成するよ
うにしてもよい。あるいは、半導体集積回路チップの状
態ではなく、図１２に一例を示したように、例えば樹脂
モールド材などによって封止されたフラットパッケージ
のようなパッケージングによって実装された半導体集積
回路部品として、例えばガラス・エポキシ・プリント配
線基板３０５上に、その他の集積回路や種々の電気回路
素子等（図示省略）と共にリフロー法などによって実装
してもよい。あるいは、図１３に一例を示したように、
一つのリードフレーム３０６のアイランド３０７上に特
定半導体装置１００および変換用半導体装置２００をそ
れぞれ半導体集積回路チップの状態で搭載（マウント）
し、それを例えば樹脂モールド材３０８などによって封
止して、例えばＤＩＰ（Dual Inline Package ）のよう
な一つの実装パッケージ３０４の中に特定半導体装置１
００と変換用半導体装置２００とを内蔵した状態とする
ことなども可能である。
変換用半導体装置２００は、例えば図１０に示したよう
に、いずれも半導体集積回路チップの状態で、小型のカ
ードボード状にカッティング形成された一つのプリント
配線基板３０１などの表面に例えばフリップチップ実装
法などによって実装して、混成半導体装置を構成するよ
うにしてもよい。または、図１１に一例を示したよう
に、一つのセラミック基板３０２などに半導体集積回路
チップの状態で特定半導体装置１００および変換用半導
体装置２００を実装して、混成半導体装置を構成するよ
うにしてもよい。あるいは、半導体集積回路チップの状
態ではなく、図１２に一例を示したように、例えば樹脂
モールド材などによって封止されたフラットパッケージ
のようなパッケージングによって実装された半導体集積
回路部品として、例えばガラス・エポキシ・プリント配
線基板３０５上に、その他の集積回路や種々の電気回路
素子等（図示省略）と共にリフロー法などによって実装
してもよい。あるいは、図１３に一例を示したように、
一つのリードフレーム３０６のアイランド３０７上に特
定半導体装置１００および変換用半導体装置２００をそ
れぞれ半導体集積回路チップの状態で搭載（マウント）
し、それを例えば樹脂モールド材３０８などによって封
止して、例えばＤＩＰ（Dual Inline Package ）のよう
な一つの実装パッケージ３０４の中に特定半導体装置１
００と変換用半導体装置２００とを内蔵した状態とする
ことなども可能である。
【００３７】次に、この混成半導体装置の動作について
説明する。
説明する。
【００３８】特定半導体装置１００が採用している電圧
レベル（Ｖdd1）とは異なった電圧レベルの電源電圧
（Ｖdd2，Ｖdd3，…ＶddN）が変換用半導体装置２００
のマルチ電源電圧入力ポート２０１に入力されると、そ
の変換用半導体装置２００に内蔵された電源電圧レベル
変換回路２０５は、電源電圧（Ｖdd2，Ｖdd3，…Ｖdd
N）をクランプまたはスライスあるいはレベルシフトす
るなどして、電圧レベル（Ｖdd1）に変換する。
レベル（Ｖdd1）とは異なった電圧レベルの電源電圧
（Ｖdd2，Ｖdd3，…ＶddN）が変換用半導体装置２００
のマルチ電源電圧入力ポート２０１に入力されると、そ
の変換用半導体装置２００に内蔵された電源電圧レベル
変換回路２０５は、電源電圧（Ｖdd2，Ｖdd3，…Ｖdd
N）をクランプまたはスライスあるいはレベルシフトす
るなどして、電圧レベル（Ｖdd1）に変換する。
【００３９】そしてこの変換された電源電圧（Ｖdd1）
は、変換用半導体装置２００の特定電源電圧出力ポート
２０２から出力されて、特定半導体装置１００の電源電
圧入力ポート１０１へと入力される。
は、変換用半導体装置２００の特定電源電圧出力ポート
２０２から出力されて、特定半導体装置１００の電源電
圧入力ポート１０１へと入力される。
【００４０】信号についてもほぼ同様に、特定半導体装
置１００が採用している電圧レベル（Ｖs1）とは異なっ
た電圧レベル（Ｖs2，Ｖs3，…ＶsN）の信号（ＳＶs2，
ＳＶs3，…ＳＶsN）が、変換用半導体装置２００の各信
号入出力ポート（ＰＶs2，ＰＶs3，…ＰＶsN）２０３に
入力されると、その変換用半導体装置２００に内蔵され
た信号電圧レベル変換回路２０６は、入力された信号
（Ｖs2，Ｖs3，…ＶsN）をそれぞれクランプまたはスラ
イスあるいはレベルシフトするなどして、電圧レベル
（Ｖs1）の信号（ＳＶs1）に変換する。そしてこの変換
された信号（ＳＶs1）は、変換用半導体装置２００の特
定信号入出力ポート（ＰＶs1）２０４から出力されて、
特定半導体装置１００の信号入出力ポート（ＰＶs11）
１０２に入力される。また逆に、特定半導体装置１００
の信号入出力ポート（ＰＶs11）１０２から出力された
低い電圧レベル（Ｖs1）の信号（ＳＶs1）は、例えば図
３に示したようなＦＥＴ２１１などを用いた信号電圧レ
ベル変換回路２０６によって増幅（見掛けの昇圧）され
て、外部の各半導体装置（第２の半導体装置１２０，第
３の半導体装置１３０等）の電圧レベル（Ｖs2，Ｖs3，
…Ｖsn，…ＶsN）の信号（ＳＶs2，ＳＶs3，…ＳＶsn，
…ＳＶsN）にそれぞれ変換され、それらは変換用半導体
装置２００の各信号入出力ポート（ＰＶs2，ＰＶs3，…
ＰＶsn，…ＰＶsN）２０３から出力されて、そのそれぞ
れが外部の第ｎの半導体装置における信号入出力ポート
（ＰＶs22，ＰＶs33，…ＰＶsnn，…ＰＶsNN）１２１，
１３１…へと各々入力される。
置１００が採用している電圧レベル（Ｖs1）とは異なっ
た電圧レベル（Ｖs2，Ｖs3，…ＶsN）の信号（ＳＶs2，
ＳＶs3，…ＳＶsN）が、変換用半導体装置２００の各信
号入出力ポート（ＰＶs2，ＰＶs3，…ＰＶsN）２０３に
入力されると、その変換用半導体装置２００に内蔵され
た信号電圧レベル変換回路２０６は、入力された信号
（Ｖs2，Ｖs3，…ＶsN）をそれぞれクランプまたはスラ
イスあるいはレベルシフトするなどして、電圧レベル
（Ｖs1）の信号（ＳＶs1）に変換する。そしてこの変換
された信号（ＳＶs1）は、変換用半導体装置２００の特
定信号入出力ポート（ＰＶs1）２０４から出力されて、
特定半導体装置１００の信号入出力ポート（ＰＶs11）
１０２に入力される。また逆に、特定半導体装置１００
の信号入出力ポート（ＰＶs11）１０２から出力された
低い電圧レベル（Ｖs1）の信号（ＳＶs1）は、例えば図
３に示したようなＦＥＴ２１１などを用いた信号電圧レ
ベル変換回路２０６によって増幅（見掛けの昇圧）され
て、外部の各半導体装置（第２の半導体装置１２０，第
３の半導体装置１３０等）の電圧レベル（Ｖs2，Ｖs3，
…Ｖsn，…ＶsN）の信号（ＳＶs2，ＳＶs3，…ＳＶsn，
…ＳＶsN）にそれぞれ変換され、それらは変換用半導体
装置２００の各信号入出力ポート（ＰＶs2，ＰＶs3，…
ＰＶsn，…ＰＶsN）２０３から出力されて、そのそれぞ
れが外部の第ｎの半導体装置における信号入出力ポート
（ＰＶs22，ＰＶs33，…ＰＶsnn，…ＰＶsNN）１２１，
１３１…へと各々入力される。
【００４１】このように、特定半導体装置１００では、
電源電圧（Ｖdd1）および信号（ＳＶs1）以外の高い電
圧レベルの電源電圧（Ｖdd2，Ｖdd3…）や信号（Ｖs2，
Ｖs3…）に対する耐圧性を確保するために従来は必要と
されていた絶縁膜や降圧回路（図示省略）などは一切、
付設しなくても済むので、その構造および製造プロセス
が極めて簡易なものとなり、延いては最先端のデバイス
である特定半導体装置１００としての本来の所定の性能
や機能を実現することに注力することができるようにな
り、その結果、製造歩留りの向上およびスループットの
さらなる改善ならびに低コスト化を達成することが可能
となる。しかも、変換用半導体装置２００では、例えば
ダイオード素子を用いたクランプ回路２１０のような簡
易な回路構成によって電源電圧レベル変換回路２０５や
信号電圧レベル変換回路２０６を構築して、上記のよう
な電源電圧や信号の電圧レベルの効果的な変換機能を達
成することができる。これは、比較例として図１４に示
したような従来の一般的な技術による各種類の電圧レベ
ルに対応した電源電圧入力用ポート１，２，３や、信号
入力用ポート１１，１２，１３や、信号出力用ポート２
１，２２，２３を、全て特定半導体装置１００に作り込
んだ場合の一例と比較しても、例えばそれらのポートの
個数の多さに因る構成の繁雑さからも一目瞭然である。
電源電圧（Ｖdd1）および信号（ＳＶs1）以外の高い電
圧レベルの電源電圧（Ｖdd2，Ｖdd3…）や信号（Ｖs2，
Ｖs3…）に対する耐圧性を確保するために従来は必要と
されていた絶縁膜や降圧回路（図示省略）などは一切、
付設しなくても済むので、その構造および製造プロセス
が極めて簡易なものとなり、延いては最先端のデバイス
である特定半導体装置１００としての本来の所定の性能
や機能を実現することに注力することができるようにな
り、その結果、製造歩留りの向上およびスループットの
さらなる改善ならびに低コスト化を達成することが可能
となる。しかも、変換用半導体装置２００では、例えば
ダイオード素子を用いたクランプ回路２１０のような簡
易な回路構成によって電源電圧レベル変換回路２０５や
信号電圧レベル変換回路２０６を構築して、上記のよう
な電源電圧や信号の電圧レベルの効果的な変換機能を達
成することができる。これは、比較例として図１４に示
したような従来の一般的な技術による各種類の電圧レベ
ルに対応した電源電圧入力用ポート１，２，３や、信号
入力用ポート１１，１２，１３や、信号出力用ポート２
１，２２，２３を、全て特定半導体装置１００に作り込
んだ場合の一例と比較しても、例えばそれらのポートの
個数の多さに因る構成の繁雑さからも一目瞭然である。
【００４２】しかも、図示は省略したが、その内部構造
についても、高い電圧レベルの電源電圧Ｖdd3などを受
けても絶縁破壊等が生じないような耐圧性を確保するた
めに、マルチ酸化膜などを作り込まなければならないの
で、極めて煩雑なものとなっていた。
についても、高い電圧レベルの電源電圧Ｖdd3などを受
けても絶縁破壊等が生じないような耐圧性を確保するた
めに、マルチ酸化膜などを作り込まなければならないの
で、極めて煩雑なものとなっていた。
【００４３】なお、図１に示した概要構成では、変換用
半導体装置２００から電圧レベルを変換された電源電圧
が特定半導体装置１００に対して入力されると共に、第
２の半導体装置１２０に対してはＶdd2が図示しないこ
の回路系の電源から直接的に供給され、第３の半導体装
置１３０に対してはＶdd3が図示しないこの回路系の電
源から直接的に供給されているが、このような異なった
種類の電源電圧は、図４に示したように、例えば最も高
い電圧レベルの電源電圧（ここでは仮にＶdd3がそれで
あるとする。すなわちＶdd1＜Ｖdd2＜Ｖdd3とする）を
変換用半導体装置２００に入力し、そのＶdd3を変換用
半導体装置２００で降圧（またはレベルシフトまたはク
ランプ）してＶdd2やＶdd1を作り出して、それらをそれ
ぞれ対応する各半導体装置（第２の半導体装置１２０、
第３の半導体装置１３０）に対して変換用半導体装置２
００から間接的に供給するようにしてもよい。但し、こ
の場合には、変換用半導体装置２００から各半導体装置
へとそれぞれの電源電圧を出力（供給）するための出力
ポート等が、上記の図１等に示した概要構成の場合より
も多く必要となる。しかし、このようにすることによ
り、特定半導体装置１００および第２の半導体装置１２
０ならびに第３の半導体装置１３０等を含んだ回路系全
体で用いられる電源電圧を、最も高い電圧レベルに一本
化することが可能となるというメリットを得ることがで
きる。なお、このような概要構成の変換用半導体装置２
００を採用した場合の混成半導体装置およびその外部の
第２の半導体装置１２０ならびに第３の半導体装置１３
０によって構築される回路系は、ブロック図的（模式
的）に図７に示したようなものとなる。
半導体装置２００から電圧レベルを変換された電源電圧
が特定半導体装置１００に対して入力されると共に、第
２の半導体装置１２０に対してはＶdd2が図示しないこ
の回路系の電源から直接的に供給され、第３の半導体装
置１３０に対してはＶdd3が図示しないこの回路系の電
源から直接的に供給されているが、このような異なった
種類の電源電圧は、図４に示したように、例えば最も高
い電圧レベルの電源電圧（ここでは仮にＶdd3がそれで
あるとする。すなわちＶdd1＜Ｖdd2＜Ｖdd3とする）を
変換用半導体装置２００に入力し、そのＶdd3を変換用
半導体装置２００で降圧（またはレベルシフトまたはク
ランプ）してＶdd2やＶdd1を作り出して、それらをそれ
ぞれ対応する各半導体装置（第２の半導体装置１２０、
第３の半導体装置１３０）に対して変換用半導体装置２
００から間接的に供給するようにしてもよい。但し、こ
の場合には、変換用半導体装置２００から各半導体装置
へとそれぞれの電源電圧を出力（供給）するための出力
ポート等が、上記の図１等に示した概要構成の場合より
も多く必要となる。しかし、このようにすることによ
り、特定半導体装置１００および第２の半導体装置１２
０ならびに第３の半導体装置１３０等を含んだ回路系全
体で用いられる電源電圧を、最も高い電圧レベルに一本
化することが可能となるというメリットを得ることがで
きる。なお、このような概要構成の変換用半導体装置２
００を採用した場合の混成半導体装置およびその外部の
第２の半導体装置１２０ならびに第３の半導体装置１３
０によって構築される回路系は、ブロック図的（模式
的）に図７に示したようなものとなる。
【００４４】また、図１に示した概要構成およびそれに
基づく説明では、一つの特定半導体装置１００に対して
異なった電圧レベルを採用している複数個の半導体装置
（例えば第２の半導体装置１２０や第３の半導体装置１
３０）を接続する場合について述べたが、図５および図
６に示したように、一つの特定半導体装置１００に対し
て、一度に例えば第２の半導体装置１２０のみ、または
第３の半導体装置１３０のみ、というように、ｎ種類の
半導体装置のうちから一個の半導体装置のみを接続する
ように設定すると共に、複数の電圧レベルの電源電圧の
うちから１つの電源電圧の供給を受けて、その電源電圧
を変換して各半導体装置の電源電圧を作り出すようにす
ることなども可能である。
基づく説明では、一つの特定半導体装置１００に対して
異なった電圧レベルを採用している複数個の半導体装置
（例えば第２の半導体装置１２０や第３の半導体装置１
３０）を接続する場合について述べたが、図５および図
６に示したように、一つの特定半導体装置１００に対し
て、一度に例えば第２の半導体装置１２０のみ、または
第３の半導体装置１３０のみ、というように、ｎ種類の
半導体装置のうちから一個の半導体装置のみを接続する
ように設定すると共に、複数の電圧レベルの電源電圧の
うちから１つの電源電圧の供給を受けて、その電源電圧
を変換して各半導体装置の電源電圧を作り出すようにす
ることなども可能である。
【００４５】この場合、電源電圧レベル変換回路２０５
や信号電圧レベル変換回路２０６の主要部分が例えばダ
イオード素子を用いたクランプ回路２１０によって構成
されている場合には、クランプのしきい値電圧を、特定
半導体装置１００が採用している所定の電圧レベル（Ｖ
dd1やＶs1）に若干の安全率マージンを見込んだ値に設
定しておけば、そのしきい値電圧（すなわち所定の電圧
レベルＶdd1やＶs1）よりも高い電圧レベルの入力につ
いては、そのしきい値電圧を超えた電圧成分がクランプ
（スライスまたはレベルシフト）されるので、どのよう
な電圧レベルの電源電圧や信号が入力されても、それに
対して常に確実に対応して特定半導体装置１００に適合
した電圧レベル（つまりここではＶs1やＶdd1）の電源
電圧や信号を、特定半導体装置１００に対して入力する
ことができる。すなわち、電源電圧や信号の電圧レベル
が特定半導体装置１００よりも高いものであれば、どの
ような世代の半導体装置に対しても、変換用半導体装置
２００を接続して用いることが可能である。但し、余り
にも桁外れなほどに特定半導体装置１００の定格電圧か
ら逸脱した電圧レベルの電源電圧や信号が入力された場
合にはその限りではないことは言うまでもない（変換用
半導体装置２００自体が破損等を生じるのでこれは問題
外である）。なお、このような概要構成の変換用半導体
装置２００を採用した場合の混成半導体装置およびその
外部の第ｎの半導体装置装置によって構築される回路系
の概要構成は、ブロック図的（模式的）に図８に示した
ようなものとなる。
や信号電圧レベル変換回路２０６の主要部分が例えばダ
イオード素子を用いたクランプ回路２１０によって構成
されている場合には、クランプのしきい値電圧を、特定
半導体装置１００が採用している所定の電圧レベル（Ｖ
dd1やＶs1）に若干の安全率マージンを見込んだ値に設
定しておけば、そのしきい値電圧（すなわち所定の電圧
レベルＶdd1やＶs1）よりも高い電圧レベルの入力につ
いては、そのしきい値電圧を超えた電圧成分がクランプ
（スライスまたはレベルシフト）されるので、どのよう
な電圧レベルの電源電圧や信号が入力されても、それに
対して常に確実に対応して特定半導体装置１００に適合
した電圧レベル（つまりここではＶs1やＶdd1）の電源
電圧や信号を、特定半導体装置１００に対して入力する
ことができる。すなわち、電源電圧や信号の電圧レベル
が特定半導体装置１００よりも高いものであれば、どの
ような世代の半導体装置に対しても、変換用半導体装置
２００を接続して用いることが可能である。但し、余り
にも桁外れなほどに特定半導体装置１００の定格電圧か
ら逸脱した電圧レベルの電源電圧や信号が入力された場
合にはその限りではないことは言うまでもない（変換用
半導体装置２００自体が破損等を生じるのでこれは問題
外である）。なお、このような概要構成の変換用半導体
装置２００を採用した場合の混成半導体装置およびその
外部の第ｎの半導体装置装置によって構築される回路系
の概要構成は、ブロック図的（模式的）に図８に示した
ようなものとなる。
【００４６】［第２の実施の形態］図９は、本発明の第
２の実施の形態に係る混成半導体装置の主要部の構成を
模式的に表したものである。なお、本発明の第２の実施
の形態に係る半導体装置は、実質的にこの混成半導体装
置に用いられるものであるから、以下、それらを併せて
説明するものとする。また、上記の第１の実施の形態と
同様の部位や機能等については同じ符号を付して説明す
るものとし、また説明の繰り返しや煩雑化を避けるため
に、第１の実施の形態と同様の部位や機能等についての
詳述は省略する。
２の実施の形態に係る混成半導体装置の主要部の構成を
模式的に表したものである。なお、本発明の第２の実施
の形態に係る半導体装置は、実質的にこの混成半導体装
置に用いられるものであるから、以下、それらを併せて
説明するものとする。また、上記の第１の実施の形態と
同様の部位や機能等については同じ符号を付して説明す
るものとし、また説明の繰り返しや煩雑化を避けるため
に、第１の実施の形態と同様の部位や機能等についての
詳述は省略する。
【００４７】この混成半導体装置は、第１の実施の形態
の混成半導体装置にさらに加えて、特定半導体装置１０
０が、所定のクロック周波数（Ｆ1 ）の信号（ＳＶs1）
を出力すること、および所定のクロック周波数（Ｆ1 ）
の信号（ＳＶs1）の入力を受けることを行うものであ
り、また変換用半導体装置２００が、その所定のクロッ
ク周波数（Ｆ1 ）とは異なったクロック周波数（Ｆ2 ，
Ｆ3…）の信号（ＳＶs2，ＳＶs3…）を受けて、その信
号（ＳＶs2 ，ＳＶs3…）を所定のクロック周波数（Ｆ1
）に変換して特定半導体装置１００へと入力するこ
と、および特定半導体装置１００から出力される信号
（ＳＶs1）を所定のクロック周波数（Ｆ1 ）とは異なる
クロック周波数（Ｆ2 ，Ｆ3…）の信号（ＳＶs2 ，ＳＶ
s3…）に変換して出力することを行うクロック周波数変
換回路２２０をさらに有している。
の混成半導体装置にさらに加えて、特定半導体装置１０
０が、所定のクロック周波数（Ｆ1 ）の信号（ＳＶs1）
を出力すること、および所定のクロック周波数（Ｆ1 ）
の信号（ＳＶs1）の入力を受けることを行うものであ
り、また変換用半導体装置２００が、その所定のクロッ
ク周波数（Ｆ1 ）とは異なったクロック周波数（Ｆ2 ，
Ｆ3…）の信号（ＳＶs2，ＳＶs3…）を受けて、その信
号（ＳＶs2 ，ＳＶs3…）を所定のクロック周波数（Ｆ1
）に変換して特定半導体装置１００へと入力するこ
と、および特定半導体装置１００から出力される信号
（ＳＶs1）を所定のクロック周波数（Ｆ1 ）とは異なる
クロック周波数（Ｆ2 ，Ｆ3…）の信号（ＳＶs2 ，ＳＶ
s3…）に変換して出力することを行うクロック周波数変
換回路２２０をさらに有している。
【００４８】さらに詳細には、変換用半導体装置２００
には、特定半導体装置１００の信号入出力ポート（ＰＶ
s11）１０２との間で互いに信号（ＳＶs1）をやりとり
するための特定信号入出力ポート（ＰＶs1）２０４と、
第２の半導体装置１２０の信号入出力ポート（ＰＶs2
2）１２１との間で互いに信号（ＳＶs2）をやりとりす
るための信号入出力ポート（ＰＶs2）２０３と、第３の
半導体装置１３０の信号入出力ポート（ＰＶs33）１３
１との間で互いに信号（ＳＶs3）をやりとりするための
信号入出力ポート（ＰＶs3）２０３と、信号（ＳＶs2）
のクロック周波数（Ｆ2 ）を所定のクロック周波数（Ｆ
1 ）に変換し、また逆に所定のクロック周波数（Ｆ1 ）
の信号（ＳＶs1）を、信号（ＳＶs2）のクロック周波数
（Ｆ2 ）に変換するＦ1 ／Ｆ2 変換回路２２１と、信号
（ＳＶs3）のクロック周波数（Ｆ3）を所定のクロック
周波数（Ｆ1 ）に変換し、また逆に所定のクロック周波
数（Ｆ1 ）の信号（ＳＶs1）を、信号（ＳＶs3）のクロ
ック周波数（Ｆ3 ）に変換するＦ1 ／Ｆ3 変換回路２２
２とを備えている。特に、特定信号入出力ポート（ＰＶ
s1）２０４は、信号（ＳＶs1）の電圧レベルやクロック
周波数（Ｆ1 ）に対応して定まる許容インピーダンスの
範囲内に接続抵抗等が収まるように設定されている。
には、特定半導体装置１００の信号入出力ポート（ＰＶ
s11）１０２との間で互いに信号（ＳＶs1）をやりとり
するための特定信号入出力ポート（ＰＶs1）２０４と、
第２の半導体装置１２０の信号入出力ポート（ＰＶs2
2）１２１との間で互いに信号（ＳＶs2）をやりとりす
るための信号入出力ポート（ＰＶs2）２０３と、第３の
半導体装置１３０の信号入出力ポート（ＰＶs33）１３
１との間で互いに信号（ＳＶs3）をやりとりするための
信号入出力ポート（ＰＶs3）２０３と、信号（ＳＶs2）
のクロック周波数（Ｆ2 ）を所定のクロック周波数（Ｆ
1 ）に変換し、また逆に所定のクロック周波数（Ｆ1 ）
の信号（ＳＶs1）を、信号（ＳＶs2）のクロック周波数
（Ｆ2 ）に変換するＦ1 ／Ｆ2 変換回路２２１と、信号
（ＳＶs3）のクロック周波数（Ｆ3）を所定のクロック
周波数（Ｆ1 ）に変換し、また逆に所定のクロック周波
数（Ｆ1 ）の信号（ＳＶs1）を、信号（ＳＶs3）のクロ
ック周波数（Ｆ3 ）に変換するＦ1 ／Ｆ3 変換回路２２
２とを備えている。特に、特定信号入出力ポート（ＰＶ
s1）２０４は、信号（ＳＶs1）の電圧レベルやクロック
周波数（Ｆ1 ）に対応して定まる許容インピーダンスの
範囲内に接続抵抗等が収まるように設定されている。
【００４９】この第２の実施の形態に係る混成半導体装
置では、上記のような概要構成を採ることにより、特定
半導体装置１００には、少なくとも所定のクロック周波
数（Ｆ1 ）の信号入出力ポートを設けるだけで済むこと
となり、その結果、最新世代の半導体チップなどの特定
半導体装置１００における入出力ポートの個数や種類を
少ないものに保ちつつ、多種類の電圧レベルに対応する
ことができる。また、延いては煩雑な多数の入出力ポー
トやそれらと共に必要となっていたマルチ酸化膜などを
省略することができるので、最新世代の半導体チップの
ような半導体装置の製造歩留まりの向上やスループット
の改善およびそれらによる低コスト化等を達成すること
が可能となる。ここで、クロック周波数変換回路２２０
（Ｆ1 ／Ｆ2 変換回路２２１，Ｆ1 ／Ｆ3 変換回路２２
２）としては、例えばＰＬＬ（Phase Locked Loop）ク
ロック回路などを好適に用いることが可能である。
置では、上記のような概要構成を採ることにより、特定
半導体装置１００には、少なくとも所定のクロック周波
数（Ｆ1 ）の信号入出力ポートを設けるだけで済むこと
となり、その結果、最新世代の半導体チップなどの特定
半導体装置１００における入出力ポートの個数や種類を
少ないものに保ちつつ、多種類の電圧レベルに対応する
ことができる。また、延いては煩雑な多数の入出力ポー
トやそれらと共に必要となっていたマルチ酸化膜などを
省略することができるので、最新世代の半導体チップの
ような半導体装置の製造歩留まりの向上やスループット
の改善およびそれらによる低コスト化等を達成すること
が可能となる。ここで、クロック周波数変換回路２２０
（Ｆ1 ／Ｆ2 変換回路２２１，Ｆ1 ／Ｆ3 変換回路２２
２）としては、例えばＰＬＬ（Phase Locked Loop）ク
ロック回路などを好適に用いることが可能である。
【００５０】なお、上記の第１の実施の形態および第２
の実施の形態では、変換用半導体装置２００は特定半導
体装置１００と併せて混成半導体装置の主要部を構成す
るように用いられているが、変換用半導体装置２００は
このような態様の他にも、例えば特定半導体装置１００
とは全く別体でパッケージングされた１個の独立した半
導体集積回路部品として製造および販売するものとし、
それとは別途に１個の独立した半導体集積回路部品とし
て製造・販売された特定半導体装置１００（但し変換用
半導体装置２００と併せ用いれば上記のような機能を果
たすことができるように設定されているものとする）と
併せ用いることで、上記のような混成半導体装置の主要
部を構成するようにすることなども可能である。つま
り、実質的には（最終的には）、変換用半導体装置２０
０は特定半導体装置１００と組み合わせて用いられて一
つの混成半導体装置を構築することとなるのであるが、
両者が組み合わされるまでは、両者は互いに別個の半導
体集積回路部品として取り扱うことが可能な状態（例え
ば実装パッケージなどの態様）とすることなども可能で
ある。その他、特定半導体装置１００や変換用半導体装
置２００の各々に関する実装形態等については本発明の
趣旨を逸脱しない範囲で上記の他にも種々のバリエーシ
ョンが可能であることは言うまでもない。
の実施の形態では、変換用半導体装置２００は特定半導
体装置１００と併せて混成半導体装置の主要部を構成す
るように用いられているが、変換用半導体装置２００は
このような態様の他にも、例えば特定半導体装置１００
とは全く別体でパッケージングされた１個の独立した半
導体集積回路部品として製造および販売するものとし、
それとは別途に１個の独立した半導体集積回路部品とし
て製造・販売された特定半導体装置１００（但し変換用
半導体装置２００と併せ用いれば上記のような機能を果
たすことができるように設定されているものとする）と
併せ用いることで、上記のような混成半導体装置の主要
部を構成するようにすることなども可能である。つま
り、実質的には（最終的には）、変換用半導体装置２０
０は特定半導体装置１００と組み合わせて用いられて一
つの混成半導体装置を構築することとなるのであるが、
両者が組み合わされるまでは、両者は互いに別個の半導
体集積回路部品として取り扱うことが可能な状態（例え
ば実装パッケージなどの態様）とすることなども可能で
ある。その他、特定半導体装置１００や変換用半導体装
置２００の各々に関する実装形態等については本発明の
趣旨を逸脱しない範囲で上記の他にも種々のバリエーシ
ョンが可能であることは言うまでもない。
【００５１】
【発明の効果】以上説明したように、請求項１記載の半
導体装置または請求項５ないし８のいずれかに記載の混
成半導体装置によれば、信号電圧レベル変換回路が、特
定半導体装置の採用している所定の電圧レベルとは異な
った電圧レベルの信号を受けて、その信号を所定の電圧
レベルに変換して特定半導体装置へと出力する、および
／または特定半導体装置から出力される所定の電圧レベ
ルの信号をその所定の電圧レベルとは異なった電圧レベ
ルに変換して出力して、特定半導体装置とは別の半導体
装置などへと入力するようにしたので、特定半導体装置
には、少なくとも所定の電圧レベルの入力ポートや出力
ポートあるいはそれらを兼用する入出力ポートなど；以
下同様）が設けられているだけで済むこととなり、その
結果、最新世代の半導体チップのような半導体装置（上
記で特定半導体装置と呼んでいる半導体装置；以下同
様）における入出力ポートの個数や種類を少ないものに
保ちつつ、多種類（多世代）の電圧レベルに対応するこ
とが可能となる。また、延いては煩雑な多数の入出力ポ
ートやそれらと共に必要となっていたマルチ酸化膜など
を省略することができるので、最新世代の半導体チップ
のような半導体装置の製造歩留まりの向上やスループッ
トの改善およびそれらによる低コスト化等を達成するこ
とができる。
導体装置または請求項５ないし８のいずれかに記載の混
成半導体装置によれば、信号電圧レベル変換回路が、特
定半導体装置の採用している所定の電圧レベルとは異な
った電圧レベルの信号を受けて、その信号を所定の電圧
レベルに変換して特定半導体装置へと出力する、および
／または特定半導体装置から出力される所定の電圧レベ
ルの信号をその所定の電圧レベルとは異なった電圧レベ
ルに変換して出力して、特定半導体装置とは別の半導体
装置などへと入力するようにしたので、特定半導体装置
には、少なくとも所定の電圧レベルの入力ポートや出力
ポートあるいはそれらを兼用する入出力ポートなど；以
下同様）が設けられているだけで済むこととなり、その
結果、最新世代の半導体チップのような半導体装置（上
記で特定半導体装置と呼んでいる半導体装置；以下同
様）における入出力ポートの個数や種類を少ないものに
保ちつつ、多種類（多世代）の電圧レベルに対応するこ
とが可能となる。また、延いては煩雑な多数の入出力ポ
ートやそれらと共に必要となっていたマルチ酸化膜など
を省略することができるので、最新世代の半導体チップ
のような半導体装置の製造歩留まりの向上やスループッ
トの改善およびそれらによる低コスト化等を達成するこ
とができる。
【００５２】また、請求項２または４記載の半導体装置
または請求項９ないし１２のいずれかに記載の混成半導
体装置によれば、特定半導体装置の採用している所定の
電圧レベルとは異なった電圧レベルの電源電圧を受け
て、その電源電圧を所定の電圧レベルに変換して特定半
導体装置へと入力する電源電圧レベル変換回路を有し
て、変換用半導体装置が、特定半導体装置の採用してい
る所定の電圧レベルとは異なった電圧レベルの電源電圧
を受けて、その電源電圧を所定の電圧レベルに変換して
特定半導体装置へと出力するようにしたので、特定半導
体装置には、少なくとも電源電圧入力ポートと、所定の
電圧レベルの出力ポートとを設けるだけで済むこととな
り、その結果、最新世代の半導体チップのような半導体
装置における入出力ポートの個数や種類を少ないものに
保ちつつ、多種類の電圧レベルに対応することができ
る。また、延いては煩雑な多数の入出力ポートやそれら
と共に必要となっていたマルチ酸化膜などを省略するこ
とができるので、最新世代の半導体チップのような半導
体装置の製造歩留まりの向上やスループットの改善およ
びそれらによる低コスト化等を達成することができる。
または請求項９ないし１２のいずれかに記載の混成半導
体装置によれば、特定半導体装置の採用している所定の
電圧レベルとは異なった電圧レベルの電源電圧を受け
て、その電源電圧を所定の電圧レベルに変換して特定半
導体装置へと入力する電源電圧レベル変換回路を有し
て、変換用半導体装置が、特定半導体装置の採用してい
る所定の電圧レベルとは異なった電圧レベルの電源電圧
を受けて、その電源電圧を所定の電圧レベルに変換して
特定半導体装置へと出力するようにしたので、特定半導
体装置には、少なくとも電源電圧入力ポートと、所定の
電圧レベルの出力ポートとを設けるだけで済むこととな
り、その結果、最新世代の半導体チップのような半導体
装置における入出力ポートの個数や種類を少ないものに
保ちつつ、多種類の電圧レベルに対応することができ
る。また、延いては煩雑な多数の入出力ポートやそれら
と共に必要となっていたマルチ酸化膜などを省略するこ
とができるので、最新世代の半導体チップのような半導
体装置の製造歩留まりの向上やスループットの改善およ
びそれらによる低コスト化等を達成することができる。
【００５３】また、請求項３記載の半導体装置または請
求項１３ないし１６のいずれかに記載の混成半導体装置
によれば、クロック周波数変換回路が、特定半導体装置
の採用している所定のクロック周波数とは異なったクロ
ック周波数の信号を受けて、その信号を所定のクロック
周波数に変換して特定半導体装置へと出力する、および
／または特定半導体装置から出力される所定のクロック
周波数の信号をその所定のクロック周波数とは異なった
クロック周波数に変換して出力して、特定半導体装置と
は別の半導体装置などへと入力するようにしたので、特
定半導体装置には、少なくとも所定のクロック周波数の
信号の入力ポートや出力ポートあるいはそれらを兼用す
る入出力ポートを設けるだけで済むこととなり、その結
果、最新世代の半導体チップのような半導体装置におけ
る入出力ポートの個数や種類を少ないものに保ちつつ、
多種類の電圧レベルに対応することができる。また、延
いては煩雑な多数の入出力ポートやそれらと共に必要と
なっていたマルチ酸化膜などを省略することができるの
で、最新世代の半導体チップのような半導体装置の製造
歩留まりの向上やスループットの改善およびそれらによ
る低コスト化等を達成することができる。
求項１３ないし１６のいずれかに記載の混成半導体装置
によれば、クロック周波数変換回路が、特定半導体装置
の採用している所定のクロック周波数とは異なったクロ
ック周波数の信号を受けて、その信号を所定のクロック
周波数に変換して特定半導体装置へと出力する、および
／または特定半導体装置から出力される所定のクロック
周波数の信号をその所定のクロック周波数とは異なった
クロック周波数に変換して出力して、特定半導体装置と
は別の半導体装置などへと入力するようにしたので、特
定半導体装置には、少なくとも所定のクロック周波数の
信号の入力ポートや出力ポートあるいはそれらを兼用す
る入出力ポートを設けるだけで済むこととなり、その結
果、最新世代の半導体チップのような半導体装置におけ
る入出力ポートの個数や種類を少ないものに保ちつつ、
多種類の電圧レベルに対応することができる。また、延
いては煩雑な多数の入出力ポートやそれらと共に必要と
なっていたマルチ酸化膜などを省略することができるの
で、最新世代の半導体チップのような半導体装置の製造
歩留まりの向上やスループットの改善およびそれらによ
る低コスト化等を達成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る混成半導体装
置の主要部の構成を模式的に表した図である。
置の主要部の構成を模式的に表した図である。
【図２】電源電圧レベル変換回路の概要構成を模式的に
表した図である。
表した図である。
【図３】信号電圧レベル変換回路の概要構成を模式的に
表した図である。
表した図である。
【図４】１種類の電源電圧を一旦、変換用半導体装置に
入力し、その変換用半導体装置からさらに各半導体装置
にそれぞれ対応した電源電圧を供給する場合の概要構成
の一例を模式的に表した図である。
入力し、その変換用半導体装置からさらに各半導体装置
にそれぞれ対応した電源電圧を供給する場合の概要構成
の一例を模式的に表した図である。
【図５】一つの特定半導体装置に対して、一度に一つの
半導体装置のみを接続して信号のやりとりを行うように
設定した場合の一例を模式的に表した図である。
半導体装置のみを接続して信号のやりとりを行うように
設定した場合の一例を模式的に表した図である。
【図６】一つの特定半導体装置に対して複数の電圧レベ
ルの電源電圧のうちから１つの電源電圧の供給を受け
て、その電源電圧を変換して所定の電源電圧を作り出し
て、それを特定半導体装置に供給するように設定した場
合の一例を模式的に表した図である。
ルの電源電圧のうちから１つの電源電圧の供給を受け
て、その電源電圧を変換して所定の電源電圧を作り出し
て、それを特定半導体装置に供給するように設定した場
合の一例を模式的に表した図である。
【図７】図６に示した概要構成の変換用半導体装置を採
用した場合の混成半導体装置およびその外部の第２の半
導体装置ならびに第３の半導体装置によって構築される
回路系の一例を表した図である。
用した場合の混成半導体装置およびその外部の第２の半
導体装置ならびに第３の半導体装置によって構築される
回路系の一例を表した図である。
【図８】図５に示した概要構成の変換用半導体装置を採
用した場合の混成半導体装置およびその外部の第ｎの半
導体装置装置によって構築される回路系の一例を表した
図である。
用した場合の混成半導体装置およびその外部の第ｎの半
導体装置装置によって構築される回路系の一例を表した
図である。
【図９】本発明の第２の実施の形態に係る混成半導体装
置の主要部の構成を模式的に表した図である。
置の主要部の構成を模式的に表した図である。
【図１０】特定半導体装置および変換用半導体装置をい
ずれも半導体集積回路チップの状態で、小型のカードボ
ード状にカッティング形成された一つのプリント配線基
板上などに実装して、混成半導体装置を構成するように
した場合の実装形態の一例を表した図である。
ずれも半導体集積回路チップの状態で、小型のカードボ
ード状にカッティング形成された一つのプリント配線基
板上などに実装して、混成半導体装置を構成するように
した場合の実装形態の一例を表した図である。
【図１１】特定半導体装置および変換用半導体装置を、
いずれも半導体集積回路チップの状態で、一つのセラミ
ック基板上などに実装して混成半導体装置を構成するよ
うにした場合の実装形態の一例を表した図である。
いずれも半導体集積回路チップの状態で、一つのセラミ
ック基板上などに実装して混成半導体装置を構成するよ
うにした場合の実装形態の一例を表した図である。
【図１２】特定半導体装置および変換用半導体装置を、
いずれも例えば樹脂モールド材などによって封止された
フラットパッケージのようなパッケージングによって実
装された半導体集積回路部品として、例えばガラス・エ
ポキシ・プリント配線基板上に、その他の集積回路や種
々の電気回路素子等と共にリフロー法などによって実装
した場合の実装形態の一例を表した図である。
いずれも例えば樹脂モールド材などによって封止された
フラットパッケージのようなパッケージングによって実
装された半導体集積回路部品として、例えばガラス・エ
ポキシ・プリント配線基板上に、その他の集積回路や種
々の電気回路素子等と共にリフロー法などによって実装
した場合の実装形態の一例を表した図である。
【図１３】一つのリードフレームのアイランド上に特定
半導体装置および変換用半導体装置をそれぞれ半導体集
積回路チップの状態で搭載し、それを例えば樹脂モール
ド材などによって封止して、例えば一つのＤＩＰのよう
な実装パッケージの中に内蔵された状態で実装（パッケ
ージング）した場合の実装形態の一例を表した図であ
る。
半導体装置および変換用半導体装置をそれぞれ半導体集
積回路チップの状態で搭載し、それを例えば樹脂モール
ド材などによって封止して、例えば一つのＤＩＰのよう
な実装パッケージの中に内蔵された状態で実装（パッケ
ージング）した場合の実装形態の一例を表した図であ
る。
【図１４】比較例として、従来の一般的な技術による各
種類の電圧レベルに対応した電源電圧入力用ポートや信
号入出力用ポートを全て特定半導体装置に作り込んだ場
合の一例を表した図である。
種類の電圧レベルに対応した電源電圧入力用ポートや信
号入出力用ポートを全て特定半導体装置に作り込んだ場
合の一例を表した図である。
１００…特定半導体装置、２００…変換用半導体装置、
１２０…第２の半導体装置、１３０…第３の半導体装
置、２０５…電源電圧レベル変換回路、２０６…信号電
圧レベル変換回路
１２０…第２の半導体装置、１３０…第３の半導体装
置、２０５…電源電圧レベル変換回路、２０６…信号電
圧レベル変換回路
Claims (16)
- 【請求項１】 所定の電圧レベルの信号の出力を行うお
よび／または入力を受けるように設定された半導体装置
に対して少なくとも接続されて用いられる、前記半導体
装置とは別体の半導体装置であって、 所定の電圧レベルとは異なった電圧レベルの信号を受け
てその信号を前記所定の電圧レベルに変換して出力す
る、および／または前記所定の電圧レベルの信号をその
所定の電圧レベルとは異なった電圧レベルに変換して出
力する信号電圧レベル変換回路を備えたことを特徴とす
る半導体装置。 - 【請求項２】 所定の電圧レベルとは異なった電圧レベ
ルの電源電圧を受けてその電源電圧を前記所定の電圧レ
ベルに変換して出力する電源電圧レベル変換回路を、さ
らに備えたことを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 所定のクロック周波数の信号の出力を行
うおよび／または入力を受けるように設定された半導体
装置に対して少なくとも接続されて用いられる、前記半
導体装置とは別体の半導体装置であって、 所定のクロック周波数とは異なったクロック周波数の信
号を受けてその信号を前記所定のクロック周波数に変換
して出力する、および／または前記所定のクロック周波
数の信号をその所定のクロック周波数とは異なるクロッ
ク周波数に変換して出力するクロック周波数変換回路を
備えたことを特徴とする半導体装置。 - 【請求項４】 所定の電圧レベルとは異なった電圧レベ
ルの電源電圧を受けてその電源電圧を前記所定の電圧レ
ベルに変換して出力する電源電圧レベル変換回路を、さ
らに備えたことを特徴とする請求項３記載の半導体装
置。 - 【請求項５】 所定の電圧レベルの信号の出力を行うお
よび／または入力を受けるように設定された特定半導体
装置と、 前記所定の電圧レベルとは異なった電圧レベルの信号を
受けてその信号を前記所定の電圧レベルに変換して前記
特定半導体装置へと入力する、および／または前記特定
半導体装置から出力される信号を前記所定の電圧レベル
の信号とは異なる電圧レベルに変換して出力する信号電
圧レベル変換回路を有する変換用半導体装置とを備えた
ことを特徴とする混成半導体装置。 - 【請求項６】 前記特定半導体装置と前記変換用半導体
装置とを、一つの配線基板上に実装したことを特徴とす
る請求項５記載の混成半導体装置。 - 【請求項７】 前記特定半導体装置と前記変換用半導体
装置とを、一つの実装パッケージ内に内蔵したことを特
徴とする請求項５記載の混成半導体装置。 - 【請求項８】 前記特定半導体装置および前記変換用半
導体装置が、それぞれ別個の半導体チップであり、 前記特定半導体装置と前記変換用半導体装置とを、一つ
のリードフレームのアイランド上に載置したことを特徴
とする請求項５記載の混成半導体装置。 - 【請求項９】 所定の電圧レベルの電源電圧を受けて動
作するように設定された特定半導体装置と、 前記所定の電圧レベルとは異なった電圧レベルの電源電
圧を受けて、その電源電圧を前記所定の電圧レベルに変
換して前記特定半導体装置へと入力する電源電圧レベル
変換回路を有する変換用半導体装置とを備えたことを特
徴とする混成半導体装置。 - 【請求項１０】 前記特定半導体装置と前記変換用半導
体装置とを、一つの配線基板上に実装したことを特徴と
する請求項９記載の混成半導体装置。 - 【請求項１１】 前記特定半導体装置と前記変換用半導
体装置とを、一つの実装パッケージ内に実装したことを
特徴とする請求項９記載の混成半導体装置。 - 【請求項１２】 前記特定半導体装置および前記変換用
半導体装置が、それぞれ別個の半導体チップであり、 前記特定半導体装置と前記変換用半導体装置とを、一つ
のリードフレームのアイランド上に載置したことを特徴
とする請求項９記載の混成半導体装置。 - 【請求項１３】 所定のクロック周波数の信号の出力を
行うおよび／または入力を受けるように設定された特定
半導体装置と、 前記所定のクロック周波数とは異なったクロック周波数
の信号を受けてその信号を前記所定のクロック周波数に
変換して前記特定半導体装置へと入力する、および／ま
たは前記特定半導体装置から出力される信号を前記所定
のクロック周波数の信号とは異なるクロック周波数に変
換して出力するクロック周波数変換回路を有する変換用
半導体装置とを備えたことを特徴とする混成半導体装
置。 - 【請求項１４】 前記特定半導体装置と前記変換用半導
体装置とを、一つの配線基板上に実装したことを特徴と
する請求項１３記載の混成半導体装置。 - 【請求項１５】 前記特定半導体装置と前記変換用半導
体装置とを、一つの実装パッケージ内に内蔵したことを
特徴とする請求項１３記載の混成半導体装置。 - 【請求項１６】 前記特定半導体装置および前記変換用
半導体装置が、それぞれ別個の半導体チップであり、 前記特定半導体装置と前記変換用半導体装置とを、一つ
のリードフレームのアイランド上に載置したことを特徴
とする請求項１３記載の混成半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001397065A JP2003197851A (ja) | 2001-12-27 | 2001-12-27 | 半導体装置および混成半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001397065A JP2003197851A (ja) | 2001-12-27 | 2001-12-27 | 半導体装置および混成半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003197851A true JP2003197851A (ja) | 2003-07-11 |
Family
ID=27602964
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001397065A Pending JP2003197851A (ja) | 2001-12-27 | 2001-12-27 | 半導体装置および混成半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003197851A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005053024A1 (ja) * | 2003-11-27 | 2005-06-09 | Matsushita Electric Industrial Co., Ltd. | マルチチップ型半導体装置 |
-
2001
- 2001-12-27 JP JP2001397065A patent/JP2003197851A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005053024A1 (ja) * | 2003-11-27 | 2005-06-09 | Matsushita Electric Industrial Co., Ltd. | マルチチップ型半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5931814B2 (ja) | 混合アナログおよびデジタル集積回路 | |
| US7518231B2 (en) | Differential chip performance within a multi-chip package | |
| JP2008053319A (ja) | 半導体装置 | |
| TW567602B (en) | Multi-chip module | |
| JP2004061299A (ja) | 半導体装置 | |
| US6646342B2 (en) | Semiconductor chip and multi-chip module | |
| JP2002057270A (ja) | チップ積層型半導体装置 | |
| US20050121753A1 (en) | Low-power semiconductor chip with separated power ring, method for manufacturing the same, and method for controlling the same | |
| JP2003197851A (ja) | 半導体装置および混成半導体装置 | |
| CN103827775A (zh) | 用于半导体器件的电力增强电路 | |
| JP2004311595A (ja) | 半導体集積回路及びその製造方法 | |
| US6820241B2 (en) | Semiconductor device with voltage down circuit changing power supply voltage to operating voltage | |
| JP3191743B2 (ja) | 機能変更可能な半導体装置 | |
| JP2005159111A (ja) | マルチチップ型半導体装置 | |
| US20120025898A1 (en) | Circuit Device | |
| JPH04336812A (ja) | デジタル回路装置 | |
| US20060197208A1 (en) | Chip-packaging with bonding options having a plurality of package substrates | |
| JP2010245413A (ja) | 半導体集積回路装置 | |
| CN105282673B (zh) | 助听器接口电路和方法 | |
| JPH081943B2 (ja) | 半導体集積回路パッケージ | |
| JPH1140739A (ja) | 電子回路装置 | |
| TWI226121B (en) | Chip-packaging with bonding options connected to a package substrate | |
| JPH01222515A (ja) | 半導体集積回路装置 | |
| JPS6159865A (ja) | 大規模集積回路チツプ | |
| KR20100080480A (ko) | 반도체 집적회로 |