CN1525561A - 具有输入输出端子可配置功能的芯片及其方法 - Google Patents
具有输入输出端子可配置功能的芯片及其方法 Download PDFInfo
- Publication number
- CN1525561A CN1525561A CNA031560415A CN03156041A CN1525561A CN 1525561 A CN1525561 A CN 1525561A CN A031560415 A CNA031560415 A CN A031560415A CN 03156041 A CN03156041 A CN 03156041A CN 1525561 A CN1525561 A CN 1525561A
- Authority
- CN
- China
- Prior art keywords
- input
- output
- chip
- control
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title abstract description 9
- 238000013507 mapping Methods 0.000 claims abstract description 33
- 238000006243 chemical reaction Methods 0.000 claims description 10
- 230000008054 signal transmission Effects 0.000 claims description 3
- 230000009466 transformation Effects 0.000 claims 2
- 238000013461 design Methods 0.000 abstract description 13
- 230000007423 decrease Effects 0.000 abstract 2
- 238000005538 encapsulation Methods 0.000 description 6
- 101100123053 Arabidopsis thaliana GSH1 gene Proteins 0.000 description 4
- 101100298888 Arabidopsis thaliana PAD2 gene Proteins 0.000 description 4
- 101000590281 Homo sapiens 26S proteasome non-ATPase regulatory subunit 14 Proteins 0.000 description 4
- 101001114059 Homo sapiens Protein-arginine deiminase type-1 Proteins 0.000 description 4
- 101150092599 Padi2 gene Proteins 0.000 description 4
- 102100023222 Protein-arginine deiminase type-1 Human genes 0.000 description 4
- 102100035735 Protein-arginine deiminase type-2 Human genes 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011038 discontinuous diafiltration by volume reduction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
本发明涉及一种具有输入输出端子可配置功能的芯片，包括芯片内核部分，可控输入输出驱动电路组，芯片端子组；其特点在于，还包括多个映射转换单元和一个映射控制单元，所述芯片内核的每一需要支持可配置的输入端口通过一个映射转换单元与多个输入输出驱动电路的输入端连接，所述芯片内核的多个输出端口通过一个映射转换单元与一需要支持可配置的芯片端子所对应连接的输入输出驱动电路的输出端连接，所述映射控制单元与映射转换单元的控制端相连，并对其进行控制。利用本发明所述芯片可以和管脚位置不兼容的多个芯片有效互连，从而大大降低器件的体积，提高信号完整性，降低元件互连之间的复杂度，同时减少布线所占空间，降低设计和加工成本。
Description
技术领域
本发明涉及集成电路设计领域，特别涉及一种具有输入输出端子可配置功能的芯片及其方法。
背景技术
现代电子系统中通常包含有大量的电子元件，人们希望元件以及元件互连所占据的空间尽可能小，从而提高设备便携性，这一点在移动通讯和个人手持设备中尤为迫切。为此MCM封装方法应运而生，它将多个芯片管芯封装在一个封装模块内，这一方法不但大大缩小了器件的体积降低器件互连所占空间，同时缩短了器件互连的距离从而大大提高了元件间的信号完整性，另外由于MCM封装减少了系统中的元件数量从而降低了制造成本。
但是由于在MCM封装中需要互连芯片管芯的端子的顺序和功能可能是不兼容的，所以通常需要采用多层基板布线的方式加以解决。
但是该种多层基板布线工艺复杂，加工成本昂贵，而且多层布线加大了连线长度从而降低了信号的完整性，影响信号传输效果，同时由于有些封装的基板是不能用于布线的，譬如LPCC封装，从而使MCM封装变得不可行。同样PCB设计中的器件互连也存在类似的问题。
这就需要在进行芯片设计时采用一种全新的输入输出端子可配置方法来进行芯片的设计，使芯片及管芯的输入输出端子可根据实际应用加以重新配置，从而避免管芯与管芯以及芯片与芯片之间相连的导线发生交叉。
发明内容
本发明的目的在于提出一种解决上述技术问题的芯片设计方案，本发明提出的解决方案如下：
一种具有输入输出端子可配置功能的芯片，包括芯片内核，可控输入输出驱动电路组，芯片端子组；其中，芯片内核包含若干进行输入、输出信号及I/O控制信号传输的端口，芯片内核的每一组输入、输出及I/O控制端口都对应上述可控输入输出驱动电路组中的一个输入输出驱动电路；每一输入输出驱动电路包括输入端、输出端、输出使能控制端和连接焊盘；芯片端子组中的每一芯片端子都和输入输出驱动电路上的连接焊盘一一对应连接；芯片内核的输入端口接收来自所对应输入输出驱动电路之输入端传来的输入信号，其输出端口及I/O控制端口分别发送输出信号和I/O控制信号给对应的输入输出驱动电路的输出端和输出使能控制端，其特点在于，还包括多个映射转换单元和一个映射控制单元，所述芯片内核的每一需要支持可配置的输入端口通过一个映射转换单元与多个输入输出驱动电路的输入端连接，所述芯片内核的多个输出端口通过一个映射转换单元与一需要支持可配置的芯片端子所对应连接的输入输出驱动电路的输出端连接，所述映射控制单元与所述映射转换单元的控制端相连，并对映射转换单元进行转换控制。
一种对芯片的输入输出端子进行弹性配置的方法，特点在于，将需支持可配置的芯片内核各组输入输出端口与需支持可配置的芯片端子所对应的输入输出驱动电路各输入输出端进行可控制的选择性连接，然后通过可对上述可控制的选择性连接进行控制的控制单元对上述芯片内核输入输出端口与上述芯片端子之间的影射连接进行配置。
对比现有技术，本发明的优点在于：
在MCM封装领域，具有输入输出端子可配置功能的芯片可以和不同厂商功能相近但管脚位置不兼容的多个芯片有效互连，从而使MCM方案可行，大大降低器件总的体积，同时有益于提高信号的完整性。
该技术应用于PCB设计中的器件互连将有助于降低元件互连之间的复杂度，同时减少布线所占空间，从而降低设计成本和PCB加工成本。
但本发明的优点并不限于上述所举应用领域。
下面结合附图和并非特定的实施例来对本实用新型作更详尽的说明。
附图说明
图1为普通芯片结构示意图
图2为本发明所述具有输入输出端子可配置功能的芯片实施例的结构示意图
图3为两个芯片端子顺序不兼容示意图
图4为端子重新配置后的MCM示意图
具体实施方式
在下面的说明中，公知的功能或结构将不再详细说明，以避免与本发明的内容存在不必要的混淆。
在芯片设计过程中选择同时具备输入和输出两种功能的输入输出驱动电路，并且其输入输出功能是可控的，如图1所示为一普通芯片管芯结构图：
输入输出驱动电路(I/O BUF)：它包括输入端(IN)，输出端(OUT)，输出使能控制端(ENB)和连接焊盘(PAD)；
芯片内核(CORE Logic)：其输入和输出信号及I/O控制信号与输入输出驱动电路的相应端连接；
芯片端子(PIN)：由于芯片封装后芯片管脚(PIN)和管芯上的焊盘(PAD)通常是一一对应的，因此为了描述方便统称其为输入输出端子。
图2为本发明所述具有输入输出端子可配置功能的芯片实施例的结构示意图。
在本实施例中，所述多个映射转换单元为若干独立的多路选择器，所述映射控制单元为若干控制寄存器(未示出)。
输入输出驱动电路的输出端通过一多路选择器与芯片内核的多个输出端口相联接，并且多路选择器的控制端是寄存器可控的，这样芯片内部的多个输出信号可映射到同一个输出端子，若同时在所有需要支持可配置的端子所对应的输入输出驱动电路上都按同样的方法加入多路选择器，如图2所示，这样就实现了内核的多个输出信号与多个输出端子之间的多对多映射。
同理，芯片内核的某一输入端口通过一多路选择器与多个端子对应输入输出驱动电路的输入端相连，同样多路选择器的控制端是寄存器可控的；若同时在所有需支持可配置的内部信号的芯片内核输入端口加入多路选择器，如图2所示，这样就实现了多个端子的输入端与内核的多个输出信号之间的多对多映射。
当需要对输入输出端子的功能进行重新配置的时候，需要改变寄存器中的参数设置，上述多路选择器根据寄存器中的参数来改变芯片内核各端口和输入输出驱动电路各端之间的连接关系，以完成重新配置。
以下是控制寄存器列表：
N：映射控制寄存器的位宽，2＾N应小于或等于芯片内部需要重新映射到芯片端子的输入信号数和输出信号数中的最大值。
M：芯片需配置的端子数目，M应小于或等于2＾N.
| 寄存器名称 | 寄存器描述 | 缺省值 |
| T_OENB[M-1:0] | I/O端子的输出模式使能控制寄存器T_OENB[x]＝0：对应I/O端子输出模式禁止T_OENB[x]＝1：对应I/O端子输出模式使能 | 0 |
| T0_OMAP[N-1:0] | 第0个I/O端子的输出信号选择控制寄存器。T0_OMAP＝0：第0个内部输出信号映射到端子0；T0_OMAP＝1：第1个内部输出信号映射到端子0； ……T0_OMAP＝M：第M个内部输出信号映射到端子0； | 0 |
| … | … | … |
| TM_OMAP[N-1:0] | 第M个I/O端子的输出信号选择控制寄存器。TM_OMAP＝0：第0个内部输出信号映射到端子1；TM_OMAP＝1：第1个内部输出信号映射到端子1； ……TM_OMAP＝n：第n个内部输出信号映射到端子1； | 1 |
| S0_IMAP[N-1:0] | 第0个内部输入信号的信号源选择控制寄存器。通 | 1 |
| 过S0_IMAP的不同值可以将芯片不同端子的输入端映射到该内部输入信号。S0_IMAP＝0：芯片的第0个端子输入端映射到该内部信号输入端；S0_IMAP＝1：芯片的第1个端子输入端映射到该内部信号输入端； ……S0_IMAP＝n：芯片的第n个端子输入端映射到该内部信号输入端； | ||
| … | … | … |
| SM_IMAP[N-1:0] | 第M个内部输入信号的信号源选择控制寄存器。通过SM_IMAP的不同值可以将芯片不同端子的输入端映射到该内部输入信号。SM_IMAP＝0：芯片的第0个端子输入端映射到该内部信号输入端；SM_IMAP＝1：芯片的第1个端子输入端映射到该内部信号输入端； ……SM_IMAP＝n：芯片的第n个端子输入端映射到该内部信号输入端； | 1 |
如3图所示，芯片A和芯片B在进行MCM封装或PCB器件相连时其输入输出端子顺序可能不兼容，如芯片A和芯片B的信号连接关系为AO_0→AI_0，AO_1→AI_1以及AO_2→AI_2，这会导致在同一平面内连接时导线交叉，这在实际封装中违反连接规则，是不可行的。
如图4所示，如果芯片A在设计时采用本发明所述输入输出端子可配置设计，那么只需根据连接关系配置控制寄存器即可实现芯片A的端子功能重新映射从而使互连可行，图4中重新映射前芯片A的PAD映射关系为：PAD0(AO_0)，PAD1(AO_1)以及PAD2(AO_2)，图4中重新映射后变为：PAD0(AO_2)，PAD1(AO_0)以及PAD2(AO_1)，则芯片A和芯片B可以方便实现互连。
综上所述，本发明所述的具有输入输出端子可配置功能的芯片，不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明之领域，对于熟悉本领域的人员而言可容易地实现另外的优点和进行修改，因此在不背离权利要求及等同范围所限定的一般概念的精神和范围的情况下，本发明并不限于特定的细节、代表性的设备和这里示出与描述的图示示例。
Claims (4)
1、一种具有输入输出端子可配置功能的芯片，包括芯片内核，可控输入输出驱动电路组，芯片端子组；其中，芯片内核包含若干进行输入、输出信号及I/O控制信号传输的端口，芯片内核的每一组输入、输出及I/O控制端口都对应上述可控输入输出驱动电路组中的一个输入输出驱动电路；每一输入输出驱动电路包括输入端、输出端、输出使能控制端和连接焊盘；芯片端子组中的每一芯片端子都和输入输出驱动电路上的连接焊盘一一对应连接；芯片内核的输入端口接收来自所对应输入输出驱动电路之输入端传来的输入信号，其输出端口及I/O控制端口分别发送输出信号和I/O控制信号给对应的输入输出驱动电路的输出端和输出使能控制端，其特征在于，还包括多个映射转换单元和一个映射控制单元，所述芯片内核的每一需要支持可配置的输入端口通过一个映射转换单元与多个输入输出驱动电路的输入端连接，所述芯片内核的多个输出端口通过一个映射转换单元与一需要支持可配置的芯片端子所对应连接的输入输出驱动电路的输出端连接，所述映射控制单元与所述映射转换单元的控制端相连，并对映射转换单元进行转换控制。
2、根据权利要求1所述的具有输入输出端子可配置功能的芯片，其特征在于，所述映射转换单元为一多路选择器。
3、根据权利要求1所述的具有输入输出端子可配置功能的芯片，其特征在于，所述映射控制单元为控制寄存器。
4、一种对芯片的输入输出端子进行弹性配置的方法，其特征在于，将需支持可配置的芯片内核各组输入输出端口与需支持可配置的芯片端子所对应的输入输出驱动电路各输入输出端进行可控制的选择性连接，然后通过可对上述可控制的选择性连接进行控制的控制单元对上述芯片内核输入输出端口与上述芯片端子之间的影射连接进行配置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03156041 CN1252818C (zh) | 2003-08-29 | 2003-08-29 | 具有输入输出端子可配置功能的芯片及其方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03156041 CN1252818C (zh) | 2003-08-29 | 2003-08-29 | 具有输入输出端子可配置功能的芯片及其方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1525561A true CN1525561A (zh) | 2004-09-01 |
| CN1252818C CN1252818C (zh) | 2006-04-19 |
Family
ID=34287090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 03156041 Expired - Fee Related CN1252818C (zh) | 2003-08-29 | 2003-08-29 | 具有输入输出端子可配置功能的芯片及其方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1252818C (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100459128C (zh) * | 2007-05-14 | 2009-02-04 | 北京中星微电子有限公司 | 一种实现芯片管脚兼容的晶片及方法 |
| CN101069185B (zh) * | 2004-10-04 | 2010-09-01 | Nxp股份有限公司 | 用于子系统的具有可配置的侧边输入/输出端的硬宏 |
| CN102156898A (zh) * | 2011-04-07 | 2011-08-17 | 清华大学 | 一种具有信息标识的芯片及其制备方法 |
| CN103853220A (zh) * | 2012-12-05 | 2014-06-11 | 艾尔瓦特集成电路科技（天津）有限公司 | 一种供电电路、电子设备和相应方法 |
| CN104394239A (zh) * | 2014-11-20 | 2015-03-04 | 盛科网络（苏州）有限公司 | 一种多通道物理接口连接系统及其连接方法 |
| CN107329417A (zh) * | 2016-04-28 | 2017-11-07 | 深圳市博巨兴实业发展有限公司 | 一种微控制器及其输入输出引脚映射电路 |
| CN108700855A (zh) * | 2017-03-09 | 2018-10-23 | 深圳市大疆创新科技有限公司 | F通道控制方法及装置 |
| CN110085566A (zh) * | 2019-04-30 | 2019-08-02 | 德淮半导体有限公司 | 半导体封装件和半导体管芯 |
| CN110895649A (zh) * | 2018-08-23 | 2020-03-20 | 珠海零边界集成电路有限公司 | 一种集成电路后端布线管理系统、布线管理方法和芯片 |
-
2003
- 2003-08-29 CN CN 03156041 patent/CN1252818C/zh not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101069185B (zh) * | 2004-10-04 | 2010-09-01 | Nxp股份有限公司 | 用于子系统的具有可配置的侧边输入/输出端的硬宏 |
| CN100459128C (zh) * | 2007-05-14 | 2009-02-04 | 北京中星微电子有限公司 | 一种实现芯片管脚兼容的晶片及方法 |
| CN102156898A (zh) * | 2011-04-07 | 2011-08-17 | 清华大学 | 一种具有信息标识的芯片及其制备方法 |
| CN102156898B (zh) * | 2011-04-07 | 2013-09-04 | 清华大学 | 一种具有信息标识的芯片及其制备方法 |
| CN103853220A (zh) * | 2012-12-05 | 2014-06-11 | 艾尔瓦特集成电路科技（天津）有限公司 | 一种供电电路、电子设备和相应方法 |
| CN103853220B (zh) * | 2012-12-05 | 2016-01-20 | 艾尔瓦特集成电路科技（天津）有限公司 | 一种供电电路、电子设备和相应方法 |
| CN104394239A (zh) * | 2014-11-20 | 2015-03-04 | 盛科网络（苏州）有限公司 | 一种多通道物理接口连接系统及其连接方法 |
| CN107329417A (zh) * | 2016-04-28 | 2017-11-07 | 深圳市博巨兴实业发展有限公司 | 一种微控制器及其输入输出引脚映射电路 |
| CN107329417B (zh) * | 2016-04-28 | 2023-08-15 | 深圳市博巨兴微电子科技有限公司 | 一种微控制器及其输入输出引脚映射电路 |
| CN108700855A (zh) * | 2017-03-09 | 2018-10-23 | 深圳市大疆创新科技有限公司 | F通道控制方法及装置 |
| CN110895649A (zh) * | 2018-08-23 | 2020-03-20 | 珠海零边界集成电路有限公司 | 一种集成电路后端布线管理系统、布线管理方法和芯片 |
| CN110085566A (zh) * | 2019-04-30 | 2019-08-02 | 德淮半导体有限公司 | 半导体封装件和半导体管芯 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1252818C (zh) | 2006-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100468378C (zh) | Spi设备通信电路 | |
| CN1134065C (zh) | 多芯片模块中各个集成电路芯片间的互连电路和方法 | |
| US20040221106A1 (en) | Upgradable memory system with reconfigurable interconnect | |
| CN1252818C (zh) | 具有输入输出端子可配置功能的芯片及其方法 | |
| EP1816570A3 (en) | Integrated circuit I/O using a high performance bus interface | |
| WO2003085737A2 (en) | Method and apparatus for stacking multiple die in a flip chip semiconductor package | |
| CN1485913A (zh) | 多芯片模块及其测试方法 | |
| CN100414360C (zh) | 液晶显示面板 | |
| WO2013110179A1 (en) | Method and apparatus for connecting memory dies to form a memory system | |
| CN2646867Y (zh) | 具有输入输出端子可配置功能的芯片 | |
| KR101116325B1 (ko) | 반도체 장치 | |
| US5622770A (en) | Printed circuit board design utilizing flexible interconnects for programmable logic components | |
| CN102937945A (zh) | 一种上下堆叠多颗芯片时减少芯片间互连线的方法 | |
| US10262973B1 (en) | Modular chip with redundant interfaces | |
| US9899312B2 (en) | Isolating electric paths in semiconductor device packages | |
| JPH06265599A (ja) | マルチチップモジュール | |
| CN218037997U (zh) | 显示屏接收设备及系统 | |
| CN1734940A (zh) | 信号电位转换电路 | |
| CN1833318A (zh) | 多芯片式半导体器件 | |
| CN1909761A (zh) | 高速印刷电路板中传输线的布线架构 | |
| JP3782211B2 (ja) | 電子回路装置 | |
| US6972445B2 (en) | Input/output structure and integrated circuit using the same | |
| CN2681235Y (zh) | 一种二级总线设备 | |
| CN1297921C (zh) | 一种二级总线设备 | |
| CN1463042A (zh) | 电子电路器件和电子器件封装 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060419 Termination date: 20120829 |