CN110895649A - 一种集成电路后端布线管理系统、布线管理方法和芯片 - Google Patents

Abstract

本发明公开了一种集成电路后端布线管理系统、布线管理方法和芯片，应用于集成电路上，集成电路包括源端和目的端，还包括布线管理单元，源端和目的端分别通过信号连线与布线管理单元连接，布线管理单元用于管理源端信号连线和目的端信号连线，将源端信号连线的输入信号逻辑映射到目的端信号连线上。本发明设置了布线管理单元，减少众多模块间的信号线互连，减轻后端布线设计的压力，降低布线难度，减少布线占据芯片面积，各信号互连走线无需绕很长的路径，改善了各互连信号时序参数，加速时序收敛，有效缓解项目进度压力，进一步提升芯片以及应用系统的稳定性和可靠性，并且逻辑资源占用较小，一定程度降低了芯片的成本，提升产品市场竞争力。

Description

一种集成电路后端布线管理系统、布线管理方法和芯片

技术领域

本发明涉及集成电路设计技术领域，具体的涉及一种集成电路后端布线管理系统、布线管理方法和芯片。

背景技术

近年来，随着集成电路技术的飞速发展，芯片被广泛应用于遥控器、计算机、电池供电的便携式设备、以及人工智能等领域，芯片的功能越来越多，也设计越来越复杂，这对于集成电路后端设计来说，布局布线是主要工作，各模块布局完成后，如何确保各模块之间可靠通信，模块间的信号互连设计就变得尤为重要，除了把所有模块的信号连通外，具有相关性的信号之间的时序关系也必须满足，才能保证模块间通信的可靠性，而模块间的信号互连走线会占用芯片本身的面积，影响到芯片的成本。如图1所示，芯片源端有N根信号线，目的端有M根信号线，为了满足多种复杂场景的灵活应用需求，需要把源端的每一根信号线都能送给目的端的每一个信号线，所以从源端传给目的端的信号线就有M*N根，对后端布线造成很大压力，就算经过努力布通了，也一定会有很多连线绕了很长的路径，相关信号的时序性能差，随之带来的问题是：芯片系统的稳定性和可靠性得不到保障，那么基于该芯片开发的产品的功能可能会受到影响，性能指标不稳定，设备在使用过程中极易受外界干扰，从而影响客户体验，严重的甚至造成产品失效，而且布线本身也会占用芯片宝贵的面积，布线越复杂、布线越多，占用的芯片面积也就越大，增加了芯片和系统的成本。

发明内容

本发明的目的在于克服现有技术中布线困难、信号时序性能差、稳定性差的问题，提供一种集成电路后端布线管理系统、布线管理方法和芯片。

为实现上述目的，本发明采用的技术方案如下：一种集成电路后端布线管理系统，应用于集成电路上，集成电路包括至少一个源端和至少一个目的端，还包括源端信号连线、目的端信号连线和布线管理单元，所述源端通过源端信号连线与布线管理单元连接，所述目的端通过目的端信号连线与布线管理单元连接，所述布线管理单元用于管理源端信号连线和目的端信号连线，将源端信号连线的输入信号逻辑映射到目的端信号连线上。

进一步的，所述布线管理单元包括寄存器。

进一步的，所述的寄存器包括16位寄存器、32位寄存器、64位寄存器中的一种或多种。

一种芯片，包括上述集成电路后端布线管理系统。

一种集成电路后端布线管理方法，用于管理上述的集成电路后端布线管理系统，源端有N个、目的端有M个，

获得源端N个输入信号，

布线管理单元产生M个映射信号，并将源端的N个输入信号连接到任意一个目的端信号上输出，

源端信号连线和目的端信号连线复用，将源端输入信号和目的端输出信号建立互连。

进一步的，通过设置控制寄存器进行逻辑运算控制信号实现逻辑映射，将源端N个信号映射到每一个目的端信号，建立互连。

进一步的，将N个输入信号连接到M个信号输出，需要M个映射信号，每个映射信号分别控制把源端N个信号映射到每一个目的端信号。

进一步的，根据需要连接的源端和目的端确定寄存器数量，配置寄存器实现逻辑映射。

进一步的，寄存器数量确定，先根据源端数量确定映射信号的位宽N0，将寄存器位宽与映射信号的位宽N0进行匹配计算，算出寄存器数量为C1。

进一步的，根据源端数量确定映射信号的位宽N0，N0＝ceil(log₂N)，其中log₂N表示对N取以2为底的对数值，ceil(X)表示对实数X向上取整，计算N0。

进一步的，寄存器可容纳的映射信号的数量为C0，

其中floor(X)表示对实数X向下取整，P表示寄存器位宽。

进一步的，需要占用的寄存器数量为C1,

由上述对本发明的描述可知，与现有技术相比，本发明提供的一种集成电路后端布线管理系统、布线管理方法和芯片，设置了布线管理单元，减少了众多模块间的信号线互连，减轻了后端布线设计的压力，降低了布线难度，减少了布线占据芯片面积，各信号互连走线无需绕很长的路径，改善了各互连信号时序参数，加速时序收敛，有效缓解项目进度压力，进一步提升芯片以及应用系统的稳定性和可靠性，并且逻辑资源占用较小，一定程度降低了芯片的成本，提升产品市场竞争力。

附图说明

图1为背景技术中源端信号连接到目的端示意图；

图2为本发明源端信号连接到目的端示意图；

图3为本发明源端信号映射到目的端逻辑电路图。

具体实施方式

以下将结合本发明实施例中的附图对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。

如图2所示，一种集成电路后端布线管理系统，应用于集成电路上，集成电路包括至少一个源端和至少一个目的端，还包括源端信号连线、目的端信号连线和布线管理单元RSM，所述源端通过源端信号连线与布线管理单元RSM连接，所述目的端通过目的端信号连线与布线管理单元RSM连接，所述布线管理单元RSM用于管理源端信号连线和目的端信号连线，将源端信号连线的输入信号逻辑映射到目的端信号连线上，所述布线管理单元RSM包括寄存器，所述的寄存器包括16位寄存器、32位寄存器、64位寄存器中的一种或多种，

源端有N个信号连线，目的端有M个信号连线，源端到布线管理单元RSM的连线只有N个，布线管理单元RSM到目的端的连线也只有M个，总的连线只有M+N个，比如N取值32，M取值16，不做处理前，源端到目的端的连线有32x 16＝512个，加入布线管理单元RSM后，源端到目的端的连线只有32+16＝48个，连线减少达90％，如果N取值512，M取值48，加入布线管理单元RSM后，连线减少达98％，通过数据对比可见，加入布线管理单元RSM后，源端到目的端的连线减少很多，而且随着M、N取值越大，这种下降效果越显著，后端布线压力大大减轻。

如图3所示，一种集成电路后端布线管理方法，用于管理上述的集成电路后端布线管理系统，源端有N个、目的端有M个，获得源端N个输入信号，布线管理单元产生M个映射信号，并将源端的N个输入信号连接到任意一个目的端信号上输出，源端信号连线和目的端信号连线复用，将源端输入信号和目的端输出信号建立互连。

具体的，源端有N个源端信号连线与布线管理单元一端连接，目的端有M个目的端信号连线与布线管理单元另一端连接，通过设置控制寄存器进行逻辑运算控制信号实现逻辑映射，将源端N个信号映射到每一个目的端信号，建立互连，根据需要连接的源端和目的端确定寄存器数量，配置寄存器实现逻辑映射，

为了表述方便，定义以下变量及函数：

N表示源端信号连线数量,取值范围为任意大于0的整数；

M表示目的端信号连线数量，取值范围为任意大于0的整数；

P表示不同指令集的CPU系统寄存器的位宽，取值范围为任意大于0的整数，比如典型的16位宽、32位宽、64位宽等。

f(X)＝(log₂X)，其中表示以2为底的对数,比如X＝32，则f(X)＝5；

ceil(X)表示对X进行向上取整，比如X＝31.31,则ceil(X)＝32；

floor(X)表示对X进行向下取整，比如X＝31.31,则floor(X)＝31。

表1为信号的定义说明：

源端有N个输入信号，目的端有M个输出信号，由于要将N个输入信号连接到所有M个信号输出，因此需要产生M个映射信号src_selx(x＝1,2…M)，每一个映射信号src_selx分别控制把源端N个输入信号映射到每一个目的端输出信号。src_selx映射信号的位宽N0根据N来确定，N0＝ceil(log₂N)，其中log₂N表示对N取以2为底的对数值，ceil(X)表示对正实数X做向上取整，如取16<N<＝32，则N0＝5。

对不同指令集的CPU系统，寄存器的位宽P取值不同，对于源端信号连线数量为N的设计，每个寄存器可容纳的映射信号数量满足如下数学运算表达式：

比如P＝32，N＝32，则C0＝6，需要占用的寄存器数量满足如下数学运算表达式：

比如取N＝32，M＝16，则N0＝5,总共需要16个映射信号src_selx(x＝1,2…16)。如果这些映射信号src_selx(x＝1,2…16)来自于32位的寄存器，则每一个32位寄存器可以容纳6个映射信号，需要三个32位寄存器就可以实现16个映射信号src_selx(x＝1,2…16)，此时寄存器仍然有2位冗余信息，资源占用代价小，逻辑映射简单，易实现。

具体实施例一：

选定源端一个输入信号映射到目的端所有M个输出信号上，实现特定输入信号的M路并行输出。

具体实例例二：

选择源端N个不同输入信号分别映射到目的端的M个输出信号上，实现输出信号的丰富性，所述N＜M。

具体实施例三：

选择源端N个任意输入信号分别映射到目的端M个输出信号上，实现输出信号的多样性，所述N＞M。

具体实施例四：

选择源端N个任意输入信号分别映射到目的端M个输出信号上，实现多个同一输入信号几路并行输出组合，所述N＜M。

本发明提供的一种集成电路后端布线管理系统、布线管理方法和芯片，设置了布线管理单元，减少了众多模块间的信号线互连，减轻了后端布线设计的压力，降低了布线难度，减少了布线占据芯片面积，各信号互连走线无需绕很长的路径，改善了各互连信号时序参数，加速时序收敛，有效缓解项目进度压力，进一步提升芯片以及应用系统的稳定性和可靠性，并且逻辑资源占用较小，一定程度降低了芯片的成本，提升产品市场竞争力。

上述仅为本发明的若干具体实施方式，但本发明的设计构思并不局限于此，凡利用此构思对本发明进行非实质性的改动，均应属于侵犯本发明保护范围的行为。

Claims (12)

1.一种集成电路后端布线管理系统，应用于集成电路上，集成电路包括至少一个源端和至少一个目的端，其特征在于：还包括源端信号连线、目的端信号连线和布线管理单元，所述源端通过源端信号连线与布线管理单元连接，所述目的端通过目的端信号连线与布线管理单元连接，所述布线管理单元用于管理源端信号连线和目的端信号连线，将源端信号连线的输入信号逻辑映射到目的端信号连线上。

2.根据权利要求1所述的集成电路后端布线管理系统，其特征在于：所述布线管理单元包括寄存器。

3.根据权利要求2所述的集成电路后端布线管理系统，其特征在于：所述的寄存器包括16位寄存器、32位寄存器、64位寄存器中的一种或多种。

4.一种芯片，其特征在于：包括权利要求1-3任意一项所述的集成电路后端布线管理系统。

5.一种集成电路后端布线管理方法，其特征在于：用于管理权利要求1-3任意一项所述的集成电路后端布线管理系统，源端有N个、目的端有M个，

获得源端N个输入信号，

布线管理单元产生M个映射信号，并将源端的N个输入信号连接到任意一个目的端信号上输出，

源端信号连线和目的端信号连线复用，将源端输入信号和目的端输出信号建立互连。

6.根据权利要求5所述的集成电路后端布线管理方法，其特征在于：通过设置控制寄存器进行逻辑运算控制信号实现逻辑映射，将源端N个信号映射到每一个目的端信号，建立互连。

7.根据权利要求6所述的集成电路后端布线管理方法，其特征在于：将N个输入信号连接到M个信号输出，需要M个映射信号，每个映射信号分别控制把源端N个信号映射到每一个目的端信号。

8.根据权利要求7所述的集成电路后端布线管理方法，其特征在于：根据需要连接的源端和目的端确定寄存器数量，配置寄存器实现逻辑映射。

9.根据权利要求8所述的集成电路后端布线管理方法，其特征在于：寄存器数量确定，先根据源端数量确定映射信号的位宽N0，将寄存器位宽与映射信号的位宽N0进行匹配计算，算出寄存器数量为C1。

10.根据权利要求9所述的集成电路后端布线管理方法，其特征在于：根据源端数量确定映射信号的位宽N0，N0＝ceil(log₂N)，其中log₂N表示对N取以2为底的对数值，ceil(X)表示对实数X向上取整，计算N0。

11.根据权利要求10所述的集成电路后端布线管理方法，其特征在于：寄存器可容纳的映射信号的数量为C0，

其中floor(X)表示对实数X向下取整，P表示寄存器位宽。

12.根据权利要求11所述的集成电路后端布线管理方法，其特征在于：需要占用的寄存器数量为C1,

Images