CN105183683B - 一种多fpga芯片加速卡 - Google Patents

一种多fpga芯片加速卡 Download PDF

Info

Publication number
CN105183683B
CN105183683B CN201510549545.2A CN201510549545A CN105183683B CN 105183683 B CN105183683 B CN 105183683B CN 201510549545 A CN201510549545 A CN 201510549545A CN 105183683 B CN105183683 B CN 105183683B
Authority
CN
China
Prior art keywords
pcie
fpga chip
power
chips
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510549545.2A
Other languages
English (en)
Other versions
CN105183683A (zh
Inventor
张斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Beijing Electronic Information Industry Co Ltd
Original Assignee
Inspur Beijing Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Beijing Electronic Information Industry Co Ltd filed Critical Inspur Beijing Electronic Information Industry Co Ltd
Priority to CN201510549545.2A priority Critical patent/CN105183683B/zh
Publication of CN105183683A publication Critical patent/CN105183683A/zh
Application granted granted Critical
Publication of CN105183683B publication Critical patent/CN105183683B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]

Abstract

本发明公开了一种多FPGA芯片加速卡，包括：PCIE交换芯片、PCIE总线和FPGA芯片，其中，所述PCIE交换芯片通过PCIE总线与至少一个以上的FPGA芯片连接；所述FPGA芯片连接有SODIMM slot连接器；所述PCIE交换芯片通过PCIE总线还分别连接有金手指和IO Bridge芯片；所述IO Bridge芯片上设置有IO Bus和IO连接器，所述IO Bridge芯片通过IO Bus与至少一个以上的IO连接器连接；所述金手指上连接有电源开关，所述电源开关两端分别连接有电源连接器和电源转换电路。通过本发明，实现了在占用相同系统资源的情况下大幅提高系统的计算能力。

Description

一种多FPGA芯片加速卡
技术领域
本发明涉及芯片设计技术领域，尤指一种多现场可编程门阵列(FPGA，Field－Programmable Gate Array)芯片加速卡。
背景技术
随着云计算、深度学习等概念的兴起，计算领域兴起了一场新的变革，通常通过中央处理器(CPU，Central Processing Unit)和图形处理器(GPU，Graphics ProcessingUnit)数量的扩展实现计算能力提升。传统的CPU+GPU异构并行处理的典型任务是图形实时渲染。CPU负责逻辑性较强的事务计算，GPU负责计算密集度高的图形渲染。CPU的设计目标是使执行单元能够以很低的延迟获得数据和指令，因此采用了复杂的控制逻辑和分支预测，以及大量的缓存来提高执行效率；GPU必须在有限的面积上实现很强的计算能力和很高的存储器带宽，因此需要大量执行单元来运行更多相对简单的线程，在当前线程等待数据时就切换到另一个处于就绪状态等待计算的线程。
目前仅通过数量的扩展，在很多计算应用场景中所带来的计算能力的提高与其功耗和成本的提高远远不成比例。
发明内容
为了解决上述技术问题，本发明提供了一种多FPGA芯片加速卡，能够在占用相同系统资源的情况下大幅提高系统的计算能力。
为了达到本发明目的，本发明提供了一种多FPGA芯片加速卡，包括：PCIE交换芯片、PCIE总线和FPGA芯片，其中，所述PCIE交换芯片通过PCIE总线与至少一个以上的FPGA芯片连接；所述FPGA芯片连接有小型双列直插式内存模块插槽SODIMM slot连接器；所述PCIE交换芯片通过PCIE总线还分别连接有金手指和IO桥IO Bridge芯片；所述IO Bridge芯片上设置有IO总线IO Bus和IO连接器，所述IO Bridge芯片通过IO Bus与至少一个以上的IO连接器连接；所述金手指上连接有电源开关，所述电源开关两端分别连接有电源连接器和电源转换电路。
进一步地，每个所述FPGA芯片引出1组DDR3内存通道到标准的错误检查和纠正ECCSODIMM slot连接器，引出1组PCIE信号到PCIE交换芯片。
进一步地，所述PCIE交换芯片引出多组PCIE总线分别与FPGA芯片互连，引出1组PCIE总线与IO Bridge互连，引出1组PCIE总线到金手指与系统CPU互连。
进一步地，所述IO Bridge引出一组PCIE信号与PCIE交换芯片互连，引出多组IOBus到板载IO连接器实现与外部互连。
进一步地，所述电源连接器为12V电源连接器，外部引入12V电源接入电源开关，通过电源转换电路转换成FPGA芯片需要的电压。
与现有技术相比，本发明设置的FPGA芯片用于执行特定的逻辑与算法程式，实现计算加速，设置的PCIE交换芯片用于实现FPGA芯片、系统CPU、IO Bridge之间的互连与数据交换，设置的IO Bridge芯片用于实现将PCIE总线转换成为网络、IB、FC等链路，实现加速卡与外部进行互连和数据传输，设置的电源开关和电源转换电路，分别用来实现板卡电源的开关和将12V电源转换成为加速卡需要的各种电压，设置的12V电源连接器在power on调试阶段，可以无需将该卡插装在具有标准PCIE插槽的服务器上即可实现上电调试，在正常使用时，由于金手指能提供的电压功率有限，需要通过独立的12V电源连接器引入更多的功率。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1是本发明的一种实施例中多FPGA芯片加速卡的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行。并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
针对现有技术中仅通过数量的扩展，在很多计算应用场景中所带来的计算能力的提高与其功耗和成本的提高远远不成比例的问题，FPGA加速卡的出现很好的弥补了CPU和GPU在针对某些特定的计算应用场景时的不足，可以更高效的提供计算加速能力，具有更高的性能价格比和性能功耗比。
本发明提供了一种多FPGA芯片加速卡的方案，可以在一张标准总线和接口标准(PCIE，Peripheral Component Interface Express)外插卡上实现多颗FPGA芯片共享同一组系统总线，共享冗余输出输入(IO，input/output)进行外部数据传输，可以在占用相同系统IO资源的条件下提供几倍于单FPGA芯片加速卡的计算加速能力。同时FPGA芯片之间也可以通过PCIE交换芯片进行数据交换，缓存共享。本发明非常适用于云服务器融合架构中的混合计算加速应用。
图1是本发明的一种实施例中多FPGA芯片加速卡的结构示意图。如图1所示，包括PCIE交换芯片、PCIE总线和FPGA芯片，所述PCIE交换芯片通过PCIE总线与至少一个以上的FPGA芯片连接，所述FPGA芯片连接有小型双列直插式内存模块(SODIMM，Small OutlineDual In-line Memory Module)插槽(slot)连接器，所述PCIE交换芯片通过PCIE总线还分别连接有金手指(Golden finger)和IO桥(IO Bridge)芯片，所述IO Bridge芯片上设置有IO总线(IO Bus)和IO连接器，所述IO Bridge芯片通过IO Bus与至少一个以上的IO连接器连接，所述金手指上连接有电源开关，所述电源开关两端分别连接有12V电源连接器和电源转换电路。
本发明基于标准PCIE外插卡机构要求进行设计，为支持多种总线带宽，系统总线物理接口采用标准的PCIEx16金手指，兼容PCIEx4，x8，x16连接。为保证板卡供电，支持更多的FPGA芯片，除金手指电源管脚外，引入独立的板载12V PWR供电连接器，用于从外部引入12V电源到FPGA加速卡。
通用处理单元即CPU主要用于做正点计算即事务处理，并不擅长做浮点运算比如气象预测、基因测算等等，加速卡确切说是浮点计算加速卡，其上集成的FPGA芯片内部集成了专用的浮点加速处理单元，在进行浮点计算时效率更高，所以用来配合CPU来进行一些涉及浮点计算的任务。
FPGA芯片选型需要支持PCIE系统总线互连，每颗FPGA芯片引出1组DDR3内存通道到标准的错误检查和纠正(ECC，Error Correcting Code)SODIMM slot连接器，引出1组PCIE信号到PCIE交换芯片。
视选取FPGA芯片的机构尺寸和功耗不同可以支持的FPGA芯片的数量也不同。FPGA芯片所包含的计算逻辑单元数量有很大差异，由此导致的计算能力和功耗也有很大差异，例如以Xilinx FPGA芯片为例，kintex-7系列芯片和virtex-7系列芯片逻辑单元分别为478k和1955k，相差4倍；kintex-7芯片典型的运算功耗是30W，而virtex-7典型运算功耗则可达80W；如计算卡功率预算是240W，则对应能支持的kintex-7和virtex-7的芯片数量分别是8颗和3颗。
PCIE交换芯片(PCIE SW)用于实现FPGA芯片、系统CPU、IO Bridge之间的互连与数据交换。交换选型需要支持NTB方可实现IO外接数据链路(IO Bus)在多颗FPGA芯片和系统CPU间实现共享。PCIE交换芯片引出多组PCIE总线分别与FPGA芯片互连，引出1组PCIE总线与IO Bridge互连，引出1组PCIE总线到金手指与系统CPU互连。
IO Bridge芯片用于实现将PCIE总线转换成为网络、IB、FC等链路，实现加速卡与外部进行互连和数据传输。视需要可选用网络控制器、IB控制器、FC控制器等。IO Bridge选型需支持SR-IOV以实现IO Bus可以被FPGA芯片、系统CPU共享。IO Bridge引出一组PCIE信号与PCIE交换芯片互连，引出多组IO Bus(GBE、10GBE、IB或FC)到板载IO连接器(RJ45、SFP、SFP+或QSFP)实现与外部互连。
电源开关和电源转换电路(PWR SW和PWR Regulation)，分别用来实现板卡电源的开关和将12V电源转换成为加速卡需要的各种电压。
在本发明中：
所述金手指，采用标准PCIEx16金手指，PCIEx16数据信号、时钟、电源及其它控制信号通过金手指自系统板连接到FPGA加速卡。PCIEx16数据信号接入至PCIE SW交换芯片；系统12V电源接入电源开关电源开关，最终通过电源转换电路转换成加速卡上需要的各种电压。
所述12V电源连接器，采用Tyco 2x4电源连接器“4-1775099-2”，最大支持9A电流输入，用于从外部引入12V电源到加速卡。外部引入12V电源接入电源开关(PWR SW)，最终通过电源转换电路(PWR Regulation)转换成加速卡上需要的各种电压。
所述PCIE交换芯片，采用PEX9749交换芯片，支持48lane PCIE数据链路交换，支持12个NTB PCIE port。输出4组PCIEx8信号到4颗FPGA芯片，输出1组PCIEx8信号到PCIE金手指，输出1组PCIEx8到IO Bridge芯片。
所述IO Bridge，采用x540以太网控制器，支持SR-IOV。输出1组PCIEx8信号到PCIESW交换芯片，输出2组10GBE信号到IO连接器。
所述IO连接器，采用2组RJ45接口。
所述FPGA芯片，采用Kintex-7系列芯片，输出1组PCIEx8信号与PCIESW交换芯片互连，输出1组DDR3信号到板载SODIMM slot连接器，板载4颗FPGA芯片。
在使用时，数据信号、时钟、电源及其它控制信号通过金手指自系统板连接到FPGA加速卡。PCIEx16数据信号接入至PCIE交换芯片；系统12V电源接入电源开关，最终通过电源转换电路转换成加速卡上需要的各种电压。
本发明设置的FPGA芯片用于执行特定的逻辑与算法程式，实现计算加速，设置的PCIE交换芯片用于实现FPGA芯片、系统CPU、IO Bridge之间的互连与数据交换，设置的IOBridge芯片用于实现将PCIE总线转换成为网络、IB、FC等链路，实现加速卡与外部进行互连和数据传输，设置的电源开关和电源转换电路，分别用来实现板卡电源的开关和将12V电源转换成为加速卡需要的各种电压，设置的12V电源连接器在power on调试阶段，可以无需将该卡插装在具有标准PCIE插槽的服务器上即可实现上电调试，在正常使用时，由于金手指能提供的电压功率有限，需要通过独立的12V电源连接器引入更多的功率。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (5)

1.一种多现场可编程门阵列FPGA芯片加速卡，其特征在于，包括：PCIE交换芯片、PCIE总线和FPGA芯片，其中，
所述PCIE交换芯片通过PCIE总线与至少一个以上的FPGA芯片连接；
所述FPGA芯片连接有小型双列直插式内存模块插槽SODIMM slot连接器；
所述PCIE交换芯片通过PCIE总线还分别连接有金手指和IO桥IO Bridge芯片；
所述IO Bridge芯片上设置有IO总线IO Bus和IO连接器，所述IO Bridge芯片通过IOBus与至少一个以上的IO连接器连接；
所述金手指上连接有电源开关，所述电源开关两端分别连接有电源连接器和电源转换电路。
2.根据权利要求1所述的多FPGA芯片加速卡，其特征在于，每个所述FPGA芯片引出1组DDR3内存通道到标准的错误检查和纠正ECC SODIMM slot连接器，引出1组PCIE信号到PCIE交换芯片。
3.根据权利要求1所述的多FPGA芯片加速卡，其特征在于，所述PCIE交换芯片引出多组PCIE总线分别与FPGA芯片互连，引出1组PCIE总线与IO Bridge互连，引出1组PCIE总线到金手指与系统CPU互连。
4.根据权利要求1所述的多FPGA芯片加速卡，其特征在于，所述IO Bridge引出一组PCIE信号与PCIE交换芯片互连，引出多组IO Bus到板载IO连接器实现与外部互连。
5.根据权利要求1所述的多FPGA芯片加速卡，其特征在于，所述电源连接器为12V电源连接器，外部引入12V电源接入电源开关，通过电源转换电路转换成FPGA芯片需要的电压。
CN201510549545.2A 2015-08-31 2015-08-31 一种多fpga芯片加速卡 Active CN105183683B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510549545.2A CN105183683B (zh) 2015-08-31 2015-08-31 一种多fpga芯片加速卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510549545.2A CN105183683B (zh) 2015-08-31 2015-08-31 一种多fpga芯片加速卡

Publications (2)

Publication Number Publication Date
CN105183683A CN105183683A (zh) 2015-12-23
CN105183683B true CN105183683B (zh) 2018-06-29

Family

ID=54905773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510549545.2A Active CN105183683B (zh) 2015-08-31 2015-08-31 一种多fpga芯片加速卡

Country Status (1)

Country Link
CN (1) CN105183683B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346170A (zh) * 2017-07-20 2017-11-14 郑州云海信息技术有限公司 一种fpga异构计算加速系统及方法
CN109656853A (zh) * 2017-10-11 2019-04-19 阿里巴巴集团控股有限公司 一种数据传输系统及方法
CN109062858A (zh) * 2018-08-01 2018-12-21 郑州云海信息技术有限公司 一种基于Xilinx XCVU37P芯片的FPGA加速卡
WO2020087276A1 (zh) * 2018-10-30 2020-05-07 北京比特大陆科技有限公司 大数据运算加速系统和芯片
CN109993303B (zh) * 2019-03-29 2022-09-23 河南九乾电子科技有限公司 用于神经网络与深度学习的计算机加速装置
CN111262917A (zh) 2020-01-13 2020-06-09 苏州浪潮智能科技有限公司 一种基于fpga云平台的远端数据搬移装置和方法
CN111324558B (zh) * 2020-02-05 2021-08-10 苏州浪潮智能科技有限公司 数据处理方法、装置、分布式数据流编程框架及相关组件
CN111752871A (zh) * 2020-05-29 2020-10-09 苏州浪潮智能科技有限公司 一种同一pcie槽位兼容不同pcie带宽的pcie设备、装置及方法
CN112272122A (zh) * 2020-10-14 2021-01-26 北京中科网威信息技术有限公司 Fpga加速卡检测方法、装置及可读存储介质
CN112822129A (zh) * 2021-02-05 2021-05-18 井芯微电子技术(天津)有限公司 一种PCIe交换设备
CN113535745B (zh) * 2021-08-09 2022-01-18 威讯柏睿数据科技(北京)有限公司 一种层次化数据库操作加速系统和方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102541804A (zh) * 2011-12-26 2012-07-04 中国人民解放军信息工程大学 一种异构系统中多gpu互连体系结构
CN103020002A (zh) * 2012-11-27 2013-04-03 中国人民解放军信息工程大学 可重构多处理器系统
CN203596009U (zh) * 2013-12-10 2014-05-14 浪潮电子信息产业股份有限公司 一种fpga浮点计算加速卡

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030149962A1 (en) * 2001-11-21 2003-08-07 Willis John Christopher Simulation of designs using programmable processors and electronically re-configurable logic arrays

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102541804A (zh) * 2011-12-26 2012-07-04 中国人民解放军信息工程大学 一种异构系统中多gpu互连体系结构
CN103020002A (zh) * 2012-11-27 2013-04-03 中国人民解放军信息工程大学 可重构多处理器系统
CN203596009U (zh) * 2013-12-10 2014-05-14 浪潮电子信息产业股份有限公司 一种fpga浮点计算加速卡

Also Published As

Publication number Publication date
CN105183683A (zh) 2015-12-23

Similar Documents

Publication Publication Date Title
CN105183683B (zh) 一种多fpga芯片加速卡
CN107632953A (zh) 一种gpu箱pcie扩展互连拓扑装置
CN206312134U (zh) 一种适用于多路服务器的转接装置
CN102375797A (zh) 总线系统以及连接总线系统和连接设备的桥接器电路
CN111901164B (zh) Ocp nic网卡的适配控制方法、装置、设备及系统
CN103677216A (zh) 主机与外围装置之间的接口
CN104750644B (zh) Dsp的emif读写时序与fpga的avalon读写时序的转换方法
CN206162507U (zh) 一种pcie总线的切换机构
CN103729319A (zh) 基于串行总线的设备系统及数据传输方法
CN110362058A (zh) 用于多个接口进行测试的系统
US9665526B2 (en) Implementing IO expansion cards
CN105553886A (zh) 一种可灵活扩展端口数量的pcie交换机
CN209821699U (zh) 基于边缘计算应用的算力板
CN112948316A (zh) 一种基于网络互联的ai边缘计算一体机架构
CN108153624B (zh) 适用于ngff插槽的测试电路板
CN209327954U (zh) 一种电子设备及其扩展板卡系统
CN205229926U (zh) 一种64路服务器上处理器协同互连板
CN205809774U (zh) 一种服务器及其内部的服务器主板
CN209928341U (zh) 一种支持4张显卡的服务器平衡装置
CN209132718U (zh) 一种标准pcie子卡及ocp子卡的供电治具
CN104063023A (zh) 一种Grantley平台的主板
US10585833B1 (en) Flexible PCIe topology
CN110362433A (zh) 能够进行多接口测试的系统
CN104123259A (zh) Usb资源利用
US20160292117A1 (en) Methods and Apparatus for Efficient Network Analytics and Computing Card

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant