CN206162507U - 一种pcie总线的切换机构 - Google Patents
一种pcie总线的切换机构 Download PDFInfo
- Publication number
- CN206162507U CN206162507U CN201621198805.2U CN201621198805U CN206162507U CN 206162507 U CN206162507 U CN 206162507U CN 201621198805 U CN201621198805 U CN 201621198805U CN 206162507 U CN206162507 U CN 206162507U
- Authority
- CN
- China
- Prior art keywords
- pcie
- oculink
- connector group
- connectors
- cables
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013461 design Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Abstract
本实用新型提供一种PCIE总线的切换机构,包括:切换装置及与切换装置连接的Oculink总线缆;切换装置包括:第一CPU,第二CPU,十二个Oculink连接器,两个PCIE卡槽以及两个PCIE Mezz卡连接器;第一Oculink线缆和第二Oculink线缆分别用于连接PCIE链路,实现CPU的PCIE信号到PCIE slot或者PCIE Mezz卡连接器的切换。第一Oculink线缆和第二Oculink线缆还分别用于连接CPU端和Device端的PCIE信号,每根线缆最大可支持一组PCIE x4信号。Oculink连接器布置在主板之上,每个连接器可连接Oculink线缆的其中一端,有效降低主板层叠,减少成本,并且易于实现。
Description
技术领域
本实用新型涉及服务器领域,尤其涉及一种PCIE总线的切换机构。
背景技术
PCIE是一种高速传输总线,最高速率支持8GT/s,一般来说,一组PCIE信号只能对应一个PCIE设备,硬件设计上只能连接到一个PCIE slot或者PCIE Mezz卡。然而当前服务器架构正不断趋向多样化、复杂化,根据不同的需求,有时一组PCIE信号需要连接到两个不同PCIE设备或者物理链路,对于这种需求,现有方案是采用PCIE SWITCH芯片,将一组PCIE信号在两个链路中自由切换。但该方案涉及到软件、硬件和BIOS等多个层面的技术,设计难度和调试难度较大,而且成本较高。
发明内容
为了克服上述现有技术中的不足,本实用新型的目的在于,提供一种PCIE总线的切换机构,包括:切换装置及与切换装置连接的Oculink总线缆;
切换装置包括:第一CPU,第二CPU,十二个Oculink连接器,两个PCIE卡槽以及两个PCIE Mezz卡连接器;
Oculink连接器一和Oculink连接器三为第一连接器组;
Oculink连接器二和Oculink连接器四为第二连接器组;
Oculink连接器五和Oculink连接器六为第三连接器组;
Oculink连接器七和Oculink连接器九为第四连接器组;
Oculink连接器八和Oculink连接器十为第五连接器组;
Oculink连接器十一和Oculink连接器十二为第六连接器组;
第一连接器组第一端连接至第一CPU,第一连接器组第二端分别与第二连接器组的第一端连接以及与第三连接器组的第一端连接;第二连接器组的第二端与第一PCIE卡槽连接;第三连接器组的第二端与第一PCIE Mezz卡连接器连接;
第四连接器组第一端连接至第二CPU,第四连接器组第二端分别与第五连接器组的第一端连接以及与第六连接器组的第一端连接;第五连接器组的第二端与第二PCIE卡槽连接;第六连接器组的第二端与第二PCIE Mezz卡连接器连接;
Oculink总线缆包括:第一Oculink线缆和第二Oculink线缆;
第一Oculink线缆和第二Oculink线缆分别用于根据PCIE设备或者物理链路的连接设置,与切换装置的十二个Oculink连接器对应连接,实现CPU的PCIE信号到PCIE slot或者PCIE Mezz卡连接器的切换。
优选地,第一Oculink线缆包括:第一线缆本体,第一线缆本体两端分别设有第一线缆连接器公头;
第二Oculink线缆包括:第二线缆本体,第二线缆本体两端分别设有第二线缆连接器公头。
优选地,第一线缆本体和第二线缆本体分别设有线缆标签。
优选地,第一PCIE卡槽采用标准PCIE x8卡槽。
优选地,第二PCIE卡槽采用标准PCIE x8卡槽。
优选地,第一连接器组靠近第一CPU的位置设置,第二连接器组靠近第一PCIE卡槽的位置设置,第三连接器组靠近第一PCIE Mezz卡的位置设置;
第四连接器组靠近第二CPU的位置设置,第五连接器组靠近第二PCIE卡槽的位置设置,第六连接器组靠近第二PCIE Mezz卡的位置设置。
从以上技术方案可以看出,本实用新型具有以下优点:
根据PCIE设备或者物理链路的连接设置,与切换装置的十二个Oculink连接器对应连接,实现CPU的PCIE信号到PCIE slot或者PCIE Mezz卡连接器的切换。第一Oculink线缆和第二Oculink线缆还分别用于连接CPU端和Device端的PCIE信号,每根线缆最大可支持一组PCIE x4信号。Oculink连接器布置在主板之上,每个连接器可连接Oculink线缆的其中一端,有效降低主板层叠,减少成本,并且易于实现。
附图说明
为了更清楚地说明本实用新型的技术方案,下面将对描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为PCIE总线的切换机构的整体结构图;
图2为第一Oculink线缆的结构图;
图3为第一线缆连接器公头的主视图;
图4为第一线缆连接器公头的侧视图。
具体实施方式
为使得本实用新型的目的、特征、优点能够更加的明显和易懂,下面将结合本具体实施例中的附图,对本实用新型中的技术方案进行清楚、完整地描述,显然,下面所描述的实施例仅仅是本实用新型一部分实施例,而非全部的实施例。基于本专利中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本专利保护的范围。
本实用新型提供了一种PCIE总线的切换机构,如图1所示包括:切换装置101及与切换装置101连接,用于实现PCIE链路在两个PCIE设备之间切换的Oculink总线缆;
切换装置101包括:第一CPU31,第二CPU37,十二个Oculink连接器,两个PCIE卡槽以及两个PCIE Mezz卡连接器;
Oculink连接器一1和Oculink连接器三3为第一连接器组32;
Oculink连接器二2和Oculink连接器四4为第二连接器组33;
Oculink连接器五5和Oculink连接器六6为第三连接器组34;
Oculink连接器七7和Oculink连接器九9为第四连接器组38;
Oculink连接器八8和Oculink连接器十10为第五连接器组39;
Oculink连接器十一11和Oculink连接器十二12为第六连接器组40;
第一连接器组32第一端连接至第一CPU31,第一连接器组32第二端分别与第二连接器组33的第一端连接以及与第三连接器组34的第一端连接;第二连接器组33的第二端与第一PCIE卡槽35连接;第三连接器组34的第二端与第一PCIE Mezz卡连接器36连接;
第四连接器组38第一端连接至第二CPU37,第四连接器组38第二端分别与第五连接器39组的第一端连接以及与第六连接器组40的第一端连接;第五连接器组39的第二端与第二PCIE卡槽41连接;第六连接器组40的第二端与第二PCIE Mezz卡连接器42连接;
Oculink总线缆包括:第一Oculink线缆和第二Oculink线缆;第一Oculink线缆和第二Oculink线缆分别用于根据PCIE设备或者物理链路的连接设置,与切换装置101的十二个Oculink连接器对应连接,实现CPU的PCIE信号到PCIE slot或者PCIE Mezz卡连接器的切换。
第一PCIE卡槽35采用标准PCIE x8卡槽。第二PCIE卡槽41采用标准PCIE x8卡槽。
第一连接器组32靠近第一CPU31的位置设置,第二连接器组33靠近第一PCIE卡槽35的位置设置,第三连接器组34靠近第一PCIE Mezz卡36的位置设置;第四连接器组38靠近第二CPU37的位置设置,第五连接器组39靠近第二PCIE卡槽41的位置设置,第六连接器组40靠近第二PCIE Mezz卡42的位置设置。
PCIE总线(PCI-Express)是一种通用的总线规格,它由Intel推广,其最终的设计目的是为了取代现有电脑系统内部的总线传输接口,包括:显示接口, CPU,PCI,HDD,Network等多种应用接口。
PCIE Mezz卡连接器,mezz是mezzanine的缩写,是中间层连接器,一般采用PCIe总线,用来扩展PCIe的网卡,SAS卡等。其优点是比标准的PCIe连接器小,安装上mezzanine卡后比较节省空间。
本实施例中,图2、图3、图4所示,第一Oculink线缆102包括:第一线缆本体51,第一线缆本体51两端分别设有第一线缆连接器公头52;
第二Oculink线缆包括:第二线缆本体,第二线缆本体两端分别设有第二线缆连接器公头。第一线缆本体51和第二线缆本体分别设有线缆标签53。第二Oculink线缆的结构形式与第一Oculink线缆相同。
第一Oculink线缆和第二Oculink线缆分别用于连接PCIE链路,最高支持12GT/s速率,完全可以兼容PCIE 3.0速率,并且可手动切换使CPU的PCIE信号到PCIE slot或者PCIEMezz卡连接器。第一Oculink线缆和第二Oculink线缆还分别用于连接CPU端和Device端的PCIE信号,每根线缆最大可支持一组PCIE x4信号。Oculink连接器布置在主板之上,每个连接器可连接Oculink线缆的其中一端。本实用新型与传统方法相比,更加简洁,容易使用,并且方便调试。
为了能够充分说明本实施例的切换方式,以第一CPU下的PCIE x8信号切换为例,当PCIE链路需要切换到PCIE卡槽时,使用两根第一Oculink线缆和两根第二Oculink线缆。
其中,分别取第一Oculink线缆和第二Oculink线缆各一根,第一Oculink线缆一端连接Oculink连接器一1,另一端连接Oculink连接器二2,第二Oculink线缆一端连接Oculink连接器三3,另一端连接Oculink连接器四4;
再分别取第一Oculink线缆和第二Oculink线缆各一根。第一Oculink线缆一端连接Oculink连接器七7,另一端连接Oculink连接器八8,第二Oculink线缆一端连接Oculink连接器三九9,另一端连接Oculink连接器十10。
当PCIE链路需要切换到PCIE Mezz连接器时,第一Oculink线缆一端连接Oculink连接器一1,另一端连接Oculink连接器五5,第二Oculink线缆一端连接Oculink连接器三3,另一端连接Oculink连接器六6。第二CPU下的PCIE x8信号切换连接方式同上述。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下,在其它实施例中实现。因此,本实用新型将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (6)
1.一种PCIE总线的切换机构,其特征在于,包括:切换装置及与切换装置连接的Oculink总线缆;
切换装置包括:第一CPU,第二CPU,十二个Oculink连接器,两个PCIE卡槽以及两个PCIEMezz卡连接器;
Oculink连接器一和Oculink连接器三为第一连接器组;
Oculink连接器二和Oculink连接器四为第二连接器组;
Oculink连接器五和Oculink连接器六为第三连接器组;
Oculink连接器七和Oculink连接器九为第四连接器组;
Oculink连接器八和Oculink连接器十为第五连接器组;
Oculink连接器十一和Oculink连接器十二为第六连接器组;
第一连接器组第一端连接至第一CPU,第一连接器组第二端分别与第二连接器组的第一端连接以及与第三连接器组的第一端连接;第二连接器组的第二端与第一PCIE卡槽连接;第三连接器组的第二端与第一PCIE Mezz卡连接器连接;
第四连接器组第一端连接至第二CPU,第四连接器组第二端分别与第五连接器组的第一端连接以及与第六连接器组的第一端连接;第五连接器组的第二端与第二PCIE卡槽连接;第六连接器组的第二端与第二PCIE Mezz卡连接器连接;
Oculink总线缆包括:第一Oculink线缆和第二Oculink线缆;
第一Oculink线缆和第二Oculink线缆分别用于根据PCIE设备或者物理链路的连接设置,与切换装置的十二个Oculink连接器对应连接,实现CPU的PCIE信号到PCIE slot或者PCIE Mezz卡连接器的切换。
2.根据权利要求1所述的PCIE总线的切换机构,其特征在于,
第一Oculink线缆包括:第一线缆本体,第一线缆本体两端分别设有第一线缆连接器公头;
第二Oculink线缆包括:第二线缆本体,第二线缆本体两端分别设有第二线缆连接器公头。
3.根据权利要求2所述的PCIE总线的切换机构,其特征在于,
第一线缆本体和第二线缆本体分别设有线缆标签。
4.根据权利要求1或2所述的PCIE总线的切换机构,其特征在于,
第一PCIE卡槽采用标准PCIE x8卡槽。
5.根据权利要求1或2所述的PCIE总线的切换机构,其特征在于,
第二PCIE卡槽采用标准PCIE x8卡槽。
6.根据权利要求1或2所述的PCIE总线的切换机构,其特征在于,
第一连接器组靠近第一CPU的位置设置,第二连接器组靠近第一PCIE卡槽的位置设置,第三连接器组靠近第一PCIE Mezz卡的位置设置;
第四连接器组靠近第二CPU的位置设置,第五连接器组靠近第二PCIE卡槽的位置设置,第六连接器组靠近第二PCIE Mezz卡的位置设置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201621198805.2U CN206162507U (zh) | 2016-11-07 | 2016-11-07 | 一种pcie总线的切换机构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201621198805.2U CN206162507U (zh) | 2016-11-07 | 2016-11-07 | 一种pcie总线的切换机构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN206162507U true CN206162507U (zh) | 2017-05-10 |
Family
ID=58656828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201621198805.2U Active CN206162507U (zh) | 2016-11-07 | 2016-11-07 | 一种pcie总线的切换机构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN206162507U (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107357753A (zh) * | 2017-07-12 | 2017-11-17 | 郑州云海信息技术有限公司 | 一种实现PCIE port和硬盘地址自动匹配的方法及系统 |
CN107395398A (zh) * | 2017-06-23 | 2017-11-24 | 联想(北京)有限公司 | 一种控制方法及终端 |
CN107491408A (zh) * | 2017-07-31 | 2017-12-19 | 郑州云海信息技术有限公司 | 一种计算型服务器节点 |
CN107612606A (zh) * | 2017-09-28 | 2018-01-19 | 郑州云海信息技术有限公司 | 一种PCIe X16连接器转Oculink连接器的Riser卡及转换方法 |
CN107608919A (zh) * | 2017-10-12 | 2018-01-19 | 郑州云海信息技术有限公司 | 一种支持multi‑host的四路RACK服务器节点 |
-
2016
- 2016-11-07 CN CN201621198805.2U patent/CN206162507U/zh active Active
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107395398A (zh) * | 2017-06-23 | 2017-11-24 | 联想(北京)有限公司 | 一种控制方法及终端 |
CN107395398B (zh) * | 2017-06-23 | 2020-07-24 | 联想(北京)有限公司 | 一种控制方法及终端 |
CN107357753A (zh) * | 2017-07-12 | 2017-11-17 | 郑州云海信息技术有限公司 | 一种实现PCIE port和硬盘地址自动匹配的方法及系统 |
CN107357753B (zh) * | 2017-07-12 | 2020-03-10 | 郑州云海信息技术有限公司 | 一种实现PCIE port和硬盘地址自动匹配的方法及系统 |
CN107491408A (zh) * | 2017-07-31 | 2017-12-19 | 郑州云海信息技术有限公司 | 一种计算型服务器节点 |
CN107491408B (zh) * | 2017-07-31 | 2023-09-15 | 郑州云海信息技术有限公司 | 一种计算型服务器节点 |
CN107612606A (zh) * | 2017-09-28 | 2018-01-19 | 郑州云海信息技术有限公司 | 一种PCIe X16连接器转Oculink连接器的Riser卡及转换方法 |
CN107608919A (zh) * | 2017-10-12 | 2018-01-19 | 郑州云海信息技术有限公司 | 一种支持multi‑host的四路RACK服务器节点 |
CN107608919B (zh) * | 2017-10-12 | 2020-08-18 | 苏州浪潮智能科技有限公司 | 一种支持multi-host的四路RACK服务器节点 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN206162507U (zh) | 一种pcie总线的切换机构 | |
CN105183683B (zh) | 一种多fpga芯片加速卡 | |
US9043528B2 (en) | Bridge between a peripheral component interconnect express interface and a universal serial bus 3.0 device | |
CN204833236U (zh) | 一种支持混合式存储的存储系统 | |
CN205263801U (zh) | 一种pcie信号的切换板卡 | |
CN209821699U (zh) | 基于边缘计算应用的算力板 | |
CN202383672U (zh) | 一种新型的pci-e扩展电路 | |
CN209327954U (zh) | 一种电子设备及其扩展板卡系统 | |
CN202534892U (zh) | 一种usb连接接口转换器 | |
CN205809774U (zh) | 一种服务器及其内部的服务器主板 | |
CN203894747U (zh) | 一种实现pci-e信号互连的转接卡 | |
CN208156659U (zh) | 转接器、传输系统及电子设备 | |
CN202615169U (zh) | 用于无钥匙进入系统的总线兼容接口电路 | |
CN201508985U (zh) | 一种连接器 | |
CN210742828U (zh) | 一种具有交换机功能的工控主板 | |
CN205376969U (zh) | 一种Mezz卡 | |
CN206640772U (zh) | 一种会议系统的双向连接线组件 | |
CN205122876U (zh) | 一种用于电力系统的拼接式网络连接线 | |
CN205121546U (zh) | 通用插口和外围设备 | |
CN206193605U (zh) | 一种cpu核心模块主板 | |
CN208985316U (zh) | 主板及智能终端 | |
CN205081331U (zh) | 一种新型usb接口转换器 | |
CN209014610U (zh) | 一种高效转接板 | |
CN214256754U (zh) | 一种用于容错计算机数据同步的pcb连接板模块 | |
CN205178164U (zh) | 一种线端连接器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |