CN1463042A - 电子电路器件和电子器件封装 - Google Patents

电子电路器件和电子器件封装 Download PDF

Info

Publication number
CN1463042A
CN1463042A CN03123112A CN03123112A CN1463042A CN 1463042 A CN1463042 A CN 1463042A CN 03123112 A CN03123112 A CN 03123112A CN 03123112 A CN03123112 A CN 03123112A CN 1463042 A CN1463042 A CN 1463042A
Authority
CN
China
Prior art keywords
circuit
terminating
electronic device
signal
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03123112A
Other languages
English (en)
Inventor
蜂谷尚悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1463042A publication Critical patent/CN1463042A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

不是将信号输入缓冲器(17)的信号输入电路不在包括电路板、电缆等的传输线部分的导线(13)上终接，而是通过包括电路板、电缆等的传输线部分的导线(13)，将设置在输出端电子器件部分内的信号输出缓冲器(11)直接电路连接到设置在输入端电子器件部分内的信号输入缓冲器(17)，无需被终接。此外，通过从电路连接部分伸出的终接电路导线(16)，利用靠近输入端电子器件部分的终接电阻器(15)终接该电路。

Description

电子电路器件和电子器件封装
技术领域
本发明涉及适合应用于诸如计算机系统等的电子设备、需要用于防止反射噪声的终接电路而且例如以高时钟频率处理高速信号的电子电路器件和电子器件封装(package)。
背景技术
在例如在电子器件中处理高频信号的电子设备中，例如，采用高频高速时钟信号的计算机系统，在进入电子器件的高频传输线被终接时，建议在电子器件的引脚(连接端)附近插入终接部件，以有效防止反射噪声。
传统的终接电路具有：信号输出缓冲器，设置在位于信号输出端的电子器件内；输入缓冲器，设置在位于信号输入端的电子器件部分；传输线，设置在输出缓冲器与输入缓冲器之间；以及导线，在位于信号输入端的电子器件部分内。
通过诸如电路板电路图形的传输线，信号输出缓冲器将高速时钟信号或诸如采用高速时钟信号的数字信号的高频信号送到信号输入缓冲器。为此，终接电阻器连接到尽可能靠近信号输入缓冲器的导线上，以防止反射噪声。
然而，最近几年，为了在诸如计算机系统等的电子设备内获得更高的处理速度，时钟信号等的频率被迅速提高到电子器件内的导线、连接端、连接布线等影响信号传输线的传输特性的程度。
为了解决该问题，第2-3260号日本专利申请公开披露了一种在半导体封装内嵌入阻尼电阻器的方法，该方法采用将阻尼电阻器嵌入半导体封装内的配置。然而，该方法导致封装成本提高等，因为在改变电阻常数的设计方面的自由度差，而且采用特殊封装。
如上所述，对于高速工作频率的电流信号传输过程，传统的终接电路技术不能充分利用终接电路的反射噪声防止功能。此外，还因为增加了电路板的组装密度，所以难以将终接电阻器插入理想位置。不仅如此，在半导体封装内嵌入阻尼电阻器的方法还会导致增加封装成本等，因为在改变电阻常数的设计方面的自由度差，而且采用特殊封装。
发明内容
本发明的实施例提供了一种对于高速工作频率的电流信号传输过程，可以充分利用终接电路的反射噪声防止功能的电子电路器件和电子器件封装。
为了实现上述实施例，根据本发明，提供了一种电子电路器件，其特征在于，包括：第一电路，其被配置用以输出信号；第二电路，其具有：被配置用以从第一电路输入信号的一端，和被配置用以将信号从该端传送到设置在第二电路内的缓冲器的信号线；终接布线，其连接到该信号线，从第二电路伸出；以及终接电阻器，其被连接到从第二电路伸出的终接布线。
在以下说明中，将说明本发明的其它实施例和优点，而且根据以下说明，本发明的其它实施例和优点将变得更加明显，或者通过实施本发明可以得知本发明的其它实施例和优点。利用以下具体说明的方法和组合，可以实现并获得本发明的目的和优点。
附图说明
引入本发明说明书并作为本发明说明书一部分的附图示出本发明的当前优选实施例，而且附图与以下提供的一般性说明和以下提供的关于优选实施例的详细说明一起用于说明本发明原理。
图1是示出根据本发明第一实施例包括终接电路的信号传输电路配置的电路图；
图2A至2C示出根据第一实施例电路配置的第一实例；
图3A至3C示出根据第一实施例电路配置的第二实例；
图4是示出根据本发明第二实施例包括终接电路的信号传输电路配置的电路图。
具体实施方式
以下将参考附图说明本发明的优选实施例。
图1是示出根据本发明第一实施例包括终接电路的信号传输电路配置的电路图。图1示出高频信号传输电路各部分的电路基本组成部件，在该高频信号传输电路中，通过包括电路板、电缆等的传输线部分，将设置在信号输出端电子器件部分内的信号输出缓冲器11输出的高频信号传送到设置在输入端电子器件部分内的信号输入缓冲器。
图1所示的电路包括作为电路部件的：导线12，位于输出端电子器件部分；导线13，它是包括电路板、电缆等的传输线部分；导线14，在输入端电子器件部分内，位于设置在信号输出端电子器件部分内的信号输出缓冲器11与设置在信号输入端电子器件部分内的信号输入缓冲器17之间。此外，该设置包括作为电路部件的：电端子，将输出端电子器件部分与传输线部分连接在一起(位于导线12与13之间)；电端子，将传输线部分与输入端电子器件部分部分连接在一起(位于导线13与14之间)，等等。
在本发明中，终接电路专用的导线(终接电路导线)16伸出到输入端电子器件部分的封装之外(到传输线部分)，以在位于输入端电子器件部分内的导线14与信号输入缓冲器17之间具有作为起点的连接电路部分。即，终接电路导线16有一端连接到位于输入端电子器件部分内的导线14与信号输入缓冲器17之间的连接电路部分，而其另一端伸出到输入端电子器件部分的封装的外部。终接电阻器15连接到从输入端电子器件部分伸出的终接电路导线16。在这种情况下，最好将终接电阻器15插入尽可能靠近电路板上的信号输入缓冲器17的位置。
在图1所示的电路配置中，信号输入缓冲器17的信号输入电路不在包括电路板、电缆等的传输线的导线13上终接。通过包括电路板、电缆等的传输线部分的导线13，设置在输出端电子器件部分内的信号输出缓冲器11直接电路连接到设置在输入端电子器件部分内的信号输入缓冲器17，而无需终接。此外，通过从该电路连接部分伸出的终接电路导线16，利用靠近输入端电子器件部分的终接电阻器15终接信号输出缓冲器11。
也就是说，在图1所示的电路配置中，通过输出端电子器件内的导线12、包括电路板、电缆等的传输线的导线13以及输入端电子器件部分内的导线14，将信号输出缓冲器11输出的高频信号送到信号输入缓冲器17。然后，通过该输入端电子器件部分内的另一条导线(终接电路导线)16，该高频信号在传输端(导线14与信号输入缓冲器17之间的电路连接端)被终接电阻器15终接。
在将图1所示的根据本发明实施例的电路配置与传统电路配置进行比较后，从传输线部分看，在传统电路配置中，在包括传输线(导线)、终接电阻器等的传输线与包括导线、信号输入缓冲器等的输入端电子器件部分之间，输入端器件部分的阻抗非常高(理想MOS-FET的输入阻抗无穷大)。因此，传统电路配置容易因为阻抗失配而产生反射噪声。
相反，在图1所示的根据本发明实施例的电路配置中，从传输线部分看，在包括导线13、终接电阻器15等的传输线部分与包括导线14、信号输入缓冲器17等的输入端电子器件部分之间，输入端器件部分的阻抗非常低，因为该电路在导线14的传输端被输入端电子器件内的其它导线(终接电路导线)16终接到信号输入缓冲器17。因此，可以提高诸如高速时钟信号的高频信号的波形质量。利用传输线模拟等容易证明这种效果。
图2A至3C示出采用本发明的上述电路配置的、本发明电路配置的实例。图2A至2C示出该电路配置的第一实例，图3A至3C示出该电路配置的第二实例。在这种情况下，以BGA封装为例说明电子器件封装，图2A至2C以及图3A至3C示出本发明应用于BGA封装的安装电路部分的电路配置实例。请注意，除了图2B和3B之外，图2A至2C所示的第一实例电路配置与图3A至3C所示的第二实例电路配置具有相同的电路配置。
图2A示出BGA封装21的背面配置，图2B示出BGA封装21的内部结构，图2C示出安装BGA封装21的印刷电路板布局的例子。
如图2A所示，用作电连接端的BGA焊点23以矩阵方式排列在BGA封装21的背面部分22上。BGA封装21包括处理高频信号的半导体芯片24、接地环25、在封装内电路连接半导体芯片24的连接布线26等，如图2B所示。
此外，在此实施例中，除了连接在用作BGA封装21的高频信号输入端(信号输入片(pad))的BGA焊点23i与连接到BGA焊点23i的BGA封装21内的半导体芯片24的连接布线26i之间的信号传输布线27i外，构成终接电路的终接布线27j通过另一条连接布线26j连接到半导体芯片24的高频信号输入端。更具体地说，除了由BGA焊点23i、信号传输布线27i、连接布线26i等构成的信号输入电路外，还设置了由连接布线26j、终接布线27j、BGA焊点23j等构成的终接电路。BGA焊点23i相当于电端子，该电端子用作图1所示的包括电路板、电缆等的传输线部分的导线13与输入端电子器件部分内的导线14之间的连接点。此外，终接布线27i相当于图1所示的输入端电子器件部分内的导线14。
在此终接电路中，半导体芯片24的高频信号输入端(信号输入片)通过连接布线26j和终接布线27j连接到BGA焊点23j。请注意，终接布线27j相当于输入端电子器件部分内的其它导线16，而BGA焊点23j相当于用作图1所示输入端电子器件部分其它导线16与终接电阻器15之间的连接点的端子。
如图2C所示，包括电路板、电缆等的传输线部分的布线28连接到位于印刷电路板表面上、用作BGA封装21的高频信号输入端的BGA焊点23i。此外，连接到BGA焊点23j的终接电阻器30还通过布线图形29连接到BGA封装21附近的地线。请注意，传输线部分的布线28相当于图1所示的包括电路板、电缆等的传输线部分的导线13，而终接电阻器30相当于终接电阻器15。
在图2A至2C所示的电路配置中，半导体芯片24的高频信号输入端通过连接布线26j、终接布线27j(相当于图1所示的输入端电子器件部分内的其它导线16)、BGA焊点23j等被终接电阻器30(相当于图1所示的终接电阻器15)终接。因此，在从传输线部分看时，输入端电子器件部分(半导体芯片24的高频信号输入端)的阻抗非常低。因此，可以提高诸如高速时钟信号等的高频信号的波形质量。
在图3A至3C所示的电路配置的第二实例中，BGA封装21包括：处理高频信号的半导体芯片24、接地环25、在封装内电路连接半导体芯片24的连接布线26等，如图3B所示。此外，除了连接在用作BGA封装21的高频信号输入端的BGA焊点23i与连接到BGA焊点23i的半导体芯片24的连接布线26i之间的信号传输布线27i之外，构成终接电路的终接布线27j和终接BGA焊点23j也连接到半导体芯片24的高频信号输入端。终接布线27j的一端连接到将连接布线26i与信号传输布线27i连接在一起的电路部分，而其另一端连接到终接BGA焊点23j。
在此终接电路中，半导体芯片24的高频信号输入端(信号输入片)通过连接布线26i和终接布线27j连接到终接BGA焊点23j。请注意，终接布线27j相当于图1所示输入端电子器件部分内的其它导线16。此外，终接BGA焊点23j相当于用作输入端电子器件部分内的其它导线16与终接电阻器15之间的连接点的端子。
在图3A至3C所示的电路配置中，通过连接布线26i、终接布线27j(相当于图1所示输入端电子器件部分内的其它导线16)、终接BGA焊点23j、布线图形29等，半导体芯片24的高频信号输入端被终接电阻器30(相当于图1所示终接电阻器15)终接。因此，在从传输线部分看时，输入端电子器件部分的阻抗(半导体芯片24的高频信号输入端)非常低。因此，与图2A至2C所示的实施例相同，可以提高诸如高速时钟信号等的高频信号的图像质量。
图4是示出根据本发明第二实施例包括终接电路的信号传输电路配置，在该电路配置中，将本发明的终接电路技术应用于进行双向通信的电子器件。在此例中，本发明应用于通过包括电路板电路图形、电缆等的传输线部分的导线43将包括输入/输出缓冲器41的电子器件部分(A)与包括输入/输出缓冲器47的电子器件部分(B)连接在一起的电路配置。
在图4所示的电路配置中，通过电子器件部分(A)内的导线42、传输线部分的导线43以及电子器件部分(B)的导线44，将输入/输出缓冲器41的信号输出缓冲器41a输出的信号输入到输入/输出缓冲器47的信号输入缓冲器47a。此外，通过电子器件部分(B)内的导线44、传输线部分的导线43以及电子器件部分(A)的导线42，将输入/输出缓冲器47的信号输出缓冲器47b输出的信号输入到输入/输出缓冲器41的信号输入缓冲器41b。
此外，在图4所示的电路配置中，终接电路专用的导线(终接电路导线)46伸出到电子器件部分(B)的外部(到传输线部分)，以在位于电子器件部分(B)内的导线44与信号输入缓冲器47a之间具有作为起点的连接电路部分。终接电阻器45连接点终接电路导线46。此外，终接电路专用的导线(终接电路导线)49伸出到电子器件部分(A)的外部(到传输线部分)，以在位于电子器件部分(A)内的导线42与信号输入缓冲器41b之间具有作为起点的连接电路部分。
在图4所示的电路配置中，通过电子器件部分(B)内的、位于包括导线43、终接电阻器45等的传输线部分与包括导线44、输入/输出缓冲器47等的电子器件部分(B)之间的其它导线(终接电路导线)46，连接到输入/输出缓冲器47的导线44的传输端被靠近设置在电子器件部分(B)内的输入/输出缓冲器47的终接电阻器45终接。此外，通过电子器件部分(A)内的、位于包括导线43、终接电阻器48等的传输线部分与包括导线42、输入/输出缓冲器41等的电子器件部分(A)之间的其它导线(终接电路导线)49，连接到输入/输出缓冲器41的导线42的传输端(电路连接端)被靠近设置在电子器件部分(A)内的输入/输出缓冲器41的终接电阻器48终接。
在这种电路配置中，与图1所示的实施例相同，信号输入端的阻抗也非常低。因此，可以提高诸如高速时钟信号等的高频信号的波形质量。
在上述实施例中，以BGA封装为例对电子器件进行了说明，但是本发明可以应用于所有其它半导体器件。例如，在采用具有引线架(lead frame)的半导体器件的电子电路中，可以将终接电路专用的引线架、内部引线、或外部引线连接到该半导体器件，以利用这种引线构成终接电路。
此外，还可以在半导体封装内设置终接电阻器。
本技术领域内的技术人员容易想到其它优点和修改。因此，从更广泛方面说，本发明并不局限于在此描述、说明的具体细节和图解说明实施例。因此，在所附权利要求及其等同所限定的本发明基本发明概念的精神或范围内，可以进行各种修改。

Claims (13)

1.一种电子电路器件，其特征在于，包括：
第一电路，其被配置用以输出信号；
第二电路，其具有：被配置用以从第一电路输入信号的一端，和被配置用以将信号从该端传送到设置在第二电路内的缓冲器的信号线；
终接布线，其连接到该信号线，从第二电路伸出；以及
终接电阻器，其被连接到从第二电路伸出的终接布线。
2.根据权利要求1所述的器件，其特征在于，终接线连接到半导体电路元件的片。
3.根据权利要求1所述的器件，其特征在于，终接线连接到用于将高频信号输入到半导体电路元件的片。
4.根据权利要求1所述的器件，其特征在于，终接线包括连接布线。
5.根据权利要求1所述的器件，其特征在于，终接线包括引线架。
6.根据权利要求2所述的器件，其特征在于，所述片是位于终接线与终接电阻器之间的连接端。
7.一种用于将信号送到电子器件内的半导体电路元件的电子器件封装，其特征在于，包括：
信号线，其将信号送到半导体器件内的半导体电路元件；
终接线，其连接到电子器件内的信号线，并从电子器件输出；以及
终接电阻器，其连接到从电子器件伸出的终接线。
8.根据权利要求7所述的封装，其特征在于，终接线连接到半导体电路元件的片。
9.根据权利要求7所述的封装，其特征在于，终接线连接到用于将高频信号输入到半导体电路元件的片。
10.根据权利要求7所述的封装，其特征在于，终接线包括连接布线。
11.根据权利要求7所述的封装，其特征在于，终接线包括引线架。
12.根据权利要求8所述的封装，其特征在于，所述片是位于终接线与终接电阻器之间的连接端。
13.一种电子设备，其特征在于包括：
第一电路，其被配置用以输出信号；
第二电路，具有被配置用以从第一电路输入信号的第一端，和被配置用以将信号从该端传送到设置在第二电路内的缓冲器的信号线；
终接布线，其被连接到该信号线；
终接电阻器，其被连接到从第二电路伸出的终接线；以及
第二端，其连接到终接电阻器，并且该第二端连接到第二电路以从第二电路伸出。
CN03123112A 2002-05-31 2003-04-17 电子电路器件和电子器件封装 Pending CN1463042A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002160684A JP3597830B2 (ja) 2002-05-31 2002-05-31 電子回路装置、電子デバイスパッケージおよび伝送線路の終端方法
JP160684/2002 2002-05-31

Publications (1)

Publication Number Publication Date
CN1463042A true CN1463042A (zh) 2003-12-24

Family

ID=29561615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03123112A Pending CN1463042A (zh) 2002-05-31 2003-04-17 电子电路器件和电子器件封装

Country Status (4)

Country Link
US (1) US20030222674A1 (zh)
JP (1) JP3597830B2 (zh)
CN (1) CN1463042A (zh)
TW (1) TW200307363A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102970022A (zh) * 2011-06-30 2013-03-13 阿尔特拉公司 用于提高电子电路可靠性的装置和相关方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088170B2 (en) * 2003-06-30 2006-08-08 International Business Machines Corporation Multiplexer and demultiplexer
JP4720392B2 (ja) * 2005-09-16 2011-07-13 富士ゼロックス株式会社 バス回路及び半導体回路
JP6015144B2 (ja) * 2012-06-04 2016-10-26 富士通株式会社 電子機器及び半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2870288B2 (ja) * 1992-03-17 1999-03-17 株式会社日立製作所 双方向信号伝送回路
US5686872A (en) * 1995-03-13 1997-11-11 National Semiconductor Corporation Termination circuit for computer parallel data port
US5534812A (en) * 1995-04-21 1996-07-09 International Business Machines Corporation Communication between chips having different voltage levels
US6411122B1 (en) * 2000-10-27 2002-06-25 Intel Corporation Apparatus and method for dynamic on-die termination in an open-drain bus architecture system
US6677778B2 (en) * 2002-05-23 2004-01-13 Hewlett-Packard Development Company, L.P. Device and method to cause a false data value to be correctly seen as the proper data value

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102970022A (zh) * 2011-06-30 2013-03-13 阿尔特拉公司 用于提高电子电路可靠性的装置和相关方法
US9455715B2 (en) 2011-06-30 2016-09-27 Alterm Corporation Apparatus for improving reliability of electronic circuitry and associated methods
CN102970022B (zh) * 2011-06-30 2017-08-25 阿尔特拉公司 用于提高电子电路可靠性的装置和相关方法

Also Published As

Publication number Publication date
US20030222674A1 (en) 2003-12-04
JP3597830B2 (ja) 2004-12-08
TW200307363A (en) 2003-12-01
JP2004007286A (ja) 2004-01-08

Similar Documents

Publication Publication Date Title
US5686872A (en) Termination circuit for computer parallel data port
US6281590B1 (en) Circuit and method for providing interconnections among individual integrated circuit chips in a multi-chip module
US6233509B1 (en) Electronic diagnostic system
EP1394557A3 (en) Electronic apparatus
JPH04118957A (ja) 集積回路装置
US6046653A (en) Printed circuit board unit with a wiring line providing termination resistance
US8609996B2 (en) Printed circuit board and layout method thereof
CN1747250A (zh) 信号传输电路、电子设备、电缆及连接器
CN1463042A (zh) 电子电路器件和电子器件封装
US6737749B2 (en) Resistive vias for controlling impedance and terminating I/O signals at the package level
CN1252818C (zh) 具有输入输出端子可配置功能的芯片及其方法
CN100518436C (zh) 高速印刷电路板中传输线的布线架构
CN100502243C (zh) 信号电位转换电路
US6686762B2 (en) Memory module using DRAM package to match channel impedance
JP2005159111A (ja) マルチチップ型半導体装置
CN2646867Y (zh) 具有输入输出端子可配置功能的芯片
JPH0786509A (ja) 半導体集積回路
Gustafsson et al. Multi‐chip Modules for Telecom Applications
CN101465780A (zh) 总线通信系统
JP2002016222A (ja) 半導体集積回路装置
JP3991772B2 (ja) 複合集積半導体装置
US20030063503A1 (en) Composite integrated semiconductor device
TWI518868B (zh) 積體電路
US20220087019A1 (en) Structure of memory module and modification method of memory module
CN115757233A (zh) 一种基于高速并行接口的芯片封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication