JP3991772B2 - 複合集積半導体装置 - Google Patents
複合集積半導体装置 Download PDFInfo
- Publication number
- JP3991772B2 JP3991772B2 JP2002164890A JP2002164890A JP3991772B2 JP 3991772 B2 JP3991772 B2 JP 3991772B2 JP 2002164890 A JP2002164890 A JP 2002164890A JP 2002164890 A JP2002164890 A JP 2002164890A JP 3991772 B2 JP3991772 B2 JP 3991772B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- input
- surge
- input means
- composite integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収手段や、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段や、電気的信号変換機能を具えた電気的信号変換手段など、異なる手段が同一半導体基板に集積された複合集積半導体装置に関し、特に自動車の電装品を制御する制御装置に電位レベルのあった、サージやノイズのない信号を入力させるために前記制御装置の入力側に接続される複合集積半導体装置に関する。
【0002】
【従来の技術】
一般に、自動車の電装品を制御するコントロールユニット(ECU)と呼ばれる制御装置に、電位レベルのあった、サージやノイズのない信号を入力させるため、制御装置の入力側に、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収回路や、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト回路や、電気的信号変換機能を具えた電気的信号変換回路などが接続される。図16は、それら機能回路の従来構成を模式的に示すブロック図である。
【0003】
図16に示すように、従来、それらの機能を実現する回路は、図示しないプリント基板上に抵抗、コンデンサおよびダイオード等の複数のディスクリート部品1を適宜組み合わせて実装した構成となっている。外部から供給された電気的入力信号2は、これらの機能回路を経て、半導体装置4の入力端子5に、半導体装置4の駆動電位レベルにあった、サージやノイズのない電気的出力信号3として供給される。
【0004】
【発明が解決しようとする課題】
しかしながら、上述した従来の構成では、所望の機能を具えた回路を、複数のディスクリート部品1により実現していたため、部品点数が多くなり、プリント基板における実装面積が大きくなってしまうという問題点があった。また、部品点数が多いため、それらの実装工数が多いという問題点があった。
【0005】
本発明は、上記問題点に鑑みてなされたものであって、プリント基板上に実装される部品点数を減らすことによって、プリント基板上での実装面積を小さくするとともに、部品の実装工数を減らすことができる複合集積半導体装置を提供することを目的とする。
【0006】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる複合集積半導体装置は、サージ・ノイズ吸収回路や減衰・レベルシフト回路や電気的信号変換回路などを同一半導体基板に集積したものである。
【0007】
すなわち、本発明にかかる複合集積半導体装置は、半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、外部から電気的信号が入力される複数の入力手段と、前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収手段と、を具備し、前記入力手段と、前記サージ・ノイズ吸収手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする。
【0008】
あるいは、本発明にかかる複合集積半導体装置は、半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、外部から電気的信号が入力される複数の入力手段と、前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段と、を具備し、前記入力手段と、前記減衰・レベルシフト手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする。
【0009】
あるいは、本発明にかかる複合集積半導体装置は、半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、外部から電気的信号が入力される複数の入力手段と、前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段と、を具備し、前記入力手段と、前記サージ・ノイズ吸収手段と、前記減衰・レベルシフト手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする。
【0010】
あるいは、本発明にかかる複合集積半導体装置は、半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、外部から電気的信号が入力される複数の入力手段と、前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、電気的信号変換機能を具えた電気的信号変換手段と、を具備し、前記入力手段と、前記サージ・ノイズ吸収手段と、前記電気的信号変換手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする。
【0011】
あるいは、本発明にかかる複合集積半導体装置は、半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、外部から電気的信号が入力される複数の入力手段と、前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、電気的信号変換機能を具えた電気的信号変換手段と、を具備し、前記入力手段と、前記減衰・レベルシフト手段と、前記電気的信号変換手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする。
【0012】
あるいは、本発明にかかる複合集積半導体装置は、半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、外部から電気的信号が入力される複数の入力手段と、前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段と、前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、電気的信号変換機能を具えた電気的信号変換手段と、を具備し、前記入力手段と、前記サージ・ノイズ吸収手段と、前記減衰・レベルシフト手段と、前記電気的信号変換手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする。
【0013】
あるいは、本発明にかかる複合集積半導体装置は、前記サージ・ノイズ吸収手段は、信号入力端子にアノードが接続され、電源端子にカソードを接続した第1のダイオードと、GNDにアノードが接続され、電源端子にカソードを接続した第2のダイオードと、により構成されることを特徴とする。
【0018】
上述した各発明において、前記サージ・ノイズ吸収手段は、150pF、500Ωで±0.5〜15kV以上の静電気サージ耐量もしくは100pF、1500Ωで±1000V以上の静電気サージ耐量、または10KHz〜200MHzで20〜100V/m以上の電磁波耐量を具えた構成としてもよい。また、本発明にかかる複合集積半導体装置は、前記出力手段を介して、自動車の電装品を制御する制御装置に電気的信号を出力する構成としてもよい。また、前記出力手段の伸びる方向が、前記入力手段の伸びる方向に対して90°以上の角度なす構成としてもよい。そして、前記各半導体素子が集積された前記半導体基板が、樹脂やセラミックにより封止された構成としてもよい。
【0019】
上述した各発明によれば、サージ・ノイズ吸収手段や減衰・レベルシフト手段や電気的信号変換手段などが同一半導体基板に集積されているため、従来のディスクリート部品の半導体装置を組み合わせた回路構成に比べて、プリント基板上に実装される部品点数が減る。
【0020】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。図2は、本発明にかかる複合集積半導体装置の構成の一例を機能的に示すブロック図であり、図1は、その複合集積半導体装置と他の半導体装置とのインターフェースの一例を模式的に示すブロック図である。図1および図2に示すように、複合集積半導体装置15は、複数の集積回路7を備えている。これら複数の集積回路7は、基準電位間に並列に接続されており、同一の半導体基板内または半導体基板上に形成され、半導体パッケージ6に封止されている。
【0021】
各集積回路7は、サージまたはノイズを吸収するサージ・ノイズ吸収手段である入力サージ吸収回路8と、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段である減衰またはレベルシフト回路9と、電気的信号変換機能を具えた電気的信号変換手段である電気的信号変換回路10とからなる構成を、単位構造としている。本実施の形態では、入力サージ吸収回路8の基準電位は電気的信号変換回路10の基準電位と異なるため、入力サージ吸収回路8と電気的信号変換回路10とは、減衰またはレベルシフト回路9を介して接続されている。
【0022】
図1および図2において、符号16は、複合集積半導体装置15の入力手段であり、半導体パッケージ6から突出する入力端子である。符号17は、複合集積半導体装置15の出力手段であり、半導体パッケージ6から突出する出力端子である。入力サージ吸収回路8は、複合集積半導体装置15の入力端子16と複合集積半導体装置15の接地ライン13との間、またはその接地ライン13と複合集積半導体装置15の第1の電源ライン11との間に印加された静電気サージや電磁波ノイズを吸収する。
【0023】
図1に示すように、複合集積半導体装置15の入力端子16に外部から伝達された電気的入力信号2は、まず、減衰またはレベルシフト回路9の入力ライン18に伝達される。減衰またはレベルシフト回路9は、電気的入力信号2に対して、過渡的およびDC的な電圧成分を減衰、レベルシフトさせる。減衰またはレベルシフト回路9から出力された電気的信号は、電気的信号変換回路10の入力ライン19に伝達される。
【0024】
電気的信号変換回路10は、接地ライン14に対する第2の電源ライン12の印加電圧を基準電圧とする電気的出力信号3に変換する。電気的出力信号3は、複合集積半導体装置15の出力手段である出力端子17を介して外部へ出力され、マイクロコンピュータやLSI等の半導体装置4の入力端子5に伝達される。
【0025】
図3は、本発明にかかる複合集積半導体装置のチップレイアウトの一例を示すチップ平面図である。たとえば図3に示す複合集積半導体装置20を構成する半導体チップでは、入力サージ吸収回路21、減衰またはレベルシフト回路22および電気的信号変換回路23は、チップの横方向(図面の左右方向)に並べられて一つの集積回路となっており、これが複数個、チップの縦方向(図面の上下方向)に並んで配置されている。
【0026】
なお、入力サージ吸収回路21、減衰またはレベルシフト回路22および電気的信号変換回路23は、それぞれ図2の入力サージ吸収回路8、減衰またはレベルシフト回路9および電気的信号変換回路10に相当する。図3に示すチップレイアウトにおいて、図面最下段の横方向に並ぶ2つの領域は、入力サージ吸収回路21側の接地点となる領域と電気的信号変換回路23側の接地点となる領域であり、基準電位が異なるため、別領域として形成されている。
【0027】
また、図4に示すように、たとえば複合集積半導体装置15の単位構造である集積回路7が、入力サージ吸収回路8のみで構成されていてもよい。同様に、特に図示しないが、集積回路7が、減衰またはレベルシフト回路9のみで構成されていてもよいし、電気的信号変換回路10のみで構成されていてもよい。また、集積回路7が、入力サージ吸収回路8、減衰またはレベルシフト回路9および電気的信号変換回路10のうちのいずれか2つで構成されていてもよい。なお、図4において、図2と同様の構成については図2と同一の符号を付している。
【0028】
図5に、本発明にかかる複合集積半導体装置を自動車電装用として、エンジン、オートマチックトランスミッション、アンチロックブレーキシステム等のコントロールユニット(ECU)に適用した例を示す。なお、図5では、コントロールユニット24の筐体を透明にして、内部構造が見えるようにしている。コントロールユニット24は、プリント基板25に、複合集積半導体装置27と、マイクロコンピュータ等の制御装置を構成する半導体装置28とが実装され、さらにコントロールユニット用コネクタ26が取り付けられた構成となっている。
【0029】
コントロールユニット用コネクタ26には、自動車の状態や情報等を半導体装置28が把握するための電気的入力信号29が外部から入力される。したがって、複合集積半導体装置27は、コントロールユニット用コネクタ26と半導体装置28との間に介在させられる。複合集積半導体装置27の入力側に異なる電位の信号が複数入力される場合には、複合集積半導体装置27の入力端子にそれぞれにあった抵抗が接続される。
【0030】
コントロールユニット用コネクタ26には静電気サージや電磁波ノイズが入力されるが、これら静電気サージや電磁波ノイズは複合集積半導体装置27により除去される。そして、静電気サージや電磁波ノイズのない電気的信号は、複合集積半導体装置27において、半導体装置28への入力信号として適当な電位レベルの信号、すなわち電気的出力信号30に変換されて、半導体装置28の入力端子に伝達される。このように、複合集積半導体装置27を用いることによって、同等の機能を従来のようにディスクリート部品で構成した場合(図16参照)に比べて、プリント基板25に占める半導体部品の実装面積が減り、また半導体部品の実装コストも減る。
【0031】
本発明にかかる複合集積半導体装置を自動車電装用として用いる場合、静電気サージ耐量は、自動車規格JASO,D001−94の150pF、500Ωで±0.5〜15kV以上、またはEIAJ ED−4701−1の規格における100pF、1500Ωで±1000V以上である。また、電磁波耐量は、10KHz〜200MHzで20〜100V/m以上である。
【0032】
つぎに、半導体パッケージ6の具体例について説明する。図6は、本発明にかかる複合集積半導体装置をSOP(Small Outline Package)パッケージ31に封止した例を示す平面図である。図6に示すように、複数の出力端子34は、複数の入力端子33に対して180°の角度を隔てた方向に振り分けられており、それによって入力端子33に印加されるサージやノイズが出力端子34に伝搬するのを防いでいる。図6において、符号32および35を付した矢印は、それぞれ電気的入力信号および電気的出力信号を表す。
【0033】
図7は、本発明にかかる複合集積半導体装置をDIP(Dual Inline Package)パッケージ36に封止した例を斜め上方から見た斜視図である。図7に示すように、複数の出力端子39は、複数の入力端子38に対して180°の角度を隔てた方向に振り分けられており、それによって入力端子38に印加されるサージやノイズが出力端子39に伝搬するのを防いでいる。図7において、符号37および40を付した矢印は、それぞれ電気的入力信号および電気的出力信号を表す。
【0034】
図8は、本発明にかかる複合集積半導体装置をQFP(Quad Flat Package)パッケージ41に封止した例を示す平面図である。図8に示すように、複数の出力端子44は、複数の入力端子43に対して90°以上の角度を隔てた別の1つ以上の方向(図8に示す例では2方向)に振り分けられている。図8において45は電気的出力信号を示している。ここで、入力端子43に対して90°以上の角度を隔てた別の方向とは、入力端子43への電気的入力信号42の入力方向に対して、上下左右他の全方向を示すので、たとえば一方をパッケージの側面から導出し、他方をパッケージの下面から導出する構成としてもよい。
【0035】
図9は、本発明にかかる複合集積半導体装置をBGA(Ball Grid Array)パッケージ46および、CSP(Chip Size Package)パッケージ46に封止した例を示す平面図である。図9に示すように、複数の出力端子49は、複数の入力端子48が設けられた辺に対して90°以上の角度を隔てた別の辺(図9に示す例では相対峙する辺)に振り分けられている。図9において、47は電気的入力信号を、50は電気的出力信号をそれぞれ示している。
【0036】
以上例示した各種パッケージにおいて、特徴となっているのは、一方に複数の入力端子がまとめられ、他方に複数の出力端子がまとめられていることである。したがって、少なくとも入力端子および出力端子のそれぞれが複数まとめられて一方と他方に導出されていればよいので、残りの方向に電源端子や接地端子を導出するものも本発明に含まれる。
【0037】
図10〜図14は、複合集積半導体装置15の入力サージ吸収回路8、減衰またはレベルシフト回路9、電気的信号変換回路10の具体的な回路構成を示す回路図である。ただし、いずれの図も、複合集積半導体装置15の単位構造である集積回路7の1つ分について示されている。
【0038】
図10に示す例では、10個のダイオード51〜60、6個の抵抗61〜66および回路ブロック67が設けられている。図11に示す例では、8個のダイオード71〜78および5個の抵抗79〜83が設けられている。図12に示す例では、11個のダイオード91〜101、5個の抵抗102〜106およびオペアンプ107が設けられている。図13に示す例では、9個のダイオード111〜119、6個の抵抗120〜125および回路ブロック126が設けられている。
【0039】
図14に示す例では、3個のダイオード131〜133、2個の抵抗134,135、7個のMOSFET136〜142およびコンデンサ143が設けられている。ここで、回路ブロック67,126には、図15に示すように、オペアンプ(OP.amp)151、バッファ152、インバータ153、論理ゲート154、フイルタ155またはROM156などの回路が設けられる。
【0040】
図10〜図14に示す回路において、ダイオード51〜60,71〜78,91〜101,111〜119,131〜133は、たとえば半導体基板に形成されたP型の拡散領域とN型の拡散領域とからなるPN接合構造や、主端子の一端とゲートを短絡したMOSFETなどにより構成される。また、抵抗61〜66,79〜83,102〜106,120〜125,134,135は、たとえば半導体基板に形成された拡散領域からなる拡散抵抗や、ポリシリコンよりなる抵抗や、半導体基板に形成されたウェルによるウェル抵抗などにより構成される。
【0041】
また、コンデンサ143は、ウェルとその上に絶縁膜を介して積層されたポリシリコンなどにより構成される。また、オペアンプ151、バッファ152、インバータ153、論理ゲート154、フイルタ155またはROM156などは、MOSFETや上述した抵抗やコンデンサなどにより構成される。各部の電圧は、INが24V、Vcc1が18V、Vcc2が7V、OUTが4.0〜5.3Vである。
【0042】
上述した実施の形態によれば、入力サージ吸収回路8や減衰またはレベルシフト回路9や電気的信号変換回路10などが同一半導体基板に集積されているため、従来のディスクリート部品の半導体装置を組み合わせた回路構成に比べて、プリント基板上に実装される部品点数が減る。したがって、プリント基板上での部品の実装面積が小さくなるという効果と、部品の実装工数が減るという効果が得られる。
【0043】
以上において本発明は、上述した実施の形態に限らず、マイクロコンピュータ等の前段に設けられる、ノイズやサージ等を吸収する回路や、マイクロコンピュータ等の電位レベルに合わせる回路等を同一半導体基板に集積した構成となっていれば、種々変更可能である。
【0044】
【発明の効果】
本発明によれば、サージ・ノイズ吸収手段や減衰・レベルシフト手段や電気的信号変換手段などが同一半導体基板に集積されているため、従来のディスクリート部品の半導体装置を組み合わせた回路構成に比べて、プリント基板上に実装される部品点数が減るので、プリント基板上での実装面積が小さくなり、また部品の実装工数が減るという効果が得られる。
【図面の簡単な説明】
【図1】本発明にかかる複合集積半導体装置と他の半導体装置とのインターフェースの一例を模式的に示すブロック図である。
【図2】本発明にかかる複合集積半導体装置の構成の一例を機能的に示すブロック図である。
【図3】本発明にかかる複合集積半導体装置のチップレイアウトの一例を示すチップの平面図である。
【図4】本発明にかかる複合集積半導体装置の構成の他の例を機能的に示すブロック図である。
【図5】本発明にかかる複合集積半導体装置を適用した自動車電装用コントロールユニットの内部を透過させて示す斜視図である。
【図6】本発明にかかる複合集積半導体装置を封止したSOPパッケージを示す平面図である。
【図7】本発明にかかる複合集積半導体装置を封止したDIPパッケージを示す斜視図である。
【図8】本発明にかかる複合集積半導体装置を封止したQFPパッケージを示す平面図である。
【図9】本発明にかかる複合集積半導体装置を封止したBGAパッケージまたはCSPパッケージを示す平面図である。
【図10】本発明にかかる複合集積半導体装置の単位構造の一例を示す回路図である。
【図11】本発明にかかる複合集積半導体装置の単位構造の他の例を示す回路図である。
【図12】本発明にかかる複合集積半導体装置の単位構造の他の例を示す回路図である。
【図13】本発明にかかる複合集積半導体装置の単位構造の他の例を示す回路図である。
【図14】本発明にかかる複合集積半導体装置の単位構造の他の例を示す回路図である。
【図15】図10または図12に示す回路構成における回路ブロックの機能的な構成を示すブロック図である。
【図16】従来のディスクリート半導体部品よりなる機能回路と半導体装置とのインターフェースを模式的に示すブロック図である。
【符号の説明】
2,29,32,37,42,47 電気的入力信号
3,30,35,40,45,50 電気的出力信号
4,28 半導体装置
6,31,36,41,46 半導体パッケージ
8,21 サージ・ノイズ吸収手段(入力サージ吸収回路)
9,22 減衰・レベルシフト手段(減衰またはレベルシフト回路)
10,23 電気的信号変換手段(電気的信号変換回路)
15,20,27 複合集積半導体装置
16,33,38,43,48 入力手段(入力端子)
17,34,39,44,49 出力手段(出力端子)
24 コントロールユニット
Claims (12)
- 半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、
外部から電気的信号が入力される複数の入力手段と、
前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、
前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収手段と、
を具備し、
前記入力手段と、前記サージ・ノイズ吸収手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする複合集積半導体装置。 - 半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、
外部から電気的信号が入力される複数の入力手段と、
前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、
前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段と、
を具備し、
前記入力手段と、前記減衰・レベルシフト手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする複合集積半導体装置。 - 半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、
外部から電気的信号が入力される複数の入力手段と、
前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、
前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収手段と、
前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段と、
を具備し、
前記入力手段と、前記サージ・ノイズ吸収手段と、前記減衰・レベルシフト手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする複合集積半導体装置。 - 半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、
外部から電気的信号が入力される複数の入力手段と、
前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、
前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収手段と、
前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、電気的信号変換機能を具えた電気的信号変換手段と、
を具備し、
前記入力手段と、前記サージ・ノイズ吸収手段と、前記電気的信号変換手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする複合集積半導体装置。 - 半導体装置の複数の入力端子に前段接続される複合集積半導体装置で あって、
外部から電気的信号が入力される複数の入力手段と、
前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、
前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段と、
前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、電気的信号変換機能を具えた電気的信号変換手段と、
を具備し、
前記入力手段と、前記減衰・レベルシフト手段と、前記電気的信号変換手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする複合集積半導体装置。 - 半導体装置の複数の入力端子に前段接続される複合集積半導体装置であって、
外部から電気的信号が入力される複数の入力手段と、
前記半導体装置の複数の入力端子へ電気的信号を出力する複数の出力手段と、
前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、サージまたはノイズを吸収する機能を具えたサージ・ノイズ吸収手段と、
前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、減衰機能またはレベルシフト機能を具えた減衰・レベルシフト手段と、
前記各入力手段と当該入力手段に対応する前記各出力手段との間にそれぞれ接続された、電気的信号変換機能を具えた電気的信号変換手段と、
を具備し、
前記入力手段と、前記サージ・ノイズ吸収手段と、前記減衰・レベルシフト手段と、前記電気的信号変換手段と、前記出力手段は、前記半導体装置の一つの入力端子の配置位置上に並ぶ一つの集積回路であり、複数の入力端子の配置位置に対応して設けられる複数の集積回路が同一の半導体基板に形成されていることを特徴とする複合集積半導体装置。 - 前記サージ・ノイズ吸収手段は、信号入力端子にアノードが接続され、電源端子にカソードを接続した第1のダイオードと、GNDにアノードが接続され、電源端子にカソードを接続した第2のダイオードと、により構成されることを特徴とする請求項1、3、4、6のいずれか一つに記載の複合集積半導体装置。
- 前記サージ・ノイズ吸収手段は、150pF、500Ωで±0.5〜15kV以上の静電気サージ耐量もしくは100pF、1500Ωで±1000V以上の静電気サージ耐量、または10KHz〜200MHzで20〜100V/m以上の電磁波耐量を具えていることを特徴とする請求項1、3、4、6、7のいずれか一つに記載の複合集積半導体装置。
- 前記出力手段を介して、自動車の電装品を制御する制御装置に電気的信号を出力することを特徴とする請求項1〜8のいずれか一つに記載の複合集積半導体装置。
- 前記出力手段の伸びる方向は、前記入力手段の伸びる方向に対して90°以上の角度なしていることを特徴とする請求項1〜9のいずれか一つに記載の複合集積半導体装置。
- 前記各半導体素子が集積された前記半導体基板は、樹脂により封止されていることを特徴とする請求項1〜10のいずれか一つに記載の複合集積半導体装置。
- 前記各半導体素子が集積された前記半導体基板は、セラミックにより封止されていることを特徴とする請求項1〜10のいずれか一つに記載の複合集積半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002164890A JP3991772B2 (ja) | 2001-09-06 | 2002-06-05 | 複合集積半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001269773 | 2001-09-06 | ||
JP2001-269773 | 2001-09-06 | ||
JP2002164890A JP3991772B2 (ja) | 2001-09-06 | 2002-06-05 | 複合集積半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003158193A JP2003158193A (ja) | 2003-05-30 |
JP3991772B2 true JP3991772B2 (ja) | 2007-10-17 |
Family
ID=26621747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002164890A Expired - Fee Related JP3991772B2 (ja) | 2001-09-06 | 2002-06-05 | 複合集積半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3991772B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4015903B2 (ja) | 2002-08-02 | 2007-11-28 | Necエレクトロニクス株式会社 | 入力保護回路 |
JP4515822B2 (ja) * | 2004-05-25 | 2010-08-04 | 株式会社東芝 | 静電保護回路及びこれを用いた半導体集積回路装置 |
JP6427776B2 (ja) * | 2013-12-18 | 2018-11-28 | 株式会社ユピテル | システム、受信装置及びプログラム |
-
2002
- 2002-06-05 JP JP2002164890A patent/JP3991772B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003158193A (ja) | 2003-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100480437B1 (ko) | 반도체 칩 패키지 적층 모듈 | |
JP3839267B2 (ja) | 半導体装置及びそれを用いた通信端末装置 | |
US6756664B2 (en) | Noise eliminating system on chip and method of making same | |
US6407432B1 (en) | Semiconductor device | |
US7834436B2 (en) | Semiconductor chip package | |
EP0810655A2 (en) | A package for a semiconductor device | |
US9780684B2 (en) | Power converter | |
JPH01181540A (ja) | Tabパツケージ | |
CN108511396B (zh) | 电子装置 | |
US5319243A (en) | Electronic assembly with first and second substrates | |
US7352548B2 (en) | Composite integrated semiconductor device | |
JP4507099B2 (ja) | 半導体装置モジュール | |
JP3991772B2 (ja) | 複合集積半導体装置 | |
US20030146507A1 (en) | Thermally-enhanced ball grid array package structure and method | |
US7948725B2 (en) | Composite integrated semiconductor device | |
JP3969020B2 (ja) | 半導体集積回路装置 | |
JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
JPH06232332A (ja) | 半導体装置 | |
JPS6159762A (ja) | 半導体装置 | |
US6184749B1 (en) | Layout for pull-up/pull-down devices of off-chip driver | |
CN112768425B (zh) | 一种多芯片模块 | |
JP2522185B2 (ja) | Icパッケ―ジ | |
JPS60154644A (ja) | 半導体装置 | |
JP2001077230A (ja) | リードフレーム及びそれを用いた半導体装置実装体 | |
JPH02210858A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070607 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070716 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3991772 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |