JP2522185B2 - Ｉｃパッケ―ジ - Google Patents

Ｉｃパッケ―ジ

Info

Publication number
JP2522185B2
JP2522185B2 JP5271091A JP27109193A JP2522185B2 JP 2522185 B2 JP2522185 B2 JP 2522185B2 JP 5271091 A JP5271091 A JP 5271091A JP 27109193 A JP27109193 A JP 27109193A JP 2522185 B2 JP2522185 B2 JP 2522185B2
Authority
JP
Japan
Prior art keywords
package
wiring
component mounting
cap
wiring portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5271091A
Other languages
English (en)
Other versions
JPH07130903A (ja
Inventor
隆雄 池内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5271091A priority Critical patent/JP2522185B2/ja
Publication of JPH07130903A publication Critical patent/JPH07130903A/ja
Application granted granted Critical
Publication of JP2522185B2 publication Critical patent/JP2522185B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路に関
し、特にそのパッケージの構造に関する。
【０００２】
【従来の技術】従来の半導体集積回路を含む複数の素子
を搭載するＩＣパッケージは、図２に示す様に、部品搭
載部及び配線部３はＩＣチップ１とボンディングワイヤ
２で接続され、また、ＩＣリード４に接続される構造を
有している。部品搭載部及び配線部３には、入力または
出力の信号伝送路を終端するための終端抵抗や、電源ノ
イズを除去するためのバイパスコンデンサが搭載されて
いるため、ＩＣパッケージの外部には、前述した終端抵
抗やバイパスコンデンサ及びそれを接続するためのパタ
ーンを備える必要がなくなり、実装密度を高めることが
可能となっている。
【０００３】
【発明が解決しようとする課題】しかし、上述した従来
の半導体集積回路を含む複数の素子を搭載するＩＣパッ
ケージは、半導体集積回路の入出力信号数の増加や電源
供給信号数が増加すると、部品搭載部及び配線部３の面
積を広げなければならない。この結果ＩＣパッケージの
外形寸法が大きくなり、ＩＣパッケージの実装面積が増
加してしまうという欠点を有している。
【０００４】
【課題を解決するための手段】本発明の目的は、上述の
欠点を除去し、入力信号数等が増加しても、実装面積が
増加しないＩＣパッケージを提供することにある。本発
明のＩＣパッケージは、上記目的を達成するために、Ｉ
Ｃパッケージの側面部上に搭載し封止する構造をもつＩ
Ｃキャップの表面に部品搭載部と該部品搭載部を接続す
るための配線部を備え、ＩＣパッケージと外部を接続す
るためのＩＣリード部に接続された側面部外側に備えら
れた配線部とＩＣキャップの表面の配線部を接続してい
る。またＩＣキャップの裏面に部品搭載部と該部品搭載
部を接続するための配線部を備え、ＩＣリード部に接続
された側面部内側に備えられた配線部とＩＣキャップの
裏面の配線部を接続している。
【０００５】
【実施例】次に本発明について、図面を参照して説明す
る。
【０００６】図１は、本発明の一実施例を示すＩＣパッ
ケージの断面図である。図において、第１の部品搭載部
及び配線部３は、ＩＣチップ１とボンディングワイヤ２
で接続され、また、ＩＣリード４に接続されている。第
２の配線部５はパッケージ側面の内側に設けられ、ＩＣ
リード４もしくは、第１の部品搭載部及び配線部３に接
続されている。第３の配線部６はパッケージ側面の外側
に設けられＩＣリード４、もしくは、ＩＣリード４を通
じて第１の部品搭載部及び配線部３に接続されている。
ＩＣキャップ９の表面には第４の部品搭載部及び配線部
７が設けられ、第３の配線部６に接続されている。一
方、ＩＣキャップ９の裏面に設けた第５の部品搭載部及
び配線部８は、第２の配線部５と接続される。
【０００７】この様な構造にすることにより、半導体集
積回路の入出力信号数や電源供給信号数が増加し、搭載
する部品が増加しても、ＩＣパッケージの外形寸法を大
きくすることなく、部品搭載部及び配線部の面積を増加
させることができ、実装密度を高めることが可能であ
る。
【０００８】
【発明の効果】以上説明した様に本発明はＩＣキャップ
の表面及び裏面に部品搭載部及び配線部を設け、ＩＣリ
ードからＩＣパッケージ側面の内側及び外側の配線部を
通じてＩＣキャップの表面及び裏面に設けた部品搭載部
及び配線部に接続したので、半導体集積回路の入出力信
号数や電源供給信号数が増加し、搭載する部品が増加し
ても、ＩＣパッケージの外形寸法を大きくすることな
く、部品搭載部及び配線部の面積を増加させることが出
来、実装密度を高めるという効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例を示す断面図。
【図２】従来のＩＣパッケージの断面図。
【符号の説明】
１ ＩＣチップ ２ ボンディングワイヤ ３，８，７ 部品搭載部及び配線部 ４ ＩＣリード ５，６ 配線部 ９ ＩＣキャップ

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体集積回路を含む複数の素子を搭載す
    るＩＣパツケ−ジにおいて、ＩＣパツケ−ジの側面部に
    配線部をもつＩＣキャップの表面および裏面にそれぞれ
    部品搭載部と該部品搭載部を接続するための配線部を備
    え、ＩＣパッケ−ジと外部を接続するためのＩＣリ−ド
    部に接続された前記側面部外側に備えられた配線部と前
    記ＩＣキャツプの表面および裏面の配線部を接続したこ
    とを特徴とするＩＣパッケージ。
JP5271091A 1993-10-29 1993-10-29 Ｉｃパッケ―ジ Expired - Lifetime JP2522185B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5271091A JP2522185B2 (ja) 1993-10-29 1993-10-29 Ｉｃパッケ―ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5271091A JP2522185B2 (ja) 1993-10-29 1993-10-29 Ｉｃパッケ―ジ

Publications (2)

Publication Number Publication Date
JPH07130903A JPH07130903A (ja) 1995-05-19
JP2522185B2 true JP2522185B2 (ja) 1996-08-07

Family

ID=17495239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5271091A Expired - Lifetime JP2522185B2 (ja) 1993-10-29 1993-10-29 Ｉｃパッケ―ジ

Country Status (1)

Country Link
JP (1) JP2522185B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3720726B2 (ja) * 2001-04-20 2005-11-30 京セラ株式会社 半導体素子収納用パッケージおよび半導体装置
JP3690656B2 (ja) * 2001-04-20 2005-08-31 京セラ株式会社 半導体素子収納用パッケージおよび半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01251644A (ja) * 1988-03-31 1989-10-06 Nec Corp 半導体集積回路装置
JPH0468551A (ja) * 1990-07-09 1992-03-04 Nec Corp 半導体装置用パッケージ

Also Published As

Publication number Publication date
JPH07130903A (ja) 1995-05-19

Similar Documents

Publication Publication Date Title
US7259467B2 (en) Semiconductor integrated circuit device
JPH0669408A (ja) 高周波電力増幅用半導体装置
JP2522185B2 (ja) Ｉｃパッケ―ジ
US7173326B2 (en) Semiconductor integrated device
JPH04162657A (ja) 半導体装置用リードフレーム
JPH04349640A (ja) アナログ・デジタル混在集積回路装置実装体
JPS62145760A (ja) 半導体素子
JP3991772B2 (ja) 複合集積半導体装置
JP3259217B2 (ja) ノイズ低減パッケージ
JPH05343525A (ja) 半導体集積回路
JPS60154644A (ja) 半導体装置
JP3068515B2 (ja) 半導体装置及びその製造方法
JPH03222351A (ja) 半導体装置
JPH05183094A (ja) 半導体集積回路
JPH0575012A (ja) 半導体集積装置
JPS61247058A (ja) コンデンサ付チツプキヤリア
JPH05206373A (ja) 半導体集積回路装置
JP2001077230A (ja) リードフレーム及びそれを用いた半導体装置実装体
JPH05275609A (ja) 半導体モジュール基板
JPS6467953A (en) Semiconductor package equipped with power source noise countermeasure
JPH05326712A (ja) 半導体集積回路装置
JP2930050B2 (ja) Ｌｓｉパッケージ
JPH02262356A (ja) 半導体装置
JPS6370441A (ja) 集積回路装置
JPH0815202B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960402