JP2701712B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2701712B2
JP2701712B2 JP5305871A JP30587193A JP2701712B2 JP 2701712 B2 JP2701712 B2 JP 2701712B2 JP 5305871 A JP5305871 A JP 5305871A JP 30587193 A JP30587193 A JP 30587193A JP 2701712 B2 JP2701712 B2 JP 2701712B2
Authority
JP
Japan
Prior art keywords
resin
island
pellets
bonding
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5305871A
Other languages
English (en)
Other versions
JPH07135277A (ja
Inventor
洋一 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5305871A priority Critical patent/JP2701712B2/ja
Priority to KR1019940029323A priority patent/KR0181333B1/ko
Publication of JPH07135277A publication Critical patent/JPH07135277A/ja
Priority to US08/569,312 priority patent/US5598038A/en
Application granted granted Critical
Publication of JP2701712B2 publication Critical patent/JP2701712B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、回路基板を有しないものであって、１つのアイラン
ド上に複数の半導体ペレットを搭載する樹脂封入型半導
体装置における該アイランドの形状に係る半導体装置に
関する。
【０００２】
【従来の技術】図４及び図５に基づいて従来技術による
樹脂封入型半導体装置の１例を説明する。図４は、１つ
のパッケ−ジに１つのアイランドを有し、その上に複数
のペレットを搭載する従来の半導体装置のワイヤ−ボン
ディング完了後の平面図であり、図５は、図４のＢ−Ｂ
線断面図である。
【０００３】１つのパッケ−ジに複数のペレットを搭載
する樹脂封入型半導体装置は、一般に図４に示すよう
に、１つのアイランド３にペレット１を複数マウント
し、その後ボンディングワイヤ２でペレット１とインナ
−リ−ド４とのボンディング、並びに、直接ペレット１
から他のペレット１へのボンディングを実施し、続いて
図５に示すように、封入樹脂を用いて封入する。
【０００４】この樹脂封入について図５(樹脂封入時に
おける樹脂の流れを示す図４のＢ−Ｂ線断面図)を参照
して説明する。加熱によりゲル状になった封入樹脂は、
図５の矢印で示すように、封入ゲ−ト５から注入され、
充填を開始する。
【０００５】封入ゲ−ト５から注入された封入樹脂は、
図５に示す「樹脂の流れ６」のように流れる。そして、
封入樹脂は、ペレット１及びアイランド３に達するまで
は、ある一定の速度で進行し、その後アイランド３の上
面と下面とに分かれて充填し、アイランド３のエッジに
達した後に合流し、パッケ−ジ端迄充填し、これにより
樹脂による封入を完了する。
【０００６】また、アイランド上に面積の大きい半導体
チップを搭載するリ−ドフレ−ムとして、複数の区劃に
分割され、各区劃は屈曲部により接続されているアイラ
ンドを有する構造のものが提案されている(特開平2−20
7561号公報参照)。これは、面積(寸法)の大きい半導体
チップをアイランドに接着するとき、このアイランドが
分割されているので、接着時に発生する応力及びそれに
伴って生じる反りを低減させることができる利点を有す
るものである。
【０００７】上述した例以外に従来の樹脂封入型半導体
装置として、図６(従来技術の他の例を説明するための
図であり、ワイヤ−ボンディング終了後の平面図)に示
すように、複数の半導体チップ(ペレット１)に対応した
複数のアイランド３にそれぞれペレット１を複数搭載
し、この複数のペレット１間同志のボンディングを直接
実施せず、中継インナ−リ−ド４ａで中継してワイヤボ
ンディングを実施する半導体装置も提案されている(特
開平3−218059号公報参照)。
【０００８】
【発明が解決しようとする課題】ところで、前記図６に
示す従来の樹脂封入型半導体装置では、複数のペレット
１間同志のボンディングを直接実施せず、中継インナ−
リ−ド４ａで中継してワイヤボンディングを実施するも
のであり、この場合、ペレット１間には、ボンディング
ワイヤ２の長手方向で最低２本分の間隔が必要になる。
また、中継インナ−リ−ド４ａの数は、スペ−ス上制約
が生じるため、ペレット１間のボンディング数は、おの
ずと制約を受けるデメリットも有している。
【０００９】また、前記の半導体チップを搭載するリ−
ドフレ−ムとして、複数の区劃に分割したアイランドを
用いたものは、面積(寸法)の大きい半導体チップをアイ
ランドに接着する際に発生する応力及びそれに伴って生
じる反りを低減させることを意図したものであり、後記
する本発明の目的「モ−ルド時に樹脂の流れを良好にす
る」ものではない。
【００１０】さらに、前記図４、図５に示す従来の樹脂
封入型半導体装置(１つのアイランドに複数のペレット
を搭載する樹脂封入型半導体装置)では、半導体チップ
１間のアイランド３に通常開孔(切り欠き窓)がないた
め、樹脂がアイランド３の上面と下面に分かれてから再
び合流するまでの距離が長く、そのため、アイランド３
の上面と下面の樹脂の充填スピ−ドが異なり、充填バラ
ンスが悪くなり、アイランドの浮き沈みが生じる場合が
ある。
【００１１】また、特にアイランド３の上面が薄い場
合、上面を充填する樹脂のスピ−ドが遅くなりすぎて充
填中に樹脂の硬化が始まり、この影響でボンディングワ
イヤの変形を引き起こす可能性がある。その上、特にペ
レット１として大ペレットを搭載する場合、アイランド
３の上面と下面では樹脂の充填バランスが悪く、且つア
イランド３の浮き沈みや変形、ボンディングワイヤの変
形等が発生するという欠点があった。
【００１２】本発明は、上述した従来の樹脂封入型半導
体装置における問題点及び欠点に鑑み成されたものであ
って、その目的は、モ−ルド時に樹脂の流れを良好に
し、即ちアイランドの上面と下面の樹脂の充填バランス
を良好とし、そして、アイランドの浮き沈みや変形の防
止、並びに、ボンディングワイヤの変形防止を意図した
回路基板を有しない樹脂封入型半導体装置を提供するこ
とにある。
【００１３】
【課題を解決するための手段】本発明は、１つのアイラ
ンド上に複数の半導体ペレットを搭載し、前記半導体ペ
レット間に直接ワイヤボンディングを実施し、封入ゲー
トから樹脂を封入する樹脂封入型半導体装置において、
前記複数の半導体ペレット間のアイランド部に１個又は
複数の開孔を設けてなることを特徴とし、これにより封
入ゲートからの樹脂封入時にアイランドの上面と下面で
の樹脂の充填バランスをを良くし、前記した目的を達成
する樹脂封入型半導体装置を提供するものである。
【００１４】即ち、本発明は、「１つのアイランド上に
複数の半導体ペレットを搭載し、前記半導体ペレット間
に直接ワイヤボンディングを実施し、封入ゲートから樹
脂を封入する樹脂封入型半導体装置において、前記複数
の半導体ペレット間のアイランド部に１個又は複数の開
孔を設けてなることを特徴とする半導体装置。」を要旨
とするものである。
【００１５】
【実施例】次に、本発明について図１〜図３を参照して
説明する。
【００１６】（実施例１）図１は、本発明の実施例１を
説明する図であって、ボンディング終了後の平面図であ
り、図２は、図１のＡ−Ａ線断面図であって、樹脂封入
時における樹脂の流れを示す図である。
【００１７】本実施例１では、図１に示すように、３個
の切り欠き窓３ａを有しているアイランド３に２個のペ
レット１をマウントし、その後ボンディングワイヤ２で
ペレット１とインナ−リ−ド４とのボンディング、並び
に、直接ペレット１から他のペレット１へのボンディン
グを実施し、更に封入樹脂を用いて封入する。
【００１８】封入樹脂は、図２に示すように、封入ゲ−
ト５から注入され、充填を開始する。そして、封入樹脂
は「樹脂の流れ６」のように流れ、ペレット１及びアイ
ランド３に達するまである一定の速度で進行し、その後
ペレット１の上面及びアイランド３の下面に分かれて充
填し始め、アイランド３の切り欠き窓３ａの箇所で合流
する。次に、２個目のペレット１の上面及びアイランド
３の下面に分かれ、アイランド３のエッジに達した後に
再び合流し、パッケ−ジ端迄充填し、樹脂による封入を
完了する。
【００１９】（実施例２）図３は、本発明の実施例２を
説明する図であつて、ボンディング終了後の平面図であ
る。本実施例２では、１個の大きな切り欠き窓３ａを有
しているアイランド３に３個のペレットをマウントし、
ボンディングワイヤ２でペレット１とインナ−リ−ド
４、並びに、直接ペレット１から他のペレット１へのボ
ンディングを実施している。
【００２０】本実施例２では、前記した実施例１に比較
して切り欠き窓を可能な限り大きくしており、封入樹脂
の流れをより良くしている。
【００２１】
【発明の効果】本発明は、以上詳記したとおり、半導体
装置のアイランドに開孔を設けることを特徴とし、これ
によりアイランドの上面と下面の樹脂の充填バランスが
良くなり、アイランドの浮き沈みや変形の防止、ボンデ
ィングワイヤ変形を防止できるという顕著な効果が生じ
る。即ち、本発明は、１つのアイランド上に複数の半導
体ペレットを搭載し、前記半導体ペレット間に直接ワイ
ヤボンディングを実施し、封入ゲートから樹脂を封入す
る樹脂封入型半導体装置において、リードフレームの複
数の半導体ペレット間のアイランドに予め開孔を設けて
おくことを特徴とし、これにより、ペレット搭載、ボン
ディング後の封入時の「アイランド上面及び下面の樹脂
の充填バランスを良くし、アイランドの浮き沈みや変形
の防止、ボンディングワイヤ変形を防止できる」という
顕著な効果が生じる。
【図面の簡単な説明】
【図１】本発明の１実施例(実施例１)を説明する図であ
って、ボンディング終了後の平面図。
【図２】図１のＡ−Ａ線断面図であって、樹脂封入時に
おける樹脂の流れを説明するための図。
【図３】本発明の他の実施例(実施例２)を説明する図で
あつて、ボンディング終了後の平面図。
【図４】従来技術の１例を説明するための図であって、
ワイヤ−ボンディング終了後の平面図。
【図５】図４のＢ−Ｂ線断面図であって、樹脂封入時に
おける樹脂の流れを説明するための図。
【図６】従来技術の他の例を説明するための図であっ
て、ワイヤ−ボンディング終了後の平面図。
【符号の説明】
１ ペレツト ２ ボンディングワイヤ ３ アイランド ３ａ アイランド切り欠き窓 ４ インナ−リ−ド ４ａ 中継インナ−リ−ド ５ ゲ−ト ６ 樹脂の流れ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/18

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】１つのアイランド上に複数の半導体ペレッ
    トを搭載し、前記半導体ペレット間に直接ワイヤボンデ
    ィングを実施し、封入ゲートから樹脂を封入する樹脂封
    入型半導体装置において、前記複数の半導体ペレット間
    のアイランド部に１個又は複数の開孔を設けてなること
    を特徴とする半導体装置。
  2. 【請求項２】前記開孔が、全ての半導体ペレット間のア
    イランド部に設けられてなることを特徴とする請求項１
    記載の半導体装置。
JP5305871A 1993-11-11 1993-11-11 半導体装置 Expired - Fee Related JP2701712B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5305871A JP2701712B2 (ja) 1993-11-11 1993-11-11 半導体装置
KR1019940029323A KR0181333B1 (ko) 1993-11-11 1994-11-09 반도체 장치
US08/569,312 US5598038A (en) 1993-11-11 1995-12-08 Resin encapsulated semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5305871A JP2701712B2 (ja) 1993-11-11 1993-11-11 半導体装置

Publications (2)

Publication Number Publication Date
JPH07135277A JPH07135277A (ja) 1995-05-23
JP2701712B2 true JP2701712B2 (ja) 1998-01-21

Family

ID=17950354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5305871A Expired - Fee Related JP2701712B2 (ja) 1993-11-11 1993-11-11 半導体装置

Country Status (3)

Country Link
US (1) US5598038A (ja)
JP (1) JP2701712B2 (ja)
KR (1) KR0181333B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3907743B2 (ja) * 1995-05-11 2007-04-18 ローム株式会社 半導体装置
WO1998024122A1 (fr) * 1996-11-28 1998-06-04 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur
US5998856A (en) * 1996-11-28 1999-12-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
CN100364088C (zh) * 2002-01-31 2008-01-23 迈克纳斯公司 可编程电子处理器件的装置
US6927482B1 (en) * 2003-10-01 2005-08-09 General Electric Company Surface mount package and method for forming multi-chip microsensor device
JP4534613B2 (ja) * 2004-06-09 2010-09-01 株式会社デンソー 電子装置
DE102005038755B4 (de) * 2005-08-17 2016-03-10 Robert Bosch Gmbh Mikromechanisches Bauelement
US7683480B2 (en) * 2006-03-29 2010-03-23 Freescale Semiconductor, Inc. Methods and apparatus for a reduced inductance wirebond array
JP5876299B2 (ja) * 2012-01-18 2016-03-02 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2582013B2 (ja) * 1991-02-08 1997-02-19 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPS5954252A (ja) * 1982-09-21 1984-03-29 Nec Corp フイルムキヤリアテ−プ
JPS6356950A (ja) * 1986-08-28 1988-03-11 Fuji Electric Co Ltd 複合化集積回路装置
JPH0275655A (ja) * 1988-09-12 1990-03-15 Mitsubishi Gas Chem Co Inc 樹脂組成物
US5084753A (en) * 1989-01-23 1992-01-28 Analog Devices, Inc. Packaging for multiple chips on a single leadframe
JPH02207561A (ja) * 1989-02-07 1990-08-17 Sharp Corp リードフレーム
JPH02275655A (ja) * 1989-04-17 1990-11-09 Nec Corp 混成集積回路
US5291060A (en) * 1989-10-16 1994-03-01 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device using same
JPH03218059A (ja) * 1990-01-23 1991-09-25 Matsushita Electron Corp 半導体装置
US5245216A (en) * 1990-09-11 1993-09-14 Kabushiki Kaisha Toshiba Plastic-molded type semiconductor device
JPH04144142A (ja) * 1990-10-04 1992-05-18 Toshiba Corp 半導体装置
JP3104748U (ja) * 2004-04-09 2004-10-14 陽一郎 宮井 回転扉の内部回転扉の外側部分が折れ曲がることにより外枠との間で挟まれる危険を軽減させた回転扉。

Also Published As

Publication number Publication date
US5598038A (en) 1997-01-28
KR0181333B1 (ko) 1999-04-15
JPH07135277A (ja) 1995-05-23
KR950015679A (ko) 1995-06-17

Similar Documents

Publication Publication Date Title
JPH0992775A (ja) 半導体装置
JP2701712B2 (ja) 半導体装置
US5578871A (en) Integrated circuit package and method of making the same
US6427976B1 (en) Lead-frame-based chip-scale package and method of manufacturing the same
US6657132B2 (en) Single sided adhesive tape for compound diversion on BOC substrates
JPH08264569A (ja) 樹脂封止型半導体装置の製造方法
US20080150103A1 (en) Multi-Die Ic Package and Manufacturing Method
JP2762954B2 (ja) 樹脂封止型半導体装置の製造方法
JP3702655B2 (ja) 樹脂封止型半導体装置の製造方法
WO1986002200A1 (en) Lead frame having improved arrangement of supporting leads and semiconductor device employing the same
JP3872607B2 (ja) 半導体装置及びリードフレーム
JP2973901B2 (ja) 半導体樹脂封止用金型
JPS60113932A (ja) 樹脂封止半導体装置の組立方法
JPH07169780A (ja) Ｃｏｌ半導体装置、及びそのリードフレーム
JPS59144154A (ja) 樹脂封止形電子装置
JPH06196609A (ja) リードフレームおよびそれを用いた半導体装置
JPS61236144A (ja) レジンモ−ルド型半導体装置
JPH012329A (ja) 樹脂封止用金型
JP3251436B2 (ja) リードフレーム、半導体装置及び半導体装置の製造方法
KR100282414B1 (ko) 바텀 리디드 타입의 브이·씨·에이 패키지
JPS59155160A (ja) 樹脂封止型電子装置
KR100658894B1 (ko) 리드프레임의 몰딩 방법
KR200142844Y1 (ko) 리드프레임
KR20000043994A (ko) 반도체 패키지 및 그 제조 방법
JPH0521696A (ja) 半導体装置のリードフレーム

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees