JPS6356950A - 複合化集積回路装置 - Google Patents
複合化集積回路装置Info
- Publication number
- JPS6356950A JPS6356950A JP20237986A JP20237986A JPS6356950A JP S6356950 A JPS6356950 A JP S6356950A JP 20237986 A JP20237986 A JP 20237986A JP 20237986 A JP20237986 A JP 20237986A JP S6356950 A JPS6356950 A JP S6356950A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- unit
- unit devices
- package
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 abstract description 7
- 238000005476 soldering Methods 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000004806 packaging method and process Methods 0.000 abstract 1
- 238000000465 moulding Methods 0.000 description 3
- 235000010724 Wisteria floribunda Nutrition 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000010137 moulding (plastic) Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は複数個の半導体集積回路を共通のパッケージ内
に収納してなる複合化集積回路装置に関する。
に収納してなる複合化集積回路装置に関する。
上述のような複合化の必要は例えば一方がディジタル信
号を扱うＭＯ５集積回路であり他方がアナログ１３号を
扱うバイポーラ集積回路である場合に生じる。 近年の集積回路の望ｆｆｉ度の向上はめざましく、回路
素子数が数万以上の極めて複雑なディジタル電子回路を
僅か数１１程度の半導体の小チツプ内に収納できる。こ
のように集積化される電子回路としてはその内部で（３
号処理がほとんど終わってしまって外部との接続をあま
り要しないものが選ばれるのであるが、それでも内部に
集積化される回路素子数が大になると、特殊な場合は別
として一般には外部接続端子数もそれにつれて増加して
来るのを避けることができない、従って電子回路の高！
ｊ、積化とともに外部回路との接続も合理化して行かね
ばならない。 ところで、この外部回路としては高集積化される電子回
路とは別の電子回路１例えば前述のバイポーラ半導体回
路や集積回路よりは高電圧を扱う回路である場合が多く
、元来はこれらを含めて集積化を図るのが有利なのであ
るが、集積回路の製作プロセスが異なるとか使用電圧が
５′４するために一緒に集積化するのが不可能ないしは
困難なものなのである。もちろん、この外部回路もまた
集積回路であることが多い、従って従来から例えば前述
のディジタル信号を扱うＭｏ５ａ積回路とこの出力と連
動してアナログ信号を扱うより高電圧のバイポーラ４Ｊ
、積回路を実装するのが一般的である。 しかし、かかる通常の技術では各バフケージの寸法縮少
にも接続手段としての配線基板の合理化にもおのずから
限界があって、ある最小限度以下には全体電子回路を小
形化することができない。 この点を解決する上で従来から性格の異なる半導体電子
回路を共通のパッケージ内に収納する手段としていわゆ
るハイブリッド集積回路が知られている。これは集積回
路を含む半導体チップをセラミック配線基板上に実装し
た上で単一のパッケージに収納するもので、通常のプリ
ント配線板によるよりは大幅な寸法縮少は可能なものの
、小形とはいえ配線基板を収納しなければならないので
、バフケージの体格がふつうの集１ｎ回路に比べてかな
り人きくなるのが現状である。
号を扱うＭＯ５集積回路であり他方がアナログ１３号を
扱うバイポーラ集積回路である場合に生じる。 近年の集積回路の望ｆｆｉ度の向上はめざましく、回路
素子数が数万以上の極めて複雑なディジタル電子回路を
僅か数１１程度の半導体の小チツプ内に収納できる。こ
のように集積化される電子回路としてはその内部で（３
号処理がほとんど終わってしまって外部との接続をあま
り要しないものが選ばれるのであるが、それでも内部に
集積化される回路素子数が大になると、特殊な場合は別
として一般には外部接続端子数もそれにつれて増加して
来るのを避けることができない、従って電子回路の高！
ｊ、積化とともに外部回路との接続も合理化して行かね
ばならない。 ところで、この外部回路としては高集積化される電子回
路とは別の電子回路１例えば前述のバイポーラ半導体回
路や集積回路よりは高電圧を扱う回路である場合が多く
、元来はこれらを含めて集積化を図るのが有利なのであ
るが、集積回路の製作プロセスが異なるとか使用電圧が
５′４するために一緒に集積化するのが不可能ないしは
困難なものなのである。もちろん、この外部回路もまた
集積回路であることが多い、従って従来から例えば前述
のディジタル信号を扱うＭｏ５ａ積回路とこの出力と連
動してアナログ信号を扱うより高電圧のバイポーラ４Ｊ
、積回路を実装するのが一般的である。 しかし、かかる通常の技術では各バフケージの寸法縮少
にも接続手段としての配線基板の合理化にもおのずから
限界があって、ある最小限度以下には全体電子回路を小
形化することができない。 この点を解決する上で従来から性格の異なる半導体電子
回路を共通のパッケージ内に収納する手段としていわゆ
るハイブリッド集積回路が知られている。これは集積回
路を含む半導体チップをセラミック配線基板上に実装し
た上で単一のパッケージに収納するもので、通常のプリ
ント配線板によるよりは大幅な寸法縮少は可能なものの
、小形とはいえ配線基板を収納しなければならないので
、バフケージの体格がふつうの集１ｎ回路に比べてかな
り人きくなるのが現状である。
【発明の目的］
本発明は同一の半導体基板内に集積化することが困難な
複数個の！Ａ禎回路を単一のパッケージ内に容易にかつ
スペース効率よく収納することにより電子回路の実装ス
ペースを削成できる？ｉ！６化集積回路装置を得ること
を目的とする。 【発明の要点】 本発明によれば、この目的は、複合化集積回路装置内に
それぞれ半導体基板内に電子回路を集積化してなる複数
個の集積回路単位装置を単一のパッケージ内に収納する
にあたり、各単位’Ｔｔ Ｆａｌｌの基板が方形に形成
されて複数個の単位装置がそれぞれの方形基板の一辺を
互いに対向させるようにパッケージ内に配置収納され、
単位装置間で相互接続を要する単位装置の端子が各単位
装置）！、板の前記対向辺に沿うように配列されて複数
単位装置間の相互接続が８５対向辺に沿う隣接基板の相
互間接続Ｏ電子の間でパッケージ内接続として果７こさ
れ、ｊユ位装置のパッケージ外との接続を要する外部接
続端子が該単位装置基板の非対向辺に沿って、配列され
てパッケージから外部に導出されるリードにそれぞれ接
続されるようにすることにより達成される。
複数個の！Ａ禎回路を単一のパッケージ内に容易にかつ
スペース効率よく収納することにより電子回路の実装ス
ペースを削成できる？ｉ！６化集積回路装置を得ること
を目的とする。 【発明の要点】 本発明によれば、この目的は、複合化集積回路装置内に
それぞれ半導体基板内に電子回路を集積化してなる複数
個の集積回路単位装置を単一のパッケージ内に収納する
にあたり、各単位’Ｔｔ Ｆａｌｌの基板が方形に形成
されて複数個の単位装置がそれぞれの方形基板の一辺を
互いに対向させるようにパッケージ内に配置収納され、
単位装置間で相互接続を要する単位装置の端子が各単位
装置）！、板の前記対向辺に沿うように配列されて複数
単位装置間の相互接続が８５対向辺に沿う隣接基板の相
互間接続Ｏ電子の間でパッケージ内接続として果７こさ
れ、ｊユ位装置のパッケージ外との接続を要する外部接
続端子が該単位装置基板の非対向辺に沿って、配列され
てパッケージから外部に導出されるリードにそれぞれ接
続されるようにすることにより達成される。
以下、図を参照しながら本発明の詳細な説明する。第１
図は本発明装置の代表例を示すものである。 第１図においては、−点鎖線で略示された華−のパッケ
ージ４０内にそれぞれ半導体基板に集積化された２個の
集積回路単位装置１１．１２が収納され、該各単位装置
の基板はそれぞれ図示のように長方形の形状をもち、長
方形の長辺を互いに向かい合わせるように共通のほぼ正
方形の基台３２上にはんだ付は等の手段で並べて取り付
けられている。該基台３２はパッケージからの接続線導
出手段である複数個のリード３１と図示のように別体の
ものであってもよいし、下の第２図に示すように最初は
り−ド３１と一体のいわゆるリードフレーム３ｏの一部
であって、プラスチック成形等によるパッケージ４０の
形成後リード３２から切り離されるものであってもよい
、２個の集積回路墳位装ｆｉｌＯの内の例えば一方の単
位装置１１は５Ｖの電源電圧で動作するいわゆる制御用
集積回路やディジタル集積回路であり、他方の単位装置
１２はｉ荷例えばプラズマディスプレパネル用の５０Ｖ
の電源電圧で動作するバイポーラの駆動用集積回路であ
る。一方の単位袋Ｕｌｌはその図では上方の長辺に沿っ
て配列された外部接続端子２２にリード３１からの低圧
の人力信号と５■の電源電圧を受け、その単位装置１２
への対向辺に沿って配列された相互間接続端子２１から
同じく低圧の出力信号を発する。この相互間接続端子２
１の数はふつうの制御用集積回路の場合３０個ないしは
それ以上になる。 他方の単位装置１２はその単位装置１１への対向辺に沿
うて配列された相互間接ＶＥ端子２１に前述の数十個の
出力信号を受けるのであるが、単位装置１１の相互間接
続端子と単位装置１２の相互間接続端子との間の接続は
例えばワ・イヤボンディング法を用いて接続線５１によ
って直接両単位装置基板間でなされる。このように接Ｖ
ＥｋＭにワイヤボンディングを用いる場合は、端子ない
しは基板のバッドの（１１互間隔が少なくとも １００
戸望ましくは２００戸程１文あるのが望ましいが、配線
板の場合よりも接続線の相互間隔が少なくてよいので、
相互間接続端子数が数十個あっても対向長辺の数Ｕ多く
ても１０篇１程度の長さの中に相互間接Ｖｔ端子をむり
なく配列することができる。ワイヤポンディング法のか
わりに、接ｔＩｔＬＡ５１を公知の多心のフレキシブル
配線シートを用いてもよく、場合によりこの方が接続の
手間が少なくてすむ、他方の単位装置１２からの高圧の
出力信号は、この例では対向辺と反対側の長辺に沿って
配列された外部接続端子２２から出力される０両単位装
Ｗ １１ 、１２についてかかる外部接続端子２２とそ
れに対応するり一ド３１との接続は、ワイヤボンディン
グによる別の接続線５２によってするのが便利であるが
、リード３１に最初は一体のスバ・ｆダ状リードをもつ
リードフレーム３０を用いて、その各リードの先端を各
外部接続端子に直接接続しておき、パッケージの形成後
リードを切り離すようにしてもよい。 パッケージ４０は公知のい：）−）ゆるボックスモール
ド法ですることもできるが、生産性や必要サイズの点か
ら多くの場合プラスチックモールドを用いるのが有利で
、第２図にそれ用のリードフレームがその中央の基台３
２に単位装置１１．１２がマウントされ、ワイヤボンデ
ィングによる接続がなされた状態で示されている０図示
されているのはリードフレーム３０の１個の複合化集積
回路装置に対する部分であって、公知のように１個のパ
ッケージ４０がプラスチック成形される部分は図の上下
方向の縦枠３３により区間されて基台３２はこの縦枠に
より支承され、リード３１相互間は図の左右方向の横枠
３４によって連結されている。パッケージは一点鎖線で
囲んだ部分に、トランスファモールドやインジエクシジ
ンモールド法によって単位’Ａ Ｍｌ ｌ １ 、 ｌ
２を包み込むようにプラスチック成形される。もちろ
ん成形後は縦枠３３や連結横枠３４の部分はプレス加工
により取り除かれて各リード３１を分離させた後、同様
にプレス作業によってリード３１が折り曲げられて、い
わゆるＤＩＰ方式の集積回路装πが完成される。 第３図は３個の集積回路羊位装置１１〜Ｉ３を１個のパ
ッケージ内に複合化する場合を例示する概念図であって
、第２図の基台３２に相当する部分のみがここに示され
ている。ｉ；１例と同様に各単位装置１１〜１３の相互
間接続端子２１間は接続線５１により相互接続され、両
端の単位装置１１．１３の外部接続端子は接続ＬＡ５２
によりまたは直接にリードと接続される０図かられかる
ように、単位’２ ’３１数が増えるとその基板を細長
の長方形に形成するのが和瓦間接続端子間の接続を容易
にし、かつ基台３２の外径を図示のようにほぼ正方形に
して従来からのリードフレームを利用する上で有利であ
るが、もちろん基台の形状がこのように正方形に近い必
要が必ずしもあるわけではなく、リードフレームの設計
を適宜に行なえば基台の形状を複合化すべき」１１位′
ｊｔ装基板の形状に適合させることもできる。 第４図は外部接続端子２２を単位装置１ｄ １１．１２
の基板の対向辺の反対側の辺だけでなくその隣接辺にも
沿って配列した態様を示すもので、図の２２ａがこの隣
接辺に沿う外部接続端子である。かかる態様は外部接続
端子数の多い場合や出力信号の電圧レベルの高い場合に
を利で、第４図におし１ては単位装置１１の方が高電圧
を扱う側の単位装置である。 同図＋ａ＋でその半部が示された複合化集積回路’Ａ
’ＩＩは高電圧側のり一ド３１を方形のパッケージ４０
の３個の辺に分散させた例であり、低電圧側のリードよ
りも高電側のリードの方が相互間隔を広く開けて配列さ
れている。同図（ｂｌに半部で示された複合化集積回路
装置では上側のリード数が下側よりも多いが、パッケー
ジ４０としては通常のＤＩＰ方式％式％ 第３図および第４図に例を示したように、本発明装置は
その要旨内で種々のＢ様で実施をすることができる。 【発明の効果］ 上記の実施例において見られるように、本発明において
は基板を方形に形成した複数個の！Ｊ積回路華位装置を
単一パッケージ内にその方形基板の一辺が互いに対向す
るように配置し、該対向辺に沿って配列された相互間接
続端子を単位装置間で直接パッケージ内接続するように
したので、従来の配線基板上の配線に相当する部分が極
小の接続線に取って換わられるのでパッケージ数が１個
に低減されることと相俟って複数個の集積回路の全体寸
法を従来に比べてほぼ集積回路の複合化数分の１に縮少
することができる。また接続線の長さが短くなるので、
従来の配線基板上の錯綜した配線に比べて信号にノイズ
が混入するおそれが少なくなり、電子回路の誤動作やノ
イズによる損傷のおそれを少なくすることができる。さ
らに、各集積回路単位装置の外部との接続を要する外部
接続端子は単位装置基板間の対向辺とは異なる辺に沿っ
て配列するようにしたので、外部からの信号が入来する
単位装置の外部接続端子と外部へ信号を伝える他の単位
装置の外部接続端子とがおのずから相互に分離されて、
入出力信号間の相互干渉の問題や高低電圧線間の混触に
よるトラブルを従来よりも少なくすることができ、複合
化された集積回路の性能を向上しその動作信頼性を高め
る上でも有利である。
図は本発明装置の代表例を示すものである。 第１図においては、−点鎖線で略示された華−のパッケ
ージ４０内にそれぞれ半導体基板に集積化された２個の
集積回路単位装置１１．１２が収納され、該各単位装置
の基板はそれぞれ図示のように長方形の形状をもち、長
方形の長辺を互いに向かい合わせるように共通のほぼ正
方形の基台３２上にはんだ付は等の手段で並べて取り付
けられている。該基台３２はパッケージからの接続線導
出手段である複数個のリード３１と図示のように別体の
ものであってもよいし、下の第２図に示すように最初は
り−ド３１と一体のいわゆるリードフレーム３ｏの一部
であって、プラスチック成形等によるパッケージ４０の
形成後リード３２から切り離されるものであってもよい
、２個の集積回路墳位装ｆｉｌＯの内の例えば一方の単
位装置１１は５Ｖの電源電圧で動作するいわゆる制御用
集積回路やディジタル集積回路であり、他方の単位装置
１２はｉ荷例えばプラズマディスプレパネル用の５０Ｖ
の電源電圧で動作するバイポーラの駆動用集積回路であ
る。一方の単位袋Ｕｌｌはその図では上方の長辺に沿っ
て配列された外部接続端子２２にリード３１からの低圧
の人力信号と５■の電源電圧を受け、その単位装置１２
への対向辺に沿って配列された相互間接続端子２１から
同じく低圧の出力信号を発する。この相互間接続端子２
１の数はふつうの制御用集積回路の場合３０個ないしは
それ以上になる。 他方の単位装置１２はその単位装置１１への対向辺に沿
うて配列された相互間接ＶＥ端子２１に前述の数十個の
出力信号を受けるのであるが、単位装置１１の相互間接
続端子と単位装置１２の相互間接続端子との間の接続は
例えばワ・イヤボンディング法を用いて接続線５１によ
って直接両単位装置基板間でなされる。このように接Ｖ
ＥｋＭにワイヤボンディングを用いる場合は、端子ない
しは基板のバッドの（１１互間隔が少なくとも １００
戸望ましくは２００戸程１文あるのが望ましいが、配線
板の場合よりも接続線の相互間隔が少なくてよいので、
相互間接続端子数が数十個あっても対向長辺の数Ｕ多く
ても１０篇１程度の長さの中に相互間接Ｖｔ端子をむり
なく配列することができる。ワイヤポンディング法のか
わりに、接ｔＩｔＬＡ５１を公知の多心のフレキシブル
配線シートを用いてもよく、場合によりこの方が接続の
手間が少なくてすむ、他方の単位装置１２からの高圧の
出力信号は、この例では対向辺と反対側の長辺に沿って
配列された外部接続端子２２から出力される０両単位装
Ｗ １１ 、１２についてかかる外部接続端子２２とそ
れに対応するり一ド３１との接続は、ワイヤボンディン
グによる別の接続線５２によってするのが便利であるが
、リード３１に最初は一体のスバ・ｆダ状リードをもつ
リードフレーム３０を用いて、その各リードの先端を各
外部接続端子に直接接続しておき、パッケージの形成後
リードを切り離すようにしてもよい。 パッケージ４０は公知のい：）−）ゆるボックスモール
ド法ですることもできるが、生産性や必要サイズの点か
ら多くの場合プラスチックモールドを用いるのが有利で
、第２図にそれ用のリードフレームがその中央の基台３
２に単位装置１１．１２がマウントされ、ワイヤボンデ
ィングによる接続がなされた状態で示されている０図示
されているのはリードフレーム３０の１個の複合化集積
回路装置に対する部分であって、公知のように１個のパ
ッケージ４０がプラスチック成形される部分は図の上下
方向の縦枠３３により区間されて基台３２はこの縦枠に
より支承され、リード３１相互間は図の左右方向の横枠
３４によって連結されている。パッケージは一点鎖線で
囲んだ部分に、トランスファモールドやインジエクシジ
ンモールド法によって単位’Ａ Ｍｌ ｌ １ 、 ｌ
２を包み込むようにプラスチック成形される。もちろ
ん成形後は縦枠３３や連結横枠３４の部分はプレス加工
により取り除かれて各リード３１を分離させた後、同様
にプレス作業によってリード３１が折り曲げられて、い
わゆるＤＩＰ方式の集積回路装πが完成される。 第３図は３個の集積回路羊位装置１１〜Ｉ３を１個のパ
ッケージ内に複合化する場合を例示する概念図であって
、第２図の基台３２に相当する部分のみがここに示され
ている。ｉ；１例と同様に各単位装置１１〜１３の相互
間接続端子２１間は接続線５１により相互接続され、両
端の単位装置１１．１３の外部接続端子は接続ＬＡ５２
によりまたは直接にリードと接続される０図かられかる
ように、単位’２ ’３１数が増えるとその基板を細長
の長方形に形成するのが和瓦間接続端子間の接続を容易
にし、かつ基台３２の外径を図示のようにほぼ正方形に
して従来からのリードフレームを利用する上で有利であ
るが、もちろん基台の形状がこのように正方形に近い必
要が必ずしもあるわけではなく、リードフレームの設計
を適宜に行なえば基台の形状を複合化すべき」１１位′
ｊｔ装基板の形状に適合させることもできる。 第４図は外部接続端子２２を単位装置１ｄ １１．１２
の基板の対向辺の反対側の辺だけでなくその隣接辺にも
沿って配列した態様を示すもので、図の２２ａがこの隣
接辺に沿う外部接続端子である。かかる態様は外部接続
端子数の多い場合や出力信号の電圧レベルの高い場合に
を利で、第４図におし１ては単位装置１１の方が高電圧
を扱う側の単位装置である。 同図＋ａ＋でその半部が示された複合化集積回路’Ａ
’ＩＩは高電圧側のり一ド３１を方形のパッケージ４０
の３個の辺に分散させた例であり、低電圧側のリードよ
りも高電側のリードの方が相互間隔を広く開けて配列さ
れている。同図（ｂｌに半部で示された複合化集積回路
装置では上側のリード数が下側よりも多いが、パッケー
ジ４０としては通常のＤＩＰ方式％式％ 第３図および第４図に例を示したように、本発明装置は
その要旨内で種々のＢ様で実施をすることができる。 【発明の効果］ 上記の実施例において見られるように、本発明において
は基板を方形に形成した複数個の！Ｊ積回路華位装置を
単一パッケージ内にその方形基板の一辺が互いに対向す
るように配置し、該対向辺に沿って配列された相互間接
続端子を単位装置間で直接パッケージ内接続するように
したので、従来の配線基板上の配線に相当する部分が極
小の接続線に取って換わられるのでパッケージ数が１個
に低減されることと相俟って複数個の集積回路の全体寸
法を従来に比べてほぼ集積回路の複合化数分の１に縮少
することができる。また接続線の長さが短くなるので、
従来の配線基板上の錯綜した配線に比べて信号にノイズ
が混入するおそれが少なくなり、電子回路の誤動作やノ
イズによる損傷のおそれを少なくすることができる。さ
らに、各集積回路単位装置の外部との接続を要する外部
接続端子は単位装置基板間の対向辺とは異なる辺に沿っ
て配列するようにしたので、外部からの信号が入来する
単位装置の外部接続端子と外部へ信号を伝える他の単位
装置の外部接続端子とがおのずから相互に分離されて、
入出力信号間の相互干渉の問題や高低電圧線間の混触に
よるトラブルを従来よりも少なくすることができ、複合
化された集積回路の性能を向上しその動作信頼性を高め
る上でも有利である。
図はすべて本発明の説明用であり、第１図は２個の集積
回路単位装置を複合化した本発明による複合化集積回路
装置の実施例を示す平面図、第２図に第１図に対応する
プラスチックパッケージの場合のリードフレームに単位
装置がマウントされた状態を示す平面図、第３図は３個
の単位装置を複合化する実施例を示す複合化集積回路装
置の部分平面図、第４図はそれぞれ異なる２個の別の実
施例を示すその部分平面図である０図において、１０．
１１〜１３：集積回路単位装置、２１：相互間接続端子
、２２．２２ａ：外部接続端子、３０：リードフレーム
、３１：リード、４０：パッケージ、５１，５２ ：相
互間接続端子間接続線、である。 ｒ’、ｉｌ ’ｉ−，Ｌ’ ＋、ｆ／ μｌ Δ！第１
図 第３図 第４図 ４１よいいよあ。 手続補正書（方功 昭和６１年１１月２１Ｂ 特許庁−ヨ町−官 −−−殿 口）１６事件の
表示 勉願昭乙／−Δ２３クヌ２）発明の名称 パ
冷、た条０回Ｈ（１３、補正をする者 事件との関係 Ｉｌｌ願人住所
川崎市川崎区田辺゛所口１詐１号名 称 ＋５２３１富
士電機株式会社 （ほか 名） ４、代 理 人 住 所 川崎市川崎区［Ｉ１辺新ｌ１１１番１号５
、補正指令の日イ・」 昭和２７年７ρ月２２「Ｉ
補 正 の 内 容 １、明細書第１頁第２行に「複合化集積回路装置」とあ
る後に改行して「２）特許請求の範囲」を挿入する０
回路単位装置を複合化した本発明による複合化集積回路
装置の実施例を示す平面図、第２図に第１図に対応する
プラスチックパッケージの場合のリードフレームに単位
装置がマウントされた状態を示す平面図、第３図は３個
の単位装置を複合化する実施例を示す複合化集積回路装
置の部分平面図、第４図はそれぞれ異なる２個の別の実
施例を示すその部分平面図である０図において、１０．
１１〜１３：集積回路単位装置、２１：相互間接続端子
、２２．２２ａ：外部接続端子、３０：リードフレーム
、３１：リード、４０：パッケージ、５１，５２ ：相
互間接続端子間接続線、である。 ｒ’、ｉｌ ’ｉ−，Ｌ’ ＋、ｆ／ μｌ Δ！第１
図 第３図 第４図 ４１よいいよあ。 手続補正書（方功 昭和６１年１１月２１Ｂ 特許庁−ヨ町−官 −−−殿 口）１６事件の
表示 勉願昭乙／−Δ２３クヌ２）発明の名称 パ
冷、た条０回Ｈ（１３、補正をする者 事件との関係 Ｉｌｌ願人住所
川崎市川崎区田辺゛所口１詐１号名 称 ＋５２３１富
士電機株式会社 （ほか 名） ４、代 理 人 住 所 川崎市川崎区［Ｉ１辺新ｌ１１１番１号５
、補正指令の日イ・」 昭和２７年７ρ月２２「Ｉ
補 正 の 内 容 １、明細書第１頁第２行に「複合化集積回路装置」とあ
る後に改行して「２）特許請求の範囲」を挿入する０
Claims (1)
- 【特許請求の範囲】 １）それぞれ半導体基板内に電子回路を集積化してなる
複数個の集積回路単位装置を単一のパッケージ内に収納
してなる集積回路装置であって、各単位装置の基板が方
形に形成されて複数個の単位装置がそれぞれの方形基板
の一辺を互いに対向させるようにパッケージ内に配置収
納され、単位装置間で相互接続を要する単位装置の端子
が各単位装置基板の前記対向辺に沿うように配列されて
複数単位装置間の相互接続が該対向辺に沿う隣接基板の
相互間接続端子の間でパッケージ内接続として果たされ
、単位装置のパッケージ外との接続を要する外部接続端
子が該単位装置基板の非対向辺に沿って配列されてパッ
ケージから外部に導出されるリードにそれぞれ接続され
るようにしたことを特徴とする複合化集積回路装置。 ２）特許請求の範囲第１項記載の装置において、各単位
装置の基板が長方形に形成されて対向辺として該長方形
の長辺が用いられることを特徴とする複合化集積回路装
置。 ３）特許請求の範囲第２項記載の装置において、外部接
続端子が配列される非対向辺として対向辺と反対側の長
辺が用いられることを特徴とする複合化集積回路装置。 ４）特許請求の範囲第１項記載の回路において、隣接す
る単位装置基板の一方の基板上の外部接続端子が入力信
号端子として他方の基板上外部接続端子が出力信号端子
として用いられることを特徴とする複合化集積回路装置
。 ５）特許請求の範囲第１項記載の回路において、複数個
の単位装置がそれぞれ異なる電源電圧で作動されること
を特徴とする複合化集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20237986A JPS6356950A (ja) | 1986-08-28 | 1986-08-28 | 複合化集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20237986A JPS6356950A (ja) | 1986-08-28 | 1986-08-28 | 複合化集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6356950A true JPS6356950A (ja) | 1988-03-11 |
Family
ID=16456520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20237986A Pending JPS6356950A (ja) | 1986-08-28 | 1986-08-28 | 複合化集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6356950A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02219257A (ja) * | 1989-02-20 | 1990-08-31 | Sanyo Electric Co Ltd | マルチチップ型半導体装置とその製造方法 |
| US5084753A (en) * | 1989-01-23 | 1992-01-28 | Analog Devices, Inc. | Packaging for multiple chips on a single leadframe |
| US5598038A (en) * | 1993-11-11 | 1997-01-28 | Nec Corporation | Resin encapsulated semiconductor device |
| US6215192B1 (en) | 1997-06-12 | 2001-04-10 | Matsushita Electric Industrial Co., Ltd. | Integrated circuit package and integrated circuit package control system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5929052B2 (ja) * | 1975-02-25 | 1984-07-18 | ワコウジユンヤクコウギヨウ カブシキガイシヤ | トリケトン水加物の製法 |
-
1986
- 1986-08-28 JP JP20237986A patent/JPS6356950A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5929052B2 (ja) * | 1975-02-25 | 1984-07-18 | ワコウジユンヤクコウギヨウ カブシキガイシヤ | トリケトン水加物の製法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5084753A (en) * | 1989-01-23 | 1992-01-28 | Analog Devices, Inc. | Packaging for multiple chips on a single leadframe |
| JPH02219257A (ja) * | 1989-02-20 | 1990-08-31 | Sanyo Electric Co Ltd | マルチチップ型半導体装置とその製造方法 |
| US5598038A (en) * | 1993-11-11 | 1997-01-28 | Nec Corporation | Resin encapsulated semiconductor device |
| US6215192B1 (en) | 1997-06-12 | 2001-04-10 | Matsushita Electric Industrial Co., Ltd. | Integrated circuit package and integrated circuit package control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101062260B1 (ko) | 집적 회로 조립체 | |
| US5789816A (en) | Multiple-chip integrated circuit package including a dummy chip | |
| US6028352A (en) | IC stack utilizing secondary leadframes | |
| US5949135A (en) | Module mounted with semiconductor device | |
| JPH10200039A (ja) | ボトムリードフレーム及びそれを用いたボトムリード半導体パッケージ | |
| JPH0679990A (ja) | Ｉｃメモリカード | |
| JPS6290953A (ja) | 樹脂封止型半導体装置 | |
| JPH04307943A (ja) | 半導体装置 | |
| JP2005209882A (ja) | 半導体パッケージ及び半導体装置 | |
| JP2560805B2 (ja) | 半導体装置 | |
| US6483189B1 (en) | Semiconductor device | |
| JPS6356950A (ja) | 複合化集積回路装置 | |
| US5473188A (en) | Semiconductor device of the LOC structure type having a flexible wiring pattern | |
| US5719748A (en) | Semiconductor package with a bridge for chip area connection | |
| JP2581532B2 (ja) | 半導体装置 | |
| JPS6020524A (ja) | 半導体集積回路装置 | |
| JP2830637B2 (ja) | Ｌｏｃ型半導体装置 | |
| KR20010062929A (ko) | 적층 칩 패키지 | |
| JPS617657A (ja) | マルチチツプパツケ−ジ | |
| JPS60200559A (ja) | メモリモジュール | |
| JP2949951B2 (ja) | 半導体装置 | |
| JPH081943B2 (ja) | 半導体集積回路パッケージ | |
| JPH0297050A (ja) | 半導体集積回路 | |
| KR100206975B1 (ko) | 반도체 패키지 | |
| JPH11111910A (ja) | マルチチップマウント半導体装置及びその製造方法 |