KR101062260B1 - 집적 회로 조립체 - Google Patents

집적 회로 조립체 Download PDF

Info

Publication number
KR101062260B1
KR101062260B1 KR1020057010632A KR20057010632A KR101062260B1 KR 101062260 B1 KR101062260 B1 KR 101062260B1 KR 1020057010632 A KR1020057010632 A KR 1020057010632A KR 20057010632 A KR20057010632 A KR 20057010632A KR 101062260 B1 KR101062260 B1 KR 101062260B1
Authority
KR
South Korea
Prior art keywords
die
integrated circuit
substrate
trace
delete delete
Prior art date
Application number
KR1020057010632A
Other languages
English (en)
Other versions
KR20050085561A (ko
Inventor
이고르 케이. 칸드로스
벤자민 엔. 엘드리쥐
찰스 에이. 밀러
에이. 니콜라스 스포크
가리 더블유. 그루브
개탄 엘. 매튜
Original Assignee
폼팩터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 폼팩터, 인크. filed Critical 폼팩터, 인크.
Publication of KR20050085561A publication Critical patent/KR20050085561A/ko
Application granted granted Critical
Publication of KR101062260B1 publication Critical patent/KR101062260B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

집적 회로 조립에서는, 우수하다고 알려진 다이(KGD)가 기판 상에 조립된다. 상호 연결 소자들은 기판에 부착된 다이 상의 패드를 트레이스들에 또는 그외 기판 상의 전기 도선에 또는 기판에 부착된 다른 다이 상의 패드에 전기적으로 접속된다. 기판은 다이의 패드들을 노출하는 하나 이상의 개구를 가질 수 있다. 조립체는 하나 이상의 다이를 포함할 수 있다.
기판, 제1 개구, 제1 다이 접촉부, 제1 다이, 제1 트레이스, 집적 회로 조립체

Description

집적 회로 조립체 {INTEGRATED CIRCUIT ASSEMBLY}
본 발명은 집적 회로에 관한 것이며, 보다 구체적으로, 기판상의 공지된 양호한 다이를 사용하는 집적 회로 조립체에 관한 것이다.
집적 회로는 리즈-오버-칩(LOC: leads-over-chip) 리드 프레임에 기계적 부착되고 전기적 결합된 반도체 다이를 포함할 수 있다. 다이 및 리드 프레임은 일반적으로 이송 성형된 플라스틱 패키지, 세라믹 패키지 또는 금속 패키지 내에 동봉된다. 패키징된 다이 대신에, 공지된 양호한 다이(KGD's: Known Good Dice)를 사용함으로써 제조 효율이 달성될 수 있으며 비용이 감소될 수 있다. KGD's는 시험 및/또는 번인이 행해진 패키징 되지 않은 다이이며, 일반적으로 다른 상응하는 패키징된 다이와 동일한 품질 및 신뢰도를 갖는 것으로 간주된다.
성능이 향상되고 제조 비용이 최소화된 집적 회로 조립체 및 공지된 양호한 다이를 이용하는 상기 조립체를 제작하는 방법이 요구된다.
일반적으로, 기판상의 공지된 양호한 다이(KGD)를 사용하는 향상된 집적 회로 조립체가 제공된다. 상호 연결 요소는 다이상의 패드를 트레이스 또는 다른 전기 전도체 또는 다른 다이상의 패드에 전기적으로 접속한다.
도1은 본 발명의 일 실시예에 따른 집적 회로 조립체(10)의 평면도이다.
도2는 선(2-2)을 따라 화살표 방향으로 본 도1의 집적 회로 조립체(10)의 측단면도이다.
도3은 도1의 집적 회로 조립체(10)의 다른 실시예의 측단면도이다.
도4는 본 발명의 다른 실시예에 따른 집적 회로 조립체(40)의 평면도이다.
도5는 선(5-5)을 따라 화살표 방향으로 본 도4의 집적 회로 조립체(40)의 측단면도이다.
도6은 본 발명의 다른 실시예에 따른 집적 회로 조립체(47)의 평면도이다.
도7은 선(7-7)을 따라 화살표 방향으로 본 도6의 집적 회로 조립체(47)의 측단면도이다.
도8은 도6의 집적 회로 조립체(47)의 저면도이다.
도9는 본 발명의 다른 실시예에 따른 집적 회로 조립체(76)의 측단면도이다.
도10은 본 발명의 다른 실시예에 따른 집적 회로 조립체(82)의 측단면도이다.
도11은 본 발명의 다른 실시예에 따른 집적 회로 조립체(95)의 평면도이다.
도12는 본 발명의 다른 실시예에 따른 집적 회로 조립체(105)의 평면도이다.
도13은 선(13-13)을 따라 화살표 방향으로 본 도12의 집적 회로 조립체(105)의 측단면도이다.
도14는 본 발명의 다른 실시예에 따른 집적 회로 조립체(113)의 측단면도이다.
도15 내지 도20은 본 발명의 다른 실시예에 따른 집적 회로 조립체의 측단면도이다.
도21은 전도성 트레이스 및 전도성 트레이스의 임피던스를 제어하는 상호 연결 요소로부터 절연된 전도성 평면, 및 상호 연결 요소의 추가를 도시하는 도면이다.
도22는 상호 연결된 집적 회로의 다른 유형을 포함하는 시스템의 조립체의 평면도이다.
도23은 도22의 조립체의 측면도이다.
도24는 하나의 집적 회로로부터 다른 집적 회로로 직접 상호 연결이 이루어진 조립체의 평면도이다.
도25는 도24의 조립체의 측단면도이다.
도26은 다이 상의 단자로부터 기판으로 상호 연결부가 접착된 본 발명의 일 실시예의 평면도이다.
도27은 도26의 조립체의 측단면도이다.
본 발명의 원리를 이해하는데 도움을 주기 위해 도면을 참고로 실시예를 설명할 것이며, 설명을 목적으로 특정 용어가 사용될 것이다. 그렇지만, 이는 본 발명의 범위는 제한하고자 함이 아니며, 개시된 장치의 변형 또는 변경, 그리고 본 발명의 다른 적용은 당업자라면 알 수 있을 것이다.
도1 및 도2를 참고하여 보면, 본 발명의 일 실시예를 따라 직접 회로 조립체(10)가 도시되었다. 조립체(10)는 일반적으로 기판(11), 양호하게 미리 테스트된 양호한 다이(KGD) 12-15인 복수의 다이, 복수의 접착 와이어(18)등의 상호 연결체를 포함한다. 기판(19)은 인쇄 회로판, 세라믹, 플라스틱, 가요성 회로 등을 포함하지만 이것들에 한정되지 않는 다이 어셈블리에 적합한 기판은 어느 것이라도 가능하다. 기판(19)은 모든 직접 회로를 기판에 최종으로 조립한 후 또는 그 전에 기판을 얇게 하기 위해 연마 또는 폴리싱될 수 있다. 다양한 조합으로 트레이스(21)는 기판(19)에 접속된 일 이상의 KGD에 데이터, 어드레스, 콘트롤 등의 신호와, 접지, 전력 등을 공급하기 위한 버스를 형성한다. 기판(19)은 많은 위치에서 트레이스(19)를 차단하는 복수개의 이격된 개구(23 내지 26)를 형성한다. 개구의 크기 및 형상은 다양할 수 있으며, 기판에 의해 그 주연부에 인접하여 완전히 둘러싸이거나 부분적으로만 둘러싸이거나 그 주변에 형성될 수 있다. 그러므로 트레이스(21) 중 일부는 도시된 바와 같이 개구(23 내지 26)의 인접한 세트들 사이로 연장되며, 중앙 트레이스(27)라고 지칭된다. 트레이스 그룹[예, 개구(24, 25) 사이에서 동작하는 5개의 트레이스 그룹 또는 개구(23)로부터 외향으로 동작하는 5개의 트레이스 그룹)은 나란히, 대체로 평행하게 그리고 동일한 길이로 동작한다. 모서리 보강재(28)는 기판(19)의 여유분에 접속 또는 인가되어 강도를 제공한다. 도1의 실시예에서, 모서리 보강재(28)는 도시된 바와 같이 기판(19) 외주를 둘러쌓는 한 쌍의 정합 금속 스트립(상하 하나씩)을 포함한다. 트레이스(21) 중 일부는 그 모서리에서 기판(19)의 외향으로 연장되어 레벨이 높은 회로에 외측 접속을 위한 커넥터(29)를 형성한다. 기판(19)의 모서리에서 외향으로 연장되는 트레이스는 모서리 트레이스(30)라고 지칭된다. 모서리 트레이스(30)는 보강재(28)를 통해 연장된다. 보강재(28)는 히트 싱크 역할을 하도록 크기 설정 및 구성될 수 있다. 로드, 플레이트, 페리미터 프레임(완전 또는 부분) 등을 포함하는 크기, 형상 또는 조합일 수 있다. 기판(19)이 얇으면(예, 가요성 회로 재료 같은 가요성 막), 보강재(28)는 다이의 무게로부터 편향되는 다른 가요성 막 기판이 대략 평평한 구성을 유지하도록 돕는다. 그러나 전술된 바와 같이, 가요성은 기판의 한 예시일 뿐이다. 좀더 강성이 있는 기판이 사용되면(예, 인쇄 회로판 재료), 보강재는 필요 없다.
본원에 참조로 합체된 미국 특허 제6,214,641 B1호 및 제6,219,908 B1호에 개시된 바와 같이, 종래의 양호한 다이(KGD)는 테스트를 거쳤거나 번인(burn-in)된 패키징 되지 않은(unpackaged) 다이를 의미하며 다른 등가의 패키징된(packaged) 다이와 동일한 품질 및 안정성을 갖는 것으로 여겨진다. 이러한 KGD는 기판에 고정되어 컴퓨터, 통신 장치, 자동차, 시계, 가전 제품 및 다양한 기타 전자 장치에 사용되는 멀티 칩 모듈을 생성할 수 있다. 도1의 조립체(10)에서 각각의 KGD(12-15)는 일 이상의 전기 다이 접촉부 또는 다이 패드(31)를 포함한다. 각각의 다이 패드(31)는 그 KGD에 대해서 전기 접속점(예, 접지, 전력 및 신호 접속) 역할을 한다. 다이 패드는 특정 다이의 설계에 대해 적절하다면 어떤 형태나 개수라도 상관없다. KGD(12-15)는 다이 패드(31)가 대응하는 개구(23 내지 26)에 배치되도록, 즉 기판(19)의 상부면으로부터 개구를 통해 접근 가능하도록 기판(19)의 바닥측(32)(도2 참조)에 고정된다. KGD(12-15)는 접착제(33) 등의 표준의 적절한 임의의 수단으로 기판(19)에 고정된다. 표준 접착 기술을 이용하여, 와이어(18)가 트레이스(21)로부터 다이 패드(31)에 접착되거나 하나의 트레이스 단부(36)로부터 다른 트레이스 단부(37)에 접착되어 개구(24)를 가로질러 넘는다. 개구(23 내지 26) 근방에서 각각의 트레이스 단부(즉, 36, 37)는 확장되어 와이어 접착을 용이하게 하며, 와이어는 양호하게 이러한 트레이스 단부에서 접착된다. 그러나 일 이상의 와이어(18)는 필요할 경우 트레이스를 따라 아무 지점에서나 접착되던지 특정 전기 구조를 형성할 수 있다.
도3은 보강재(39) (및 열 싱크)가 본 실시예에서 가요성 회로인 기판(19)의 다이 측, 바닥에 가해지고, 가요성 회로가 보다 높은 레벨 회로에 연결되도록 대안적인 연결면을 제공하기 위한 이것의 외부 에지(34)에 그 자체 또는 작은 삽입된 기판(미도시)으로 연장되고 감기는, 대안적인 실시예를 도시한 것이다.
도4 및 도5를 참조하면, 기판(19)에 장착된 두 개의 트레이스(21 및 41) 층이 있는 대안적인 실시예에 따른 집적 회로 조립체(40)를 도시하고 있다. 트레이스(41) 경로는 전기적으로 트레이스 '21'과 '41'가 서로 분리된 절연층(42) 내에 매설된다. 트레이스(21)의 상부층은 도1의 실시예에서와 같이 종방향으로 연장되지만, 트레이스(41)의 하부층은 측방향 또는 트레이스(21)에 사실상 직교하는 방향으로 연장된다. 트레이스(41)의 외부 단부는 커넥터(43)를 형성하도록 기판(19) 및 기판(19) 일부의 상부를 따르는 그리고, 그 상부 상의 보강재(44) 외측으로 연장된다. 비아(46)들은 기판(19)을 통해 연장되어, 상부 종방향 트레이스(21)와 하부 횡방향 트레이스(41) 사이를 연결한다. 이런 종방향 및 횡방향 수평 트레이스 및 수직 비아들은 기판(19)의 임의의 부분에 제공되어, 복잡한 다층 회로 형상을 생성한다. 예를 들면, 연속적인 종방향 트레이스는 기판(19) 내의 개구부(23 내지 26)의 상 및/또는 하의 일층에서 진행될 수 있고, 수직 비아들은 종방향 트레이스에서 개구부 사이의 표면 구역으로 다른 층을 경유하여 비아로부터 다이 패드까지 와이어를 접착시킨다. 횡방향 트레이스는 종방향 트레이스(21)에 사실상 직교되게 진행되도록 기술된다. 그러나 제2 하부 트레이스(41)는 상부 트레이스(21)로부터 90도 이외로 연장되고 서로 이격되게 평행하지 않다. 제2 트레이스층(및 가능하다면 제3 및 제4 트레이스층 등)은 제1 상부 트레이스층으로부터 단순히 서로 이격되게 독립적이어야 한다.
도6 내지 도8을 참조하면, 대안적인 실시예에 따른 집적 회로 조립체(47)는 기판(48)이 다층으로 도시되어 있다. 버스 트레이스(49)(도7 및 도6의 환영에 도시된 것)는 기판(48) 내에 매설되고, 유사 트레이스(21)는 개구부(50 내지 53)에 의해 파단된다. 주요 트레이스(49)의 단부 각각은 개구부(50 내지 53) 중 하나로 연장되어 접착 팁(55)을 형성한다. 일 단부(56)에서, 트레이스(49)는 기판(48)의 일부 꼭대기 외측으로 연장되어, 더욱 높은 레벨 회로로 연결하기 위해 커넥터(57)를 형성한다. 집적 회로 조립체(10)로서, 와이어(64)는 접착 팁(55)으로부터 기판(48)의 하측에 장착된 KGD(60 내지 63)의 다이 패드(58)로, 또는 하나의 접착 팁(55)으로부터 다른 접착 팁(55)으로 접착될 수 있다. 조립체(47)는 기판(48)의 길이 상부 상의, 그리고 길이를 따라 연장되는 그라운드 및 파워 플레인 트레이스(66 및 67) 각각이 더 제공된다. 그라운드 및 파워 트레이스(66 및 67)는 각 수평 트레이스(49)와 각각 연결되는 [그라운드 트레이스(66)에 대해 '69'로 표시된 바와 같이] 비아에 의해 기판(48) 내로 연결되어, 수평으로 매설된 그라운드 및 파워 트 레이스[오직 도시된 그라운드 트레이스(70)]를 형성한다. 기판(48)의 단부(56)에서, 그라운드 및 파워 트레이스는 기판(48)의 외측으로 연장되어, 더욱 높은 레벨 회로에 연결하기 위해 그라운드 및 파워 커넥터(72 및 73)를 형성한다.
버스의 터미널 단부에서 또는 그 근처에서의 (임의의 형태의) 선택적인 레지스터는 신호 편향을 방지하거나 감소시킬 수 있도록 제공된다. 레지스터는 접착된 와이어 또는 다른 상호 연결 소자에 의해 트레이스에 연결될 수도 있다. 레지스터는 그라운드에 선택적으로 연결될 수도 있다. 또한, 와이어, 트레이스, 실드, 막 또는 다른 것도 조립체 내의 트레이스 또는 다른 도전체 사이의 전기적 또는 다른 신호 방해를 방지하거나 줄이기 위해 트레이 사이 또는 그 주위에 위치될 수도 있다.
대안적인 실시예들은 그라운드 및 파워 플레인 트레이스(66 및 67)가 기판(48) 내로 (69에서 처럼) 위치시키고, 그 후에 단부(56)에서 그라운드 및 파워 커넥터(72 및 73)를 형성하고, 기판(48)의 외측 및 기판 중에 직접 선회되고 그라운드 또는 파워 트레이스(70 또는 71) 없도록 고려된 것이다.
대안적인 실시예들은 그라운드 및 파워가 그라운드 및 파워 트레이스(70 및 71)에 의해 홀로 제공되어 에지 커넥터(71 및 72)에서 종료되고, 그라운드 또는 파워 플레인 트레이스(66 및 67)는 제공되지 않도록 고려된 것이다.
접지판 및 전원판 트레이스(66, 67)가 매설된 접지 및/또는 전원 트레이스(70, 71)의 존재 여부와 관계없이 버스 트레이스(도1의 트레이스(21)과 동일)로 대체되는 다른 실시예가 고려된다.
전원, 접지, 또는 신호를 원하는 대로 제공하기 위해 이에 결합된 와이어를 이용하여 연결될 수 있는 버스 트레이스가 기판(48; 도1의 트레이스(21)와 동일 그리고 다른 형상)의 외부면(들)에 제공되는 다른 실시예가 고려된다. 이러한 표면 장착된 버스 트레이스는 임의의 매설된 트레이스 또는 본 명세서에서 설명된 표면 평면을 대신하여 또는 추가로 제공될 수 있다.
도9를 참조하면, 도9에는 KGD(77 내지 80)가 기판(81)의 양 측면에 장착되는, 집적회로 조립체(76)의 다른 실시예가 도시되어 있다.
도10을 참조하면, 도10에는 도1 및 도2의 조립체(10)에서와 같이, 버스 트레이스(83)가 기판(84)에 표면 장착되는, 집적회로 조립체(82)의 다른 실시예가 도시되어 있다. KGD(86 내지 89)는 기판(84)의 대향면 상에 표면 장착되고, 이러한 KGD 중 적어도 하나는 표면 장착된 트레이스(83)의 상부에 직접 장착된다. 트레이스 상에 장착된 KGD(87, 89)를 수납하기 위해서, 트레이스(83)의 일부는 도시된 바와 같은 대응 개구(91, 92)로 연장하여, 와이어(93)가 이에 결합되도록 한다. 다르게는, 멀티레벨 트레이스가 도4 및 도5의 집적회로 조립체(40)에 대하여 설명된 바와 같이 사용될 수 있다. 예를 들면, 연속성 횡방향 트레이스는 기판의 개구 위쪽 및/또는 아래쪽에 있는 한 층에서 진행될 수 있고, 횡방향 트레이스로부터 개구 사이의 영역으로 연장하는 종방향 트레이스는 다른 층에서 진행될 수 있으며, 결합 와이어가 종방향 트레이스로부터 다이 패드로 결합될 수 있다. 이러한 트레이스 배열체는 기판의 일측면 또는 양측면에 제공될 수 있다.
도11을 참조하면, 도11에는 복수개의 에지 트레이스(96)가 외측 개구로부터 외향하여 연장하여 기판을 따라 중점 주위를 감싸며, 측면 에지부를 따라 외향 연장하여 측면 에지 커넥터(97)를 형성하는, 집적회로 조립체(95)의 다른 실시예가 도시되어 있다.
도1 내지 도11에 개시된 다양한 태양의 실시예들이 특정하게 개시되지 않은 조합으로 결합되는 실시예들이 고려된다. 예를 들면, 제한되지 않으면서, 도11의 실시예는 기판의 상부면 및 하부면에 장착된 KGD를 포함 및/또는 둘 이상의 다른 트레이스 층을 포함할 수 있다. 다양한 형태의 보강재, 커버 및/또는 다른 적절한 보호 재료(가령 본 명세서에서 참고문헌으로 인용된 미국 특허 제6,214,641호에 공지된 비전도성 그로브 상부면(66))가 기판, KGD, 트레이스, 와이어 등을 강화하고 보호하기 위해서 기판의 주위 및/또는 기판에 적용된다. KGD, 와이어 및 관련 구성요소를 지지하기 위하여 기판이 임의의 적절한 재료를 포함하고, 저항 취급과 마모 및 파열이 고려되는 실시예가 고려된다. 이러한 재료는 플렉스, 실리콘, 세라믹, 에폭시, 폴리아미드, 테프론, 플루오로폴리머, 그리고 다른 유기 및 유전 재료를 포함하지만, 이에 제한되지는 않는다.
도12 및 도13을 참조하면, 트레이스(106)가 버스처럼 기능하도록 배선된 집적회로 조립체(105)의 예시적인 구조가 도시되어 있다. 즉, 버스는 와이어(109)를 이용하여 각 트레이스 단부(예를 들면 107)를 다이 패드(108)에 연결한 다음 다른 와이어(109)를 이용하여 다음의 트레이스 단부(예를 들면 110)에 연결하여 형성된다.
도14를 참조하면, 도14에는 트레이스가 버스처럼 기능하도록 배선된 회로 조립체(105)와 같은 집적회로 조립체(113)의 다른 실시예를 도시하고 있다. 각각의 인접한 쌍의 개구(예를 들어 114 및 115)들 사이에서, 기판(117)의 상부에 있는 트레이스(116)는 바이어(118)에 의해 막(117)의 하부에 있는 트레이스(119)와 연결된다. KGD는 막(117)의 상부 및 하부에 교번하는 방식으로 장착되고, KGD(123)의 다이 패드(120)는 도시된 바와 같이, 와이어(121), 상부 트레이스(116), 바이어(118), 하부 트레이스(119) 및 다른 와이어(121)를 거쳐서 인접한 KGD(124)의 다이 패드(120)와 연결된다. 모든 KGD(123 내지 126)는 본질적으로 공통 버스를 따라 이런 방법으로 배선될 수 있다. 다르게는, 상호연결 바이어(118)를 갖춘 교번하는 트레이스 구조(예를 들면, 116 및 119)는 임의의 원하는 방법, 예를 들면 연속성 버스 또는 다른 방법으로 KGD에 연결될 수 있다. 접지판이 도7의 접지 트레이스(70)와 유사하게 기판의 상부면 및 하부면 사이에서 기판(19) 내에 매설되는 다른 실시예가 고려된다. 이러한 접지판은 비아 및 트레이스의 임피던스를 제어하기 위해 사용될 수 있다. 이러한 접지판은 임의의 원하는 형상으로 제조될 수 있다. 예를 들면, 접지판은 도6의 트레이스(49)보다 좁게, 또는 기판(19)의 전체 폭보다 넓게, 또는 그 사이에서 임의의 폭 및 형상으로 제조될 수 있다. 이러한 접지판은 일 이상의 비아(118)가 연장하여 관통하는 절연 개구를 포함한다. 일 이상의 트레이스가 이러한 접지판에 접속될 수 있다.
도15를 참조하면, 측방향 연장 트레이스(134)가 연장하는 기판(19) 내에 매립되고 비아(136)에 의해 트레이스(135)의 종방향 연장된 상부층과 필요에 따라 연결되는 점을 제외하고 도5의 회로 조립체(40)와 유사한 집적 회로 조립체(132)의 다른 실시예가 도시되어 있다.
본 명세서에 기재된 실시예들은 트레이스를 다이 패드 또는 다른 트레이스에 연결하도록 상호 연결체로서 와이어[예를 들어, 도1의 와이어(18)]를 포함하였다. 본 명세서에 이용된 바와 같이, 상호 연결체는 하나의 전기 다이 접촉부 또는 트레이스와 또 다른 전기 다이 접촉부 또는 트레이스 사이의 전기적 접속을 제공하기에 적절한 임의의 장치, 재료 또는 요소를 포함한다. 다른 상호 연결체 및 그들의 적용 방법으로는 제한 없이 예를 들어 전도성 폴리머, 접착제 또는 에폭시를 리소그래피식으로 적층하고, 마스킹 스크린 또는 분배기를 이용하는 것이 고려된다. 또한, 다른 실시예는 도16 및 도17에 도시된다. 도16에 도시된 회로 조립체(139)에서, 스트립 트레이스(140)는 초음파 접합을 이용하여 하나의 트레이스(141)로부터 다른 트레이스(142)로 인가된다. 도17에서, 스트립 트레이스(140)는 하나의 트레이스(141)로부터, 다이 패드(143)로 아래로, 그리고 다시 대향하는 인접한 트레이스(142)로 인가된다.
도18 내지 도20에는 스트립 트레이스(148)가 기판(149)의 길이를 따라 다양한 개구(151, 152) 위에 직접 놓인 다른 회로 조립체(147)가 도시된다. 그 후, 스트립 트레이스(148)는 본 명세서에 설명되는 와이어 접합 및 다른 방법을 포함하는 임의의 적절한 방법을 이용하여 필요하다면 하부 다이 패드(153)에 접합된다. 스트립 트레이스(148)를 다이 패드(153)에 연결하는 다른 방식으로는 예를 들어, 스트립 트레이스(148)(도20)의 인가 시에, 또는 (도18에 도시된 바와 같은) 스트립 트레이스(148)의 인가 후에 전도성 볼(154)(도19)을 인가하거나 범프(155)를 최초로 형성하고, 그 후 연결 범프(155)(도20) 내로 다이 패드 위치에서 스트립 트레이스(148)를 변형하는 것이 고려된다. 또한, 범프 또는 볼은 트레이스로의 연결을 원하는 경우에 다이 패드(153)에 (양호하게는 다이를 기판에 부착하기 전에) 직접 형성될 수 있다.
도21은 제1 절연 재료(160)가 상호 연결부 요소(140) 및 트레이스(141) 위에 적층되는 도17의 구조를 도시한다. 전도성 층(162)은 제1 절연 재료(160) 위에 적층되며, 제2 절연 재료(164)는 전도성 층 위에 적층된다. 전도성 층(162)은 상호 연결부 요소(140) 및 트레이스(141)의 임피던스를 제어하기 위해 전압원에 연결되거나 접지될 수 있다. 또한, 전도성 층(162)은 접지하도록 연결될 수 없거나, 전압원은 간단하게 차폐 트레이스(141), 상호 연결부 요소(140) 및 다이(123)일 수 있다. 사실, 층들(160, 162, 164)은 조립체 구조의 일부 또는 모두를 둘러쌀 수 있다. 또 다른 경우, 전도성 층(162)은 기판(117)에 부착된 금속 케이싱일 수 있다. 이러한 경우, 층(164)은 생략될 수 있으며, 층(160)은 공기일 수 있다. 물론, 유사한 층들(160, 162, 164)은 본 명세서에 기재된 실시예 중 하나에 적용될 수 있다.
도22 및 도23은 마이크로프로세서(202)가 땜납 볼(218)에 의해 트레이스(210, 212)에 연결되는 실시예를 도시한다. 4개의 메모리 다이(204)는 도22 및 도23에 도시된 바와 같이 상호 연결부 요소(214)와 트레이스(210)에 의해 마이크로프로세서(202)에 연결된다. 물론, 도22 및 도23은 상이한 유형의 다이들이 전자 시스템을 형성하도록 조립되는 시스템의 일예를 도시한다. 무선 주파수 다이, 아날로그 다이, 논리 다이 또는 임의의 다른 형태의 다이는 이러한 시스템을 형성하도 록 조립되고 상호 연결될 수 있다.
도24 및 도25는 다이(304)가 기판(306)의 표면에 부착되는 실시예를 도시한다. 트레이스(310)는 연결 에지(320)로부터 다이(304) 옆의 공간으로 연장한다. 상호 연결부 요소(314)는 다이(304) 상의 단자(316)를 트레이스(310)에 연결한다. 또한, 몇몇의 상호 연결부 요소(320)는 하나의 다이(304) 상의 단자(316)를 다른 다이 상의 단자(316)에 직접 연결한다.
도26 및 도27은 기판(406) 내의 개구(408) 사이의 트레이스(410)가 기판의 하부[즉, 다이(404)가 부착되는 측부]에 배치되는 다른 실시예를 도시한다. 상호 연결부 요소(414)는 도26 및 도27에 도시된 바와 같이 기판(406)을 통해 트레이스(410)로 지나가는 비아(420)에 다이(404) 상의 단자(416)를 연결한다.
본 발명이 도면 및 상기 설명에서 상세히 도시되고 설명되었지만, 예시된 바와 같이 고려되는 것이며, 특징이 제한되지 않으며, 양호한 실시예만이 도시되고 설명된 것이며 본 발명의 기술 사상 내에 있는 모든 변경 및 변형이 보호되도록 소망되는 것으로 이해된다.

Claims (45)

  1. 복수개의 전기 전도성 트레이스와 복수개의 개구를 포함하는 기판;
    상기 기판에 부착되고, 다이의 입력 또는 출력 터미널이 상기 개구에 배치되는 복수개의 다이;
    복수개의 전기 전도성 접착된 와이어로서, 각 와이어가 그 와이어의 제1 단부에서 하나의 트레이스에 접착되고 그 와이어의 제2 단부에서 하나의 다이의 터미널에 접착되는 것인 복수개의 전기 전도성 접착된 와이어를 포함하고,
    하나 이상의 와이어의 제1 그룹과 하나 이상의 트레이스가 서로 연결되어, 두 개 이상의 다이의 터미널들을 전기적으로 연결하는 제1 전기적 상호 연결부를 형성하고,
    하나 이상의 와이어의 제2 그룹과 하나 이상의 트레이스가 연결되어, 두 개 이상의 다이의 터미널을 전기적으로 연결하는 제2 전기적 상호 연결부를 형성하며,
    하나 이상의 와이어의 추가적인 그룹들과 하나 이상의 트레이스가 연결되어 각각의 추가적인 그룹이 두 개 이상의 다이의 터미널을 전기적으로 연결하는 추가적인 전기적 상호 연결부를 형성하며, 상기 제1 전기적 상호 연결부, 상기 제2 전기적 상호 연결부, 및 상기 추가적 상호 연결부들은 하나 이상의 다이를 상호 연결하는 데이터 버스 구조를 구성하는 것인 집적 회로 조립체.
  2. 제1항에 있어서, 상기 접착된 와이어는 상기 트레이스와 다이 사이의 상호 연결부에 맞도록 맞춤 위치되는 집적 회로 조립체.
  3. 제1항에 있어서, 상기 와이어는 상기 트레이스로부터 구조적으로 구별되는 것인 집적 회로 조립체.
  4. 복수의 다이용 집적 회로 조립체이며,
    기판과,
    상기 기판 내의 제1 개구와,
    상기 기판 내의 제2 개구와,
    상기 제1 개구 내에 위치된 제1 입력 또는 출력 다이 접촉부를 가지며 상기 기판에 부착된 제1 다이와,
    상기 제2 개구 내에 위치된 제2 입력 또는 출력 다이 접촉부를 가지며 상기 기판에 부착된 제2 다이와,
    상기 기판에 부착된 제1 전기 전도성 트레이스로서, 상기 제1 개구는 상기 제1 전도성 트레이스와 상기 제2 개구 사이에 배치되는 것인 제1 전기 전도성 트레이스와,
    상기 제1 트레이스와 상기 제1 다이 접촉부를 전기적으로 연결하는 제1 전기 전도성 상호 연결체와,
    상기 제1 트레이스와 상기 제2 다이 접촉부를 전기적으로 연결하고, 상기 제1 개구 위에 적어도 부분적으로 배치되는 제2 전기 전도성 상호 연결체를 포함하고,
    상기 제1 트레이스, 상기 제1 상호 연결체, 및 상기 제2 상호 연결체는 각각 서로 구조적으로 구별되는 것인 집적 회로 조립체.
  5. 제4항에 있어서,
    상기 제1 다이는 상기 제1 개구 내에 각각 위치되는 복수의 상기 제1 다이 접촉부를 포함하며,
    상기 제2 다이는 상기 제2 개구 내에 각각 위치되는 복수의 상기 제2 다이 접촉부를 포함하며,
    상기 기판에 부착된 복수의 상기 제1 트레이스와,
    상기 제1 트레이스들 중 하나와 상기 제1 다이 접촉부들 중 하나를 각각 접속하는 복수의 상기 제1 상호 연결체와,
    상기 제1 트레이스들 중 하나와 상기 제2 다이 접촉부들 중 하나를 각각 접속하는 복수의 상기 제2 상호 연결체를 더 포함하는 집적 회로 조립체.
  6. 제5항에 있어서, 상기 복수의 제1 트레이스는 각각 평행인 집적 회로 조립체.
  7. 제5항에 있어서, 상기 복수의 제1 트레이스는 각각 길이가 같은 집적 회로 조립체.
  8. 제5항에 있어서, 상기 복수의 제1 트레이스는 각각 같은 임피던스를 갖는 집적 회로 조립체.
  9. 제4항에 있어서,
    상기 기판에 부착된 제3 다이와,
    상기 제3 다이를 상기 제1 다이 접촉부와 상기 제2 다이 접촉부와 상기 제1 트레이스 중 적어도 하나에 전기적으로 접속하기 위한 수단을 더 포함하는 집적 회로 조립체.
  10. 제9항에 있어서,
    상기 제1 다이, 상기 제2 다이 및 상기 제3 다이 중 적어도 하나는 상기 제1 다이, 상기 제2 다이 및 상기 제3 다이 중 나머지들의 집적 회로와 다른 집적 회로를 포함하는 집적 회로 조립체.
  11. 제9항에 있어서, 상기 제1 다이와 상기 제2 다이는 디지털 메모리 회로를 포함하며, 상기 제3 다이는 마이크로프로세서 회로를 포함하는 집적 회로 조립체.
  12. 제4항에 있어서, 상기 제1 다이는 상기 제2 다이의 집적 회로와 다른 집적 회로를 포함하는 집적 회로 조립체.
  13. 제4항에 있어서, 상기 제1 다이는 디지털 메모리 회로를 포함하며 상기 제2 다이는 마이크로프로세서 회로를 포함하는 집적 회로 조립체.
  14. 제4항에 있어서, 상기 제1 트레이스는 상기 기판 안에 매설되며 상기 기판으로부터 상기 제1 개구로 돌출하는 집적 회로 조립체.
  15. 제4항에 있어서, 상기 제1 다이와 제2 다이는 상기 기판의 반대쪽 측면 상의 상기 기판에 부착되는 집적 회로 조립체.
  16. 제4항에 있어서, 상기 제1 상호 연결체는 와이어를 포함하고, 상기 와이어의 제1 단부는 상기 제1 트레이스에 접착되고 상기 와이어의 제2 단부는 상기 제1 다이 접촉부에 접착되는 집적 회로 조립체.
  17. 제16항에 있어서, 상기 제2 상호 연결체는 제2 와이어를 포함하고, 상기 제2 와이어의 제1 단부는 상기 제1 트레이스에 접착되고 상기 제2 와이어의 제2 단부는 상기 제2 다이 접촉부에 접착되는 집적 회로 조립체.
  18. 제4항에 있어서, 상기 기판은 얇고, 가요성인 기판 막을 포함하는 집적 회로 조립체.
  19. 제4항에 있어서, 상기 제1 트레이스, 상기 제1 상호 연결체 및 상기 제2 상호 연결체를 전기적으로 차폐하기 위한 수단을 더 포함하는 집적 회로 조립체.
  20. 제4항에 있어서, 상기 제1 트레이스, 상기 제1 상호 연결체 및 상기 제2 상호 연결체의 임피던스를 제어하기 위한 수단을 더 포함하는 집적 회로 조립체.
  21. 제4항에 있어서, 상기 제1 다이와 상기 제2 다이는 패키징되지 않은 집적 회로 조립체.
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
KR1020057010632A 2002-12-12 2003-12-12 집적 회로 조립체 KR101062260B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/317,661 2002-12-12
US10/317,661 US7550842B2 (en) 2002-12-12 2002-12-12 Integrated circuit assembly
PCT/US2003/039537 WO2004055895A1 (en) 2002-12-12 2003-12-12 Integrated circuit assembly

Publications (2)

Publication Number Publication Date
KR20050085561A KR20050085561A (ko) 2005-08-29
KR101062260B1 true KR101062260B1 (ko) 2011-09-06

Family

ID=32506187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057010632A KR101062260B1 (ko) 2002-12-12 2003-12-12 집적 회로 조립체

Country Status (8)

Country Link
US (1) US7550842B2 (ko)
EP (1) EP1573815A1 (ko)
JP (1) JP4452627B2 (ko)
KR (1) KR101062260B1 (ko)
CN (1) CN100530640C (ko)
AU (1) AU2003299608A1 (ko)
TW (1) TWI339435B (ko)
WO (1) WO2004055895A1 (ko)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1659810B (zh) * 2002-04-29 2012-04-25 三星电子株式会社 直接连接信号传送系统
US7750446B2 (en) 2002-04-29 2010-07-06 Interconnect Portfolio Llc IC package structures having separate circuit interconnection structures and assemblies constructed thereof
US8324725B2 (en) * 2004-09-27 2012-12-04 Formfactor, Inc. Stacked die module
US7663216B2 (en) 2005-11-02 2010-02-16 Sandisk Corporation High density three dimensional semiconductor die package
US20070241441A1 (en) * 2006-04-17 2007-10-18 Stats Chippac Ltd. Multichip package system
US7569421B2 (en) * 2007-05-04 2009-08-04 Stats Chippac, Ltd. Through-hole via on saw streets
US7723157B2 (en) * 2007-12-28 2010-05-25 Walton Advanced Engineering, Inc. Method for cutting and molding in small windows to fabricate semiconductor packages
TWI370714B (en) * 2008-01-09 2012-08-11 Ind Tech Res Inst Circuit structure and menufacturing method thereof
US7643305B2 (en) * 2008-03-07 2010-01-05 Qualcomm Mems Technologies, Inc. System and method of preventing damage to metal traces of flexible printed circuits
JP2010287733A (ja) * 2009-06-11 2010-12-24 Elpida Memory Inc 半導体装置
KR20110082643A (ko) * 2010-01-12 2011-07-20 삼성전자주식회사 반도체 칩의 실장 기판 및 이를 갖는 반도체 패키지
JP2011155203A (ja) * 2010-01-28 2011-08-11 Elpida Memory Inc 半導体装置
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
US8786083B2 (en) * 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
US9153530B2 (en) * 2011-06-16 2015-10-06 Broadcom Corporation Thermal enhanced high density flip chip package
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8436477B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8659141B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8441111B2 (en) * 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
KR20140069343A (ko) 2011-10-03 2014-06-09 인벤사스 코포레이션 패키지의 중심으로부터 옵셋된 단자 그리드를 구비하는 스터드 최소화
US8525327B2 (en) 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8436457B2 (en) * 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
JP5887415B2 (ja) 2011-10-03 2016-03-16 インヴェンサス・コーポレイション 平行な窓を有するマルチダイのワイヤボンドアセンブリのスタブ最小化
EP2769409A1 (en) 2011-10-03 2014-08-27 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
TWI528500B (zh) 2012-03-20 2016-04-01 鈺創科技股份有限公司 包裹式記憶體和用於製造具有一外部輸入輸出匯流排的包裹式記憶體 的製造方法
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US9019710B2 (en) 2012-10-11 2015-04-28 Apple Inc. Devices having flexible printed circuits with bent stiffeners
US9601557B2 (en) 2012-11-16 2017-03-21 Apple Inc. Flexible display
US20140191403A1 (en) * 2013-01-07 2014-07-10 Lsi Corporation Multi-die semiconductor package and method of manufacturing thereof
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
KR101416159B1 (ko) * 2013-09-06 2014-07-14 주식회사 기가레인 접촉 패드를 구비하는 인쇄회로기판
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US10153238B2 (en) * 2014-08-20 2018-12-11 Samsung Display Co., Ltd. Electrical channel including pattern voids
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9600112B2 (en) * 2014-10-10 2017-03-21 Apple Inc. Signal trace patterns for flexible substrates
US10154583B1 (en) 2015-03-27 2018-12-11 Flex Ltd Mechanical strain reduction on flexible and rigid-flexible circuits
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9992880B2 (en) 2015-11-12 2018-06-05 Multek Technologies Limited Rigid-bend printed circuit board fabrication
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US9747934B1 (en) * 2016-09-13 2017-08-29 Seagate Technology Llc Flexible dynamic loop with back-side impedance control structures
KR102708773B1 (ko) 2016-12-26 2024-09-23 엘지디스플레이 주식회사 플렉서블 표시장치
TWI652983B (zh) 2018-04-16 2019-03-01 緯創資通股份有限公司 電子裝置及電磁遮蔽裝置
KR102620865B1 (ko) * 2018-12-03 2024-01-04 에스케이하이닉스 주식회사 반도체 패키지
KR102538705B1 (ko) * 2018-12-04 2023-06-01 에스케이하이닉스 주식회사 반도체 패키지
WO2023059519A2 (en) * 2021-10-04 2023-04-13 Formfactor, Inc. Thermal management techniques for high power integrated circuits operating in dry cryogenic environments

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010026008A1 (en) 2000-03-24 2001-10-04 Kensuke Tsuneda Semiconductor device, a semiconductor module loaded with said semiconductor device and a method of manufacturing said semiconductor device

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5423497A (en) * 1965-12-03 1995-06-13 Shorts Missile Systems Limited Control systems for moving bodies
DE3911711A1 (de) 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
GB8918482D0 (en) 1989-08-14 1989-09-20 Inmos Ltd Packaging semiconductor chips
US5227338A (en) * 1990-04-30 1993-07-13 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
US5241456A (en) * 1990-07-02 1993-08-31 General Electric Company Compact high density interconnect structure
US6219908B1 (en) 1991-06-04 2001-04-24 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US5243497A (en) 1992-09-29 1993-09-07 Texas Instruments Chip on board assembly
JPH06151685A (ja) 1992-11-04 1994-05-31 Mitsubishi Electric Corp Ｍｃｐ半導体装置
US5602421A (en) * 1995-01-31 1997-02-11 Hughes Aircraft Company Microwave monolithic integrated circuit package with improved RF ports
KR0177395B1 (ko) * 1995-04-27 1999-05-15 문정환 반도체소자를 칩 상태로 장착시켜서 된 전자회로 보드 및 그 제조방법
KR0144164B1 (ko) * 1995-05-12 1998-07-01 문정환 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법
US5818698A (en) * 1995-10-12 1998-10-06 Micron Technology, Inc. Method and apparatus for a chip-on-board semiconductor module
US6667560B2 (en) 1996-05-29 2003-12-23 Texas Instruments Incorporated Board on chip ball grid array
US5723907A (en) * 1996-06-25 1998-03-03 Micron Technology, Inc. Loc simm
US5811879A (en) 1996-06-26 1998-09-22 Micron Technology, Inc. Stacked leads-over-chip multi-chip module
US6017776A (en) * 1997-04-29 2000-01-25 Micron Technology, Inc. Method of attaching a leadframe to singulated semiconductor dice
US5899705A (en) * 1997-11-20 1999-05-04 Akram; Salman Stacked leads-over chip multi-chip module
US5998860A (en) * 1997-12-19 1999-12-07 Texas Instruments Incorporated Double sided single inline memory module
US6049129A (en) * 1997-12-19 2000-04-11 Texas Instruments Incorporated Chip size integrated circuit package
US6249052B1 (en) * 1998-06-01 2001-06-19 Paul T. Lin Substrate on chip (SOC) multiple-chip module (MCM) with chip-size-package (CSP) ready configuration
TW368707B (en) * 1998-10-27 1999-09-01 Tech Field Co Ltd Packaging method for semiconductor die and the product of the same
US6455354B1 (en) 1998-12-30 2002-09-24 Micron Technology, Inc. Method of fabricating tape attachment chip-on-board assemblies
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
US6856013B1 (en) * 1999-02-19 2005-02-15 Micron Technology, Inc. Integrated circuit packages, ball-grid array integrated circuit packages and methods of packaging an integrated circuit
JP2000315776A (ja) 1999-05-06 2000-11-14 Hitachi Ltd 半導体装置
US6387732B1 (en) * 1999-06-18 2002-05-14 Micron Technology, Inc. Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US6825550B2 (en) * 1999-09-02 2004-11-30 Micron Technology, Inc. Board-on-chip packages with conductive foil on the chip surface
US6534861B1 (en) 1999-11-15 2003-03-18 Substrate Technologies Incorporated Ball grid substrate for lead-on-chip semiconductor package
KR20010064907A (ko) * 1999-12-20 2001-07-11 마이클 디. 오브라이언 와이어본딩 방법 및 이를 이용한 반도체패키지
US6404660B1 (en) 1999-12-23 2002-06-11 Rambus, Inc. Semiconductor package with a controlled impedance bus and method of forming same
JP2001223324A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
US6522018B1 (en) 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
US6683377B1 (en) * 2000-05-30 2004-01-27 Amkor Technology, Inc. Multi-stacked memory package
KR100608608B1 (ko) * 2000-06-23 2006-08-09 삼성전자주식회사 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
JP2002074985A (ja) 2000-08-29 2002-03-15 Mitsubishi Electric Corp メモリモジュールおよびその製造方法ならびにそれに使用するテストコネクタ
US20020043709A1 (en) * 2000-10-13 2002-04-18 Yeh Nai Hua Stackable integrated circuit
JP3652598B2 (ja) 2000-11-22 2005-05-25 本田技研工業株式会社 内燃機関
US6680212B2 (en) * 2000-12-22 2004-01-20 Lucent Technologies Inc Method of testing and constructing monolithic multi-chip modules
US6680213B2 (en) * 2001-04-02 2004-01-20 Micron Technology, Inc. Method and system for fabricating contacts on semiconductor components
US6706624B1 (en) * 2001-10-31 2004-03-16 Lockheed Martin Corporation Method for making multichip module substrates by encapsulating electrical conductors
US6835592B2 (en) * 2002-05-24 2004-12-28 Micron Technology, Inc. Methods for molding a semiconductor die package with enhanced thermal conductivity
US6987031B2 (en) * 2002-08-27 2006-01-17 Micron Technology, Inc. Multiple chip semiconductor package and method of fabricating same
US7323772B2 (en) * 2002-08-28 2008-01-29 Micron Technology, Inc. Ball grid array structures and tape-based method of manufacturing same
US6879030B2 (en) * 2002-09-30 2005-04-12 Ultratera Corporation Strengthened window-type semiconductor package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010026008A1 (en) 2000-03-24 2001-10-04 Kensuke Tsuneda Semiconductor device, a semiconductor module loaded with said semiconductor device and a method of manufacturing said semiconductor device

Also Published As

Publication number Publication date
EP1573815A1 (en) 2005-09-14
WO2004055895A1 (en) 2004-07-01
JP2006510224A (ja) 2006-03-23
AU2003299608A1 (en) 2004-07-09
CN1742372A (zh) 2006-03-01
JP4452627B2 (ja) 2010-04-21
TWI339435B (en) 2011-03-21
US20040113250A1 (en) 2004-06-17
CN100530640C (zh) 2009-08-19
KR20050085561A (ko) 2005-08-29
TW200425462A (en) 2004-11-16
US7550842B2 (en) 2009-06-23

Similar Documents

Publication Publication Date Title
KR101062260B1 (ko) 집적 회로 조립체
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
US5949135A (en) Module mounted with semiconductor device
US7372138B2 (en) Routing element for use in multi-chip modules, multi-chip modules including the routing element and methods
US6331939B1 (en) Stackable ball grid array package
US5841191A (en) Ball grid array package employing raised metal contact rings
US4941033A (en) Semiconductor integrated circuit device
CA1201820A (en) Semiconductor integrated circuit including a lead frame chip support
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
KR100628286B1 (ko) 캐노피형 캐리어를 구비한 전자 모듈
US20030201545A1 (en) Multiple chips bonded to packaging structure with low noise and multiple selectable functions
US8791501B1 (en) Integrated passive device structure and method
KR960706193A (ko) 전도성 트레이스와 리드 프레임 리드를 결합하는 고밀도 집적회로 조립체(a high density integrated circuit assembly combining leadframe leads with conductive traces)
WO1996008842A1 (en) Electronic system circuit package
US6563208B2 (en) Semiconductor package with conductor impedance selected during assembly
US6803666B2 (en) Semiconductor chip mounting substrate and semiconductor device using the same
US7768117B2 (en) Microelectronic package having interconnected redistribution paths
US8039959B2 (en) Microelectronic connection component
JPH047866A (ja) 混成集積回路装置
JPH0799767B2 (ja) チツプキヤリアｉｃ装置
JP2000133766A (ja) 半導体装置
JPH06334001A (ja) 半導体集積回路
KR20030046934A (ko) 적층 패키지
JPH04359455A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee