JPH06334001A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH06334001A
JPH06334001A JP13995993A JP13995993A JPH06334001A JP H06334001 A JPH06334001 A JP H06334001A JP 13995993 A JP13995993 A JP 13995993A JP 13995993 A JP13995993 A JP 13995993A JP H06334001 A JPH06334001 A JP H06334001A
Authority
JP
Japan
Prior art keywords
metal plate
integrated circuit
semiconductor integrated
circuit board
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13995993A
Other languages
English (en)
Other versions
JPH0831501B2 (ja
Inventor
Hirohito Tanaka
博仁 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13995993A priority Critical patent/JPH0831501B2/ja
Publication of JPH06334001A publication Critical patent/JPH06334001A/ja
Publication of JPH0831501B2 publication Critical patent/JPH0831501B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】 【目的】 ボンディングワイヤを短くし、信号の劣化や
雑音耐力を改善する。 【構成】 基板５のグランド配線７ａ，７ｂとベアチッ
プＩＣ４のグランドパッド８ａ，８ｂとは金属板２によ
って接続され、基板５の信号線６ａ，６ｂとベアチップ
ＩＣ４の信号パッド８ｃ〜８ｇとは金属板１によって接
続されている。金属板１と金属板２との間には誘電体３
が挿入されており、金属板１，２と誘電体３とによって
ベアチップＩＣ４上に伝送線路が形成されている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体集積回路に関し、
特に半導体集積回路における高周波実装に関する。
【０００２】
【従来の技術】従来、半導体集積回路においては、図３
に示すように、絶縁層２３を介して積み重ねられた２枚
の金属板２１，２２のうち上の金属板（以下、上配線層
とする）２１に開けられた穴に半導体チップ２０を実装
している。尚、下の金属板（以下、下配線層とする）２
２は板状に形成されており、上配線層２１及び下配線層
２２は半導体集積回路パッケージの端子（図示せず）に
接続されている。
【０００３】この場合、半導体チップ２０の電源パッド
２５は上配線層２１表面の絶縁層２４上に設けられた接
続パッド２６にボンディングワイヤで接続されており、
半導体チップ２０の信号パッド２７は信号線２８にボン
ディングワイヤで接続されている。
【０００４】ここで、上記の構成において、上配線層２
１及び下配線層２２のうちのいずれかに電源が接続され
ているので、半導体チップ２０の電源パッド２５は接続
パッド２６を介して上配線層２１及び下配線層２２のう
ちのいずれかに接続される。
【０００５】上記のような構造とすることで、電源配線
の引き出し線の数を削減し、電圧降下の防止とノイズの
減少とを図っている。上記の実装技術については、特開
昭５９−１２４７４３号公報に詳述されている。
【０００６】
【発明が解決しようとする課題】上述した従来の半導体
装置では、基板とＩＣとの接続をボンディングワイヤに
よって行っているので、ＩＣの周囲にあるパッドとＩＣ
のパッドとを接続するためのワイヤが比較的長くなって
しまうという問題がある。
【０００７】このため、高周波信号を考え合わせると、
配線の特性インピーダンスが不安定であるという問題が
ある。
【０００８】そこで、本発明の目的は上記問題点を解消
し、ボンディングワイヤを短くすることができ、信号の
劣化や雑音耐力を改善することができる半導体集積回路
を提供することにある。
【０００９】
【課題を解決するための手段】本発明による半導体集積
回路は、回路基板の配線パターンと集積回路チップのパ
ッドとを電気的に接続するために前記集積回路上に架設
された接続部材を備えている。
【００１０】本発明による他の半導体集積回路は、上記
接続部材が、前記回路基板の配線パターンに電気的に接
続された第１の導体と、前記回路基板の他の配線パター
ンに電気的に接続された第２の導体と、前記第１及び第
２の導体間に挟着された誘電体とを備えている。
【００１１】
【実施例】次に、本発明について図面を参照して説明す
る。
【００１２】図１は本発明の一実施例を示す構成図であ
る。図１（ａ）は本発明の一実施例の断面図であり、図
１（ｂ）は本発明の一実施例の平面図である。これらの
図において、ベアチップＩＣ４は基板５に設けられた凹
部に実装されている。
【００１３】基板５のグランド配線７ａ，７ｂとベアチ
ップＩＣ４のグランドパッド８ａ，８ｂとは金属板２に
よって接続され、基板５の信号線６ａ，６ｂとベアチッ
プＩＣ４の信号パッド８ｃ〜８ｇとは金属板１によって
接続されている。
【００１４】但し、図１において、信号パッド８ｃ〜８
ｇと金属板１とはボンディングワイヤ９ａ，９ｂによっ
て接続されている。また、基板５の信号線６ａ，６ｂ及
び金属板１上に夫々複数の信号配線パターンを形成する
ことによって、複数の信号パッド８ｃ〜８ｇに対応させ
ることができる。
【００１５】上記の金属板１と金属板２との間には誘電
体３が挿入されており、この誘電体３の誘電率と金属板
１，２及び誘電体３の形状とによって、金属板１が５０
Ωの伝送線路となるようになっている。
【００１６】図２は本発明の他の実施例を示す構成図で
ある。図２（ａ）は本発明の他の実施例の断面図であ
り、図２（ｂ）は本発明の他の実施例の平面図である。
これらの図において、ベアチップＩＣ４は基板５に設け
られた凹部に実装されている。
【００１７】基板５のグランド配線７ａ，７ｂとベアチ
ップＩＣ４のグランドパッド８ａ，８ｂとは金属板２に
よって接続され、基板５の電源配線１１ａ，１１ｂとベ
アチップＩＣ４の電源パッド８ｈ，８ｉとは金属板１０
によって接続されている。
【００１８】但し、図２において、電源パッド８ｈ，８
ｉと金属板１０とはボンディングワイヤ９ｃ，９ｄによ
って接続されている。
【００１９】上記の金属板１０と金属板２との間には誘
電体３が挿入されており、この誘電体３の誘電率と金属
板１０，２及び誘電体３の形状とによって、金属板１０
と金属板２との間には静電容量が形成されている。
【００２０】このように、金属板１，２と誘電体３とで
ベアチップＩＣ４上に伝送線路を形成することによっ
て、基板５の信号線６ａ，６ｂとベアチップＩＣ４の信
号パッド８ｃ〜８ｇとを接続するためのボンディングワ
イヤ９ａ，９ｂを短くすることができるので、信号の劣
化を少なくすることができる。
【００２１】また、金属板１０，２と誘電体３とでベア
チップＩＣ４上に静電容量を形成することによって、雑
音耐力を優れたものとすることができる。したがって、
本発明ではボンディングワイヤ９ａ〜９ｄを短くするこ
とができ、信号の劣化や雑音耐力を改善することができ
る。
【００２２】
【発明の効果】以上説明したように本発明によれば、回
路基板の配線パターンと集積回路チップのパッドとを電
気的に接続するために接続部材を集積回路上に架設する
ことによって、ボンディングワイヤを短くすることがで
き、信号の劣化や雑音耐力を改善することができるとい
う効果がある。
【図面の簡単な説明】
【図１】（ａ）は本発明の一実施例の断面図、（ｂ）は
本発明の一実施例の平面図である。
【図２】（ａ）は本発明の他の実施例の断面図であり、
（ｂ）は本発明の他の実施例の平面図である。
【図３】従来例の斜視図である。
【符号の説明】
１，２，１０ 金属板 ３ 誘電体 ４ ベアチップＩＣ ５ 基板 ６ａ，６ｂ 信号線 ７ａ，７ｂ グランド配線 ８ａ，８ｂ グランドパッド ８ｃ〜８ｇ 信号パッド ８ｈ，８ｉ 電源パッド ９ａ〜９ｄ ボンディングワイヤ １１ａ，１１ｂ 電源配線

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 回路基板の配線パターンと集積回路チッ
    プのパッドとを電気的に接続するために前記集積回路上
    に架設された接続部材を有することを特徴とする半導体
    集積回路。
  2. 【請求項２】 前記接続部材は、前記回路基板の配線パ
    ターンに電気的に接続された第１の導体と、前記回路基
    板の他の配線パターンに電気的に接続された第２の導体
    と、前記第１及び第２の導体間に挟着された誘電体とを
    含むことを特徴とする請求項１記載の半導体集積回路。
  3. 【請求項３】 前記配線パターンは前記回路基板上の少
    なくとも一つの信号線を構成し、前記他の配線パターン
    は前記回路基板上のグランド配線を構成するようにした
    ことを特徴とする請求項２記載の半導体集積回路。
  4. 【請求項４】 前記配線パターンは前記回路基板の電源
    配線を構成し、前記他の配線パターンは前記回路基板上
    のグランド配線を構成するようにしたことを特徴とする
    請求項２記載の半導体集積回路。
JP13995993A 1993-05-19 1993-05-19 半導体集積回路 Expired - Lifetime JPH0831501B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13995993A JPH0831501B2 (ja) 1993-05-19 1993-05-19 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13995993A JPH0831501B2 (ja) 1993-05-19 1993-05-19 半導体集積回路

Publications (2)

Publication Number Publication Date
JPH06334001A true JPH06334001A (ja) 1994-12-02
JPH0831501B2 JPH0831501B2 (ja) 1996-03-27

Family

ID=15257658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13995993A Expired - Lifetime JPH0831501B2 (ja) 1993-05-19 1993-05-19 半導体集積回路

Country Status (1)

Country Link
JP (1) JPH0831501B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52148046U (ja) * 1976-05-06 1977-11-09
JPS5931042A (ja) * 1982-08-12 1984-02-18 Mitsubishi Electric Corp 高周波高出力半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52148046U (ja) * 1976-05-06 1977-11-09
JPS5931042A (ja) * 1982-08-12 1984-02-18 Mitsubishi Electric Corp 高周波高出力半導体装置

Also Published As

Publication number Publication date
JPH0831501B2 (ja) 1996-03-27

Similar Documents

Publication Publication Date Title
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
KR101062260B1 (ko) 집적 회로 조립체
US4945399A (en) Electronic package with integrated distributed decoupling capacitors
JP5254899B2 (ja) 高性能ボールグリッドアレイパッケージの最適回路設計レイアウト
US6573600B2 (en) Multilayer wiring substrate having differential signal wires and a general signal wire in different planes
US6995043B2 (en) Methods for fabricating routing elements for multichip modules
US5606199A (en) Resin-molded type semiconductor device with tape carrier connection between chip electrodes and inner leads of lead frame
JPH0846076A (ja) 半導体パッケージのパッキング構造
US5473190A (en) Tab tape
US5723901A (en) Stacked semiconductor device having peripheral through holes
JP2568748B2 (ja) 半導体装置
KR100299560B1 (ko) 리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리
KR100336081B1 (ko) 반도체 칩
JPH07142283A (ja) コンデンサ及びこれを用いた実装構造
US6888227B2 (en) Apparatus for routing signals
EP0262493B1 (en) Electronic package with distributed decoupling capacitors
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
JPH06334001A (ja) 半導体集積回路
JP2882396B2 (ja) 半導体装置
KR19980063740A (ko) 몰딩된 패키지용 다층 리드프레임
JPH06216477A (ja) 配線基板及びこれを用いた電子回路装置
JPH0613437A (ja) 半導体装置
JPH071844Y2 (ja) 集積回路パツケ−ジ
US20030034559A1 (en) Ball grid array package with electrically-conductive bridge
JPH071845Y2 (ja) 集積回路パツケ−ジ