KR960706193A - 전도성 트레이스와 리드 프레임 리드를 결합하는 고밀도 집적회로 조립체(a high density integrated circuit assembly combining leadframe leads with conductive traces) - Google Patents

전도성 트레이스와 리드 프레임 리드를 결합하는 고밀도 집적회로 조립체(a high density integrated circuit assembly combining leadframe leads with conductive traces)

Info

Publication number
KR960706193A
KR960706193A KR1019960702570A KR19960702570A KR960706193A KR 960706193 A KR960706193 A KR 960706193A KR 1019960702570 A KR1019960702570 A KR 1019960702570A KR 19960702570 A KR19960702570 A KR 19960702570A KR 960706193 A KR960706193 A KR 960706193A
Authority
KR
South Korea
Prior art keywords
lead frame
conductive
substrate
chip
integrated circuit
Prior art date
Application number
KR1019960702570A
Other languages
English (en)
Other versions
KR100360077B1 (ko
Inventor
사티아 칠라라
샤람 모스타파자데
Original Assignee
존 엠. 클락 3세
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 엠. 클락 3세, 내쇼날 세미컨덕터 코포레이션 filed Critical 존 엠. 클락 3세
Publication of KR960706193A publication Critical patent/KR960706193A/ko
Application granted granted Critical
Publication of KR100360077B1 publication Critical patent/KR100360077B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10659—Different types of terminals for the same component, e.g. solder balls combined with leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본원에는 집적회로 조립체(30)가 개시되어 있다. 상기 조립체(30)는 미리 결정된 전도성 트레이스(40) 어레이 및 상기 트레이스(40)에 전기 접속된 땜납볼(42) 어레이를 한정하는 유전체 기판(32)을 포함한다. 일련의 입/출력 패드를 갖는 집적회로 칩(44)은 상기 기판(32)상에 지지되어 있다. 한 실시예에서, 복수개의 리드프레임 리드(48)는 상기 전도성 트레이스(40)로부터 전기적 분리 상태로 그리고 상기 전도성 트레이스(40)상에 상기 기판(32)에 의해 지지되어 있다. 제1 및 제2의 일련의 본딩 와이어(56,58)는 상기 리드 프레임 리드(48)및 전도성 트레이스(40)에 상기 IC 칩상의 입/출력 패드의 몇몇개의 입/출력 패드를 전기접속시킨다. 다른 실시예에서, 하나 이상의 전기적으로 분리된 전도성 층은 상기 유전체 기판(32)에 의해 상기 트레이스(40)및 리드 프레임 리드(48)상에 지지되어 있다. 이들 실시예 중 어느 하나에 의하면, 집적회로 조립체(30)는 작은 패키지 흔적(footprint)을 유지하면서 IC칩에 의한 초고밀도의 전기적 상호접속 배치를 제공한다.

Description

전도성 트레이스와 리드 프레임 리드를 결합하는 고밀도 집적회로 조립체(A HIGH DENSITY INTEGRATED CIRCUIT ASSEMBLY COMBINING LEADFRAME LEADS WITH CONDUCTIVE TRACES)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 선행기술에 따른 집적회로 조립체의 평면도, 제1A도는 제1도 조립체의 단면도, 제2도는 본 발명의 제1실시예에 따라 설계된 집적회로 조립체의 평면도, 제2A도는 제2도 조립체의 단면도, 제3도는 본 발명의 제2실시예에 따라 설계된 집적회로 조립체의 평면도, 제3A도는 제3도 조립체의 단면도, 제4도는 본 발명의 제3실시예에 따라 설계된 집적회로 조립체의 평면도, 제4A도는 제4도 조립체의 단면도,

Claims (20)

  1. a) 미리 결정된 전도성 트레이스를 한정하는 유전체 기판, b) 상기 기판에 의해 지지되며 상기 트레이스로부터 전기적으로 분리되는 복수개의 리드 프레임 리드, c) 상기 기판에 의해 지지되며, 일련의 입/출력 패드를 포함하는 IC 칩, 및 d) 상기 트레이스의 각각의 트레이스에 상기 IC 칩의 입/출력 패드 중 몇몇개의 입/출력 패드를 각기 전기 접속시키는 제1의 일련의 본딩 와이어 및 상기 리드 프레임 리드의 각각의 리드 프레임 리드에 상기 IC 칩의 입/출력 패드 중 몇몇개의 다른 입/출력 패드를 각기 전기 접속시키는 제2의 일련의 본딩 와이어를 포함하여, 상기 IC 칩이 상기 전도성 트레이스 및 상기 리드 프레임 리드를 통해 미리 결정된 방식으로 외부 구성 요소에 접속될 수 있는 것을 특징으로 하는 집적회로 조립체.
  2. 제1항에 있어서, 상기 기판은 적어도 제1 및 제2의 대향 표면을 부가적으로 포함하며, 상기 제1표면은 상기 IC 칩 및 상기 리드 프레임 리드를 지지하고, 상기 기판은 미리 결정된 위치에서 상기 제2표면에 부착되는 복수개의 땜납 볼을 부가적으로 포함하며, 상기 전도성 트레이스는 상기 제1표면으로부터 상기 제2표면으로 연장하고, 상기 트레이스 각각은 상기 땜납 볼 중 관련 땜납 볼에 전기 접속되는 집적회로 조립체.
  3. 제2항에 있어서, 상기 땜납 볼은 미리 결정된 그리드 어레이(grid array)로 상기 제2표면에 부착되는 집적회로 조립체.
  4. 제1항에 있어서, 상기 집적회로 조립체는 유전매체로 적어도 부분적으로 캡슐봉입되는 집적회로 조립체.
  5. 제1항에 있어서, 상기 리드 프레임 리드 중 적어도 몇몇개는 상기 트레이스 중 몇몇개의 트레이스 상에 연장되고, 상기 조립체는 상기 전도성 트레이스로부터 상부 리드 프레임 리드를 전기적으로 분리시키는 수단을 포함하는 집적회로 조립체.
  6. 제5항에 있어서, 상기 분리 수단은 상기 전도성 트레이스 및 상부 리드 프레임 리드 사이에 삽입된 유전에 재료층을 포함하는 집적회로 조립체.
  7. 제6항에 있어서, 상기 유전체 재료는 상기 기판에 상기 리드 프레임 리드를 본딩시키는 부가적인 역할을 제공하는 집적회로 조립체.
  8. 제7항에 있어서, 상기 유전체 재료는 유전체 테이프를 포함하는 집적회로 조립체.
  9. 제7항에 있어서, 상기 유전체 재료는 비전도성 에폭시를 포함하는 집적회로 조립체.
  10. 제1항에 있어서, 상기 IC 칩은 적어도 하나의 전원 단자 패드를 포함하며 상기 집적회로 조립체는, 상기 기판에 의해 상기 리드 중 적어도 몇몇개의 리드 프레임 리드상에 지지되는 전원 판으로서의 역할을 제공하는 전도성 층, 상기 전도성 층을 하부 리드 프레임 리드로부터 전기적으로 분리시키는 수단, 상기 IC 칩의 전원 단자에 상기 전도성 층을 전기 접속시키는 적어도 하나의 제1본딩 와이어, 및 상기 리드 프레임 리드 중 미리 선택된 리드 프레임 리드 또는 상기 전도성 트레이스 중 미리 선택된 전도성 트레이스에 상기 전원판을 접속시키는 제2본딩 와이어를 부가적으로 포함하는 집적회로 조립체.
  11. 제1항에 있어서, 상기 IC 칩은 적어도 하나의 접지 단자를 포함하며 상기 집적회로 조립체는, 상기 기판에 의해 상기 프레임 리드 중 적어도 몇몇개의 리드 프레임 리드상에 지지되어 있는 접지판으로서의 역할을 제공하는 전도성 층, 상기 전도성 층을 하부 리드 프레임 리드로부터 전기적으로 절연시키는 수단, 상기 IC 칩의 접지 단자에 상기 전도성 층을 전기 접속시키는 적어도 하나의 제1본딩 와이어, 및 상기 리드 프레임 리드 중 미리 선택된 리드 프레임 리드 또는 상기 전도성 트레이스 중 미리 선택된 전도성 트레이스에 상기 접지판을 접속시키는 제2본딩 와이어를 부가적으로 포함하는 집적회로 조립체.
  12. 제1항에 있어서, 상기 IC 칩은 적어도 하나의 전원 단자 및 적어도 하나의 접지 단자를 포함하며, 상기 집적회로 조립체는 전원 및 접지판으로서의 역할을 각각 제공하는 제1 및 제2의 전도성 판을 포함하고, 상기 판들은 서로에 대해 적층된 관계로 상기 기판상에서 상기 리드 프레임 리드 중 리드 중 적어도 몇몇개상에 배치되어 있으며,상기 집적회로 서로 및 리드 프레임 리드로부터 상기 판들을 전기적 으로 절연시키는 수단을 부가적으로 포함하고, 상기 집적회로 조립체는 상기 리드 프레임 리드 또는 상기 전도성 트레이스의 특정한 것에 상기 전원 및 접지 판을 전기 접속시키는 수단 및 상기 IC칩상의 전원 단자의 각각의 전원 단자에 상기 전원 및 접지 판을 전기 접속시키는 수단을 부가적으로 포함하는 집적회로 조립체.
  13. 제1항에 있어서, 상기 IC 칩은 부가적인 단자를 포함하며 상기 집적회로 조립체는 서로에 대해 적층된 관계로 상기 리드 프레임 리드 중 적어도 몇몇개의 리드 프레임 리드상에 배치되어 있는 적어도 제1 및 제2의 전도성 층을 포함하고, 상기 집적회로 조립체는 또한 서로 및 상기 리드 프레임 리드로부터 상기 층을 절연시키는 수단을 포함하며, 미리 결정된 회로 설계에 따라 상기 제1 및 제2층에 각각 상기 IC 칩의 부가적인 단자를 전기 접속시키는 제1수단 및 상기 회로 설계에 따라 상기 트레이스 또는 상기 리드 프레임 리드에 각각 상기층을 전기 접속시키는 제2수단을 부가적으로 포함하는 집적회로 조립체.
  14. 제13항에 있어서, 상기 전도성 층 중 적어도 한 전도성 층은 접지판을 포함하는 집적회로 조립체.
  15. 제13항에 있어서, 상기 전도성 층 중 적어도 하나의 전도성 층은 전원판을 포함하는 집적회로 조립체.
  16. 제13항에 있어서, 상기 절연 수단은 서로 및 상기 기판에 상기 전도성 층을 본딩시키는 부가적인 역할을 제공하는 집적회로 조립체.
  17. 제13항에 있어서, 상기 제1 및 제2수단은 본딩 와이어를 포함하는 집적회로 조립체.
  18. a) 미리 결정된 전도성 트레이스 어레이를 포함하는 유전체 기판으로서, 상기 전도성 트레이스가 제1표면으로부터 제2표면으로 연장되도록 대향하는 제1 및 제2표면을 부가적으로 포함하며, 각각의 땜납 볼이 상기 전도성 트레이스의 각각의 전도성 트레이스에 전기 접속되도록 미리 결정된 위치로 상기 제2표면에 부착된 복수개의 땜납 볼을 부가적으로 포함하는 유전체 기판, b) 적어도 몇몇개의 리드 프레임 리드가 상기 전도성 트레이스상에 놓이도록 상기 기판의 제1표면에 의해 지지되어 있는 복수개의 리드 프레임 리드, c) 상기 기판의 제1표면상에 지지되어 있으며 일련의 입/출력 패드, 적어도 하나의 전원 단자 및 적어도 하나의 접지 단자를 포함하는 IC 칩, d) 상기 제1표면상의 트레이스의 각각의 트레이스에 상기 IC 칩의 입/출력 패드 중 몇몇개의 입/출력 패드를 각기 전기 접속시키는 제1의 일련의 본딩 와이어 및 상기 제1표면 상의 리드 프레임 리드의 각각의 리드 프레임 리드에 상기 IC 칩의 입/출력 패드 중 몇몇개의 다른 입/출력 패드를 각기 전기 접속시키는 제2의 일련의 본딩 와이어, e) 서로에 대해 적충된 관계로 상기 기판상에 배치되어 있으며 상기 리드 프레임 리드 중 적어도 몇몇개의 리드 프레임 리드상에 놓이는 제1 및 제2의 전도성 층으로서, 전원 또는 접지판으로서의 역할을 제공하는 제1 및 제2전도성 층, f) 서로 및 상기 리드 프레임 리드로부터 상기 층을 전기적으로 절연시키는 수단, 및 g) 상기 리드 프레임 리드 또는 전도성 트레이스 중 특정한 것에 상기 제1 및 제2층을 전기 접속시키며 상기 IC 칩상의 각각의 전원 및 접지판에 상기 제1 및 제2층을 부가적으로 전기 접속시킴으로써 상기 IC 칩의 전기적 상호 접속에 대한 미리 선택된 가능한 전원 및 접지판을 제공하는 수단을 포함하는 집적회로 조립체.
  19. a) 미리 결정된 전도성 트레이스 어레이를 포함하는 유전체 기판으로서, 상기 전도성 트레이스가 제1표면으로부터 제2표면으로 연장되도록 대향하는 제1 및 제2표면을 부가적으로 포함하며, 각각의 땜납 볼이 상기 전도성 트레이스의 각각의 전도성 트레이스에 전기 접속되도록 미리 결정된 위치로 상기 제2표면에 부착된 복수개의 땜납 볼을 부가적으로 포함하는 유전체 기판, b) 적어도 몇몇개의 리드 프레임 리드가 상기 전도성 트레이스상에 놓이도록 상기 기판의 제1표면에 의해 지지되어 있는 복수개의 리드 프레임 리드, c) 상기 기판의 제1표면상에 지지되어 있으며 일련의 입/출력 패드, 적어도 하나의 전원 단자 및 적어도 하나의 접지 단자를 포함하는 IC 칩, d) 상기 제1표면상의 트레이스의 각각의 트레이스에 상기 IC 칩의 입/출력 패드 중 몇몇개의 입/출력 패드를 각기 전기 접속시키는 제1의 본딩 와이어 어레이 및 상기 제1표면 상의 리드 프레임 리드의 각각의 리드 프레임 리드에 상기 IC 칩의 입/출력 패드 중 몇몇개의 다른 입/출력 패드를 각기 전기 접속시킴으로써, 미리 결정된 방식으로 상기 IC칩을 외부적으로 전기 접속시키는 제2의 본딩 와이어 어레이, e) 서로에 대해 적층된 관계로 상기 기판상에 배치되어 있으며 상기 리드 프레임 리드 중 적어도 몇몇개의 리드 프레임 리드상에 놓이는 제1 및 제2의 전도성 층으로서, 전원 또는 접지판으로서의 역할을 제공하는 제1 및 제2전도성 층, f) 서로 및 상기 리드 프레임 리드로부터 상기 제1 및 제2층을 전기적으로 절연시키는 유전체 재료로서, 서로 및 상기 기판에 상기 층을 본딩시키는 역할을 제공하는 유전체 재료, g) 상기 리드 프레임 리드 또는 전도성 트레이스 중 특정한 것에 상기 제1 및 제2층을 전기 접속시키는 제1의 일련의 본딩 와이어, 및 상기 IC 칩상의 각각의 미리 선택된 전원 및 접지 단자에 상기 제1 및 제2층 전기 접속시킴으로써, 상기 IC 칩의 전기적 상호 접속에 대한 미리 선택된 가능한 전원 및 접지판을 제공하는 제2의 일련의 본딩 와이어, 및 h) 집적회로 조립체 중 적어도 일부를 캡슐 봉입하는 유전체 재료를 포함하는 집적회로 조립체.
  20. a) 미리 결정된 전도성 트레이스 어레이를 포함하는 유전체 기판으로서, 상기 전도성 트레이스가 제1표면으로부터 제2표면으로 연장되도록 대향하는 제1 및 제2표면을 부가적으로 포함하며, 각각의 땜납 볼이 상기 전도성 트레이스의 각각의 전도성 트레이스에 전기 접속되도록 그리드 어레이(grid array)로 상기 제2표면에 부착된 복수개의 땜납 볼을 부가적으로 포함하는 유전체 기판, b) 적어도 몇몇개의 리드 프레임 리드가 상기 전도성 트레이스상에 놓이도록 상기 기판의 제1표면에 의해 지지되어 있는 복수개의 리드 프레임 리드, c) 상기 기판의 제1표면상에 지지되어 있으며, 일련의 입/출력 패드를 포함하고 부가적인 전기 단자를 부가적으로 포함하는 IC 칩, d) 상기 제1표면상의 트레이스의 트레이스에 상기 IC 칩의 입/출력 패드 중 몇몇개의 입/출력 패드를 각기 전기 접속시키는 제1의 본딩 와이어 어레이 및 상기 제1표면 상의 리드 프레임 리드의 각각의 리드 프레임 리드에 상기 IC 칩의 입/출력 패드 중 몇몇개의 다른 입/출력 패드를 각기 전기 접속시키는 제2의 본딩 와이어 어레이. e) 서로에 대해 적층된 관계로 상기 기판상에 배치되어 있으며 상기 리드 프레임 리드 중 적어도 몇몇개상에 놓이는 제1 및 제2의 전도성 층으로서, 미리 결정된 회로 설계에 따라 상기 IC에 대한 각각의 미리 선택가능한 전기 접속용 전도성 판으로서의 역할을 선택적으로 제공하는 제1 및 제2전도성 층, f) 서로 및 상기 기판에 상기 제1 및 제2층을 본딩시키는 역할을 제공하도록 서로 및 상기 리드 프레임 리드로부터 상기 제1 및 제2층을 전기적으로 분리시키는 유전체 재료, g) 상기 리드 프레임 리드 또는 전도성 트레이스 중 특정한 것에 상기 제1 및 제2층을 전기 접속시키는 제1의 일련의 본딩 와이어, 및 상기 IC 칩상의 부가적인 단자에 상기 제1 및 제2층 전기 접속시킴으로써, 상기 IC 칩의 전기적 상호 접속을 제공하는 제2의 일련의 본딩 와이어, 및 h) 집적회로 조립체 중 적어도 일부를 캡슐 봉입하는 유전체 재료를 포함하는 집적회로 조립체.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960702570A 1994-09-16 1995-09-15 전도성트레이스와리드프레임리드를결합하는고밀도집적회로조립체 KR100360077B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/307270 1994-09-16
US08/307,270 US5442230A (en) 1994-09-16 1994-09-16 High density integrated circuit assembly combining leadframe leads with conductive traces
US08/307,270 1994-09-16

Publications (2)

Publication Number Publication Date
KR960706193A true KR960706193A (ko) 1996-11-08
KR100360077B1 KR100360077B1 (ko) 2003-01-15

Family

ID=23188986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960702570A KR100360077B1 (ko) 1994-09-16 1995-09-15 전도성트레이스와리드프레임리드를결합하는고밀도집적회로조립체

Country Status (5)

Country Link
US (1) US5442230A (ko)
EP (1) EP0729645B1 (ko)
KR (1) KR100360077B1 (ko)
DE (1) DE69508379T2 (ko)
WO (1) WO1996008841A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808357A (en) * 1992-06-02 1998-09-15 Fujitsu Limited Semiconductor device having resin encapsulated package structure
US5569955A (en) * 1994-09-16 1996-10-29 National Semiconductor Corporation High density integrated circuit assembly combining leadframe leads with conductive traces
US5581122A (en) * 1994-10-25 1996-12-03 Industrial Technology Research Institute Packaging assembly with consolidated common voltage connections for integrated circuits
US5705851A (en) * 1995-06-28 1998-01-06 National Semiconductor Corporation Thermal ball lead integrated package
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
US5739581A (en) * 1995-11-17 1998-04-14 National Semiconductor Corporation High density integrated circuit package assembly with a heatsink between stacked dies
JP3294490B2 (ja) * 1995-11-29 2002-06-24 株式会社日立製作所 Ｂｇａ型半導体装置
US6734545B1 (en) * 1995-11-29 2004-05-11 Hitachi, Ltd. BGA type semiconductor device and electronic equipment using the same
KR970053688A (ko) * 1995-12-30 1997-07-31 황인길 솔더볼과 리드를 입출력 단자로 사용하는 반도체 패키지
US5854512A (en) * 1996-09-20 1998-12-29 Vlsi Technology, Inc. High density leaded ball-grid array package
JPH10270623A (ja) * 1997-03-24 1998-10-09 Sumitomo Metal Mining Co Ltd ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法
JP3570858B2 (ja) * 1997-07-03 2004-09-29 株式会社ルネサステクノロジ リードフレーム先端配置設計方法
KR100290784B1 (ko) 1998-09-15 2001-07-12 박종섭 스택 패키지 및 그 제조방법
AU2001280684A1 (en) * 2000-07-20 2002-02-05 Vertical Circuits, Inc. Vertically integrated chip on chip circuit stack
US7741158B2 (en) * 2006-06-08 2010-06-22 Unisem (Mauritius) Holdings Limited Method of making thermally enhanced substrate-base package
KR101011930B1 (ko) 2008-07-11 2011-01-28 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
KR101524186B1 (ko) * 2008-07-14 2015-06-01 삼성전자주식회사 반도체 칩, 반도체 패키지용 배선기판, 이를 갖는 반도체패키지 및 이를 포함하는 표시 장치.
US20150075849A1 (en) * 2013-09-17 2015-03-19 Jia Lin Yap Semiconductor device and lead frame with interposer
US9258890B2 (en) * 2014-06-03 2016-02-09 Stmicroelectronics, Inc. Support structure for stacked integrated circuit dies

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61148826A (ja) * 1984-12-24 1986-07-07 Hitachi Ltd 半導体装置
JPS6254456A (ja) * 1985-07-31 1987-03-10 Nec Corp 半導体装置用リ−ドフレ−ム
JP2587805B2 (ja) * 1987-10-19 1997-03-05 新光電気工業株式会社 半導体装置
JPH04127564A (ja) * 1990-09-19 1992-04-28 Mitsui High Tec Inc リードフレームの製造方法
US5241133A (en) * 1990-12-21 1993-08-31 Motorola, Inc. Leadless pad array chip carrier
US5332864A (en) * 1991-12-27 1994-07-26 Vlsi Technology, Inc. Integrated circuit package having an interposer
JP3480950B2 (ja) * 1992-04-02 2003-12-22 新光電気工業株式会社 半導体装置と半導体装置用フイルムキャリア
JPH0697307A (ja) * 1992-09-16 1994-04-08 Hitachi Ltd 半導体集積回路装置
JPH0786335A (ja) * 1993-09-20 1995-03-31 Hitachi Ltd 半導体の実装構造とこれに用いる樹脂封止型半導体装置

Also Published As

Publication number Publication date
KR100360077B1 (ko) 2003-01-15
EP0729645A1 (en) 1996-09-04
WO1996008841A1 (en) 1996-03-21
EP0729645B1 (en) 1999-03-17
DE69508379D1 (de) 1999-04-22
DE69508379T2 (de) 1999-11-04
US5442230A (en) 1995-08-15

Similar Documents

Publication Publication Date Title
KR101062260B1 (ko) 집적 회로 조립체
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
US5705851A (en) Thermal ball lead integrated package
US6455928B2 (en) Stackable ball grid array package
US6396136B2 (en) Ball grid package with multiple power/ground planes
US6563217B2 (en) Module assembly for stacked BGA packages
KR100843137B1 (ko) 반도체 소자 패키지
KR960706193A (ko) 전도성 트레이스와 리드 프레임 리드를 결합하는 고밀도 집적회로 조립체(a high density integrated circuit assembly combining leadframe leads with conductive traces)
US5684330A (en) Chip-sized package having metal circuit substrate
US6299463B1 (en) Device and method for electrically or thermally coupling to the backsides of integrated circuit dice in chip-on-board applications
US5841191A (en) Ball grid array package employing raised metal contact rings
US7495327B2 (en) Chip stacking structure
KR950030321A (ko) 반도체장치 및 그 제조방법 및 기판
US6294838B1 (en) Multi-chip stacked package
KR100299560B1 (ko) 리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리
US6340839B1 (en) Hybrid integrated circuit
US5399904A (en) Array type semiconductor device having insulating circuit board
JP2001156251A (ja) 半導体装置
KR20070076448A (ko) 집적 회로 및 그 형성 방법
US6803666B2 (en) Semiconductor chip mounting substrate and semiconductor device using the same
JPS6220707B2 (ko)
US20030080418A1 (en) Semiconductor device having power supply pads arranged between signal pads and substrate edge
JPH1093013A (ja) 半導体装置
KR20010073345A (ko) 적층 패키지
KR20010062929A (ko) 적층 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 13