JP3570858B2 - リードフレーム先端配置設計方法 - Google Patents
リードフレーム先端配置設計方法 Download PDFInfo
- Publication number
- JP3570858B2 JP3570858B2 JP17823497A JP17823497A JP3570858B2 JP 3570858 B2 JP3570858 B2 JP 3570858B2 JP 17823497 A JP17823497 A JP 17823497A JP 17823497 A JP17823497 A JP 17823497A JP 3570858 B2 JP3570858 B2 JP 3570858B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- frame tip
- pitch
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01059—Praseodymium [Pr]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、リードフレーム先端配置設計方法に関し、特にリードフレーム先端を均等リードピッチで配置するための設計方法に関するものである。
【０００２】
【従来の技術】
先ず、従来のリードフレーム先端配置設計方法の例について説明する。
図５及び図６は、従来のリードフレーム先端配置設計方法を説明するための図である。図５は、リード先端配置図の１／４モデルを示している。また、図６は、リードピッチの定義を示す図である。
図５及び図６において、１はダイパッド外形ライン、２はチップ外形ライン、３は基準点、４はリードフレーム先端配置ライン、５はリードフレーム先端配置ラインの端点、６はリードフレーム先端配置ラインの他の端点、７〜１８はリードフレーム先端部である。
また、図６において、１９と２０はリードフレーム先端ピッチであり、２３はリード先端幅である。また２５はリード先端の中心軸、２６はリードフレーム先端配置ライン６とリード先端の中心軸２５間の角度である。また、図５において、３０はダイパッドコーナー部である。
【０００３】
この従来例においては、図６に示すリードピッチ１９、２０は、図５に示すリードフレーム先端配置ライン４の両方の端点５と６の間を等分割するように定義していた。そのためダイパッドコーナー部３０に近づくほど、図６に示す角度２６が小さくなり、リード幅２３が狭くなるという欠点があった。
【０００４】
【発明が解決しようとする課題】
このように、従来のリードフレーム先端配置設計においては、リード先端ラインを等分割し、その１分割分の長さをリードピッチと定義していた。そのためダイパッドコーナー部のリード先端幅は、ダイパッド中央部に比べ狭くなることと、リードピッチ及びリード先端幅が不均等になるという問題があった。また、リード先端幅が狭い場合には、ワイヤボンダーの制約上、ワイヤボンディングに不利な点があった。
この発明は、このような課題を解決するためになされたもので、均等リードピッチと均等リード幅を有するリードフレーム先端を効果的に設計する方法を提供しようとするものである。
【０００５】
【課題を解決するための手段】
この発明のリードフレーム先端配置設計方法は、ダイパッド上の基準点とリードフレーム先端配置ラインとを設定するステップと、上記基準点を頂点とし上記リードフレーム先端配置ライン上に底辺の一点を有するとともに上記底辺の長さが互いに等しい複数の二等辺三角形を設定するステップと、上記二等辺三角形の上記底辺の長さを調整して上記リードフレーム先端配置ラインの中に上記底辺の長さが互いに等しい所定数の二等辺三角形を配置するステップと、上記二等辺三角形の上記底辺に沿ってリードフレーム先端を配置するステップとを含むことを特徴とするものである。
【０００６】
また、この発明のリードフレーム先端配置設計方法は、上記所定数の二等辺三角形が上記基準点に形成する各頂角を算出するステップと、上記各頂角の総和を算出するステップと、上記リードフレーム先端配置ラインが上記基準点に対して形成する頂角の大きさと上記所定数の二等辺三角形の各頂角の総和が等しくなるように上記底辺の長さを調整するステップとを含むことを特徴とするものである。
【０００７】
また、この発明のリードフレーム先端配置設計方法は、上記二等辺三角形の上記底辺の上限値と下限値とを設定するステップと、上記上限値及び下限値から逐次二分法により上記底辺を算出し調整するステップとを含むことを特徴とするものである。
【０００８】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態について説明する。なお、図中の同一の符号は、それぞれ同一または相当部分を示す。
実施の形態１．
図１〜図４は、この発明の実施の形態によるリードフレーム先端配置設計方法を説明するための図である。図１は、リードフレーム先端ピッチ等分割方式によるリードフレーム先端の配置図である。また、これは１／４モデルを示している。図２は、リードフレーム先端ピッチ等分割方式によるリードフレーム先端配置の部分拡大図であり、リードピッチを説明する図である。
【０００９】
図１及び図２において、１はダイパッド外形ライン、２はチップ外形ライン、３はダイパッド上の基準点、４はリードフレーム先端配置ライン、５と６はそれぞれリードフレーム先端配置ライン４の端点、７〜１８はリードフレーム先端部、１９と２０はリードフレーム先端ピッチ、２１はリードフレーム先端配置角度ψ、２２はリードピッチ角度θｉ、２３は二等辺三角形の側辺の長さ、２４はリード先端幅（ｗｉ）である。
【００１０】
図１及び図２に示されるように、この実施の形態によるリードフレーム先端配置においては、ダイパッド１の中に基準点３をとり、ダイパッド１に対向してリード先端を配置するためのリード先端配置ライン４を設定している。そして、基準点３を頂点とし、その底辺の一点はリード先端配置ライン４の上に位置するようにして、同じ底辺の長さの二等辺三角形を所定数配列する。そして、その二等辺三角形の底辺の長さをリードピッチと定義することで、均等リードピッチを設定している。そして、この均等リードピッチの中に均等リード幅のリードフレーム先端を配置している。
【００１１】
次に、このようなリードフレーム先端配置の設計ステップについて説明する。図３及び図４は、リードフレーム先端ピッチ等分割方式でリードフレーム先端配置を実施するためのフローチャートである。図３において、ステップＳ１は処理のスタート、ステップＳ２は初期化、ステップＳ３はリード配置領域設定、ステップＳ４は均等リードピッチ計算、ステップＳ５は均等リード先端幅計算、ステップＳ６は処理の終了を示している。図４は、図５のステップＳ４の詳細を示す図である。
【００１２】
設計ステップについて説明すると、先ず図３のステップＳ１において、均等リードピッチ計算処理を開始し、ステップＳ２において、リード先端の配置領域に配置するリード本数つまり分割数ｎを設定する。
【００１３】
次に、ステップＳ３において、図１に示すように基準点３を基準としてリード先端を配置する配置領域の設定を行う。これにより、基準点３と、リード先端配置ライン４とその両端点５，６を設定する。
【００１４】
次に、ステップＳ４において、均等なリードピッチを設定するための均等リードピッチ計算を行う。均等リードピッチ計算のための基本式は式１−１、式１−２ に示す非線型方程式であり、これをリードピッチについて解くことにより求めることができる。
【００１５】
【数１】
【００１６】
ここで、ψは、図１に示すように、基準点３を頂点としたリード先端配置領域の角度２１であり、θiは図１のそれぞれの二等辺三角形の頂点の角度２２である。また、Pitchは図１及び図２のリードピッチ１９，２０であり、Ｒiはそれぞれの二等辺三角形の側辺の長さ２３である。そして、ｎはリード本数である。
【００１７】
図４は図３のステップＳ４の詳細である。図４の均等リードピッチ計算のフローチャートを用いて、式１−１，式１−２に逐次二分法を適用した均等リードピッチ計算法について説明する。
図４のステップＰ１において、均等リードピッチ計算を開始する。次に、ステップＰ２において、式１−１の解が存在する範囲として、リードピッチの下限値ＰＬと上限値ＰＲを定める。例えば、下限値ＰＬ＝０．０、上限値ＰＲ＝リード先端配置ライン４の長さ（両端点５と６間の長さ）とする。
【００１８】
ステップＰ３において、リードピッチの値を、下限値ＰＬと上限値ＰＲの平均値として、式２により求める。
Ｐｉｔｃｈ＝（ＰＬ＋ＰＲ）／２ …………式２
【００１９】
次に、ステップＰ４において、式１−２により図１に示す各二等辺三角形のそれぞれのリードピッチ角度θiを求める。Ｒiは各二等辺三角形の側辺の長さであるが、初期値として、例えば基準点３と端点５との間の長さを与える。
【００２０】
次に、ステップＰ５において、式１−１ を判定式として用いて、式１−１の左辺が負であれば（つまりψ＜Σθｉであれば）、ステップＰ６において式３−１によりリードピッチの下限値ＰＬを定め、式１−１の左辺が正であれば（つまりψ＞Σθｉであれば）、ステップＰ７において式３−２によりリードピッチの上限値ＰＲを定める。
ＰＬ＝Ｐｉｔｃｈ …… 式３−１
ＰＲ＝Ｐｉｔｃｈ …… 式３−２
【００２１】
いずれの場合も、再びステップＰ３に戻り、ステップＰ３〜Ｐ５を繰り返す。式１−１の左辺がゼロ値のときは（つまりψ=Σθiのときは）、繰り返しを脱出して、ステップＰ９に進む。
ステップＰ９は、均等リードピッチ計算の終了であり、図３のステップＳ５に移る。
【００２２】
図３のステップＳ５においては、均等リード先端幅ｗiを式４により計算して求める。
ｗi＝Pitch・α ……… 式４
(i=1,2, ,n) (0＜α＜1)
【００２３】
ここで、均等リード先端幅ｗi は図１及び図２に示したリード先端幅２４である。また、αはリードピッチPitchをもとにリード先端幅ｗiを決定する係数であり、１．０未満の正値を任意に決めることができる。また、ｎはリード本数である。
【００２４】
次に、ステップＳ６は終了処理である。この時点で、図１の端点５、６間に、均等リードピッチで所定数のリードフレーム先端を配置するための分割を完了するとともに、均等リード先端幅２４（ｗi）が決定される。
【００２５】
なお、上記の実施の形態では、非線形方程式の数値解法に逐次二分法を用いたが、ニュートンラプソン法などの他の数値解法も適用することができる。
また、αは１．０未満の値として設定したが、０〜１．０から選択し解の無い場合に変更して、この区間を探索する方法により個別設定することも自動設定することもできる。
【００２６】
以上のように、この実施の形態によれば、均等リードピッチで均等リード幅を有するリードフレーム先端配置を効果的に設計することができる。
また、均等リードピッチで均等リード先端幅のリードは、電気抵抗や熱抵抗などの物理特性が均一であり、半導体装置の特性の安定に寄与する。
【００２７】
【発明の効果】
以上のように、この発明によれば、基準点を設定して、同じ底辺の長さの二等辺三角形を配置し、その底辺の長さをリードピッチと定義することで、均等リードピッチと均等リード幅のリードフレーム先端を設計するようにしたので、均等リードピッチで均等リード幅を有するリードフレーム先端配置を効果的に設計する方法が得られる。
【００２８】
また、この発明によれば、所定数の二等辺三角形が基準点に形成する各頂角を算出し、各頂角の総和が一定の角度になるように二等辺三角形の底辺の長さを調整するようにしたので、均等リードピッチで均等リード幅を有するリードフレーム先端配置を効果的に設計する方法が得られる。
【００２９】
また、この発明によれば、均等リードピッチの算出に逐次二分法を用いたことで、数値的に正確にリードピッチを設定し、均等なリード先端幅を設定することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるリードフレーム先端配置設計方法を説明するための図であり、リードフレーム先端の配置図である。
【図２】この発明の実施の形態１によるリードフレーム先端配置の部分拡大図である。
【図３】この発明の実施の形態１によるリードフレーム先端配置を実施するためのフローチャートである。
【図４】この発明の実施の形態１による均等リードピッチ計算法のフローチャートである。
【図５】従来例によるリード先端配置図である。
【図６】従来例によるリードピッチを示す図である。
【符号の説明】
１ ダイパッド外形ライン ２ チップ外形ライン、 ３ 基準点、 ４ リードフレーム先端配置ライン、 ５、６ リードフレーム先端配置ラインの端点、 ７〜１８ リードフレーム先端部、 １９、２０ リードフレーム先端ピッチ、 ２１ リード先端配置角度、 ２２ リードピッチ角度、 ２３ 二等辺三角形の側辺の長さ、 ２４ リード先端幅。
【発明の属する技術分野】
本発明は、リードフレーム先端配置設計方法に関し、特にリードフレーム先端を均等リードピッチで配置するための設計方法に関するものである。
【０００２】
【従来の技術】
先ず、従来のリードフレーム先端配置設計方法の例について説明する。
図５及び図６は、従来のリードフレーム先端配置設計方法を説明するための図である。図５は、リード先端配置図の１／４モデルを示している。また、図６は、リードピッチの定義を示す図である。
図５及び図６において、１はダイパッド外形ライン、２はチップ外形ライン、３は基準点、４はリードフレーム先端配置ライン、５はリードフレーム先端配置ラインの端点、６はリードフレーム先端配置ラインの他の端点、７〜１８はリードフレーム先端部である。
また、図６において、１９と２０はリードフレーム先端ピッチであり、２３はリード先端幅である。また２５はリード先端の中心軸、２６はリードフレーム先端配置ライン６とリード先端の中心軸２５間の角度である。また、図５において、３０はダイパッドコーナー部である。
【０００３】
この従来例においては、図６に示すリードピッチ１９、２０は、図５に示すリードフレーム先端配置ライン４の両方の端点５と６の間を等分割するように定義していた。そのためダイパッドコーナー部３０に近づくほど、図６に示す角度２６が小さくなり、リード幅２３が狭くなるという欠点があった。
【０００４】
【発明が解決しようとする課題】
このように、従来のリードフレーム先端配置設計においては、リード先端ラインを等分割し、その１分割分の長さをリードピッチと定義していた。そのためダイパッドコーナー部のリード先端幅は、ダイパッド中央部に比べ狭くなることと、リードピッチ及びリード先端幅が不均等になるという問題があった。また、リード先端幅が狭い場合には、ワイヤボンダーの制約上、ワイヤボンディングに不利な点があった。
この発明は、このような課題を解決するためになされたもので、均等リードピッチと均等リード幅を有するリードフレーム先端を効果的に設計する方法を提供しようとするものである。
【０００５】
【課題を解決するための手段】
この発明のリードフレーム先端配置設計方法は、ダイパッド上の基準点とリードフレーム先端配置ラインとを設定するステップと、上記基準点を頂点とし上記リードフレーム先端配置ライン上に底辺の一点を有するとともに上記底辺の長さが互いに等しい複数の二等辺三角形を設定するステップと、上記二等辺三角形の上記底辺の長さを調整して上記リードフレーム先端配置ラインの中に上記底辺の長さが互いに等しい所定数の二等辺三角形を配置するステップと、上記二等辺三角形の上記底辺に沿ってリードフレーム先端を配置するステップとを含むことを特徴とするものである。
【０００６】
また、この発明のリードフレーム先端配置設計方法は、上記所定数の二等辺三角形が上記基準点に形成する各頂角を算出するステップと、上記各頂角の総和を算出するステップと、上記リードフレーム先端配置ラインが上記基準点に対して形成する頂角の大きさと上記所定数の二等辺三角形の各頂角の総和が等しくなるように上記底辺の長さを調整するステップとを含むことを特徴とするものである。
【０００７】
また、この発明のリードフレーム先端配置設計方法は、上記二等辺三角形の上記底辺の上限値と下限値とを設定するステップと、上記上限値及び下限値から逐次二分法により上記底辺を算出し調整するステップとを含むことを特徴とするものである。
【０００８】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態について説明する。なお、図中の同一の符号は、それぞれ同一または相当部分を示す。
実施の形態１．
図１〜図４は、この発明の実施の形態によるリードフレーム先端配置設計方法を説明するための図である。図１は、リードフレーム先端ピッチ等分割方式によるリードフレーム先端の配置図である。また、これは１／４モデルを示している。図２は、リードフレーム先端ピッチ等分割方式によるリードフレーム先端配置の部分拡大図であり、リードピッチを説明する図である。
【０００９】
図１及び図２において、１はダイパッド外形ライン、２はチップ外形ライン、３はダイパッド上の基準点、４はリードフレーム先端配置ライン、５と６はそれぞれリードフレーム先端配置ライン４の端点、７〜１８はリードフレーム先端部、１９と２０はリードフレーム先端ピッチ、２１はリードフレーム先端配置角度ψ、２２はリードピッチ角度θｉ、２３は二等辺三角形の側辺の長さ、２４はリード先端幅（ｗｉ）である。
【００１０】
図１及び図２に示されるように、この実施の形態によるリードフレーム先端配置においては、ダイパッド１の中に基準点３をとり、ダイパッド１に対向してリード先端を配置するためのリード先端配置ライン４を設定している。そして、基準点３を頂点とし、その底辺の一点はリード先端配置ライン４の上に位置するようにして、同じ底辺の長さの二等辺三角形を所定数配列する。そして、その二等辺三角形の底辺の長さをリードピッチと定義することで、均等リードピッチを設定している。そして、この均等リードピッチの中に均等リード幅のリードフレーム先端を配置している。
【００１１】
次に、このようなリードフレーム先端配置の設計ステップについて説明する。図３及び図４は、リードフレーム先端ピッチ等分割方式でリードフレーム先端配置を実施するためのフローチャートである。図３において、ステップＳ１は処理のスタート、ステップＳ２は初期化、ステップＳ３はリード配置領域設定、ステップＳ４は均等リードピッチ計算、ステップＳ５は均等リード先端幅計算、ステップＳ６は処理の終了を示している。図４は、図５のステップＳ４の詳細を示す図である。
【００１２】
設計ステップについて説明すると、先ず図３のステップＳ１において、均等リードピッチ計算処理を開始し、ステップＳ２において、リード先端の配置領域に配置するリード本数つまり分割数ｎを設定する。
【００１３】
次に、ステップＳ３において、図１に示すように基準点３を基準としてリード先端を配置する配置領域の設定を行う。これにより、基準点３と、リード先端配置ライン４とその両端点５，６を設定する。
【００１４】
次に、ステップＳ４において、均等なリードピッチを設定するための均等リードピッチ計算を行う。均等リードピッチ計算のための基本式は式１−１、式１−２ に示す非線型方程式であり、これをリードピッチについて解くことにより求めることができる。
【００１５】
【数１】
ここで、ψは、図１に示すように、基準点３を頂点としたリード先端配置領域の角度２１であり、θiは図１のそれぞれの二等辺三角形の頂点の角度２２である。また、Pitchは図１及び図２のリードピッチ１９，２０であり、Ｒiはそれぞれの二等辺三角形の側辺の長さ２３である。そして、ｎはリード本数である。
【００１７】
図４は図３のステップＳ４の詳細である。図４の均等リードピッチ計算のフローチャートを用いて、式１−１，式１−２に逐次二分法を適用した均等リードピッチ計算法について説明する。
図４のステップＰ１において、均等リードピッチ計算を開始する。次に、ステップＰ２において、式１−１の解が存在する範囲として、リードピッチの下限値ＰＬと上限値ＰＲを定める。例えば、下限値ＰＬ＝０．０、上限値ＰＲ＝リード先端配置ライン４の長さ（両端点５と６間の長さ）とする。
【００１８】
ステップＰ３において、リードピッチの値を、下限値ＰＬと上限値ＰＲの平均値として、式２により求める。
Ｐｉｔｃｈ＝（ＰＬ＋ＰＲ）／２ …………式２
【００１９】
次に、ステップＰ４において、式１−２により図１に示す各二等辺三角形のそれぞれのリードピッチ角度θiを求める。Ｒiは各二等辺三角形の側辺の長さであるが、初期値として、例えば基準点３と端点５との間の長さを与える。
【００２０】
次に、ステップＰ５において、式１−１ を判定式として用いて、式１−１の左辺が負であれば（つまりψ＜Σθｉであれば）、ステップＰ６において式３−１によりリードピッチの下限値ＰＬを定め、式１−１の左辺が正であれば（つまりψ＞Σθｉであれば）、ステップＰ７において式３−２によりリードピッチの上限値ＰＲを定める。
ＰＬ＝Ｐｉｔｃｈ …… 式３−１
ＰＲ＝Ｐｉｔｃｈ …… 式３−２
【００２１】
いずれの場合も、再びステップＰ３に戻り、ステップＰ３〜Ｐ５を繰り返す。式１−１の左辺がゼロ値のときは（つまりψ=Σθiのときは）、繰り返しを脱出して、ステップＰ９に進む。
ステップＰ９は、均等リードピッチ計算の終了であり、図３のステップＳ５に移る。
【００２２】
図３のステップＳ５においては、均等リード先端幅ｗiを式４により計算して求める。
ｗi＝Pitch・α ……… 式４
(i=1,2, ,n) (0＜α＜1)
【００２３】
ここで、均等リード先端幅ｗi は図１及び図２に示したリード先端幅２４である。また、αはリードピッチPitchをもとにリード先端幅ｗiを決定する係数であり、１．０未満の正値を任意に決めることができる。また、ｎはリード本数である。
【００２４】
次に、ステップＳ６は終了処理である。この時点で、図１の端点５、６間に、均等リードピッチで所定数のリードフレーム先端を配置するための分割を完了するとともに、均等リード先端幅２４（ｗi）が決定される。
【００２５】
なお、上記の実施の形態では、非線形方程式の数値解法に逐次二分法を用いたが、ニュートンラプソン法などの他の数値解法も適用することができる。
また、αは１．０未満の値として設定したが、０〜１．０から選択し解の無い場合に変更して、この区間を探索する方法により個別設定することも自動設定することもできる。
【００２６】
以上のように、この実施の形態によれば、均等リードピッチで均等リード幅を有するリードフレーム先端配置を効果的に設計することができる。
また、均等リードピッチで均等リード先端幅のリードは、電気抵抗や熱抵抗などの物理特性が均一であり、半導体装置の特性の安定に寄与する。
【００２７】
【発明の効果】
以上のように、この発明によれば、基準点を設定して、同じ底辺の長さの二等辺三角形を配置し、その底辺の長さをリードピッチと定義することで、均等リードピッチと均等リード幅のリードフレーム先端を設計するようにしたので、均等リードピッチで均等リード幅を有するリードフレーム先端配置を効果的に設計する方法が得られる。
【００２８】
また、この発明によれば、所定数の二等辺三角形が基準点に形成する各頂角を算出し、各頂角の総和が一定の角度になるように二等辺三角形の底辺の長さを調整するようにしたので、均等リードピッチで均等リード幅を有するリードフレーム先端配置を効果的に設計する方法が得られる。
【００２９】
また、この発明によれば、均等リードピッチの算出に逐次二分法を用いたことで、数値的に正確にリードピッチを設定し、均等なリード先端幅を設定することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるリードフレーム先端配置設計方法を説明するための図であり、リードフレーム先端の配置図である。
【図２】この発明の実施の形態１によるリードフレーム先端配置の部分拡大図である。
【図３】この発明の実施の形態１によるリードフレーム先端配置を実施するためのフローチャートである。
【図４】この発明の実施の形態１による均等リードピッチ計算法のフローチャートである。
【図５】従来例によるリード先端配置図である。
【図６】従来例によるリードピッチを示す図である。
【符号の説明】
１ ダイパッド外形ライン ２ チップ外形ライン、 ３ 基準点、 ４ リードフレーム先端配置ライン、 ５、６ リードフレーム先端配置ラインの端点、 ７〜１８ リードフレーム先端部、 １９、２０ リードフレーム先端ピッチ、 ２１ リード先端配置角度、 ２２ リードピッチ角度、 ２３ 二等辺三角形の側辺の長さ、 ２４ リード先端幅。
Claims (3)
- ダイパッド上の基準点とリードフレーム先端配置ラインとを設定するステップと、上記基準点を頂点とし上記リードフレーム先端配置ライン上に底辺の一点を有するとともに上記底辺の長さが互いに等しい複数の二等辺三角形を設定するステップと、上記二等辺三角形の上記底辺の長さを調整して上記リードフレーム先端配置ラインの中に上記底辺の長さが互いに等しい所定数の二等辺三角形を配置するステップと、上記二等辺三角形の上記底辺に沿ってリードフレーム先端を配置するステップとを含むことを特徴とするリードフレーム先端配置設計方法。
- 上記所定数の二等辺三角形が上記基準点に形成する各頂角を算出するステップと、上記各頂角の総和を算出するステップと、上記リードフレーム先端配置ラインが上記基準点に対して形成する頂角の大きさと上記所定数の二等辺三角形の各頂角の総和が等しくなるように上記底辺の長さを調整するステップとを含むことを特徴とする請求項１に記載のリードフレーム先端配置設計方法。
- 上記二等辺三角形の上記底辺の上限値と下限値とを設定するステップと、上記上限値及び下限値から逐次二分法により上記底辺を算出し調整するステップとを含むことを特徴とする請求項２に記載のリードフレーム先端配置設計方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17823497A JP3570858B2 (ja) | 1997-07-03 | 1997-07-03 | リードフレーム先端配置設計方法 |
| US09/044,786 US6134700A (en) | 1997-07-03 | 1998-03-20 | Leadframe tip arrangement designing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17823497A JP3570858B2 (ja) | 1997-07-03 | 1997-07-03 | リードフレーム先端配置設計方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1126683A JPH1126683A (ja) | 1999-01-29 |
| JP3570858B2 true JP3570858B2 (ja) | 2004-09-29 |
Family
ID=16044948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17823497A Expired - Fee Related JP3570858B2 (ja) | 1997-07-03 | 1997-07-03 | リードフレーム先端配置設計方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6134700A (ja) |
| JP (1) | JP3570858B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9257374B1 (en) * | 2014-12-24 | 2016-02-09 | Nxp B.V. | Thin shrink outline package (TSOP) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5434750A (en) * | 1992-02-07 | 1995-07-18 | Lsi Logic Corporation | Partially-molded, PCB chip carrier package for certain non-square die shapes |
| US5442230A (en) * | 1994-09-16 | 1995-08-15 | National Semiconductor Corporation | High density integrated circuit assembly combining leadframe leads with conductive traces |
| JP2967752B2 (ja) * | 1997-03-12 | 1999-10-25 | 三菱電機株式会社 | リードフレーム先端配置設計方法 |
-
1997
- 1997-07-03 JP JP17823497A patent/JP3570858B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-20 US US09/044,786 patent/US6134700A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1126683A (ja) | 1999-01-29 |
| US6134700A (en) | 2000-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1195406A (ja) | 露光パターン及びその発生方法 | |
| JP3570858B2 (ja) | リードフレーム先端配置設計方法 | |
| TWI721641B (zh) | 曲面顯示裝置的製造方法 | |
| JP3334796B2 (ja) | 半導体装置の研磨シミュレーション方法 | |
| JP4238604B2 (ja) | 形状データ作成方法および形状データ作成システム | |
| JP2967752B2 (ja) | リードフレーム先端配置設計方法 | |
| JP3335916B2 (ja) | ワイヤボンディングパッドの自動検索装置及び検索方法 | |
| JP2595873B2 (ja) | リードフレーム先端配置設計方法 | |
| JP2004128474A (ja) | 磁気センサの製造方法およびリードフレーム | |
| JPH0750826B2 (ja) | 直接描画装置 | |
| JP2705205B2 (ja) | チップ・オン・ボード最適インナーリード先端設計システム | |
| JPH07152805A (ja) | 抵抗パターンの検証方法 | |
| JP4023021B2 (ja) | 層間絶縁膜の段差測定装置 | |
| JP2765476B2 (ja) | リードフレーム設計方法 | |
| JP2927223B2 (ja) | リードフレーム設計方法 | |
| TW447099B (en) | Method for configuring the die pad on the chip | |
| JPH06101490B2 (ja) | ワイヤボンディング方法 | |
| JP4508447B2 (ja) | エッチング形状予測方法 | |
| JPH01258436A (ja) | Ｔａｂ ｉｃのリードフレーム | |
| JPH0260148A (ja) | 半導体集積回路装置 | |
| JPH11211453A (ja) | 構造体の形状測定装置及び形状測定方法及びコンピュータ読み取りが可能な記憶媒体 | |
| JP3619653B2 (ja) | 姿見駒の形状デ−タ作成装置 | |
| CN116403993A (zh) | 晶圆验收测试结构及检测方法 | |
| JPH03233950A (ja) | フレキシブルテープ及び半導体チップの実装構造 | |
| JPH0877225A (ja) | 半導体集積回路の面積見積法及び面積見積装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040622 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |