CN103973330A - 高频半导体开关和半导体器件模块 - Google Patents

高频半导体开关和半导体器件模块 Download PDF

Info

Publication number
CN103973330A
CN103973330A CN201310350615.2A CN201310350615A CN103973330A CN 103973330 A CN103973330 A CN 103973330A CN 201310350615 A CN201310350615 A CN 201310350615A CN 103973330 A CN103973330 A CN 103973330A
Authority
CN
China
Prior art keywords
semiconductor switch
frequency semiconductor
control circuit
substrate
switching circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310350615.2A
Other languages
English (en)
Other versions
CN103973330B (zh
Inventor
杉浦政幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103973330A publication Critical patent/CN103973330A/zh
Application granted granted Critical
Publication of CN103973330B publication Critical patent/CN103973330B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transceivers (AREA)

Abstract

本发明涉及一种高频半导体开关和半导体器件模块。在衬底上形成开关电路、控制电路、接地线和控制线。开关电路将天线端子与多个高频端子之一相连接。控制电路向开关电路输出控制信号。接地线设置在开关电路与控制电路之间，且从接近衬底边缘的位置延伸到接近衬底的相对边缘的位置。传送控制信号的控制线设置在接地线的一端与半导体衬底的边缘之间。

Description

高频半导体开关和半导体器件模块
相关申请的交叉参考
本申请基于2013年1月25日提交的日本专利申请No.2013-011754并要求享有其优先权权益，其全部内容通过参考并入本文。
技术领域
实施例总体上涉及高频半导体开关和半导体器件模块。
背景技术
近年来，在提高用于通信的接收和传送电路中使用的高频半导体开关的性能和功能方面发展迅速。另外，存在对于低成本、小型化、高集成度和低功耗的强烈要求。为了满足这种要求，已经将高电子迁移率晶体管（HEMT）用作化合物半导体器件的替代物，并且正在开发使用绝缘体上硅（SOI）型MOS晶体管的多种高频半导体开关，在其中的寄生电容小于形成于硅衬底上的金属氧化物半导体（MOS）晶体管，并且其能够降低功耗。
对于具有安装在同一半导体衬底上的开关电路和控制电路的高频半导体开关，存在高频信号泄漏到控制电路外部而对开关电路的操作造成不利影响的问题。对于使用数字调制方法的高频半导体开关，对开关的设计要求比传统高频半导体开关更为严格，包括低失真和优良的线性。
发明内容
实施例提供了一种高频半导体开关和半导体器件模块，其具有低失真和改进的线性。
总体上，根据实施例的高频半导体开关包括衬底上的开关电路。开关电路被配置为将天线端子连接到从多个高频端子选择的高频端子。半导体开关还包括衬底上的控制电路。控制电路被配置为输出控制信号，用于控制所述开关电路的所述高频端子的选择。接地线布置在所述开关电路与所述控制电路之间，并远离它们，可以起到它们之间的电屏蔽的作用。接地线从位于第一衬底边缘附近的接地端子延伸到位于第二衬底边缘附近的第二接地端子，所述第二衬底边缘与所述第一衬底边缘相对。半导体开关进一步包括控制线，用于在所述控制电路与所述开关电路之间传送控制信号。控制线布置在所述接地线的一端与衬底边缘之间。
附图说明
图1是示出根据第一实施例的高频半导体开关的方框图。
图2是示出根据第一实施例的高频半导体开关芯片的轮廓平面图。
图3是示出根据第一实施例的开关电路的结构的电路图。
图4是沿图2所示的线A-A的截面图。
图5是沿图2所示的线B-B的截面图。
图6是示出第一修改实施例的截面图。
图7是示出根据第二实施例的模块的示意性截面图。
图8是图7中区域A的放大截面图。
图9是示出根据第三实施例的高频半导体开关芯片的轮廓平面图。
图10是示出根据第三实施例的滤波器电路的结构的电路图。
图11A和11B示出了根据第三实施例的高频信号的泄漏。
图12是示出根据第三实施例的高频信号的泄漏的图示。
图13是示出根据第四实施例的滤波器电路的轮廓平面图。
图14是沿图13中所示的线C-C的截面图。
具体实施方式
将参考附图来说明实施例。
（第一实施例）
首先，参考附图来说明根据第一实施例的高频半导体开关。在这个实施例中，在开关电路与电源电路之间提供接地线，在接地线的外部提供了控制线以旁路接地线，从而改进了高频半导体开关的线性。
如图1所示，高频半导体开关90设有开关电路4、控制电路10、端子P1、端子P2、端子Pvdd、天线端子Pant和RF端子（高频端子）Prf1到n。开关电路4和控制电路10形成于同一半导体衬底上（1个芯片），包括形成于SOI衬底上的SOI（绝缘体上硅）型MOS（金属氧化物半导体）晶体管。
高频半导体开关90是具有开关电路4的高频半导体开关，开关电路4是单刀n掷（SPnT）型。高频半导体开关90应用于用于通信的传送电路和接收电路，且例如可以在蜂窝电话的传送和接收电路中使用。
控制电路10包括解码器1、电源电路2和驱动器电路3。将高电位侧的电源Vdd提供给控制电路10。
解码器1通过端子P1接收数据信号Sdata，通过端子P2接收时钟信号Sclk。解码器1产生数据信号Sd1到Sdn（解码器信号的n比特），它们是作为串行数据信号的数据信号Sdata解码后的并行数据信号。解码器1向驱动器电路3输出数据信号Sd1到Sdn。
为电源电路2提供高电位侧的电源Vdd，电源电路2产生正电压V1、正电压Vp和负电压Vn。电源电路2向驱动器电路3输出正电压V1、正电压Vp和负电压Vn。
在此，从高频半导体开关90的外部提供高电位侧的电源Vdd，例如将高电位侧的电源Vdd的电压设定为3V。例如将正电压Vp设定为3.5V。例如将负电压Vn设定为-1.4V。
驱动器电路3输入数据信号Sd1到Sdn、正电压V1、正电压Vp和负电压Vn。驱动器电路3产生控制开关电路4的控制信号Scon1到Sconn和控制信号Scon1b到Sconnb，随后将这些信号输出到开关电路4。在此，控制信号Scon1b是控制信号Scon1的反相信号；控制信号Scno2b是控制信号Scon2的反相信号等，控制信号Sconnb是控制信号Sconn的反相信号。
开关电路4通过天线端子Pant接收公共高频信号Srfcom，从控制电路接收控制信号Scon1到Sconn和控制信号Scon1b到Sconnb。
在控制信号Scon1和控制信号Scon1b具有使能状态的情况下，开关电路4通过RF端子Prf1输出公共高频信号Srfcom，作为高频信号Srf1。在控制信号Scon2和控制信号Scon2b具有使能状态的情况下，开关电路4通过RF端子Prf2输出公共高频信号Srfcom，作为高频信号Srf2。
类似地，在控制信号Sconn和控制信号Sconnb具有使能状态的情况下，开关电路4通过RF端子Prfn输出公共高频信号Srfcom，作为高频信号Srfn。
在图2所示的实例中，高频半导体开关半导体芯片100具有矩形形状。高频半导体开关芯片100是包含高频半导体开关90的半导体芯片。
高频半导体开关芯片100设有控制电路10、分路FET部件SHUt1到SHUtn、通过FET部件（through FET part）THRt1到THRtn、电阻器21、电阻器22、控制线23到25、信号线26、接地线（第一接地线）27、天线端子Pant、RF端子Prf1到Prfn、端子Pvdd、端子P1、端子P2、和接地端子Pvss1到Pvss6。在此，n是大于等于2的偶数。
在这个实例中，控制电路10被配置在高频半导体开关芯片100的右侧。奇数编号的分路FET部件SHUt1、…、SHUt(n-1)和奇数编号的通过FET部件THRt1、…、通过THRt(n-1)被示出为配置在高频半导体开关芯片100的上部的中心和左侧。偶数编号的分路FET部件SHUt2、…、SHUtn和偶数编号的通过FET部件THRt2、…、通过THRtn被配置在高频半导体开关芯片100的下部的中心和左侧。
接地线27位于分路FET部件SHUt1到SHUtn和通过FET部件THRt1到THRtn（它们可以共同称为开关电路4）与控制电路10之间，以便阻隔分路FET部件SHUt1到SHUtn和通过FET部件THRt1到THRtn（开关电路4）与控制电路10。接地线27被配置成直线中，其具有比控制线和信号线相对更宽的线宽度。接地线17连接接地端子Pvss1和接地端子Pvss2。接地线27在两端比开关电路4和控制电路10延伸得更长，就是说，接地线27延伸超过开关电路4和控制电路10的组件结构的投影宽度。
信号线26连接天线端子Pant、分路FET部件SHUt1到SHUtn和通过FET部件THRt1到THRtn。使用信号线26将公共高频信号Srfcom经由天线端子Pant传送到开关电路4。
在控制电路10与接地线27之间提供控制线24，并连接控制电路10的驱动器电路3与电阻器21和电阻器22。使用控制线24来传送控制信号Scon1、控制信号Scon1b、…、控制信号Scon(n-1)和控制信号Scon(n-1)b，并经由电阻器21和控制线23传送到奇数编号的分路FET部件和通过FET部件。使用控制线24来传送控制信号Scon2、控制信号Scon2b、…、控制信号Sconn和控制信号Sconnb，并经由电阻器22和控制线25传送到偶数编号的分路FET部件和通过FET部件。
在高频半导体开关芯片100的上部外围侧提供控制线23，以回避接地线27和接地端子Pvss1。控制线23从高频半导体开关芯片100的外围侧连接到奇数编号的分路FET部件SHUt1、…、分路FET部件SHUt(n-1)、通过FET部件THRt1、…、通过FET部件THRt(n-1)。
在高频半导体开关芯片100的下部外围侧提供控制线25，以回避接地线27和接地端子Pvss2。控制线25从高频半导体开关芯片100的外围侧连接到偶数编号的分路FET部件SHUt2、…、分路FET部件SHUtn、通过FET部件THRt2、…、通过FET部件THRtn。
通过如上所述地布置接地线27，可以抑制高频信号泄漏到控制电路10，从而减小对开关电路4的操作的影响。
在高频半导体开关芯片100的中央上部上提供分路FET部件SHUt1。将分路FET部件SHUt1连接到传送控制线23中的控制信号Scon1b的控制线。在高频半导体开关芯片100的中央上部上提供通过FET部件THRt1。将通过FET部件THRt1连接到传送控制线23中的控制信号Scon1的控制线。通过FET部件THRt1的占用面积比分路FET部件SHUt1的大。
在高频半导体开关芯片100的左上部上提供分路FET部件SHUt(n-1)。将分路FET部件SHUt(n-1)连接到传送控制线23中的控制信号Scon(n-1)b的控制线。在高频半导体开关芯片100的左上部上提供通过FET部件THRt(n-1)。将通过FET部件THRt(n-1)连接到传送控制线23中的控制信号Scon(n-1)的控制线。通过FET部件THRt(n-1)的占用面积比分路FET部件SHUt(n-1)的大。
在高频半导体开关芯片100的中央下部上提供分路FET部件SHUt2。将分路FET部件SHUt2连接到传送控制线25中的控制信号Scon2b的控制线。在高频半导体开关芯片100的中央下部上提供通过FET部件THRt2。将通过FET部件THRt2连接到传送控制线25中的控制信号Scon2的控制线。通过FET部件THRt2的占用面积比分路FET部件SHUt2的大。
在高频半导体开关芯片100的左下部上提供分路FET部件SHUtn。将分路FET部件SHUtn连接到传送控制线25中的控制信号Sconnb的控制线。在高频半导体开关芯片100的左下部上提供通过FET部件THRtn。将通过FET部件THRtn连接到传送控制线25中的控制信号Sconn的控制线。通过FET部件THRtn的占用面积比分路FET部件SHUtn的大。
连接到控制线24的电阻器21仅连接到控制线24的奇数编号控制线；连接到控制线24的电阻器22仅连接到控制线24的偶数编号控制线。电阻器21和电阻器22用于抑制高频信号通过FET的栅极电容泄漏到控制电路10一侧。为了电阻器21和电阻器22具有充分大于栅极电容所产生的阻抗的电阻值，优选地将电阻器例如设定为约几十kΩ。
如图3所示，开关电路4的分路FET部件SHUt1设有电阻器R11、电阻器R12、电阻器R1k、分路晶体管S11、分路晶体管S12和分路晶体管S1k。为开关电路4的通过FET部件THRt1提供电阻器R111、电阻器R112、电阻器R11j、通过晶体管T11、通过晶体管T12和通过晶体管T1j。
在此，在端子Prf1侧与低电位侧电源Vss（地电位）之间提供k个级联的分路晶体管S11、分路晶体管S12、…、和分路晶体管S1k。同样，在端子Prf1侧与天线端子Pant侧之间提供j个级联的通过晶体管T11、通过晶体管T12、…、和通过晶体管T1j。
在分路晶体管S11的栅极处提供电阻器R11。在分路晶体管S12的栅极处提供电阻器R12。在分路晶体管S1k的栅极处提供电阻器R1k。在通过晶体管T11的栅极处提供电阻器R111。在通过晶体管T12的栅极处提供电阻器R112。在通过晶体管T1j的栅极处提供电阻器R11j。
开关电路4的分路FET部件SHUtn设有电阻器Rn1、电阻器Rn2、电阻器Rnk、分路晶体管Sn1、分路晶体管Sn2和分路晶体管Snk。开关电路4的通过FET部件THRtn设有电阻器R1n1、电阻器R1n2、电阻器R1nj、通过晶体管Tn1、通过晶体管Tn2和通过晶体管Tnj。
在端子Prfn侧与低电位侧电源Vss（地电位）之间提供k个级联的分路晶体管Sn1、分路晶体管Sn2、…、和分路晶体管Snk。在端子Prfn侧与天线端子Pant侧之间提供j个级联的通过晶体管Tn1、通过晶体管Tn2、…、和通过晶体管Tnj。
在分路晶体管Sn1的栅极处提供电阻器Rn1。在分路晶体管Sn2的栅极处提供电阻器Rn2。在分路晶体管Snk的栅极处提供电阻器Rnk。在通过晶体管Tn1的栅极处提供电阻器R1n1。在通过晶体管Tn2的栅极处提供电阻器R1n2。在通过晶体管Tnj的栅极处提供电阻器R1nj。
在如图4所示的高频半导体开关芯片100的截面方向上，传送控制信号的控制线通过绝缘膜而由接地线（包括元件34、36、37、39和40）围绕。
为了更具体，在高频半导体开关芯片100的上部上，在层间绝缘膜35上提供控制线Lscon1、控制线Lscon1b、…、控制线Lscon(n-1)、和控制线Lscon(n-1)b。将控制线Lscon1、控制线Lscon1b、…、控制线Lscon(n-1)、和控制线Lscon(n-1)b设置在第二层布线37中。控制线Lscon1传送控制信号Scon1。控制线Lscon1b传送控制信号Scon1b。控制线Lscon(n-1)传送控制信号Scon(n-1)。控制线Lscon(n-1)b传送控制信号Scon(n-1)b。
接地线围绕控制线Lscon1、控制线Lscon1b、…、控制线Lscon(n-1)、和控制线Lscon(n-1)b，接地线包括第一层布线34、第二层布线37、第三层布线40、过孔36和过孔39。在浅沟槽隔离（STI）结构上提供第一层布线34，在SOI衬底51上，通过层间绝缘膜33并在其上形成该浅沟槽隔离结构。在层间绝缘膜35上提供第二层布线37。在层间绝缘膜38上提供第三层布线40。过孔36埋入到层间绝缘膜35的开口部分中，以便连接第一层布线34和第二层布线37。过孔39埋入到层间绝缘膜38的开口部分中，以便连接第二层布线37和第三层布线40。
在此，控制线由分路FET部件和通过FET部件附近的接地线围绕。将接地端子（例如，Pvss1到6）设定为相同的地电位（也称为地电位）。
如图5所示，接地线27包括第一层布线34、第二层布线37、第三层布线40、过孔36和过孔39。第一层布线34、第二层布线37和第三层布线40具有宽度W1，通过层间绝缘膜形成叠层（宽度比控制线23到25和信号线26的宽）。在开关电路4与控制电路10之间例如在平行形成的11列中配置过孔36和过孔39。
在此，在STI结构上提供接地线27，也可以在形成于SOI衬底51上的N+层52上提供接地线，如图6中的第一修改实施例中所示的那样。
如以上段落中所述的，这个实施例中的高频半导体开关设有接地线27，其具有宽度W1，且设置在开关电路4与控制电路10之间，以便将开关电路4与控制电路10隔离，并抑制电路块之间的干扰。在高频半导体开关芯片100的上端部上提供奇数编号的分路FET部件和通过FET部件。在高频半导体开关芯片100的下端部上提供偶数编号的分路FET部件和通过FET部件。控制线23从高频半导体开关芯片100的上端部连接到奇数编号的分路FET部件和通过FET部件，以便旁路接地线27和接地端子Pvss1。控制线25从高频半导体开关芯片100的下端部连接到偶数编号的分路FET部件和通过FET部件，以便旁路接地线27和接地端子Pvss2。正因为如此，可以抑制高频信号对控制电路10的回绕。
因为控制线23和25在截面方向上（例如图4中所示的）由接地线围绕，所以可以改进屏蔽。因为在高频半导体开关芯片100的端侧上提供分路FET部件，并且在高频半导体开关芯片100的内部提供通过FET部件，并交替配置控制线，在不引起信号之间干扰的情况下，相应控制线中的每一条中的信号都可以具有相反的（或不同的）相位。因此，可以抑制高频信号到控制电路10的泄漏，并为高频半导体开关90提供改进的线性和低失真。
另外，这个实施例中的高频半导体开关90不仅限于应用于蜂窝电话。例如，开关还可以应用于其他电信设备中、通常的信号处理中和汽车中。
（第二实施例）
接下来，参考附图来说明根据第二实施例的高频半导体开关。图7是示出器件模块的示意性截面图。图8是图7中区域A的放大截面图。在这个实施例中，作为焊线的替代物，使用了凸起连接以减小寄生电感。
在以下说明中，对于与第一实施例中的部件相同的部件，使用了相同的参考标记，并省略了对它们的说明；将仅说明区别。
如图7所示，模块200设有电路衬底61、密封材料62、电子组件63到66、凸起67、高频半导体开关芯片100和IC芯片101。模块200例如用于蜂窝电话中。
电子组件63到66安装在电路衬底61的第一主表面上。高频半导体开关芯片100通过凸起67连接到电路衬底61。IC芯片101通过凸起67连接到电路衬底61。以密封材料62密封电子组件63到66、凸起67、高频半导体开关芯片100和IC芯片101。
如图8所示，高频半导体开关芯片100和电路衬底61通过凸起67面对面连接。
如图8所示，电路衬底61是包括五层的电路衬底，包括绝缘衬底71、布线层72、绝缘膜73、过孔74和连接端子75。绝缘衬底71例如由陶瓷或有机绝缘材料构成。在电路衬底61的表面（第一主表面）上提供连接端子75。连接端子75通过过孔74连接到电路衬底61内部的布线层72。以绝缘膜73覆盖在电路衬底61的背面（第二主表面）上提供的布线层72，除了模块与外部衬底（未示出）之间进行连接的区域以外。通过过孔74连接绝缘衬底71的布线层72。
高频半导体开关芯片100设有第三层布线40（端子），其通过层间绝缘膜38延伸。在层间绝缘膜38和第三层布线40（端子）的末端部分上提供表面保护膜81。在第三层布线40（端子）被表面保护膜81暴露出来的部分上提供势垒金属82。
通过凸起67连接连接端子75与势垒金属82。以密封材料62密封连接端子75、表面保护膜81和势垒金属82。
如以上段落中所述的，在这个实施例的高频半导体开关中，使用凸起67面对面连接高频半导体开关芯片100和电路衬底61。由于没有用焊线连接连接端子75和势垒金属82，所以可以减小寄生电感，并且无需用以允许使用焊线的引出布线区域。高频半导体开关芯片100的接地线从而可以以低阻抗连接到模块200的接地线。
因此，与使用了焊线的情况相比，加强了屏蔽效果，并且可以提供具有低失真的高频半导体开关。
（第三实施例）
接下来，参考附图来说明根据第三实施例的高频半导体开关。图9是示出高频半导体开关芯片的轮廓平面图。图10是示出滤波器电路的结构的电路图。在这个实施例中，在驱动器电路附近的控制线上提供了滤波器电路，其可以显著抑制高频信号泄漏到控制电路。
在以下说明中，对于与第一实施例中的部件相同的部件，使用了相同的附图标记，并省略它们的说明；将仅说明区别。
如图9所示，高频半导体开关芯片110具有矩形形状。高频半导体开关芯片110设有控制电路10、分路FET部件SHUt1到SHUtn，通过FET部件THRt1到THRtn、控制线23到25、信号线26、接地线27、滤波器电路91、滤波器电路92、天线端子Pant、RF端子Prf1到Prfn、端子Pvdd、端子P1、端子P2和接地端子Pvss1到Pvss6。滤波器电路91和滤波器电路92起到低通滤波器的作用。
滤波器电路91布置在高频半导体开关芯片110的右上部，滤波器电路91的数量与奇数编号的控制线的数量相同。例如，滤波器电路91布置在驱动器电路3附近的控制线24上，并且连接到接地端子Pvss1。滤波器电路92布置在高频半导体开关芯片110的右下部，滤波器电路92的数量与偶数编号的控制线的数量相同。例如，滤波器电路92布置在驱动器电路3附近的控制线24上，并且连接到接地端子Pvss2。
如图10所示，滤波器电路91和滤波器电路92设有电容器C1、电阻器（第一电阻器）Ra、和电阻器（第二电阻器）Rb。
电阻器Ra的一端设置在开关电路4的一侧上。电阻器Rb的一端连接到电阻器Ra的另一端，电阻器Rb的另一端连接到控制电路10的一侧。电容器C1的一端连接到电阻器Ra的所述另一端和电阻器Rb的所述一端，另一端经由接地端子连接到低电位侧电源（地电位）Vss。
在这个实施例中，在两个方向上配置电阻器，以使得泄漏到控制电路10的信号不会再次传送到开关电路4；然而，不必局限于这个结构。例如，提供一个电阻器或三个电阻器或者更多的电阻器也是可接受的。
在此，电容器C1的电容例如设定为几个pF。电阻器Ra和电阻器Rb的值例如设定在几kΩ-5kΩ的范围中。
接下来，参考图11和图12来说明高频半导体开关的特性。图11A示出了提供有滤波器电路的这个实施例中的高频信号的泄漏的特性，图11B是在没有滤波器电路的情况下的高频信号的泄漏的特性。
在高频半导体开关的情况下，高频信号泄漏到控制电路，例如，电源电路中的电荷泵频率和这个频率将相互调制。结果，出现与传送频率不同的频率（接收波段）信号。
如图11A所示，由于在这个实施例中提供了滤波器电路，可以抑制是所述频率（接收波段）信号的信号f1（1.936GHz）的信号电平。
另一方面，如图11B所示，在没有提供滤波器电路的情况下，就不可能抑制是所述频率（接收波段）信号的信号f2（1.939GHz）的信号电平。
为了更为具体，如图12所示，通过提供滤波器电路，与没有提供滤波器电路的情况相比，可以减小7.2dB的泄漏信号。
如以上段落中所述的，在这个实施例的高频半导体开关中，提供了高频半导体开关芯片110，其具有控制电路10、分路FET部件SHUt1到SHUtn，通过FET部件THRt1到THRtn、控制线23到25、信号线26、接地线27、滤波器电路91、滤波器电路92、天线端子Pant、RF端子Prf1到Prfn、端子Pvdd、端子P1、端子P2和接地端子Pvss1到Pvss6。滤波器电路91被配置在高频半导体开关芯片110的右上部上。滤波器电路92被配置在高频半导体开关芯片110的右下部上。
因此，借助滤波器电路91和滤波器电路92，可以极大地抑制高频信号泄漏到控制电路10。
（第四实施例）
接下来，参考附图来说明根据第四实施例的高频半导体开关。图13是示出滤波器电路的轮廓剖面图。图14是沿图13的线C-C的截面图。在这个实施例中，直接在接地端子下方提供滤波器电路的电容器，减小了高频半导体开关芯片的占用面积。
在以下说明中，对于与第一实施例中的部件相同的部件，使用了相同的附图标记，并省略它们的说明；将仅说明不同部件。
如图13所示，在奇数编号的控制线23一侧上提供的滤波器电路93被配置在接地端子Pvss1附近，直接在接地端子Pvss1下方提供电容器C1（如图14所示）。另外，尽管图中未示出，但也可以在偶数编号的控制线24一侧上提供相同的滤波器电路93。
如图14所示，在接地端子Pvss1之下提供电容器C1。为了更为具体，直接在接地端子Pvss1下方提供第一层布线34（电阻器Ra和电阻器Rb（一端侧）），其连接到第二层布线37和过孔36。直接在接地端子Pvss1下方提供第二层布线37（接地线27（另一端侧）），其连接到第三层布线40（接地端子Pvss1）和过孔39。
如以上段落中所述的，在这个实施例的高频半导体开关中，滤波器电路被配置在接地端子附近，直接在接地端子下方提供滤波器电路的电容器C1。由第一层布线34和第二层布线37形成电容器C1。
因此，与第三实施例相比，可以减小寄生电感，并减小高频半导体开关芯片的占用面积。
尽管说明了某些实施例，但仅是示例性地提出这些实施例，并非旨在限制本发明的范围。实际上，可以以各种其他形式来具体体现本文所述的创新实施例；而且，在不脱离本发明的精神的情况下，在本文所述实施例的形式上可以做出各种省略、替换和改变。所附权利要求及其等价物旨在覆盖属于本发明的范围和精神的这种形式或修改。

Claims (20)

1.一种高频半导体开关，包括：
衬底上的开关电路，其被配置为将天线端子连接到从多个高频端子中选择的一个高频端子；
衬底上的控制电路，其被配置为输出控制信号，用于控制所述开关电路对所述高频端子的选择；
接地线，其设置在所述开关电路与所述控制电路之间并远离所述开关电路与所述控制电路，所述接地线从位于第一衬底边缘附近的第一接地端子延伸到位于第二衬底边缘附近的第二接地端子，所述第二衬底边缘与所述第一衬底边缘相对；以及
控制线，其用于传送所述控制信号，设置在所述接地线的连接到所述第一接地端子的一端与所述第一衬底边缘之间。
2.根据权利要求1所述的高频半导体开关，进一步包括：
电阻器，其连接在所述控制电路与所述控制线的一端之间，所述电阻器与所述控制电路位于所述接地线的同一侧上。
3.根据权利要求1所述的高频半导体开关，进一步包括：
滤波器，其连接在所述控制电路与所述控制线的一端之间，所述滤波器与所述控制电路位于所述接地线的同一侧上。
4.根据权利要求3所述的高频半导体开关，其中，所述滤波器包括串联连接在所述控制线的所述一端与所述第一接地端子之间的电阻器和电容器。
5.根据权利要求3所述的高频半导体开关，其中，所述滤波器包括：
第一电阻器，其具有连接到所述开关电路的第一端；
第二电阻器，其具有连接到所述第一电阻器的第二端的第三端，以及连接到所述控制电路的第四端；
电容器，其具有连接到所述第二端和所述第三端的第五端，以及连接到所述第一接地端子的第六端。
6.根据权利要求5所述的高频半导体开关，其中，在所述接地端子之下的一个或多个布线层中，所述电容器的一部分设置在所述接地端子下方。
7.根据权利要求3所述的高频半导体开关，其中，所述滤波器是低通滤波器。
8.根据权利要求1所述的高频半导体开关，其中，当在垂直于所述控制线的延伸方向的截面中观察时，所述控制线由另外的接地线围绕。
9.根据权利要求8所述的高频半导体开关，其中，所述另外的接地线包括布线层和连接所述布线层的过孔。
10.根据权利要求1所述的高频半导体开关，其中，在所述开关电路和所述控制电路的端子上提供连接凸起。
11.根据权利要求10所述的高频半导体开关，其中，所述开关电路和所述控制电路通过所述连接凸起中的一个或多个连接到外部电路。
12.根据权利要求1所述的高频半导体开关，其中，所述接地线包括由两个或更多个布线层形成的部分。
13.根据权利要求12所述的高频半导体开关，其中，所述接地线进一步包括形成为连接所述布线层的过孔的部分。
14.根据权利要求13所述的高频半导体开关，进一步包括形成于所述接地线之下的n+型层，所述n+型层与所述接地线电接触。
15.一种半导体器件模块，包括：
电路衬底；
安装在所述电路衬底上的一个或多个电子组件；
连接到所述电路衬底的集成电路；以及
连接到所述电路衬底的根据权利要求1所述的高频半导体开关，其中，使用连接凸起形成在所述高频半导体开关与所述电路衬底之间的连接。
16.根据权利要求15所述半导体器件模块，其中，所述模块安装在蜂窝电话中。
17.一种高频半导体开关，包括：
衬底，其具有第一面，该第一面具有第一边缘和与所述第一边缘相对的第二边缘；
开关电路，其形成于位于所述第一边缘与所述第二边缘之间的开关电路区域中的所述第一面上；
控制电路，其形成于位于所述第一边缘与所述第二边缘之间的控制电路区域中的所述第一面上，并且与所述开关电路区域不重叠，所述控制电路被配置为输出用于控制所述开关电路的操作的控制信号；
接地线，其形成于所述控制电路区域与所述开关电路区域之间的所述第一面上，所述接地线从所述第一边缘附近的第一位置延伸到所述第二边缘附近的第二位置，以使得所述接地线比所述开关电路区域和所述控制电路区域中的每一个都更接近所述第一边缘和所述第二边缘；以及
控制线，其用于将从所述控制电路输出的所述控制信号传送到所述开关电路，所述控制线具有设置在所述第一边缘与所述第一位置之间的部分。
18.根据权利要求17所述的高频半导体开关，其中，所述开关电路被配置为按照所述控制信号将天线端子连接到从多个高频端子中选择的高频端子。
19.根据权利要求17所述的高频半导体开关，其中，所述衬底是绝缘体上硅衬底。
20.根据权利要求17所述的高频半导体开关，其中，滤波器连接在所述控制电路与所述控制线之间，形成于所述第一面上的所述滤波器与所述控制电路区域在所述第一接地线的同一侧上。
CN201310350615.2A 2013-01-25 2013-08-13 高频半导体开关和半导体器件模块 Active CN103973330B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-011754 2013-01-25
JP2013011754A JP5865275B2 (ja) 2013-01-25 2013-01-25 高周波半導体スイッチ

Publications (2)

Publication Number Publication Date
CN103973330A true CN103973330A (zh) 2014-08-06
CN103973330B CN103973330B (zh) 2016-08-10

Family

ID=51222248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310350615.2A Active CN103973330B (zh) 2013-01-25 2013-08-13 高频半导体开关和半导体器件模块

Country Status (3)

Country Link
US (1) US8836418B2 (zh)
JP (1) JP5865275B2 (zh)
CN (1) CN103973330B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114026965A (zh) * 2019-06-26 2022-02-08 株式会社村田制作所 柔性基板和具备柔性基板的天线模块

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6545546B2 (ja) * 2015-07-03 2019-07-17 株式会社東芝 半導体スイッチ
US10256863B2 (en) 2016-01-11 2019-04-09 Qualcomm Incorporated Monolithic integration of antenna switch and diplexer
JP7049856B2 (ja) * 2018-02-21 2022-04-07 日清紡マイクロデバイス株式会社 高周波半導体集積回路
US10979087B1 (en) * 2019-09-20 2021-04-13 Murata Manufacturing Co., Ltd. Radio-frequency module and communication device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1455458A (zh) * 2002-04-17 2003-11-12 三洋电机株式会社 半导体开关电路装置及其制造方法
JP2003347553A (ja) * 2002-05-30 2003-12-05 Nec Compound Semiconductor Devices Ltd 高周波回路素子
US20040233648A1 (en) * 2003-05-19 2004-11-25 Tdk Corporation Electronic component module
CN1685607A (zh) * 2003-06-10 2005-10-19 株式会社东芝 高频功率放大器模块
JP2008227084A (ja) * 2007-03-12 2008-09-25 Toshiba Corp 半導体装置
JP2010067664A (ja) * 2008-09-09 2010-03-25 Renesas Technology Corp 半導体装置
US20110095806A1 (en) * 2009-10-23 2011-04-28 Kabushiki Kaisha Toshiba Semiconductor switch
US20120280374A1 (en) * 2011-05-03 2012-11-08 Stats Chippac, Ltd. Semiconductor Device and Method of Mounting Cover to Semiconductor Die and Interposer with Adhesive Material

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298305A (ja) * 2002-03-28 2003-10-17 Fujitsu Quantum Devices Ltd 高周波スイッチ装置及びこれを用いた電子装置
JP4112484B2 (ja) * 2003-12-17 2008-07-02 株式会社東芝 無線機器及び半導体装置
JP2006173529A (ja) * 2004-12-20 2006-06-29 Renesas Technology Corp 半導体集積回路装置
JP2012065186A (ja) * 2010-09-16 2012-03-29 Toshiba Corp 半導体装置
US20130134553A1 (en) * 2011-11-30 2013-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer and semiconductor package with noise suppression features
KR101935502B1 (ko) * 2012-08-30 2019-04-03 에스케이하이닉스 주식회사 반도체 칩 및 이를 갖는 반도체 패키지

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1455458A (zh) * 2002-04-17 2003-11-12 三洋电机株式会社 半导体开关电路装置及其制造方法
JP2003347553A (ja) * 2002-05-30 2003-12-05 Nec Compound Semiconductor Devices Ltd 高周波回路素子
US20040233648A1 (en) * 2003-05-19 2004-11-25 Tdk Corporation Electronic component module
CN1685607A (zh) * 2003-06-10 2005-10-19 株式会社东芝 高频功率放大器模块
JP2008227084A (ja) * 2007-03-12 2008-09-25 Toshiba Corp 半導体装置
JP2010067664A (ja) * 2008-09-09 2010-03-25 Renesas Technology Corp 半導体装置
US20110095806A1 (en) * 2009-10-23 2011-04-28 Kabushiki Kaisha Toshiba Semiconductor switch
US20120280374A1 (en) * 2011-05-03 2012-11-08 Stats Chippac, Ltd. Semiconductor Device and Method of Mounting Cover to Semiconductor Die and Interposer with Adhesive Material

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114026965A (zh) * 2019-06-26 2022-02-08 株式会社村田制作所 柔性基板和具备柔性基板的天线模块

Also Published As

Publication number Publication date
JP5865275B2 (ja) 2016-02-17
US20140210543A1 (en) 2014-07-31
JP2014143625A (ja) 2014-08-07
US8836418B2 (en) 2014-09-16
CN103973330B (zh) 2016-08-10

Similar Documents

Publication Publication Date Title
US9935627B2 (en) Radio-frequency switch having dynamic gate bias resistance, body contact, and compensation circuit
US10135438B2 (en) Switching system and method
EP3069446B1 (en) Circuits and methods for improved quality factor in a stack of transistors
US9294083B2 (en) Semiconductor devices and methods providing non-linear compensation of field-effect transistors
US9240390B2 (en) Semiconductor packages having wire bond wall to reduce coupling
US10147724B2 (en) Feed-forward circuit to improve intermodulation distortion performance of radio-frequency switch
CN103427865B (zh) 电压域间通信的接口
US9685943B2 (en) Switching device having a discharge circuit for improved intermodulation distortion performance
CN103973330A (zh) 高频半导体开关和半导体器件模块
US20140009212A1 (en) Body-gate coupling to improve linearity of radio-frequency switch
CN104604135A (zh) 与基于绝缘体上的硅的射频开关有关的电路、器件和方法及其组合
US20140009213A1 (en) Body-gate coupling to reduce distortion in radio-frequency switch
JP2019530218A (ja) 裏面ボディ接点を有するディープトレンチ能動デバイス
US9119318B2 (en) Multilayer substrate module
US20120068785A1 (en) Semiconductor device
US9543941B2 (en) Radio-frequency switches having frequency-tuned body bias
JP2016171498A (ja) 半導体スイッチ
TW200409476A (en) High frequency module and communication device
US7586195B2 (en) Semiconductor device
US20140009210A1 (en) Feed-forward circuit to improve intermodulation distortion performance of radio-frequency switch
CN106330126A (zh) 抗静电的带通滤波集成电路
US11362634B2 (en) Filter module and high frequency module
CN115708315A (zh) 一种声波滤波器及提高其性能的方法、多工器和电子设备
CN112331646A (zh) 用于降低电容的电路结构、静电保护电路和电子设备
TW200820844A (en) Printed circuit board

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant