JP5135374B2 - キャパシタ、集積装置、高周波切替装置及び電子機器 - Google Patents

キャパシタ、集積装置、高周波切替装置及び電子機器 Download PDF

Info

Publication number
JP5135374B2
JP5135374B2 JP2010068761A JP2010068761A JP5135374B2 JP 5135374 B2 JP5135374 B2 JP 5135374B2 JP 2010068761 A JP2010068761 A JP 2010068761A JP 2010068761 A JP2010068761 A JP 2010068761A JP 5135374 B2 JP5135374 B2 JP 5135374B2
Authority
JP
Japan
Prior art keywords
electrode
active region
capacitor
dielectric portion
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010068761A
Other languages
English (en)
Other versions
JP2011204792A (ja
Inventor
俊行 清水
政幸 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010068761A priority Critical patent/JP5135374B2/ja
Priority to CN2011100513028A priority patent/CN102201283B/zh
Priority to US13/043,988 priority patent/US8324710B2/en
Publication of JP2011204792A publication Critical patent/JP2011204792A/ja
Application granted granted Critical
Publication of JP5135374B2 publication Critical patent/JP5135374B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、キャパシタ、集積装置、高周波切替装置及び電子機器に関する。
半導体製造プロセスでは、半導体基板に成膜やフォトリソグラフィ、不純物注入等を行い、トランジスタ、ダイオード等の能動素子や、抵抗、コンデンサ等の受動素子を形成している。特許文献１には、ＭＯＳ型キャパシタの面積を増やさずにＭＯＳ型キャパシタの容量を増やすことができる半導体装置及びその製造方法が開示されている。
ここで、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランジスタを含む半導体製造プロセスでは、アクティブ領域にＣＭＯＳトランジスタ等の能動素子を形成する。一方、半導体製造プロセスでは、アクティブ領域とは異なる位置にダミーアクティブ領域を設定し、このダミーアクティブ領域に、能動素子としは機能しないがアクティブ領域と同じプロセスを施しているＣＭＯＳトランジスタを含む半導体製造プロセスでは、基板上のアクティブ領域以外の領域に、所定の割合でダミーアクティブ領域が設けられている。これにより、アクティブ領域及びダミーアクティブ領域の上に形成した絶縁膜等を平坦化する際、圧力の均一化を図る。
アクティブ領域及びダミーアクティブ領域は、いずれも半導体に不純物が注入された導電性の領域である。また、アクティブ領域及びダミーアクティブ領域は、基板を介して接続されている。ここで、アクティブ領域以外の領域にキャパシタを配置する場合、アクティブ領域で取り扱う信号の影響を受けにくくするため、キャパシタは、ダミーアクティブ領域の上を避けて配置される。したがって、限られた面積の基板上でキャパシタの十分な容量密度を得ることは困難である。
特開２００８−２４４４０３号公報
本発明は、能動素子で扱う信号の影響を抑制しつつ、十分な容量密度を得られるキャパシタ、集積装置、高周波切替装置及び電子機器を提供する。
本発明の一態様によれば、絶縁層と、前記絶縁層の上に設けられ、能動素子が形成されるアクティブ領域とは電気的に分離して設けられたダミーアクティブ領域を含む半導体層と、を有する基板と、前記ダミーアクティブ領域の上に、互いに対向して配置された第１電極及び第２電極と、前記第１電極と、前記第２電極と、の間に設けられた第１誘電体部と、第１電極及び第２電極の周辺を囲み、互いに対向して配置された第３電極及び第４電極と、第３電極と、第４電極と、の間に設けられた第２誘電体部と、接地電位になる接地端子と、を備え、第３電極及び第４電極のいずれか一方は、接地端子に接続され、第３電極、第４電極及び第２誘電体部で形成される第２構造体は、第１電極、第２電極及び第１誘電体部で形成される第１構造体を能動素子で扱う信号から保護することを特徴とするキャパシタが提供される。
また、本発明の他の一態様によれば、絶縁層と、前記絶縁層の上に設けられ、アクティブ領域と前記アクティブ領域とは電気的に分離して設けられたダミーアクティブ領域とを含む半導体層と、を有する基板と、前記アクティブ領域に形成された能動素子と、前記ダミーアクティブ領域の上に、互いに対向して配置された第１電極及び第２電極と、前記第１電極と、前記第２電極と、の間に設けられた第１誘電体部と、第１電極及び第２電極の周辺を囲み、互いに対向して配置された第３電極及び第４電極と、第３電極と、第４電極と、の間に設けられた第２誘電体部と、接地電位になる接地端子と、を備え、第３電極及び第４電極のいずれか一方は、接地端子に接続され、第３電極、第４電極及び第２誘電体部で形成される第２構造体は、第１電極、第２電極及び第１誘電体部で形成される第１構造体を能動素子で扱う信号から保護することを特徴とする集積装置が提供される。
また、本発明の他の一態様によれば、絶縁層と、前記絶縁層の上に設けられ、第１アクティブ領域と第２アクティブ領域と前記第１アクティブ領域及び前記第２アクティブ領域とは電気的に分離して設けられたダミーアクティブ領域とを含む半導体層と、を有する基板と、前記基板の前記第１アクティブ領域に設けられた高周波切替回路と、前記基板の前記第２アクティブ領域に設けられ、前記高周波切替回路を制御する制御回路と、前記ダミーアクティブ領域の上に、互いに対向して配置された第１電極及び第２電極と、前記第１電極と、前記第２電極と、の間に設けられた第１誘電体部と、第１電極及び第２電極の周辺を囲み、互いに対向して配置された第３電極及び第４電極と、第３電極と、第４電極と、の間に設けられた第２誘電体部と、接地電位になる接地端子と、を備え、第３電極及び第４電極のいずれか一方は、接地端子に接続され、第３電極、第４電極及び第２誘電体部で形成される第２構造体は、第１電極、第２電極及び第１誘電体部で形成される第１構造体を能動素子で扱う信号から保護することを特徴とする高周波切替装置が提供される。また、本発明の他の一態様によれば、上記高周波切替装置を筐体に備えたことを特徴とする電子機器が提供される。
本発明によれば、能動素子で扱う信号の影響を抑制しつつ、十分な容量密度を得たキャパシタ、集積装置、高周波切替装置及び電子機器が提供される。
第１の実施の形態に係るキャパシタの構成例を説明する模式図である。 比較例に係るキャパシタの構成例を説明する模式図である。 信号の影響を比較する模式図である。 第２の実施の形態に係るキャパシタの構成例を説明する模式図である。 第３の実施の形態に係るキャパシタの構成例を説明する模式図である。 第４の実施の形態に係るキャパシタの構成例を説明する模式図である。 第５の実施の形態に係るキャパシタの構成例を説明する模式図である。 第６の実施の形態に係るキャパシタの構成例を説明する模式図である。 同層で隣接する電極間での電圧の極性を説明する模式図である。 第７の実施の形態に係る集積装置の構成例を説明する回路図である。 第７の実施の形態に係る集積装置の配置例を説明するブロック図である。 図１１におけるＡ−Ａ’線矢視の模式的断面図である。 第８の実施の形態に係る電子機器の構成例を説明する模式的斜視図である。
以下、本発明の実施の形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施の形態）
図１は、第１の実施の形態に係るキャパシタの構成例を説明する模式図である。
同図（ａ）は、キャパシタの模式的断面図である。また、同図（ｂ）は、キャパシタの模式的平面図である。
図１に表したように、第１の実施の形態に係るキャパシタ１１０は、基板１０、第１電極３１、第２電極３２及び第１誘電体部４０を備える。
基板１０は、例えばＳＯＩ（Silicon On Insulator）やＳＯＳ（Silicon On Sapphire）といった絶縁性材料の上に半導体層１３が形成された構造を有する。図１に例示する基板１０では、ＳＯＩが用いられている。すなわち、基板１０は、シリコン基板等の支持基板１１の上に形成された絶縁層１２と、絶縁層１２の上に設けられた半導体層１３と、を有する。絶縁層１２としては、例えば酸化シリコンが用いられる。半導体層１３としては、例えばシリコンが用いられる。なお、ＳＯＳでは、サファイアが支持基板１１及び絶縁層１２の両方の役目を果たす。
また、基板１０の半導体層１３には、ダミーアクティブ領域２０が設けられる。ダミーアクティブ領域２０は、基板１０の半導体層１３の一部の領域である。半導体層１３は、大別すると、半導体に不純物を注入した導電性領域と、導電性領域を分離する分離領域と、を有する。導電性領域には、トランジスタやダイオード等の能動素子を形成するアクティブ領域と、能動素子として機能しないダミーアクティブ領域２０とがある。ダミーアクティブ領域２０には、アクティブ領域とほぼ同じ製造プロセスが施される。
基板１０において、ダミーアクティブ領域２０は、アクティブ領域以外の領域に、所定の割合で配置されている。ダミーアクティブ領域２０が所定の割合で配置されると、基板１０の上に形成した各種の膜を平坦化する際、基板１０に加わる圧力が均一化される。つまり、ダミーアクティブ領域２０は、基板１０上に形成した膜を平坦化する際の下地として、アクティブ領域と同程度の硬さを有する。
ダミーアクティブ領域２０は、分離領域２２によってアクティブ領域と電気的に分離されている。分離領域２２としては、例えばＳＴＩ（Shallow Trench Isolation）が用いられる。分離領域２２は、半導体層１３の表面から絶縁層１２まで達する。これにより、ダミーアクティブ領域２０は、アクティブ領域と電気的に分離される。
第１電極３１及び第２電極３２は、ダミーアクティブ領域２０の上に、対向して配置されている。第１電極３１及び第２電極３２としては、導電性を有する例えば多結晶シリコン（ポリシリコン）が用いられる。なお、第１電極３１及び第２電極３２としては、ポリシリコンの他、金属膜が用いられてもよい。
第１電極３１及び第２電極３２は、それぞれ半導体層１３の主面１３ａに沿って延設している。図１に例示する第１電極３１及び第２電極３２は、半導体層１３の主面１３ａに沿って矩形状に設けられている。第１電極３１は、半導体層１３の主面１３ａとの間に所定の間隔をもって配置される。第２電極３２は、第１電極３１との間に所定の間隔をもって配置される。
第１電極３１と、第２電極３２と、の間には、第１誘電体部４０が設けられている。第１誘電体部４０としては、例えば、酸化シリコンが用いられる。図１に例示する第１誘電体部４０は、第１電極３１及び第２電極３２の間のほか、基板１０の上に形成される各膜の間にも設けられている。すなわち、本例において、第１誘電体部４０は、層間絶縁膜としても機能する。なお、第１誘電体部４０は、他の層間膜とは別個に設けられていてもよい。
本実施の形態に係るキャパシタ１１０では、第１電極３１及び第２電極３２と、これらの間に配置される第１誘電体部４０と、によって、電荷を蓄積する構造体ＣＳが形成される。
本実施の形態に係るキャパシタ１１０では、構造体ＣＳが、ダミーアクティブ領域２０の上に配置されている。構造体ＣＳは、ダミーアクティブ領域２０のほか、隣接する分離領域２２へ延設していてもよい。
ここで、ダミーアクティブ領域２０は、アクティブ領域と電気的に分離されている。したがって、ダミーアクティブ領域２０の上に構造体ＣＳを配置しても、構造体ＣＳは、アクティブ領域に形成された能動素子で扱う信号の影響を受けにくい。これにより、ダミーアクティブ領域２０の上を、構造体ＣＳの配置可能領域として有効に利用でき、限られた範囲でも十分な容量密度を得られるようになる。
（比較例）
図２は、比較例に係るキャパシタの構成例を説明する模式図である。
同図（ａ）はキャパシタの模式的断面図である。また、同図（ｂ）は、キャパシタの模式的平面図である。
図２に表したように、比較例に係るキャパシタ１９０は、基板１５、分離領域２２、第１電極３１、第２電極３２及び第１誘電体部４０を備える。
基板１５としては、例えばシリコン基板が用いられている。基板１０には、ダミーアクティブ領域２０と、分離領域２２と、が設けられている。分離領域２２は、ダミーアクティブ領域２０に選択的に設けられている。ダミーアクティブ領域２０は、図示しないアクティブ領域とは分離領域２２で分離されているもの、基板１５の内部を介して導通している。
第１電極３１及び第２電極３２は、基板１５における分離領域２２の上に配置されている。第１電極３１と、第２電極３２と、の間には、第１誘電体部４０が設けられている。この第１電極３１及び第２電極と、これらの間に配置される第１誘電体部４０と、によって、電荷を蓄積する構造体ＣＳが形成される。
比較例に係るキャパシタ１９０では、構造体ＣＳが分離領域２２の上に配置されている点、構造体ＣＳがダミーアクティブ領域２０の上に配置されている本実施の形態に係るキャパシタ１１０と相違する。
すなわち、比較例に係るキャパシタ１９０では、基板１５の内部を介してダミーアクティブ領域２０とアクティブ領域とが導通している。このため、アクティブ領域に形成された能動素子で扱う信号の影響が、基板１５の内部を介してダミーアクティブ領域２０にまで伝わる。比較例に係るキャパシタ１９０では、この信号の影響を受けにくくするため、ダミーアクティブ領域２０の上ではなく、分離領域２２の上に構造体ＣＳが配置されている。
図３は、信号の影響を比較する模式図である。
同図（ａ）は、基板１５のダミーアクティブ領域２０の上に構造体ＣＳを配置したときの信号の流れを例示している。
同図（ｂ）は、基板１０のダミーアクティブ領域２０の上に構造体ＣＳを配置したときの信号の流れを例示している。
図３（ａ）に表したように、基板１５では、アクティブ領域２５に形成された能動素子ＦＥＴで扱う信号Ｓｇが、基板１５の内部を介してダミーアクティブ領域２０に伝わる。このため、ダミーアクティブ領域２０の上に構造体ＣＳを配置すると、アクティブ領域２５から伝わる信号Ｓｇの影響を構造体ＣＳが受けることになる。例えば、能動素子ＦＥＴが高周波の信号Ｓｇを扱う場合、構造体ＣＳは高周波の信号Ｓｇの影響によって特性を十分に発揮できない。
一方、図３（ｂ）に表したように、基板１０では、アクティブ領域２５とダミーアクティブ領域２０とが、分離領域２２及び絶縁層１２によって電気的に分離されている。したがって、アクティブ領域２５に形成された能動素子ＦＥＴで扱う信号Ｓｇは、ダミーアクティブ領域２０に伝わらない。このため、ダミーアクティブ領域２０の上に構造体ＣＳを配置しても、構造体ＣＳは、信号Ｓｇの影響を受けにくい。
比較例に係るキャパシタ１９０では、基板１５を用いるため、信号Ｓｇの影響を受けないよう、ダミーアクティブ領域２０の上には構造体ＣＳが配置されない。つまり、構造体ＣＳの配置は、分離領域２２の上に制限される。
一方、本実施の形態に係るキャパシタ１１０では、基板１０を用いるため、ダミーアクティブ領域２０の上であっても構造体ＣＳは信号Ｓｇの影響を受けにくい。したがって、キャパシタ１１０では、分離領域２２の上のほか、ダミーアクティブ領域２０の上にも構造体ＣＳを配置できる。つまり、構造体ＣＳの配置は、分離領域２２の上に制限されない。
このように、本実施の形態に係るキャパシタ１１０では、比較例に係るキャパシタ１９０に比べて構造体ＣＳを配置する上での制約が少ない。このため、キャパシタ１１０では、キャパシタ１９０に比べて、限られた範囲でも十分な容量密度を得られるようになる。
一例として、同じアクティブ領域２５を備えた同じ面積の基板を用いた場合、キャパシタ１１０の容量密度は、キャパシタ１９０の容量密度に対して約２０％向上する。
（第２の実施の形態）
図４は、第２の実施の形態に係るキャパシタの構成例を説明する模式図である。
同図（ａ）は、キャパシタの模式的断面図である。また、同図（ｂ）は、キャパシタの模式的平面図である。
図４に表したように、第２の実施の形態に係るキャパシタ１２０は、基板１０、第１電極３１、第２電極３２、第１誘電体部４０、第３電極３３、第４電極３４及び第２誘電体部４１を備える。さらに、キャパシタ１２０は、接地電位になる接地端子ＴＧを備えている。
第３電極３３及び第４電極３４は、基板１０の半導体層１３の上において、対向して配置される。また、第３電極３３及び第４電極３４は、第１電極３１及び第２電極３２の周辺を囲むよう配置されている。第１電極３１及び第２電極３２としては、ポリシリコンの他、金属膜が用いられてもよい。
図４に例示する第３電極３３及び第４電極３４は、分離領域２２の上に配置されている。なお、第３電極３３及び第４電極４は、ダミーアクティブ領域２０の上に配置されていてもよい。
第２誘電体部４１は、第３電極３３と第４電極３４との間に配置される。ここで、第２誘電体部４１は、第１誘電体部４０と共通でも、別体でもよい。図４に例示する第２誘電体部４１は、第１誘電体部４０と共通である。第２誘電体部４１としては、例えば酸化シリコンが用いられる。
第３電極３３及び第４電極３４のいずれか一方は、接地端子ＴＧに接続されている。本実施の形態に係るキャパシタ１２０では、第３電極３３が接地端子ＴＧに接続されている。
本実施の形態の係るキャパシタ１２０では、第１電極３１及び第２電極３２と、これらの間に配置される第１誘電体部４０と、によって、電荷を蓄積する構造体ＣＳ１が形成される。また、第３電極３３及び第４電極３４と、これらの間に配置される第２誘電体部４１と、によって、電荷を蓄積する構造体ＣＳ２が形成される。
このような構造体ＣＳ２は、構造体ＣＳ１を保護するシールドとして機能する。すなわち、構造体ＣＳ１を、構造体ＣＳ２によって取り囲み、構造体ＣＳ２の第３電極３３または第４電極３４を接地することにより、構造体ＣＳ２は、能動素子等で扱う信号による影響が構造体ＣＳ１へ及ばないように保護するシールドとして機能する。
第２の実施の形態に係るキャパシタ１２０では、構造体ＣＳ１のほか、構造体ＣＳ２を有するため、キャパシタ１１０に比べてさらにさらに容量密度を向上できる。また、構造体ＣＳ２によるシールド機能によって、構造体ＣＳ１の特性を十分に発揮できるようになる。
なお、構造体ＣＳ２については、一つの構造体ＣＳを取り囲む形態のほか、複数の構造体ＣＳをまとめて取り囲む形態であってもよい。
（第３の実施の形態）
図５は、第３の実施の形態に係るキャパシタの構成例を説明する模式図である。
同図（ａ）は、キャパシタの模式的断面図である。また、同図（ｂ）は、キャパシタの模式的平面図である。
図５に表したように、第３の実施の形態に係るキャパシタ１３０は、基板１０、第１電極３１、第２電極３２、第１誘電体部４０、第３電極３３、第４電極３４及び第２誘電体部４１を備える。
また、キャパシタ１３０は、第１配線５１及び第２配線５２を備える。第１配線５１及び第２配線５２としては、例えば金属が用いられる。
ここで、第１電極３１及び第３電極３３は、第１配線５１と導通する。また、第２電極３２及び第４電極３４は、第２配線５２と導通する。
第１配線５１との導通を得るため、第１電極３１と第１配線５１との間には、コンタクトホールＣＨ１１が設けられている。コンタクトホールＣＨ１１においては、一端が第１電極３１の周縁部に接続され、第２電極３２の外側の層間絶縁膜（第１誘電体部４０）を貫通し、他端が第１配線５１に接続されている。また、第３電極３３と第１配線５１との間には、コンタクトホールＣＨ３１が設けられている。コンタクトホールＣＨ３１においては、一端が第３電極３３の周縁部に接続され、第４電極３４の外側の層間絶縁膜（第２誘電体部４１）を貫通し、他端が第１配線５１に接続されている。
図５（ｂ）に表したように、コンタクトホールＣＨ１１は、第２電極３２の外形に沿って配置される。図５（ｂ）に例示するコンタクトホールＣＨ１１では、矩形状の第２電極３２の各辺に沿って配置されている。また、コンタクトホールＣＨ３１は、第１配線５１に設けられた孔ＨＬ１に沿って配置されている。
また、第２配線５２との導通を得るため、第２電極３２と第２配線５２との間には、コンタクトホールＣＨ２２が設けられている。コンタクトホールＣＨ２２においては、一端が第２電極３２の中央部に接続され、第１配線５１に設けられた孔ＨＬ２を介して層間絶縁膜を貫通し、他端が第２配線５２に接続されている。また、第４電極３４と第２配線５２との間には、コンタクトホールＣＨ４２が設けられている。コンタクトホールＣＨ４２においては、一端が第４電極３４の中央部に接続され、第１配線５１に設けられた孔ＨＬ１を介して層間絶縁膜を貫通し、他端が第２配線５２に接続されている。
図５（ｂ）に表したように、コンタクトホールＣＨ２２は、例えば孔ＨＬ２の形状に合わせた外形になっている。また、コンタクトホールＣＨ４２は、孔ＨＬ１に沿って配置される。図５（ｂ）に例示するコンタクトホールＣＨ４２では、矩形周回状の孔ＨＬ１の各辺に沿って配置されている。
このような配線によって、キャパシタ１３０では、複数の構造体ＣＳ１及びＣＳ２が並列に接続された構造になる。
（第４の実施の形態）
図６は、第４の実施の形態に係るキャパシタの構成例を説明する模式図である。
同図（ａ）は、キャパシタの模式的断面図である。また、同図（ｂ）は、キャパシタの模式的平面図である。
図６に表したように、第４の実施の形態に係るキャパシタ１４０では、図５に表した第３の実施の形態に係るキャパシタ１３０に対し、コンタクトホールＣＨ４２ａ、孔ＨＬ１ａ及びＨＬ２ａの態様が相違する。
ここで、コンタクトホールＣＨ４２ａは、第４電極３４と第２配線５２との間に設けられる。また、孔ＨＬ１ａは、コンタクトホールＣＨ４２ａを貫通させるため、第１配線５１に設けられる。また、孔ＨＬ２ａは、コンタクトホールＣＨ２２を貫通させるため、第１配線５１に設けられる。
第４の実施の形態に係るキャパシタ１４０において、コンタクトホールＣＨ４２ａはピラー状に設けられている。また、コンタクトホールＣＨ４２ａは、第４電極３４の外形に沿って、複数個設けられている。このコンタクトホールＣＨ４２ａを貫通させる孔ＨＬ１ａの大きさは、コンタクトホールＣＨ４２ａの外形よりもわずかに大きい。
また、コンタクトホールＣＨ２２を貫通させる孔ＨＬ２ａの大きさは、コンタクトホールＣＨ２２の外形よりもわずかに大きい。
このような第４の実施の形態に係るキャパシタ１４０では、第１配線５１に設ける孔ＨＬ１ａ及びＨＬ２ａの大きさが、コンタクトホールＣＨ４２ａ及びＣＨ２２を貫通させる必要最小限の大きさになっている。したがって、キャパシタ１４０では、孔ＨＬ１ａ及びＨＬ２ａによる第１配線５１の配線抵抗の増加を抑制し、第１配線５１の低抵抗化を実現する。
（第５の実施の形態）
図７は、第５の実施の形態に係るキャパシタの構成例を説明する模式図である。
同図（ａ）は、キャパシタの模式的断面図である。また、同図（ｂ）は、キャパシタの模式的平面図である。
図７に表したように、第５の実施の形態に係るキャパシタ１５０では、図６に表した第４の実施の形態に係るキャパシタ１４０に対し、ダミーアクティブ領域２０と第２配線５２とを導通するコンタクトホールＣＨ２０２が追加されている点で相違する。
コンタクトホールＣＨ２０２は、一端がダミーアクティブ領域２０に接続され、第１配線５１の孔ＨＬ３を貫通して、他端が第２配線５２に接続されている。コンタクトホールＣＨ２０２によって第２配線５２と導通するダミーアクティブ領域２０は、第５電極３５として機能する。すなわち、キャパシタ１５０では、第５電極３５、第１電極３１及び第２電極３２と、これらの間に配置される第１誘電体部４０と、によって、電荷を蓄積する構造体ＣＳ３が形成される。構造体ＣＳ３においては、第５電極、第１電極３１及び第２電極３２による３つの電極のそれぞれの間で電荷を蓄積することから、第４の実施の形態に係るキャパシタ１４０に比べてさらに容量密度を向上させることができる。
（第６の実施の形態）
図８は、第６の実施の形態に係るキャパシタの構成例を説明する模式図である。
同図（ａ）は、キャパシタの模式的断面図である。また、同図（ｂ）は、キャパシタの模式的平面図である。
図８に表したように、第６の実施の形態に係るキャパシタ１６０では、図７に表した第５の実施の形態に係るキャパシタ１５０に対し、構造体ＣＳ３の配線が相違する。
すなわち、キャパシタ１５０では、第１電極３１と第２配線５２とがコンタクトホールＣＨ１２で接続され、第２電極３２と第１配線５１とがコンタクトホールＣＨ１２で接続されている。また、キャパシタ１５０では、必要に応じて、ダミーアクティブ領域２０と第１配線５１とがコンタクトホールＣＨ２０１で接続されている。
ここで、第１電極３１及び第３電極３３、第２電極３２及び第４電極３４は、それぞれ同層である。
キャパシタ１６０では、構造体ＣＳ３の第１電極３１が第２配線５２に接続され、構造体ＣＳ３の隣りに配置される構造体ＣＳ２の第３電極３３が第１配線５１に接続されている。
同様に、キャパシタ１６０では、構造体ＣＳ３の第２電極３２が第１配線５１に接続され、構造体ＣＳ３の隣りに配置される構造体ＣＳ２の第４電極３４が第２配線５２に接続されている。
つまり、キャパシタ１６０では、構造体ＣＳ２及びＣＳ３について、隣り合う同層の電極間で、印加される電圧の極性が反転する。
図９は、同層で隣接する電極間での電圧の極性を説明する模式図である。
例えば、第１電極３１に正（＋）の電圧が印加されている場合、第１電極３１と同層で、隣り合う第３電極３３には、負（−）の電圧が印加される。この状態では、同層で隣り合う電極間の縁に、寄生容量(フリンジによる寄生容量)Ｃｐが発生する。したがって、キャパシタ１６０では、それぞれの構造体ＣＳ２及びＣＳ３によるキャパシタ容量に加え、寄生容量Ｃｐが加算され、容量密度をより向上させることができる。
（第７の実施の形態）
図１０は、第７の実施の形態に係る集積装置の構成例を説明する回路図である。
図１１は、第７の実施の形態に係る集積装置の配置例を説明するブロック図である。
図１０に表したように、集積装置２００は、第１アクティブ領域２５ａに形成された能動素子ＡＥと、第２アクティブ領域２５ｂに形成された制御部ＣＴＲと、ダミーアクティブ領域２０に設けられたキャパシタ１１０と、を備える。
ここで、集積装置２００は、例えば高周波切替装置である。高周波切替装置では、高周波信号（無線通信に用いる信号）を扱う能動素子ＡＥとして、例えばＦＥＴ（Field effect transistor）が用いられている。以下、集積装置２００の例として、高周波切替装置を説明する。
図１０に表したように、集積装置（高周波切替装置）２００は、切替素子部ＳＷと、制御部ＣＴＲと、を備える。集積装置２００は、アンテナＡＮＴと、ｎ個のポートＰｏｒｔ（１）〜Ｐｏｒｔ（ｎ）との接続を切り換える装置である。
切替素子部ＳＷは、アンテナＡＮＴとの接続線に対して、並列に接続されたスイッチＳＷａ１〜ＳＷａｎを有する。また、切替素子部ＳＷは、ｎ個のＰｏｒｔ（１）〜Ｐｏｒｔ（ｎ）との接続線と、接地と、の間にそれぞれ設けられたスイッチＳＷｂ１〜ＳＷｂｎを有する。
制御部ＣＴＲは、レギュレータ２０１、デコーダ２０２及びスイッチドライバ２０３を有する。レギュレータ２０１は、供給された電源電圧Ｖｄｄを所定の電圧に変換し、スイッチドライバ２０３へ送る。デコーダ２０２は、制御信号（例えば、信号Ｖｃ（１）〜Ｖｃ（ｍ））をデコードしてスイッチドライバ２０３へ送る。スイッチドライバ２０３は、デコーダ２０２から送られた信号に応じて、切替素子部ＳＷの各スイッチＳＷａ１〜ＳＷａｎ及びＳＷｂ１〜ＳＷｂｎの開閉動作を行う。
図１１では、集積装置２００におけるチップ内での配置を模式的に例示している。集積装置２００のチップ内は、切替素子部ＳＷが配置される領域と、制御部ＣＴＲが配置される領域と、に区分けされている。また、制御部ＣＴＲには、キャパシタ領域ＣＡが設けられている。
図１２は、図１１におけるＡ−Ａ’線矢視の模式的断面図である。
集積装置２００の制御回路ＣＴＲ、キャパシタ領域ＣＡ及び切替素子部ＳＷは、基板１０の半導体層１３に設けられている。切替素子部ＳＷにおいては、各スイッチＳＷａ１〜ＳＷａｎ及びＳＷｂ１〜ＳＷｂｎとして、トランジスタ等の能動素子が用いられている。したがって、切替素子部ＳＷは、第１アクティブ領域２５ａに設けられる。
集積装置２００では、切替素子部ＳＷを形成する第１アクティブ領域２５ａが、特定の位置に配置されている。このため、製造プロセスにおいて各膜の平坦化を均一に行うようにするため、第１アクティブ領域２５ａ以外にダミーアクティブ領域２０が設けられる。ダミーアクティブ領域２０は、設計上、適した位置に、例えば複数に分けて設けられる。ダミーアクティブ領域２０と第１アクティブ領域２５ａとは、分離領域２２によって電気的に分離されている。
キャパシタ領域ＣＡは、このダミーアクティブ領域２０に設けられる。図１２に例示した集積装置２００では、第１アクティブ領域２５ａの隣りに複数のダミーアクティブ領域２０が配置されている。このダミーアクティブ領域２０に、上記説明した実施の形態に係るキャパシタ１１０、１２０、１３０、１４０、１５０及び１６０が設けられる。
第１アクティブ領域２５ａとダミーアクティブ領域２０とは、基板１０において絶縁層１２及び分離領域２２によって電気的に分離されている。したがって、第１アクティブ領域２５ａに形成された切替素子部ＳＷで扱う高周波信号の影響が、ダミーアクティブ領域２０には伝わらない。このため、ダミーアクティブ領域２０に設けたキャパシタ１１０、１２０、１３０、１４０、１５０及び１６０の特性を十分に発揮できることになる。
しかも、製造プロセスにおいて必要になるダミーアクティブ領域２０の上を有効に利用できるため、キャパシタ１１０、１２０、１３０、１４０、１５０及び１６０の容量密度を向上できる。
なお、集積装置２００は、高周波切替装置に限定されず、他の回路を備えたものであってもよい。
（第８の実施の形態）
図１３は、第８の実施の形態に係る電子機器の構成例を説明する模式的斜視図である。
第８の実施の形態に係る電子機器３００は、高周波切替装置３２０を筐体３１０に備えている。電子機器３００は、例えば携帯電話機である。高周波切替装置としては、第７の実施の形態に係る集積装置２００が用いられる。
高周波切替装置２００は、アンテナＡＮＴと内部の回路との間に設けられる。高周波切替装置２００は、所定の制御信号に基づき、複数のポートＰｏｒｔ（１）〜Ｐｏｒｔ（ｎ）のいずれかを選択する。アンテナＡＮＴで受信した信号は、選択されたポートを介して内部の回路へと送られる。また、内部の回路から出力された信号は、選択されたポートを介してアンテナＡＮＴへと送られる。
電子機器３００では、集積装置２００を用いない電子機器に比べ、容量密度が高く、高周波信号の影響が抑制されたキャパシタ１１０、１２０、１３０、１４０、１５０及び１６０による十分な切替特性を発揮する。電子機器３００が携帯電話機の場合、携帯電話機のバンド切替性能を向上させることが可能となる。
以上、本発明の実施の形態およびその変形例を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施の形態において、構造体ＣＳ、ＣＳ１及びＣＳ３は、１つのダミーアクティブ領域２０について１つ設けられているが、１つのダミーアクティブ領域２０に複数の構造体ＣＳ、ＣＳ１及びＣＳ３が設けられていてもよい。
また、前述の各実施の形態またはその変形例に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものもや、各実施の形態の特徴を適宜組み合わせたものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
１０…基板、１１…支持基板、１２…絶縁層、１３…半導体層、２０…ダミーアクティブ領域、２２…分離領域、２５…アクティブ領域、２５ａ…第１アクティブ領域、２５ｂ…第２アクティブ領域、３１…第１電極、３２…第２電極、３３…第３電極、３４…第４電極、３５…第５電極、４０…第１誘電体部、４１…第２誘電体部、１１０〜１６０，１９０…キャパシタ、２００…集積装置、３００…電子機器

Claims (7)

  1. 絶縁層と、前記絶縁層の上に設けられ、能動素子が形成されるアクティブ領域とは電気的に分離して設けられたダミーアクティブ領域を含む半導体層と、を有する基板と、
    前記ダミーアクティブ領域の上に、互いに対向して配置された第１電極及び第２電極と、
    前記第１電極と、前記第２電極と、の間に設けられた第１誘電体部と、
    前記第１電極及び前記第２電極の周辺を囲み、互いに対向して配置された第３電極及び第４電極と、
    前記第３電極と、前記第４電極と、の間に設けられた第２誘電体部と、
    接地電位になる接地端子と、
    を備え、
    前記第３電極及び前記第４電極のいずれか一方は、前記接地端子に接続され、
    前記第３電極、前記第４電極及び前記第２誘電体部で形成される第２構造体は、前記第１電極、前記第２電極及び前記第１誘電体部で形成される第１構造体を前記能動素子で扱う信号から保護することを特徴とするキャパシタ。
  2. 前記第２構造体は、前記ダミーアクティブ領域の上、及び前記アクティブ領域と前記ダミーアクティブ領域との間に設けられた分離領域の上の少なくともいずれかに設けられたことを特徴とする請求項１記載のキャパシタ。
  3. 第１配線と、
    前記第１配線とは異なる電位になる第２配線と、
    をさらに備え、
    前記第１電極、前記第２電極、前記第３電極及び前記第４電極のうち、前記半導体層の主面に沿って隣接する電極間において、一方の電極は前記第１配線に接続され、他方の電極は前記第２配線に接続されたことを特徴とする請求項２記載のキャパシタ。
  4. 前記第１電極及び前記第２電極のうち、前記ダミーアクティブ領域から遠い側に配置された電極と、前記ダミーアクティブ領域と、を電気的に導通させる導通部をさらに備えたことを特徴とする請求項１〜３のいずれか１つに記載のキャパシタ。
  5. 絶縁層と、前記絶縁層の上に設けられ、アクティブ領域と前記アクティブ領域とは電気的に分離して設けられたダミーアクティブ領域とを含む半導体層と、を有する基板と、
    前記アクティブ領域に形成された能動素子と、
    前記ダミーアクティブ領域の上に、互いに対向して配置された第１電極及び第２電極と、
    前記第１電極と、前記第２電極と、の間に設けられた第１誘電体部と、
    前記第１電極と、前記第２電極と、の間に設けられた第１誘電体部と、
    前記第１電極及び前記第２電極の周辺を囲み、互いに対向して配置された第３電極及び第４電極と、
    前記第３電極と、前記第４電極と、の間に設けられた第２誘電体部と、
    接地電位になる接地端子と、
    を備え、
    前記第３電極及び前記第４電極のいずれか一方は、前記接地端子に接続され、
    前記第３電極、前記第４電極及び前記第２誘電体部で形成される第２構造体は、前記第１電極、前記第２電極及び前記第１誘電体部で形成される第１構造体を前記能動素子で扱う信号から保護することを特徴とする集積装置。
  6. 絶縁層と、前記絶縁層の上に設けられ、第１アクティブ領域と第２アクティブ領域と前記第１アクティブ領域及び前記第２アクティブ領域とは電気的に分離して設けられたダミーアクティブ領域とを含む半導体層と、を有する基板と、
    前記基板の前記第１アクティブ領域に設けられた高周波切替回路と、
    前記基板の前記第２アクティブ領域に設けられ、前記高周波切替回路を制御する制御回路と、
    前記ダミーアクティブ領域の上に、互いに対向して配置された第１電極及び第２電極と、
    前記第１電極と、前記第２電極と、の間に設けられた第１誘電体部と、
    前記第１電極及び前記第２電極の周辺を囲み、互いに対向して配置された第３電極及び第４電極と、
    前記第３電極と、前記第４電極と、の間に設けられた第２誘電体部と、
    接地電位になる接地端子と、
    を備え、
    前記第３電極及び前記第４電極のいずれか一方は、前記接地端子に接続され、
    前記第３電極、前記第４電極及び前記第２誘電体部で形成される第２構造体は、前記第１電極、前記第２電極及び前記第１誘電体部で形成される第１構造体を前記能動素子で扱う信号から保護することを特徴とする高周波切替装置。
  7. 請求項６記載の高周波切替装置を筐体に備えたことを特徴とする電子機器。
JP2010068761A 2010-03-24 2010-03-24 キャパシタ、集積装置、高周波切替装置及び電子機器 Active JP5135374B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010068761A JP5135374B2 (ja) 2010-03-24 2010-03-24 キャパシタ、集積装置、高周波切替装置及び電子機器
CN2011100513028A CN102201283B (zh) 2010-03-24 2011-03-03 电容器、集成装置、高频转换装置及电子设备
US13/043,988 US8324710B2 (en) 2010-03-24 2011-03-09 Capacitor, integrated device, radio frequency switching device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010068761A JP5135374B2 (ja) 2010-03-24 2010-03-24 キャパシタ、集積装置、高周波切替装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2011204792A JP2011204792A (ja) 2011-10-13
JP5135374B2 true JP5135374B2 (ja) 2013-02-06

Family

ID=44655548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010068761A Active JP5135374B2 (ja) 2010-03-24 2010-03-24 キャパシタ、集積装置、高周波切替装置及び電子機器

Country Status (3)

Country Link
US (1) US8324710B2 (ja)
JP (1) JP5135374B2 (ja)
CN (1) CN102201283B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013187488A (ja) * 2012-03-09 2013-09-19 Panasonic Corp 半導体リレー装置
JP6461603B2 (ja) * 2012-11-02 2019-01-30 ローム株式会社 チップコンデンサ、回路アセンブリ、および電子機器
CN105103245B (zh) * 2013-04-04 2019-02-19 罗姆股份有限公司 复合芯片构件、电路组件及电子设备
JP2016162904A (ja) * 2015-03-03 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10354948B2 (en) 2017-11-03 2019-07-16 Qualcomm Incorporated Lossy MIM capacitor for on-die noise reduction
JP1700975S (ja) * 2021-06-16 2021-11-29
JP1700974S (ja) * 2021-06-16 2021-11-29

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5861660A (ja) * 1981-10-08 1983-04-12 Nec Corp 半導体装置の製造方法
CN1112731C (zh) 1997-04-30 2003-06-25 三星电子株式会社 制造用于模拟功能的电容器的方法
JP2003203979A (ja) 2002-01-04 2003-07-18 Sharp Corp 半導体装置の製造方法
JP4262933B2 (ja) * 2002-05-30 2009-05-13 Ｎｅｃエレクトロニクス株式会社 高周波回路素子
JP2004228188A (ja) * 2003-01-21 2004-08-12 Renesas Technology Corp 半導体装置
US6867447B2 (en) * 2003-05-20 2005-03-15 Texas Instruments Incorporated Ferroelectric memory cell and methods for fabricating the same
JP4991134B2 (ja) * 2005-09-15 2012-08-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2006165571A (ja) * 2005-12-07 2006-06-22 Renesas Technology Corp 半導体集積回路装置
JP2008244403A (ja) 2007-03-29 2008-10-09 Seiko Epson Corp 半導体装置及びその製造方法
JP5103232B2 (ja) * 2008-03-18 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置
JP5515245B2 (ja) * 2008-04-30 2014-06-11 セイコーエプソン株式会社 半導体装置及びその製造方法
JP5369519B2 (ja) 2008-07-09 2013-12-18 株式会社村田製作所 コンデンサ

Also Published As

Publication number Publication date
US20110234016A1 (en) 2011-09-29
US8324710B2 (en) 2012-12-04
CN102201283A (zh) 2011-09-28
JP2011204792A (ja) 2011-10-13
CN102201283B (zh) 2013-01-02

Similar Documents

Publication Publication Date Title
JP5135374B2 (ja) キャパシタ、集積装置、高周波切替装置及び電子機器
US10453928B2 (en) Radio frequency isolation for SOI transistors
JP5209301B2 (ja) 混合信号についての基板クロストークを低減する技術及びｒｆ回路設計
US10068897B2 (en) Shallow trench isolation area having buried capacitor
US8785987B2 (en) IGFET device having an RF capability
US20070102745A1 (en) Capacitor structure
EP2814053A1 (en) High frequency semiconductor device and fabrication method for same
US20080157222A1 (en) Rf integrated circuit device
TWI423283B (zh) 可變電容元件及通訊裝置
US6836399B2 (en) Integrated circuit metal-insulator-metal capacitors formed of pairs of capacitors connected in antiparallel
US10062644B2 (en) Copper interconnect for improving radio frequency (RF) silicon-on-insulator (SOI) switch field effect transistor (FET) stacks
US9318482B2 (en) Semiconductor devices having high-resistance region and methods of forming the same
US10741636B2 (en) Methods of fabricating a decoupling capacitor in a semiconductor structure
CN105190894B (zh) 具有可变电容的三端半导体器件
US20070210417A1 (en) Chip carrier with reduced interference signal sensitivity
US8188565B2 (en) Semiconductor chip and shielding structure thereof
SE527215C2 (sv) Integrerad omkopplingsanordning
JP2007305747A (ja) 半導体装置、及びコンデンサマイクロフォン
US9825141B2 (en) Three dimensional monolithic LDMOS transistor
US9691667B2 (en) Integrated circuit and manufacturing method thereof
US20070132069A1 (en) Semiconductor chip and shielding structure thereof
US20070210402A1 (en) Varactor
US8188548B2 (en) Device and method for reducing a voltage dependent capacitive coupling
JP2004158699A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5135374

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151116

Year of fee payment: 3