JP2008071796A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008071796A JP2008071796A JP2006246688A JP2006246688A JP2008071796A JP 2008071796 A JP2008071796 A JP 2008071796A JP 2006246688 A JP2006246688 A JP 2006246688A JP 2006246688 A JP2006246688 A JP 2006246688A JP 2008071796 A JP2008071796 A JP 2008071796A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- region
- silicon
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims abstract description 80
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 53
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 53
- 239000010703 silicon Substances 0.000 claims abstract description 53
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 26
- 239000010409 thin film Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 17
- 239000010408 film Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000002955 isolation Methods 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】ＳＯＩ基板を用いた高周波特性の良好なシリコンからなる半導体装置を得る。
【解決手段】シリコン基板上にシリコン酸化層が形成され、更にその上に薄膜シリコン層が形成されているＳＯＩ基板と、前記薄膜シリコン層に形成されたＭＯＳＦＥＴとを備え、前記ＭＯＳＦＥＴの形成されている領域に対応する前記シリコン酸化層を介した背面のシリコン基板の領域が除去されていることを特徴とする半導体装置を提供することにより上記課題を解決する。
【選択図】図３
【解決手段】シリコン基板上にシリコン酸化層が形成され、更にその上に薄膜シリコン層が形成されているＳＯＩ基板と、前記薄膜シリコン層に形成されたＭＯＳＦＥＴとを備え、前記ＭＯＳＦＥＴの形成されている領域に対応する前記シリコン酸化層を介した背面のシリコン基板の領域が除去されていることを特徴とする半導体装置を提供することにより上記課題を解決する。
【選択図】図３
Description
本発明は、半導体装置及び半導体装置の製造方法に関するものであり、特に、高周波に対応した半導体装置及び半導体装置の製造方法の技術分野に関するものである。
近年、携帯電話やワイヤレスＬＡＮ等の無線通信機器の急激な普及や、衛星放送の多チャンネル化による情報機器やシステムの高機能化などに伴って、これらの機器のＲＦ送受信部に使用されるＧＨｚ帯域のマイクロ波に対応した半導体スイッチの需要が増加している。
この半導体スイッチとしては、高周波特性に優れ、信号経路間の高アイソレーション化を実現することができるＧａＡｓ電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を用いた化合物半導体スイッチがある。
しかしながら、ＧａＡｓ基板はＳｉ基板よりも高価な上、大口径化もあまり進んではいないため、ＧａＡｓを用いた電子デバイスの低コスト化は困難である。
このため、Ｓｉ基板を用いたＭＯＳＦＥＴを高周波化させる開発が検討されている。具体的には、非特許文献１に開示されているように、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いたものや、非特許文献２に開示されているように、ＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）基板を用いることにより、寄生容量を低減させることができ特性の向上を図ることができる。
ここで、ＳＯＳ基板を用いた場合では、絶縁性の高いサファイア基板を用いているため寄生容量を小さくできるものの、サファイアとＳｉとの結晶構造及び格子定数が異なるため単結晶のＳｉをエピタキシャル成長させることは困難である。このため、エピタキシャル成長等によりＳｉ層を形成する際に格子欠陥が生じやすく、この格子欠陥により歩留まりが低下してしまう。また、サファイア基板が非常に高価なものであり、作製される素子のコストを低下させることができないといった問題点も有している。
一方、ＳＯＩ基板はこのような問題点がないことから、特許文献１には、より具体的な素子に関する発明が開示されている。
Ｊ．Ｂｏｎｋｏｗｓｋｉ， ｅｔ．ａｌ．， "Ｉｎｔｅｇｒａｔｉｏｎ ｏｆ Ｔｒｉｐｌｅ−Ｂａｎｄ ＧＳＭ Ａｎｔｅｎｎａ Ｓｗｉｔｃｈ Ｍｏｄｕｌｅ Ｕｓｉｎｇ ＳＯＩ ＣＭＯＳ"， ＩＥＥＥ ＲＦＩＣ Ｓｙｍｐ．Ｄｉｇ．，２００４， ｐｐ．５１１−５１４ Ｍｅｉ−Ｃｈａｏ Ｙｅｈ， ｅｔ．ａｌ．， "Ａ Ｍｉｌｌｉｍｅｔｅｒ−Ｗａｖｅ Ｗｉｄｅｂａｎｄ ＳＰＤＴ Ｓｗｉｔｃｈ ｗｉｔｈ Ｔｒａｖｅｌｉｎｇ−Ｗｅｖｅ Ｃｏｎｃｅｐｔ Ｕｓｉｎｇ ０．１３−μｍ ＣＭＯＳ Ｐｒｏｃｅｓｓ"， ＩＥＥＥ ＭＴＴ−Ｓ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｍｉｃｒｏｗａｖｅ Ｓｙｍｐ．，２００５， ｐｐ．５３−５７ 特開２００３−３４７５５３号公報
Ｊ．Ｂｏｎｋｏｗｓｋｉ， ｅｔ．ａｌ．， "Ｉｎｔｅｇｒａｔｉｏｎ ｏｆ Ｔｒｉｐｌｅ−Ｂａｎｄ ＧＳＭ Ａｎｔｅｎｎａ Ｓｗｉｔｃｈ Ｍｏｄｕｌｅ Ｕｓｉｎｇ ＳＯＩ ＣＭＯＳ"， ＩＥＥＥ ＲＦＩＣ Ｓｙｍｐ．Ｄｉｇ．，２００４， ｐｐ．５１１−５１４ Ｍｅｉ−Ｃｈａｏ Ｙｅｈ， ｅｔ．ａｌ．， "Ａ Ｍｉｌｌｉｍｅｔｅｒ−Ｗａｖｅ Ｗｉｄｅｂａｎｄ ＳＰＤＴ Ｓｗｉｔｃｈ ｗｉｔｈ Ｔｒａｖｅｌｉｎｇ−Ｗｅｖｅ Ｃｏｎｃｅｐｔ Ｕｓｉｎｇ ０．１３−μｍ ＣＭＯＳ Ｐｒｏｃｅｓｓ"， ＩＥＥＥ ＭＴＴ−Ｓ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｍｉｃｒｏｗａｖｅ Ｓｙｍｐ．，２００５， ｐｐ．５３−５７
本発明は、比較的低価格なＳＯＩ基板を用いて高周波に対応したＭＯＳＦＥＴからなる回路を形成した半導体装置を提供するとともに、この半導体装置の製造方法を提供するものである。
本発明の一の態様に係る半導体装置は、シリコン基板上にシリコン酸化層が形成され、更にその上に薄膜シリコン層が形成されているＳＯＩ基板と、前記薄膜シリコン層に形成されたＭＯＳＦＥＴとを備え、前記ＭＯＳＦＥＴの形成されている領域に対応する前記シリコン酸化層を介した背面のシリコン基板の領域が除去されていることを特徴とする。
また、本発明の一の態様に係る半導体装置の製造方法は、シリコン基板上にシリコン酸化層が形成され、更にその上に薄膜シリコン層が形成されているＳＯＩ基板における前記薄膜シリコン層に、８００〔ＭＨｚ〕以上の高周波駆動のためのＭＯＳＦＥＴを形成する素子形成工程と、前記ＭＯＳＦＥＴの電極上の所定領域に厚膜電極を形成する厚膜電極工程と、前記厚膜電極と支持基板とを付着させる付着工程と、前記付着工程後、前記シリコン基板をエッチングするエッチング工程と、前記支持基板を除去する除去工程と、を備えたことを特徴とする。
本発明では、ＳＯＩ基板を用いて、ＳｉからなるＭＯＳＦＥＴによる高周波回路を形成することができるため、低コストで製造することができる効果がある。
本発明は、ＳＯＩ基板を用いてＳｉからなるＭＯＳＦＥＴによる高周波回路を形成するものである。ＳＯＩ基板を用いてＳｉからなる高周波ＭＯＳＦＥＴを形成した場合、ＳＯＩ基板におけるシリコン酸化層を介したＳｉ基板領域において、Ｓｉが導電性を有しているため、ＭＯＳＦＥＴを１〔ＧＨｚ〕前後の高周波で駆動した場合に、ＭＯＳＦＥＴのオーミック電極（ソース電極、ドレイン電極）とＳｉ基板領域において容量結合が生じ、挿入損失が大きくなること、また、アイソレーション（遮断特性）が劣化するという問題点が生じることを発明者が見出した。また、このような現象は、駆動周波数が１〔ＧＨｚ〕前後の高周波で駆動した場合のみ生じるのではなく、約８００〔ＭＨｚ〕以上の周波数であれば、顕著に発生することも同時に見出した。本発明は、上記事項に基づくものである。
〔第１の実施の形態〕
本発明における一実施の形態を以下に記載する。図１は、本実施の形態に用いられる高周波スイッチ回路、即ち、シャント型ＳＰＤＴスイッチ回路の回路図である。また、図２は、図１に示した回路の本実施の形態における半導体装置、具体的には、ＳＯＩ基板上に上記回路を形成したものの上面図である。
本発明における一実施の形態を以下に記載する。図１は、本実施の形態に用いられる高周波スイッチ回路、即ち、シャント型ＳＰＤＴスイッチ回路の回路図である。また、図２は、図１に示した回路の本実施の形態における半導体装置、具体的には、ＳＯＩ基板上に上記回路を形成したものの上面図である。
本実施の形態におけるシャント型ＳＰＤＴスイッチ回路は、ＳＯＩ基板上の薄膜シリコン層に形成されており、アンテナ端子１０１と第１のＲＦ端子１０２との間に第１のスルーＭＯＳＦＥＴ領域１０６が形成されている。この第１のスルーＭＯＳＦＥＴ領域１０６には、ＭＯＳＦＥＴ（Ｔ１１、Ｔ１２）が形成されている。ＭＯＳＦＥＴ（Ｔ１１、Ｔ１２）における各々のゲート電極は、各々ゲート付加抵抗（Ｒｇ１１、Ｒｇ１２）を介しコントロール回路１に接続されており、各ゲートの電位でＲＦ信号の導通及び遮断の制御を行っている。また、ソース電極とドレイン電極の間には、ソースとドレインのバイアスを一定に保つために、各々ソース−ドレイン間付加抵抗（Ｒｄ１１、Ｒｄ１２）が並列に接続されている。
また、アンテナ端子１０１と第２のＲＦ端子１０３との間に第２のスルーＭＯＳＦＥＴ領域１０７が形成されている。この第２のスルーＭＯＳＦＥＴ領域１０７には、ＭＯＳＦＥＴ（Ｔ２１、Ｔ２２）が形成されている。ＭＯＳＦＥＴ（Ｔ２１、Ｔ２２）における各々のゲート電極は、各々ゲート付加抵抗（Ｒｇ２１、Ｒｇ２２）を介しコントロール回路１に接続されており、各ゲートの電位でＲＦ信号の導通及び遮断の制御を行っている。また、ソース電極とドレイン電極の間には、ソースとドレインのバイアスを一定に保つために、各々ソース−ドレイン間付加抵抗（Ｒｄ２１、Ｒｄ２２）が並列に接続されている。
また、第１のＲＦ端子１０２とＧＮＤ電極１０４の間に第１のシャントＭＯＳＦＥＴ領域１０８が形成されている。この第１のシャントＭＯＳＦＥＴ領域１０８には、ＭＯＳＦＥＴ（Ｔ３１、Ｔ３２）が形成されている。ＭＯＳＦＥＴ（Ｔ３１、Ｔ３２）における各々のゲート電極は、各々ゲート付加抵抗（Ｒｇ３１、Ｒｇ３２）を介しコントロール回路１に接続されており、各ゲートの電位でＲＦ信号の導通及び遮断の制御を行っている。また、ソース電極とドレイン電極の間には、ソースとドレインのバイアスを一定に保つために、各々ソース−ドレイン間付加抵抗（Ｒｄ３１、Ｒｄ３２）が並列に接続されている。
また、第２のＲＦ端子１０３とＧＮＤ電極１０５の間に第２のシャントＭＯＳＦＥＴ領域１０９が形成されている。この第２のシャントＭＯＳＦＥＴ領域１０９には、ＭＯＳＦＥＴ（Ｔ４１、Ｔ４２）が形成されている。このＭＯＳＦＥＴ（Ｔ４１、Ｔ４２）における各々のゲート電極は、各々ゲート付加抵抗（Ｒｇ４１、Ｒｇ４２）を介しコントロール回路１に接続されており、各ゲートの電位でＲＦ信号の導通及び遮断の制御を行っている。また、ソース電極とドレイン電極の間には、ソースとドレインのバイアスを一定に保つために、各々ソース−ドレイン間付加抵抗（Ｒｄ４１、Ｒｄ４２）が並列に接続されている。
更に、アンテナ端子１０１と第１のスルーＭＯＳＦＥＴ領域１０６及び第２のスルーＭＯＳＦＥＴ領域１０７とは、金属配線１１０により接続されており、第１のスルーＭＯＳＦＥＴ領域１０６と第１のＲＦ端子１０２とは、金属配線１１１により接続されており、第１のＲＦ端子１０２と第１のシャントＭＯＳＦＥＴ領域１０８とは、金属配線１１２により接続されており、第１のシャントＭＯＳＦＥＴ領域１０８とＧＮＤ端子１０４とは、金属配線１１３により接続されている。
また、第２のスルーＭＯＳＦＥＴ領域１０７と第２のＲＦ端子１０３とは、金属配線１１４により接続されており、第２のＲＦ端子１０３と第２のシャントＭＯＳＦＥＴ領域１０９とは、金属配線１１５により接続されており、第２のシャントＭＯＳＦＥＴ領域１０９とＧＮＤ端子１０５とは、金属配線１１６により接続されている。尚、これらの領域に隣接して、ロジック回路１１７が形成されている。
次に、図２における線３Ａ−３Ｂにおいて切断した断面図を図３に示し、線４Ａ−４Ｂにおいて切断した断面図を図４に示す。尚、図３、図４に示すように、ＭＯＳＦＥＴの形成されている面には絶縁層１２４が形成されている。
図３、図４に示すように、第１のスルーＭＯＳＦＥＴ領域１０６、第２のスルーＭＯＳＦＥＴ領域１０７、第１のシャントＭＯＳＦＥＴ領域１０８及び第２のシャントＭＯＳＦＥＴ領域１０９の形成されているシリコン酸化層１２３を介したシリコン基板１２２の背面の領域、即ち、図２における破線により囲まれた領域はエッチング等により除去されている。具体的には、ＳＯＩ基板におけるシリコン酸化層１２３が露出状態となるまで、シリコン基板１２２をＲＩＥ等の選択エッチング等を行うことにより除去する。尚、オーバーエッチングによる影響がＭＯＳＦＥＴ領域１０９にまで達しないためには、シリコン酸化層１２３の膜厚を少なくとも０．２〔μｍ〕以上形成する必要がある。
このように、第１のスルーＭＯＳＦＥＴ領域１０６、第２のスルーＭＯＳＦＥＴ領域１０７、第１のシャントＭＯＳＦＥＴ領域１０８及び第２のシャントＭＯＳＦＥＴ領域１０９のシリコン酸化層１２３を介した背面の領域のみシリコン基板１２２を除去することにより、容量結合の対象となる導電性を有するシリコン基板１２２が存在しなくなる。これにより、これらのＭＯＳＦＥＴを高周波で駆動した場合であっても、挿入損失の増加や、アイソレーション（遮断特性）が劣化するといった問題は生じなくなる。即ち、前述したように８００〔ＭＨｚ〕以上の周波数で駆動した場合においても、挿入損失の増加することなく、アイソレーション（遮断特性）も劣化しないのである。
尚、第１のスルーＭＯＳＦＥＴ領域１０６、第２のスルーＭＯＳＦＥＴ領域１０７、第１のシャントＭＯＳＦＥＴ領域１０８及び第２のシャントＭＯＳＦＥＴ領域１０９におけるＭＯＳＦＥＴのゲート長は、０．２〜０．６〔μｍ〕であることが好ましい。ゲート長が０．２〔μｍ〕以下では、印加する電圧に対し絶縁耐圧に耐えられないからであり、ゲート長が０．６〔μｍ〕以上では、スイッチング特性が低下してしまうからである。
更に、シリコン基板１２２が除去される領域は、寄生容量が高周波特性に影響を与える領域、即ち、少なくとも第１のスルーＭＯＳＦＥＴ領域１０６、第２のスルーＭＯＳＦＥＴ領域１０７、第１のシャントＭＯＳＦＥＴ領域１０８及び第２のシャントＭＯＳＦＥＴ領域１０９のシリコン酸化層１２３を介した背面の領域のみ除去すればよいため、ロジック回路１１７の形成される領域のシリコン基板１２２は除去しなくてもよい。
具体的には、本実施の形態では、厚さ７２５〔μｍ〕のシリコン基板１２２に、シリコン酸化層１２３の厚さが、１〜２〔μｍ〕形成されたＳＯＩ基板を用いている。このＳＯＩ基板上に、第１のスルーＭＯＳＦＥＴ領域１０６、第２のスルーＭＯＳＦＥＴ領域１０７、第１のシャントＭＯＳＦＥＴ領域１０８及び第２のシャントＭＯＳＦＥＴ領域１０９等の回路を形成した後、シリコン基板１２２を膜厚が、５０〜３００〔μｍ〕となるまで研磨を行う。これは、厚さが５０〔μｍ〕以下となる薄さまで研磨してしまうと、シリコン酸化層１２３の応力の影響が大きくなり、研磨後のシリコン基板１２２が変形してしまうからである。また、研磨後の厚さが３００〔μｍ〕以上の場合では、その後のＲＩＥ等によるエッチングを行うことにより、エッチングむら等からシリコン酸化層１２３までもエッチングされてしまう可能性があり、この場合、形成された第１のスルーＭＯＳＦＥＴ領域１０６、第２のスルーＭＯＳＦＥＴ領域１０７、第１のシャントＭＯＳＦＥＴ領域１０８及び第２のシャントＭＯＳＦＥＴ領域１０９までも破壊等されてしまう可能性があるからである。
この後、第１のスルーＭＯＳＦＥＴ領域１０６、第２のスルーＭＯＳＦＥＴ領域１０７、第１のシャントＭＯＳＦＥＴ領域１０８及び第２のシャントＭＯＳＦＥＴ領域１０９の形成されている領域に対応するシリコン酸化層１２３を介した領域のシリコン基板１２２をＲＩＥ等の選択性の高いエッチング方法により、シリコン酸化層１２３の表面が露出するまでエッチングを行う。これにより、本実施の形態における半導体装置を製造することができる。
〔第２の実施の形態〕
第２の実施の形態は、本発明における半導体装置の別の構成である。具体的には、図５に本実施の形態における上面図、図５の線６Ａ−６Ｂにおいて切断した断面図を図６に示すものである。尚、線４Ａ−４Ｂにおいて切断した断面は図４と同一である。第２の実施の形態は、第１の実施の形態と同一の回路において、ＳＯＩ基板の薄膜シリコン層に形成される第１のスルーＭＯＳＦＥＴ領域１０６、第２のスルーＭＯＳＦＥＴ領域１０７、第１のシャントＭＯＳＦＥＴ領域１０８及び第２のシャントＭＯＳＦＥＴ領域１０９のシリコン酸化層１２３を介した背面のシリコン基板１２２の領域のみ、即ち、図５に示す破線に囲まれた領域のみを除去したものである。このように、第１の実施の形態と比較して、より限定的にシリコン基板１２２を除去することにより、ＲＩＥ等による選択エッチングのエッチング量を減少させることができ、また、エッチング後の半導体装置の強度を高めることができる。
第２の実施の形態は、本発明における半導体装置の別の構成である。具体的には、図５に本実施の形態における上面図、図５の線６Ａ−６Ｂにおいて切断した断面図を図６に示すものである。尚、線４Ａ−４Ｂにおいて切断した断面は図４と同一である。第２の実施の形態は、第１の実施の形態と同一の回路において、ＳＯＩ基板の薄膜シリコン層に形成される第１のスルーＭＯＳＦＥＴ領域１０６、第２のスルーＭＯＳＦＥＴ領域１０７、第１のシャントＭＯＳＦＥＴ領域１０８及び第２のシャントＭＯＳＦＥＴ領域１０９のシリコン酸化層１２３を介した背面のシリコン基板１２２の領域のみ、即ち、図５に示す破線に囲まれた領域のみを除去したものである。このように、第１の実施の形態と比較して、より限定的にシリコン基板１２２を除去することにより、ＲＩＥ等による選択エッチングのエッチング量を減少させることができ、また、エッチング後の半導体装置の強度を高めることができる。
〔第３の実施の形態〕
第３の実施の形態は、本発明における半導体装置の製造方法である。具体的には、図７に示すように、シリコン基板２０１上にシリコン酸化膜２０２が形成され、更にその上に薄膜シリコン層の形成されているＳＯＩ基板の薄膜シリコン層に、ＭＯＳＦＥＴ領域２０３を形成した後、金属電極２０５及び絶縁膜２０６を形成する（素子形成工程）。
第３の実施の形態は、本発明における半導体装置の製造方法である。具体的には、図７に示すように、シリコン基板２０１上にシリコン酸化膜２０２が形成され、更にその上に薄膜シリコン層の形成されているＳＯＩ基板の薄膜シリコン層に、ＭＯＳＦＥＴ領域２０３を形成した後、金属電極２０５及び絶縁膜２０６を形成する（素子形成工程）。
この後、金属電極２０５の形成されている面にフォトレジストを塗布し、プリベーク、露光、現像を行うことにより、金属電極２０５の形成されている領域におけるフォトレジストを除去する。この際に用いられるレジストは、超厚膜レジスト（ＳＵ−８：化薬マイクロケム株式会社製）を用い、５０〔μｍ〕以上の厚さを均一に塗布等により形成する。この後、プレベーク、露光、現像を行うことによりフォトレジスト層２０７が形成される。
次に、図８に示すように、ＳＯＩ基板にフォトレジスト層２０７の形成されたものについて、フォトレジスト層２０７の形成されていない領域、即ち、金属電極２０５の形成されている領域に、無電解メッキにより厚膜金属電極２０８を堆積させる。この厚膜金属電極２０８は、フォトレジスト層２０７の形成されている厚さまで堆積させる。従って、５０〔μｍ〕以上形成されることとなる（厚膜電極形成工程）。
次に、図９に示すように、フォトレジスト層及び厚膜金属電極２０８の形成されている面に、発泡テープ２０９により支持基板となる石英基板２１０を付着させる（付着工程）。
この後、石英基板２１０が貼り付けられた面の反対面におけるシリコン基板２０１にフォトレジストを塗布し、プリベーク、露光、現像を行うことにより、後のエッチング工程において、シリコン基板２０１が残存する領域のみフォトレジスト層を形成する。
次に、図１０に示すように、ＣＦ４等のガスを用いたＲＩＥ（反応性イオンエッチング）による異方性エッチングを行うことにより、フォトレジスト層の形成されていない領域のシリコン基板２０１をシリコン酸化膜２０２が露出するまで除去する（エッチング工程）。この後、フォトレジストを有機溶媒等により除去した（除去工程）後、必要に応じてダイシング等により素子ごとに分離する。
次に、図１１に示すように、所定の温度に加熱することにより発泡テープ２０９を発泡させ、支持基板である石英基板２１０と切り離すことにより、本実施の形態における半導体装置を製造することができる。
〔第４の実施の形態〕
第４の実施の形態は、シリコン基板２０１をウエットエッチングにより全体的に除去する半導体装置の製造方法である。
第４の実施の形態は、シリコン基板２０１をウエットエッチングにより全体的に除去する半導体装置の製造方法である。
具体的には、第３の実施の形態と同様の方法により、素子形成工程、厚膜電極工程、付着工程を経て形成される図９に示す状態のものについて、ＫＯＨ（水酸化カリウム）溶液によりウエットエッチングを行う（エッチング工程）。これにより、図１２に示すように、全面的にシリコン基板２０１が除去されたものが形成される。
この後、図１３に示すように、発泡テープ２０９を発泡させることにより、支持基板である石英基板２１０を除去し（除去工程）、半導体装置が形成される。
第３の実施の形態、第４の実施の形態においては、フォトレジスト層２０７及び金属層２０８を５０〔μｍ〕以上形成しているが、これは、シリコン基板２０１をＲＩＥ等によるドライエッチングやウエットエッチングにより除去した場合、残された部分の強度を十分維持するためには必要となる厚さだからである。この厚さの値は、発明者が経験上得ている値であり、この厚さが、５０〔μｍ〕未満、例えば、３０〔μｍ〕前後である場合は、形成後の半導体装置は、容易に変形してしまい実用に耐えうるものではないが、厚さが５０〔μｍ〕以上であれば、容易に変形しないという経験則に基づくものである。
〔実施例１〕
実施例１は、第１の実施の形態に基づくものである。具体的には、厚さ７２５〔μｍ〕のシリコン基板１２２に、厚さ２〔μｍ〕のシリコン酸化層１２３が形成され、シリコン酸化層１２３上のシリコン層が７０〔μｍ〕形成されたＳＯＩ基板を用いる。尚、シリコン基板１２２における比抵抗は１０００〔Ωｃｍ〕である。
実施例１は、第１の実施の形態に基づくものである。具体的には、厚さ７２５〔μｍ〕のシリコン基板１２２に、厚さ２〔μｍ〕のシリコン酸化層１２３が形成され、シリコン酸化層１２３上のシリコン層が７０〔μｍ〕形成されたＳＯＩ基板を用いる。尚、シリコン基板１２２における比抵抗は１０００〔Ωｃｍ〕である。
このＳＯＩ基板のシリコン層にＭＯＳＦＥＴを用いたシャント型ＳＰＤＴスイッチ回路を形成する。形成される高周波スイッチング素子であるＭＯＳＦＥＴは、ＮＭＯＳからなるものである。このＮＭＯＳは、Ｖｔｈ（閾値電圧）が、０．５〔Ｖ〕、Ｌｇ（ゲート長）が、０．２５〔μｍ〕、Ｒｏｎ（ソース−ドレイン間オン抵抗）が、１．５〔Ωｍｍ〕、Ｃｏｆｆ（ソース−ドレイン間容量）が、０．２８〔ｐＦ／ｍｍ〕のものである。また、このＮＭＯＳを用いて形成されるスルーＭＯＳＦＥＴ（Ｔ１１、Ｔ１２、Ｔ２１、Ｔ２２）のＷｇ（ゲート幅）は、０．６〔ｍｍ〕であり、シャントＭＯＳＦＥＴ（Ｔ３１、Ｔ３２、Ｔ４１、Ｔ４２）のＷｇ（ゲート幅）は、０．２〔ｍｍ〕であり、ゲートにおける付加抵抗（Ｒｇ１１、Ｒｇ１２、Ｒｇ２１、Ｒｇ２２、Ｒｇ３１、Ｒｇ３２、Ｒｇ４１、Ｒｇ４２）は、各々１０〔ｋΩ〕であり、ソース−ドレイン間における付加抵抗（Ｒｄ１１、Ｒｄ１２、Ｒｄ２１、Ｒｄ２２、Ｒｄ３１、Ｒｄ３２、Ｒｄ４１、Ｒｄ４２）は、各々１０〔ｋΩ〕である。
このようにシャント型ＳＰＤＴスイッチ回路の形成されたＳＯＩ基板について、回路の形成されていない面よりシリコン基板１２２の厚さが、１００〔μｍ〕となるまで研磨を行った後、スルーＭＯＳＦＥＴ（Ｔ１１、Ｔ１２、Ｔ２１、Ｔ２２）及びシャントＭＯＳＦＥＴ（Ｔ３１、Ｔ３２、Ｔ４１、Ｔ４２）の形成されている領域に対応するシリコン酸化層１２３を介した領域のシリコン基板１２２をＲＩＥ等によるエッチングを行う。このエッチングでは、この領域のシリコン基板１２２が全て除去されるまで行う。
この実施例１におけるシャント型ＳＰＤＴスイッチ回路では、周波数１．９〔ＧＨｚ〕における挿入損失は、０．６３〔ｄＢ〕であり、アイソレーション（遮断特性）は、４２．８８〔ｄＢ〕であった。
〔比較例１〕
比較例１として、実施例１と同じシャント型ＳＰＤＴスイッチ回路を同一のＳＯＩ基板に形成したものについて、シリコン基板１２２のエッチングを全く行わなかった。
比較例１として、実施例１と同じシャント型ＳＰＤＴスイッチ回路を同一のＳＯＩ基板に形成したものについて、シリコン基板１２２のエッチングを全く行わなかった。
この比較例１におけるシャント型ＳＰＤＴスイッチ回路では、周波数１．９〔ＧＨｚ〕における挿入損失は、０．６４〔ｄＢ〕であり、アイソレーション（遮断特性）は、３７．３６〔ｄＢ〕であった。
以上より、挿入損失、アイソレーション（遮断特性）は、ともに比較例１に対し、本実施の形態に係る実施例１の方が良好となる結果が得られた。特に、アイソレーション（遮断特性）に関しては、顕著な改善が確認された。
以上、実施の形態において本発明における半導体装置、特に、シャント型ＳＰＤＴスイッチ回路を形成した半導体装置について詳細に説明したが、本発明は上記実施の形態に限定されるものではなく、これ以外の形態をとることが可能である。
１０１・・・アンテナ端子、１０２・・・第１のＲＦ端子、１０３・・・第２のＲＦ端子、１０４、１０５・・・ＧＮＤ端子、１０６・・・第１のスルーＭＯＳＦＥＴ領域、１０７・・・第２のスルーＭＯＳＦＥＴ領域、１０８・・・第１のシャントＭＯＳＦＥＴ領域、１０９・・・第２のシャントＭＯＳＦＥＴ領域、１１０、１１１、１１２、１１３、１１４、１１５、１１６・・・金属電極、１１７・・・ロジック回路、１２２・・・シリコン基板、１２３・・・シリコン酸化層、１２４・・・絶縁層
Claims (5)
- シリコン基板上にシリコン酸化層が形成され、更にその上に薄膜シリコン層が形成されているＳＯＩ基板と、
前記薄膜シリコン層に形成されたＭＯＳＦＥＴと、
を備え、
前記ＭＯＳＦＥＴの形成されている領域に対応する前記シリコン酸化層を介した背面のシリコン基板の領域が除去されていることを特徴とする半導体装置。 - 前記ＭＯＳＦＥＴは、８００〔ＭＨｚ〕以上の周波数で駆動するものであることを特徴とする請求項１に記載の半導体装置。
- 前記シリコン酸化層は、０．２〔μｍ〕以上であることを特徴とする請求項１または２に記載の半導体装置。
- シリコン基板上にシリコン酸化層が形成され、更にその上に薄膜シリコン層が形成されているＳＯＩ基板における前記薄膜シリコン層に、８００〔ＭＨｚ〕以上の高周波駆動のためのＭＯＳＦＥＴを形成する素子形成工程と、
前記ＭＯＳＦＥＴの電極上の所定領域に厚膜電極を形成する厚膜電極工程と、
前記厚膜電極と支持基板とを付着させる付着工程と、
前記付着工程後、前記シリコン基板をエッチングするエッチング工程と、
前記支持基板を除去する除去工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記厚膜電極の膜厚は、５０〔μｍ〕以上であることを特徴とする請求項４に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006246688A JP2008071796A (ja) | 2006-09-12 | 2006-09-12 | 半導体装置及び半導体装置の製造方法 |
| US11/853,423 US20080064358A1 (en) | 2006-09-12 | 2007-09-11 | Semiconductor device and method for making the same |
| CNA2007101489246A CN101145578A (zh) | 2006-09-12 | 2007-09-12 | 半导体器件以及半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006246688A JP2008071796A (ja) | 2006-09-12 | 2006-09-12 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008071796A true JP2008071796A (ja) | 2008-03-27 |
Family
ID=39170328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006246688A Withdrawn JP2008071796A (ja) | 2006-09-12 | 2006-09-12 | 半導体装置及び半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20080064358A1 (ja) |
| JP (1) | JP2008071796A (ja) |
| CN (1) | CN101145578A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2203938A1 (en) * | 2007-10-26 | 2010-07-07 | Cree Led Lighting Solutions, Inc. | Illumination device having one or more lumiphors, and methods of fabricating same |
| US8395435B2 (en) * | 2009-07-30 | 2013-03-12 | Qualcomm, Incorporated | Switches with bias resistors for even voltage distribution |
| CN102290377B (zh) * | 2011-06-23 | 2016-01-27 | 上海华虹宏力半导体制造有限公司 | Soi cmos射频开关及其形成方法，及采用其的器件 |
| JP2015226262A (ja) * | 2014-05-29 | 2015-12-14 | 株式会社東芝 | 半導体スイッチ、無線機器、及び、半導体スイッチの設計方法 |
| US9871512B2 (en) * | 2014-08-29 | 2018-01-16 | Skyworks Solutions, Inc. | Switch stand-by mode isolation improvement |
| US10211830B2 (en) | 2017-04-28 | 2019-02-19 | Qualcomm Incorporated | Shunt termination path |
| US10910714B2 (en) | 2017-09-11 | 2021-02-02 | Qualcomm Incorporated | Configurable power combiner and splitter |
| CN108649146B (zh) * | 2018-06-15 | 2020-12-22 | 信利半导体有限公司 | 一种柔性显示器件的制备方法 |
| US10673412B1 (en) * | 2019-05-08 | 2020-06-02 | Semiconductor Components Industries, Llc | Radio frequency switch |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2767219B1 (fr) * | 1997-08-08 | 1999-09-17 | Commissariat Energie Atomique | Dispositif memoire non volatile programmable et effacable electriquement compatible avec un procede de fabrication cmos/soi |
| US6804502B2 (en) * | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
| US20030189227A1 (en) * | 2002-04-04 | 2003-10-09 | Honeywell International Inc. | High speed SOI transistors |
| JP4262933B2 (ja) * | 2002-05-30 | 2009-05-13 | Ｎｅｃエレクトロニクス株式会社 | 高周波回路素子 |
| JP3974537B2 (ja) * | 2003-02-18 | 2007-09-12 | 沖電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
-
2006
- 2006-09-12 JP JP2006246688A patent/JP2008071796A/ja not_active Withdrawn
-
2007
- 2007-09-11 US US11/853,423 patent/US20080064358A1/en not_active Abandoned
- 2007-09-12 CN CNA2007101489246A patent/CN101145578A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN101145578A (zh) | 2008-03-19 |
| US20080064358A1 (en) | 2008-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008071796A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US11695407B2 (en) | Circuit and method for controlling charge injection in radio frequency switches | |
| EP2495759B1 (en) | Integrated nitride and silicon carbide-based devices | |
| EP1599938B1 (en) | Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices | |
| US9059318B2 (en) | Stressed source/drain CMOS and method of forming same | |
| JP2000294786A (ja) | 高周波スイッチ | |
| US20060124963A1 (en) | Transistor of semiconductor device and method of fabricating the same | |
| US20080017844A1 (en) | Low-Temperature-Grown (Ltg) Insulated-Gate Phemt Device and Method | |
| US20080203478A1 (en) | High Frequency Switch With Low Loss, Low Harmonics, And Improved Linearity Performance | |
| JP2009517883A (ja) | 厚さの異なるチャネルを有する金属半導体電界効果トランジスタ及びその製造方法 | |
| US6830967B1 (en) | Method for forming CMOS transistor spacers in a BiCMOS process | |
| US20090173999A1 (en) | Field effect transistor with gate having varying sheet resistance | |
| US6933543B2 (en) | Compound semiconductor high frequency switch device | |
| EP4174956A1 (en) | A high frequency switch with field effect transistor | |
| Purakh et al. | A 130nm RFSOI technology with switch, LNA, and EDNMOS devices for integrated front-end module SoC applications | |
| Simin et al. | Low-loss high-power AlInGaN RF switches | |
| Simin et al. | High-power III-Nitride Integrated Microwave Switch with capacitively-coupled contacts | |
| Simin et al. | Multigate GaN RF switches with capacitively coupled contacts | |
| CN116057671A (zh) | 半导体设备和电子装置 | |
| CN114026688A (zh) | 半导体器件及半导体器件的制造方法 | |
| CN112652538A (zh) | 形成垂直场效应晶体管（vfet）器件的方法 | |
| JP2004158782A (ja) | 化合物半導体装置の製造方法 | |
| JP2008211083A (ja) | 高周波スイッチ | |
| JP2002231732A (ja) | 化合物半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20091201 |