JP2015226262A - 半導体スイッチ、無線機器、及び、半導体スイッチの設計方法 - Google Patents

Abstract

【課題】高周波領域での挿入損失を低減する。
【解決手段】実施形態によれば、支持基板、前記支持基板上に設けられた絶縁層、及び、前記絶縁層上に設けられた半導体層を有するＳＯＩ基板に設けられた半導体スイッチは、第１から第ｎ（ｎは２以上の整数）のスルーＦＥＴ群を備える。前記第ｉ（ｉは１以上ｎ以下の整数）のスルーＦＥＴ群は、第ｉノードと共通ノードとの間に直列接続された複数の第ｉの電界効果トランジスタを有する。前記第１のスルーＦＥＴ群の面積は、前記第１のスルーＦＥＴ群から前記支持基板への高周波信号の漏洩を表す抵抗Ｒｓを含む等価回路を用いて計算された面積Ｓｆｅｔの最大値以下である。
【選択図】図１

Description

本発明の実施形態は、半導体スイッチ、無線機器、及び、半導体スイッチの設計方法に関する。

携帯電話等の無線機器では、送信回路及び受信回路が高周波半導体スイッチ（以下、半導体スイッチと称す）を介して共通のアンテナに選択的に接続される。半導体スイッチは、ＳＯＩ（Silicon on Insulator）基板上に形成されたＭＯＳＦＥＴ（Metal-oxide-semiconductor field-effect transistor）により構成される。このような半導体スイッチでは、高周波領域での挿入損失が低いことが望まれる。

特開２０１２−７０１８１号公報

本発明が解決しようとする課題は、高周波領域での挿入損失を低減できる半導体スイッチ、無線機器、及び、半導体スイッチの設計方法を提供することである。

実施形態によれば、支持基板、前記支持基板上に設けられた絶縁層、及び、前記絶縁層上に設けられた半導体層を有するＳＯＩ基板に設けられた半導体スイッチは、第１から第ｎ（ｎは２以上の整数）のスルーＦＥＴ群を備える。前記第ｉ（ｉは１以上ｎ以下の整数）のスルーＦＥＴ群は、第ｉノードと共通ノードとの間に直列接続された複数の第ｉの電界効果トランジスタを有する。前記第１のスルーＦＥＴ群の面積は、前記第１のスルーＦＥＴ群から前記支持基板への高周波信号の漏洩を表す抵抗Ｒｓを含む等価回路を用いて計算された面積Ｓｆｅｔの最大値以下である。

第１の実施形態に係る半導体スイッチの概略的な構成を示す図である。 図１の半導体スイッチの概略的なレイアウトを示す図である。 図２ＡのスルーＦＥＴ群の拡大図である。 ＳＰ１４Ｔスイッチの概略的な構成を示すブロック図である。 図３のＳＰ１４Ｔスイッチの高周波端子ＲＦ０１とアンテナ端子ＡＮＴとの間が導通状態となっている時の電気的な等価回路図である。 図３のＳＰ１４Ｔスイッチを用いて実験で測定した挿入損失と、図４の等価回路から計算した挿入損失との周波数依存性を示す図である。 抵抗Ｒｓを考慮したＳＰ１４Ｔスイッチの等価回路図である。 図６の等価回路で計算されたＳＰ１４Ｔスイッチの挿入損失の周波数依存性を示す図である。 抵抗Ｒｓを考慮したＳＰＤＴスイッチの等価回路図である。 挿入損失ＩＬとオン抵抗Ｒｏｎとの関係を示す図である。 挿入損失ＩＬとオフ容量の総和Ｃｔｏｔａｌの２乗との関係を示す図である。 挿入損失ＩＬと面積Ｓｆｅｔとの関係を示す図である。 挿入損失ＩＬと１／ρｓとの関係を示す図である。 ＳＰＤＴスイッチにおけるスルーＦＥＴ群の面積Ｓｆｅｔとゲート幅Ｗｇとの関係、及び、３．５ＧＨｚの挿入損失が１ｄＢ以下になる面積Ｓｆｅｔの最大値とゲート幅Ｗｇとの関係を示す図である。 ＳＰ３Ｔ〜ＳＰ１６Ｔスイッチにおける面積Ｓｆｅｔの最大値とゲート幅Ｗｇとの関係を示す図である。 第２の実施形態に係る無線機器の概略的な構成を示すブロック図である。

以下に、図面を参照して本発明の実施形態について説明する。これらの実施形態は、本発明を限定するものではない。

（第１の実施形態）
第１の実施形態の特徴の１つは、半導体スイッチ１０を構成するＭＯＳＦＥＴの面積を制限したことにある。

図１は、第１の実施形態に係る半導体スイッチ（アンテナスイッチ）１０の概略的な構成を示す図である。図１は、半導体スイッチがＳＰＤＴ（Single-Pole Double-Throw）スイッチである一例を示す。半導体スイッチ１０は、スルーＦＥＴ群（第１のスルーＦＥＴ群）１０１と、スルーＦＥＴ群（第２のスルーＦＥＴ群）１０２と、シャントＦＥＴ群２０１と、シャントＦＥＴ群２０２と、を備える。半導体スイッチ１０は、支持基板、支持基板上に設けられた絶縁層（ＢＯＸ（Buried Oxide）層）、及び、絶縁層上に設けられた半導体層を有するＳＯＩ基板に設けられている。

スルーＦＥＴ群１０１は、例えば３．５ＧＨｚ以上の周波数の高周波信号が入力または出力されるアンテナ端子（共通ノード）ＡＮＴと、高周波信号が入力または出力される高周波端子（第１ノード）ＲＦ０１との間に接続されている。スルーＦＥＴ群１０１は、スイッチ制御信号Ｃｏｎ１に応じて、アンテナ端子ＡＮＴと高周波端子ＲＦ０１との間を導通状態又は非導通状態に切り替える。

スルーＦＥＴ群１０２は、アンテナ端子ＡＮＴと、高周波信号が入力または出力される高周波端子（第２ノード）ＲＦ０２と、の間に接続されている。スルーＦＥＴ群１０２は、スイッチ制御信号Ｃｏｎ２に応じて、アンテナ端子ＡＮＴと高周波端子ＲＦ０２との間を導通状態又は非導通状態に切り替える。

なお、本明細書におけるノードとは、ポートや端子等の物理的な信号接続点だけでなく、同一電位の信号配線またはパターン上の任意の点も含む概念である。

シャントＦＥＴ群２０１は、高周波端子ＲＦ０１と接地との間に接続され、スイッチ制御信号Ｃｏｎ１ｂに応じて高周波端子ＲＦ０１と接地との間を導通状態又は非導通状態に切り替える。

シャントＦＥＴ群２０２は、高周波端子ＲＦ０２と接地との間に接続され、スイッチ制御信号Ｃｏｎ２ｂに応じて高周波端子ＲＦ０２と接地との間を導通状態又は非導通状態に切り替える。

スルーＦＥＴ群１０１は、アンテナ端子ＡＮＴと高周波端子ＲＦ０１との間に直列接続されたｍ（ｍは２以上の整数）個のＭＯＳＦＥＴ（第１の電界効果トランジスタ） Ｔ１〜Ｔｍを有する。例えば、ＧＳＭ（Global System for Mobile communication、登録商標）方式等の通信方式に対応した半導体スイッチ１０では、ｍは７以上であってもよい。ＵＭＴＳ（Universal Mobile Telecommunications System）やＬＴＥ（Long Term Evolution）等の３Ｇ／４Ｇの通信方式に対応した半導体スイッチ１０では、ｍは３以上であってもよい。

ＭＯＳＦＥＴ Ｔ１〜Ｔｍのゲートには、抵抗Ｒ１１〜Ｒ１ｍを介して、スイッチ制御信号Ｃｏｎ１が入力される。抵抗Ｒ１１〜Ｒ１ｍを接続することでチャネルからゲートへの漏洩電力を低減し、高周波信号の減衰を抑制している。

スイッチ制御信号Ｃｏｎ１により、ＭＯＳＦＥＴ Ｔ１〜Ｔｍの導通及び非導通が制御される。ＳＰＤＴスイッチでは、２つのスルーＦＥＴ群１０１，１０２のうち導通するのは一方のスルーＦＥＴ群のみであり、他方のスルーＦＥＴ群は非導通状態となる。また、例えば、スルーＦＥＴ群１０１が導通状態に制御された時、シャントＦＥＴ群２０２は導通状態に制御され、シャントＦＥＴ群２０１は非導通状態に制御される。

各ＭＯＳＦＥＴ Ｔ１〜Ｔｍのソース・ドレイン間には、非導通時に各ＭＯＳＦＥＴ Ｔ１〜Ｔｍのソース・ドレイン間の電位差を均等にする為の抵抗Ｒ２１〜Ｒ２ｍが接続される。

スルーＦＥＴ群１０２、シャントＦＥＴ群２０１，２０２も以上と同様な回路構成を有するため、回路構成の図示及び説明は省略する。

図２Ａは、図１の半導体スイッチ１０の概略的なレイアウトを示す図である。図２Ａに示すように、スルーＦＥＴ群１０１の一方の端子はアンテナ配線ＡＮＴｌを介してアンテナパッドＡＮＴｐと接続され、他方の端子は高周波信号配線ＲＦ０１ｌを介して高周波パッドＲＦ０１ｐに接続される。アンテナパッドＡＮＴｐは、アンテナ端子ＡＮＴに対応し、高周波パッドＲＦ０１ｐは、高周波端子ＲＦ０１に対応する。

スルーＦＥＴ群１０２の一方の端子はアンテナ配線ＡＮＴｌを介してアンテナパッドＡＮＴｐと接続され、他方の端子は高周波信号配線ＲＦ０２ｌを介して高周波パッドＲＦ０２ｐに接続される。高周波パッドＲＦ０２ｐは、高周波端子ＲＦ０２に対応する。

高周波信号配線ＲＦ０１ｌは、シャントＦＥＴ群２０１を介してグランド配線ＧＮＤｌと接続される。高周波信号配線ＲＦ０２ｌは、シャントＦＥＴ群２０２を介してグランド配線ＧＮＤｌと接続される。グランド配線ＧＮＤｌはグランドパッドＧＮＤｐと接続され、グランドパッドＧＮＤｐは半導体スイッチ１０の外部で接地される。

図２Ａでは、説明を明確化するため、抵抗Ｒ１１〜Ｒ１ｍ，Ｒ２１〜Ｒ２ｍは図示を省略している。

ところで、半導体スイッチ１０の高周波領域における実際の挿入損失を見積もることは困難である。本発明者等は、高周波領域における挿入損失と、ＳＯＩ基板の支持基板への漏洩電力とは関連性があり、挿入損失を低減するには漏洩電力を考慮する必要があることに独自に気付いた。半導体スイッチ１０では、スルーＦＥＴ群１０１のドレイン、ソースおよびボディ領域から高周波信号の一部がＢＯＸ層を介して支持基板に漏洩するためである。従って、挿入損失を低減するためには、漏洩電力を低減する必要がある。

上述の理由から、漏洩電力はスルーＦＥＴ群１０１の面積に比例する。従って、面積は小さい方が好ましい。例えば、所望の挿入損失（例えば１ｄＢ）を実現するためには、スルーＦＥＴ群１０１の面積は、次の式１を満たせばよい。
Ｓｆｅｔ≦（１．０８−０．１１×Ｒｏｎ−１．１×Ｃｔｏｔａｌ^２−１６０／ρｓ）／（２＋４．５×１０^４／ρｓ） （式１）
ここで、Ｓｆｅｔは、スルーＦＥＴ群面積を意味する。Ｒｏｎは、スルーＦＥＴ群１０１が導通状態の時のスルーＦＥＴ群１０１の抵抗値である。Ｃｔｏｔａｌは、非導通状態のスルーＦＥＴ群１０２のオフ容量Ｃｏｆｆの総和である。ρｓは、支持基板の抵抗率である。Ｓｆｅｔの単位をｃｍ^２とし、Ｒｏｎの単位をΩとし、Ｃｔｏｔａｌの単位をｐＦとし、ρｓの単位をΩｃｍとしている。

つまり、本実施形態では、スルーＦＥＴ群１０１の面積は、所望の挿入損失及び回路構成（即ち、Ｒｏｎ，Ｃｔｏｔａｌ，ρｓ）で決まる最大値以下に設定されている。これにより、後述するように、スルーＦＥＴ群１０１から支持基板への高周波信号の漏洩電力が少なくなり、高周波領域（ここでは３．５ＧＨｚ）での挿入損失を所望の値（ここでは１ｄＢ）以下に低減できる。挿入損失は、例えば、高周波端子ＲＦ０１（又はアンテナ端子ＡＮＴ）に入力される高周波信号の電力と、アンテナ端子ＡＮＴ（又は高周波端子ＲＦ０１）から出力される高周波信号の電力との差である。

ここで、本実施形態におけるスルーＦＥＴ群１０１の面積の定義を説明する。

図２Ｂは、図２ＡのスルーＦＥＴ群１０１の拡大図である。図２Ｂでは、ＭＯＳＦＥＴ Ｔ１，Ｔｍと、ＭＯＳＦＥＴ Ｔ２，Ｔｍ−１の一部とを示しており、他のＭＯＳＦＥＴは図示を省略している。各ＭＯＳＦＥＴ Ｔ１〜Ｔｍは、第１方向Ｄ１に並んだ複数の単位ＭＯＳＦＥＴ ＵＴから構成されている。各単位ＭＯＳＦＥＴ ＵＴのゲート、ソース及びドレインは、第１方向Ｄ１に直交する第２方向Ｄ２に延びている。各ＭＯＳＦＥＴ Ｔ１〜Ｔｍにおいて、複数の単位ＭＯＳＦＥＴ ＵＴのゲート同士はゲート配線Ｇｌで互いに接続されている。ｍ個のＭＯＳＦＥＴ Ｔ１〜Ｔｍは、第２方向Ｄ２に並んでいる。

ＭＯＳＦＥＴ Ｔ１の複数の単位ＭＯＳＦＥＴ ＵＴのドレイン同士はドレイン配線Ｄｌで互いに接続され、このドレイン配線Ｄｌは、第１方向Ｄ１に延びる高周波信号配線ＲＦ０１ｌに接続されている。ＭＯＳＦＥＴ Ｔ１の複数の単位ＭＯＳＦＥＴ ＵＴのソース同士と、ＭＯＳＦＥＴ Ｔ２の複数の単位ＭＯＳＦＥＴ ＵＴのドレイン同士とは、配線ＳＤｌで互いに接続されている。

ＭＯＳＦＥＴ Ｔｍの複数の単位ＭＯＳＦＥＴ ＵＴのソース同士はソース配線Ｓｌで互いに接続され、このソース配線Ｓｌは、第１方向Ｄ１に延びるアンテナ配線ＡＮＴｌに接続されている。

本実施形態では、スルーＦＥＴ群１０１の面積は、図２Ｂにおける破線で囲まれた領域の面積である。即ち、面積は、配線ＳＤｌの第１方向Ｄ１の長さｄ１と、高周波信号配線ＲＦ０１ｌ及びアンテナ配線ＡＮＴｌ間の距離ｄ２との積である。

但し、面積の定義は本実施形態の例に限らず、本実施形態と同様の作用効果が得られれば、その範囲で本定義を拡大して考えてもよい。

なお、シャントＦＥＴ群２０１，２０２は、設けられなくても良い。また、図２ＡではスルーＦＥＴ群１０１とスルーＦＥＴ群１０２の面積は異なっているが、同じ大きさでも良い。

また、半導体スイッチ１０を、１入力ｎ（ｎは２以上の整数）出力のＳＰｎＴ（Single-Pole n-Throw）スイッチとして構成してもよい。この場合、半導体スイッチ１０は、第１から第ｎのスルーＦＥＴ群を備える。第ｉ（ｉは２以上ｎ以下の整数）のスルーＦＥＴ群は、高周波端子（第ｉノード）とアンテナ端子ＡＮＴとの間に直列接続された複数の第ｉの電界効果トランジスタを有し、高周波端子（第ｉノード）とアンテナ端子との間を導通状態又は非導通状態に切り替える。第１から第ｎのスルーＦＥＴ群の各面積は、互いに異なっていてもよいが、互いに等しい方が好ましい。複数の高周波端子の特性を互いに等しくできるためである。

次に、式１を導出した過程を説明する。

図３は、ＳＰ１４Ｔ（Single-Pole 14-Throw）スイッチの概略的な構成を示すブロック図である。図１と同様に、スルーＦＥＴ群１０１〜１１４のそれぞれの一方の端子は、アンテナ端子ＡＮＴに共通に接続され、スルーＦＥＴ群１０１〜１１４のそれぞれの他方の端子は、高周波端子ＲＦ０１〜ＲＦ１４の対応するものに接続されている。このようなＳＰｎＴスイッチでは、ｎ個のスルーＦＥＴ群のうち導通するのは１つのスルーＦＥＴ群のみであり、他のスルーＦＥＴ群は非導通状態となるように制御される。

図４は、図３のＳＰ１４Ｔスイッチの高周波端子ＲＦ０１とアンテナ端子ＡＮＴとの間が導通状態となっている時の電気的な等価回路図である。図４では、導通しているスルーＦＥＴ群１０１をオン抵抗Ｒｏｎで表し、非導通のスルーＦＥＴ群１０２〜１１４をそれぞれオフ容量Ｃｏｆｆで表している。また、導通しているシャントＦＥＴ群２０２〜２１４をそれぞれオン抵抗Ｒｏｎｓで表し、非導通のシャントＦＥＴ群１０１をオフ容量Ｃｏｆｆｓで表している。

導通状態のスルーＦＥＴ群１０１においては、ＭＯＳＦＥＴ Ｔ１〜Ｔｍの面積を信号線路として見なす為に、オン抵抗Ｒｏｎの両端にＭＯＳＦＥＴの長さの１／２の線路長のマイクロストリップラインＬ１がそれぞれ接続されている。アンテナ端子ＡＮＴと各スルーＦＥＴ群との間にはマイクロストリップラインＬ２が接続されている。マイクロストリップラインＬ２は、図２Ａのアンテナ配線ＡＮＴｌに対応する。

例えば、マイクロストリップラインＬ１の幅は１５０μｍであり、長さは１００μｍであり、厚さは１μｍである。また例えば、マイクロストリップラインＬ２の幅は５０μｍであり、長さは１５０μｍであり、厚さは１μｍである。マイクロストリップラインＬ１，Ｌ２の誘電体の比誘電率εｒは１１．９であり、高さｈは２００μｍである。

図５は、図３のＳＰ１４Ｔスイッチを用いて実験で測定した挿入損失と、図４の等価回路から計算した挿入損失との周波数依存性を示す図である。ＳＰ１４ＴスイッチのＭＯＳＦＥＴのゲート幅Ｗｇは３．０ｍｍであり、ＭＯＳＦＥＴの直列接続の段数（スタック段数）ｍは１２である。図５に示すように、１ＧＨｚ以下では測定値と計算値との差は約０．１ｄＢ以下であるのに対し、３．５ＧＨｚでは約０．６ｄＢと大きな差が生じている。また、測定された挿入損失は、周波数の増加に伴い劣化し、特に３ＧＨｚを超える周波数において劣化が大きくなっている。

そこで、前述のように、挿入損失を正確に見積もるためにＳＯＩ基板の支持基板への漏洩電力を考慮する。本実施形態では、この高周波信号の漏洩を、オン抵抗Ｒｏｎとグランドとの間に抵抗Ｒｓが接続された等価回路で表す。つまり、抵抗Ｒｓは、スルーＦＥＴ群１０１から支持基板への高周波信号の漏洩を表す。具体的には、抵抗Ｒｓの一端は、オン抵抗Ｒｏｎと、高周波端子ＲＦ０１側のマイクロストリップラインＬ１との接続ノードに接続されている。

前述のように、漏洩電力はスルーＦＥＴ群の面積に比例するため、
Ｒｓ∝１／Ｓｆｅｔ
の関係がある。また、支持基板の抵抗率ρｓが小さくなるほど支持基板に漏洩する高周波電流は増大する。これを抑制する為、支持基板には抵抗率ρｓが１ｋΩｃｍ以上の高抵抗基板が用いられることが好ましい。

図６は、抵抗Ｒｓを考慮したＳＰ１４Ｔスイッチの等価回路図である。この等価回路を用いて、抵抗率ρｓを２ｋΩｃｍとし、それ以外のパラメータは図４と同じ条件として挿入損失を計算する。その結果、
Ｒｓ＝ρｓ／Ｓｆｅｔ×０．１５×１／（ｆ０／１０^９）^３ （式２）
としたとき、図７に示すように、比較的精度良く測定結果を再現できる。ｆ０は、高周波信号の周波数を表す。つまり、抵抗Ｒｓは、面積Ｓｆｅｔ、抵抗率ρｓ、及び、高周波信号の周波数ｆ０の関数である。

図７は、図６の等価回路で計算されたＳＰ１４Ｔスイッチの挿入損失の周波数依存性を示す図である。図７に示すように、抵抗Ｒｓを追加することで、３．５ＧＨｚの挿入損失の計算値と測定値との差は、０．１ｄＢ程度に減少している。また、図７において、計算値（図４）のグラフは、２ＧＨｚから測定値と乖離してくるが、本実施形態での計算値（図６）のグラフは、２ＧＨｚ以上であっても測定値と近似しており、有用である。

次に、簡単化の為にＳＰＤＴスイッチの等価回路を用いて、オン抵抗Ｒｏｎ、オフ容量Ｃｏｆｆの総和Ｃｔｏｔａｌ、面積Ｓｆｅｔ、支持基板の抵抗率ρｓのそれぞれを変動パラメータとして、３．５ＧＨｚにおける挿入損失ＩＬとパラメータとの関係を求める。

図８は、抵抗Ｒｓを考慮したＳＰＤＴスイッチの等価回路図である。この等価回路を用いて、オン抵抗Ｒｏｎを４Ω、オフ容量Ｃｏｆｆの総和Ｃｔｏｔａｌを０．７ｐＦ、面積Ｓｆｅｔを０．０３ｃｍ^２、支持基板の抵抗率ρｓを２ｋΩｃｍとし、それぞれのパラメータを個別に変化させて３．５ＧＨｚにおける挿入損失ＩＬを計算する。各パラメータの変動量としては、オン抵抗Ｒｏｎは１〜６Ωとし、オフ容量Ｃｏｆｆの総和Ｃｔｏｔａｌは０．１〜１．０ｐＦとし、面積Ｓｆｅｔは０．００１〜０．０５ｃｍ^２とし、支持基板の抵抗率ρｓは１〜５ｋΩｃｍとしている。この回路では非導通のスルーＦＥＴ群は１個であるため、Ｃｔｏｔａｌ＝Ｃｏｆｆである。

計算結果を図９〜図１２に示す。図９は、挿入損失ＩＬとオン抵抗Ｒｏｎとの関係を示す図であり、図１０は、挿入損失ＩＬとオフ容量の総和Ｃｔｏｔａｌの２乗との関係を示す図である。図１１は、挿入損失ＩＬと面積Ｓｆｅｔとの関係を示す図であり、図１２は、挿入損失ＩＬと１／ρｓとの関係を示す図である。これらの計算結果から、挿入損失ＩＬは、オン抵抗Ｒｏｎに比例し、オフ容量の総和Ｃｔｏｔａｌの２乗に比例し、面積Ｓｆｅｔに比例し、抵抗率ρｓに反比例することが分かる。

続いて、実験計画法を用いて因子数４の完全多元配置（１６連）による多元配置分析を実施し、図９〜図１２の各関係を満たす式を求める。この結果、次の式３が得られる。
ＩＬ＝０．１１×Ｒｏｎ＋１．１×Ｃ^２＋２×Ｓｆｅｔ＋１６０／ρｓ＋４．５×１０^４×Ｓ／ρｓ−０．０８ （式３）
この式３から、挿入損失ＩＬが１ｄＢ以下を満足する面積Ｓｆｅｔは、前述の式１の通り、
Ｓｆｅｔ≦（１．０８−０．１１×Ｒｏｎ−１．１×Ｃ^２−１６０／ρｓ）／（２＋４．５×１０^４／ρｓ） （式１）
となる。

つまり、スルーＦＥＴ群１０１の面積は、抵抗Ｒｓを含む等価回路を用いて計算された面積Ｓｆｅｔの最大値（式１の右辺）以下である。面積Ｓｆｅｔの最大値は、挿入損失、導通状態のスルーＦＥＴ群１０１のオン抵抗Ｒｏｎ、非導通状態の第２から第ｎのスルーＦＥＴ群のオフ容量Ｃｏｆｆの総和Ｃｔｏｔａｌ、及び、抵抗率ρｓの関数である。

従って、例えば、支持基板の抵抗率ρｓが２ｋΩｃｍであり、オン抵抗Ｒｏｎが３Ωであり、オフ容量Ｃｏｆｆの総和Ｃｔｏｔａｌが０．０５ｐＦであるＳＰＤＴスイッチでは、式１から、面積を約０．０２７ｃｍ^２以下に設定すれば良い。これにより、３．５ＧＨｚにおける挿入損失ＩＬを約１ｄＢ以下にできる。

図１３は、ＳＰＤＴスイッチにおけるスルーＦＥＴ群１０１の面積Ｓｆｅｔとゲート幅Ｗｇとの関係、及び、３．５ＧＨｚの挿入損失が１ｄＢ以下になる面積Ｓｆｅｔの最大値とゲート幅Ｗｇとの関係を示す図である。ここでは、ＲｏｎＣｏｆｆ積が０．１５ｐＦΩのプロセスを用い、スタック段数ｍを７としている。

図１３に示すように、ゲート幅Ｗｇが６．３ｍｍよりも大きくなると面積Ｓｆｅｔが最大値を超える。よって、ＳＰＤＴスイッチにおいてゲート幅Ｗｇは６．３ｍｍ以下とすれば良い。

ここで、ＭＯＳＦＥＴのゲート幅Ｗｇを小さくし過ぎると、ＭＯＳＦＥＴのオン抵抗が増大することで挿入損失が増加してしまう。挿入損失ＩＬを１ｄＢ以下にするためには、オン抵抗Ｒｏｎは１２Ω以下にしなければならない。そのため、例えば、ゲート幅Ｗｇ＝１ｍｍあたりのオン抵抗が０．７ΩとなるＭＯＳＦＥＴの場合、スタック段数ｍが７ではゲート幅Ｗｇを０．４ｍｍ以上にする必要がある。

図１４は、ＳＰ３Ｔ〜ＳＰ１６Ｔスイッチにおける面積Ｓｆｅｔの最大値とゲート幅Ｗｇとの関係を示す図である。図示するように、高周波端子の数（即ちｎ）が増えるに従い、非導通状態となるスルーＦＥＴ群（即ちＭＯＳＦＥＴ）の数が増えることからオフ容量Ｃｏｆｆの総和Ｃｔｏｔａｌが増大して、面積Ｓｆｅｔの最大値が小さくなる。このため、多ポートの半導体スイッチにおいては、３．５ＧＨｚの挿入損失を１ｄＢ以下にする為には高周波端子の数の増加に応じてゲート幅Ｗｇを小さくすれば良い。

例えば、図１４に示す結果から、ＳＰ３Ｔスイッチではゲート幅Ｗｇを５．６ｍｍ以下とし、ＳＰ４Ｔスイッチではゲート幅Ｗｇを４．８ｍｍ以下とし、ＳＰ５Ｔスイッチではゲート幅Ｗｇを４．２ｍｍ以下とすればよい。ＳＰ６Ｔスイッチではゲート幅Ｗｇを３．６ｍｍ以下とし、ＳＰ７Ｔスイッチではゲート幅Ｗｇを３．２ｍｍ以下とし、ＳＰ８Ｔスイッチではゲート幅Ｗｇを２．８ｍｍ以下とすればよい。ＳＰ９Ｔスイッチではゲート幅Ｗｇを２．５ｍｍ以下とし、ＳＰ１０Ｔスイッチではゲート幅Ｗｇを２．３ｍｍ以下とし、ＳＰ１２Ｔスイッチではゲート幅Ｗｇを１．９ｍｍ以下とすればよい。ＳＰ１４Ｔスイッチではゲート幅Ｗｇを１．６ｍｍ以下とし、ＳＰ１６Ｔスイッチではゲート幅Ｗｇを１．３ｍｍ以下とすれば良い。

これらの結果から、図示は省略するが、ＳＰ１１Ｔスイッチではゲート幅Ｗｇを１．９ｍｍ以下とすればよく、ＳＰ１３Ｔスイッチではゲート幅Ｗｇを１．６ｍｍ以下とすればよく、ＳＰ１５Ｔスイッチではゲート幅Ｗｇを１．３ｍｍ以下とすればよいことが分かる。さらに高周波端子の数が増えても、同様にしてゲート幅Ｗｇの最大値を計算できる。

以上で説明したように、本実施形態によれば、スルーＦＥＴ群１０１の面積は、スルーＦＥＴ群１０１から支持基板への高周波信号の漏洩を表す抵抗Ｒｓを含む等価回路を用いて計算された面積Ｓｆｅｔの最大値以下である。これにより、スルーＦＥＴ群１０１から支持基板への高周波信号の漏洩を低減できる。従って、高周波領域での挿入損失を低減できる。

なお、以上で説明した例とは異なるＳＯＩ基板を用いた場合や所望の挿入損失が１ｄＢではない場合などにおいて、式１の各係数を変更してもよい。つまり、ａ，ｂ，ｃ，ｄ，ｅ，ｆを定数として、
面積Ｓｆｅｔは、
Ｓｆｅｔ≦（ａ−ｂ×Ｒｏｎ−ｃ×Ｃｔｏｔａｌ^２−ｄ／ρｓ）／（ｅ＋ｆ／ρｓ）
を満たせばよい。これにより、以上と同様の効果を得ることができる。

（第２の実施形態）
第２の実施形態は、第１の実施形態の半導体スイッチ１０を備える無線機器７０に関する。

図１５は、第２の実施形態に係る無線機器７０の概略的な構成を示すブロック図である。図１５に示すように、無線機器７０は、第１の実施形態の半導体スイッチ１０と、アンテナ２０と、送信回路３０と、受信回路４０と、を備える。

アンテナ２０は、例えば、３．５ＧＨｚ以上の周波数の無線信号を送受信する。アンテナ２０は、半導体スイッチ１０のアンテナ端子ＡＮＴに接続されている。送信回路３０は、半導体スイッチ１０の高周波端子ＲＦ０１に接続され、無線信号を送信する。受信回路４０は、半導体スイッチ１０の高周波端子ＲＦ０２に接続され、無線信号を受信する。

送信時には、高周波端子ＲＦ０１とアンテナ端子ＡＮＴとが導通状態になり、高周波端子ＲＦ０２とアンテナ端子ＡＮＴとが非導通状態になり、送信回路３０は、半導体スイッチ１０及びアンテナ２０を介して無線信号を送信する。受信時には、高周波端子ＲＦ０１とアンテナ端子ＡＮＴとが非導通状態になり、高周波端子ＲＦ０２とアンテナ端子ＡＮＴとが導通状態になり、受信回路４０は、アンテナ２０及び半導体スイッチ１０を介して無線信号を受信する。

前述のように、第１の実施形態の半導体スイッチ１０は３．５ＧＨｚを超える高周波領域の挿入損失が小さいので、送信時においては送信回路３０内のパワーアンプ（図示せず）の出力電力を低くすることができ、その結果、無線機器７０の消費電力を小さくできる。受信時においては受信回路４０内のＲＦＩＣ（Radio Frequency Integrated Circuit、図示せず）やＬＮＡ（Low Noise Amplifier、図示せず）に入力される無線信号の信号レベルとノイズレベルとの比であるＳＮ比が大きくなり、その結果、受信感度を改善できる。

なお、図１５では半導体スイッチ１０としてＳＰＤＴスイッチを用いる一例を示したが、ＳＰｎＴスイッチを用い、より多くの送信回路及び受信回路のアンテナ２０への接続を切り替えるようにしてもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０ 半導体スイッチ
２０ アンテナ
３０ 送信回路
４０ 受信回路
７０ 無線機器
１０１ スルーＦＥＴ群（第１のスルーＦＥＴ群）
１０２ スルーＦＥＴ群（第２のスルーＦＥＴ群）
Ｔ１〜Ｔｍ ＭＯＳＦＥＴ（第１の電界効果トランジスタ）

Claims (10)

1. 支持基板、前記支持基板上に設けられた絶縁層、及び、前記絶縁層上に設けられた半導体層を有するＳＯＩ基板に設けられた半導体スイッチであって、
   第１から第ｎ（ｎは２以上の整数）のスルーＦＥＴ群を備え、
   前記第ｉ（ｉは１以上ｎ以下の整数）のスルーＦＥＴ群は、第ｉノードと共通ノードとの間に直列接続された複数の第ｉの電界効果トランジスタを有し、
   前記第１のスルーＦＥＴ群の面積は、前記第１のスルーＦＥＴ群から前記支持基板への高周波信号の漏洩を表す抵抗Ｒｓを含む等価回路を用いて計算された面積Ｓｆｅｔの最大値以下であることを特徴とする半導体スイッチ。
2. 前記抵抗Ｒｓは、前記面積Ｓｆｅｔ、前記支持基板の抵抗率ρｓ、及び、前記高周波信号の周波数の関数であり、
   前記面積Ｓｆｅｔの前記最大値は、前記第１ノードと前記共通ノードとの間の挿入損失、導通状態の前記第１のスルーＦＥＴ群のオン抵抗Ｒｏｎ、非導通状態の前記第２から第ｎのスルーＦＥＴ群のオフ容量の総和Ｃｔｏｔａｌ、及び、前記抵抗率ρｓの関数であることを特徴とする請求項１に記載の半導体スイッチ。
3. 前記抵抗率ρｓの単位をΩｃｍとし、前記オン抵抗Ｒｏｎの単位をΩとし、前記オフ容量の総和Ｃｔｏｔａｌの単位をｐＦとし、前記面積Ｓｆｅｔの単位をｃｍ^２とし、ａ，ｂ，ｃ，ｄ，ｅ，ｆを定数として、
   前記面積Ｓｆｅｔは、
   Ｓｆｅｔ≦（ａ−ｂ×Ｒｏｎ−ｃ×Ｃｔｏｔａｌ^２−ｄ／ρｓ）／（ｅ＋ｆ／ρｓ）
   を満たすことを特徴とする請求項２に記載の半導体スイッチ。
4. 前記面積Ｓｆｅｔは、
   Ｓｆｅｔ≦（１．０８−０．１１×Ｒｏｎ−１．１×Ｃｔｏｔａｌ^２−１６０／ρｓ）／（２＋４．５×１０^４／ρｓ）
   を満たすことを特徴とする請求項３に記載の半導体スイッチ。
5. 前記面積は、０．０２７ｃｍ^２以下であることを特徴とする請求項１から請求項４の何れかに記載の半導体スイッチ。
6. ｎが２である場合、前記各第１の電界効果トランジスタのゲート幅は、６．３ｍｍ以下であり、
   ｎが３から６の何れかである場合、前記各第１の電界効果トランジスタのゲート幅は、３．６ｍｍ以下であり、
   ｎが７又は８である場合、前記各第１の電界効果トランジスタのゲート幅は、２．８ｍｍ以下であり、
   ｎが９又は１０である場合、前記各第１の電界効果トランジスタのゲート幅は、２．３ｍｍ以下であり、
   ｎが１１又は１２である場合、前記各第１の電界効果トランジスタのゲート幅は、１．９ｍｍ以下であり、
   ｎが１３から１６の何れかである場合、前記各第１の電界効果トランジスタのゲート幅は、１．３ｍｍ以下であることを特徴とする請求項１から請求項５の何れかに記載の半導体スイッチ。
7. 前記各第１の電界効果トランジスタのゲート幅は、０．４ｍｍ以上であることを特徴とする請求項１から請求項６の何れかに記載の半導体スイッチ。
8. 前記第１から第ｎのスルーＦＥＴ群の各面積は、互いに等しいことを特徴とする請求項１から請求項７の何れかに記載の半導体スイッチ。
9. 無線信号を送受信するアンテナと、
   前記アンテナが前記共通ノードに接続された、請求項１から請求項８の何れかに記載の半導体スイッチと、
   前記半導体スイッチの前記第１ノードに接続され、前記無線信号を送信する送信回路と、
   前記半導体スイッチの前記第２ノードに接続され、前記無線信号を受信する受信回路と、
   を備えることを特徴とする無線機器。
10. 第１から第ｎ（ｎは２以上の整数）のスルーＦＥＴ群を備え、前記第ｉ（ｉは１以上ｎ以下の整数）のスルーＦＥＴ群は、第ｉノードと共通ノードとの間に直列接続された複数の第ｉの電界効果トランジスタを有し、支持基板、前記支持基板上に設けられた絶縁層、及び、前記絶縁層上に設けられた半導体層を有するＳＯＩ基板に設けられた半導体スイッチの設計方法であって、
    前記第１のスルーＦＥＴ群から前記支持基板への高周波信号の漏洩を表す抵抗Ｒｓを含む前記半導体スイッチの等価回路を用いて、所定の挿入損失を満たす前記第１のスルーＦＥＴ群の面積Ｓｆｅｔの最大値を計算し、前記面積を前記最大値以下に設定することを特徴とする半導体スイッチの設計方法。

Images