CN103219977A - 高频半导体开关 - Google Patents

Abstract

本发明旨在提供具有设计时已经考虑了发送端子及接收端子所需的特性的FET的高频半导体开关。本发明的高频半导体开关(10)具有多个场效应晶体管(50)。多个场效应晶体管(50)分别包括：在基板(100)上隔着一定的间隔形成的源极区域(130)及漏极区域(140)；形成在基板(100)上且位于该间隔上的栅极(160)；形成在基板(100)上并连接在源极区域(130)的源极接点(172)；形成于基板(100)上并连接在漏极区域(140)的漏极接点(182)。

Description

高频半导体开关

技术领域

本发明涉及高频半导体开关，尤其涉及用于无线通信设备的高频半导体开关。 

背景技术

在便携式电话机或PC等无线通信设备的前端上使用高频半导体开关。高频半导体开关包含多个FET(场效应晶体管：Field Effect Transistor)。FET使用于例如时分复用通信方式的发送端子、接收端子，频分复用通信方式的发送端子、接收端子等各端子上(例如，参考专利文献1)。 

使用于各端子的FET自身的结构设计一般是相同的。因此，几乎没有端子间特性差异。 

专利文献1：日本专利公开公报特开2009-194891号 

虽然使用于各端子的FET的设计是相同的，但是端子之间所需要的特性是有所不同的。例如，在发送端子及接收端子中所需要的特性是不同的。 

发明内容

本发明是鉴于上述情况做出的，并且其目的是提供一种高频半导体开关，且其中具有的FET在设计时已经考虑了发送端子及接收端子中所需要的特性。 

高频半导体开关具有多个场效应晶体管，并且通过切换向各场效应晶体管的栅极施加的电压来完成所希望的无线通信。多个场效应晶体管，包括：分别在基板上隔着一定的间隔形成的源极区域和漏极区域，形成在基板上且位于该间隔上的栅极，形成在基板上并连接在源极区域的源极接点(contact)，形成于基板上并连接在漏极区域的漏极接点。多个场效应晶体管中，连接在接收端子侧的接收端子侧晶体管的源极接点及漏极接点之间的距离Lr，比连接在发送端子侧的发送端子侧晶体管的源极接点及漏极接点之间的距离Lt长。 

根据上述高频半导体开关，在距离Lt短的发送侧中，其导通电阻较小。从而，可以得到发送侧中所需要的高的插入损耗特性。另一方面，在距离Lr长的接收侧中，栅极及接点之间的距离长，并且其之间的串扰较少。从而，可以得到接收侧中所需要的高的隔离特性。 

可以得到，具有与发送端子及接收端子所需要的特性相一致的FET的高频半导体开关。 

附图说明

图1是示出高频半导体开关的简要电路结构的一个例子的图。 

图2是示出包含在开关中的FET的配线的简要平面图。 

图3是根据图2的3-A线及3-B线进行切割的FET的简要剖面图。 

具体实施方式

以下，参考附图对本发明的实施方式进行说明。作为参考，在附图的说明中，对同样的要素赋予了同样的标记，并且省略了重复说明。还有，为了便于说明对附图的尺寸比例进行了放大，因此可能与实际比例不同。 并且，在说明中的“形成在～上”的表现方式，不仅包括直接接触形成的情况，也包括通过其他的物质间接形成的情况。 

图1是示出高频半导体开关的简要电路结构的一个例子的图。 

如图1所示，高频半导体开关10包含4个串联开关20a～20d。串联开关20a～串联开关20d设置在天线端子30和RF端子40a～RF端子40d之间。串联开关20a～串联开关20d至少包含一个场效应晶体管50(以下，称为FET)。包含在相同串联开关20a～串联开关20d的多个FET 50，如图所示可以同时在栅极被施加电压。因此，每个串联开关20a～串联开关20d都能切换向栅极施加的电压，从而可以控制天线端子30及RF端子40a～RF端子40d之间的导通。并且，在FET50中基极上也被施加有电压。 

在图1中图示的例子中，RF端子40a～RF端子40d中，RF端子40a、RF端子40b为发送端子TX，RF端子40c、RF端子40d为接收端子RX。接收/发送端子为例如用于频分复用通信方式的相互不同频率的端子，或是用于为了时分复用通信方式在每个指定时间进行切换的端子。 

例如，随着串联开关20a变为导通(ON)，其他的串联开关20c、串联开关20d变为截止(OFF)，就可以实现900MHz频率的发送，并且随着串联开关20c变为ON，其他的串联开关20a、串联开关20b、串联开关20d变为OFF，就可以实现900MHz频率的接收。串联开关20及RF端子40的数量可以根据发送/接收方式或必要的多样性进行适当的增减。 

图2是示出包含在开关中的FET的配线的简要俯视图。图2A示出的是发送端子侧开关的FET的配线，图2B示出的是接收端子侧开关的FET的配线。图3是根据图2的3-A线及3-B线进行切割的FET的简要剖面图。图3A是发送端子侧开关的FET的剖面图，图3B是接收端子侧开关的FET的剖面图。 

图2A及图3A示出的是例如在图1的串联开关20a中用虚线圈出的FET 50a，图2B及图3B示出的是例如在图1的串联开关20c中用虚线圈出的FET 50c。 

如图2及图3所示，某个FET 50a、FET50c形成在SOI基板上。在某个导电型(例如P型)硅基板100上形成有氧化硅绝缘膜110。在绝缘膜110上的半导体层120上，形成有与基板不同的导电型(例如N型).源极区域130及漏极区域140。在源极区域130及漏极区域140之间的半导体区域(基极)上，隔着氧化膜150形成有栅极160。 

源极区域130上形成有源极配线170。源极区域130和源极配线170通过源极接点172被电连接。漏极区域140上形成有漏极配线180。漏极区域140和漏极配线180通过漏极接点182电连接。 

对图2及图3的A和B进行比较。栅极160的宽度相等。但是，A的发送端子侧FET 50a的源极接点172及漏极接点182之间的间隔Lt比接收端子侧FET 50c的源极接点172及漏极接点182之间的间隔Lr短。 

在间隔Lt短的发送端子侧FET 50a中，由于电流的路径短，因此信号(电流)流过时的FET内部电阻(导通电阻)小。由导通电阻引起的电压降也小，因此插入损耗小。另一方面，在间隔Lr长的接收端子侧FET 50c中，由于电流路径变长因此插入损耗大，但是栅极160和源极接点172或漏极接点182之间的距离长。相应于接点172、接点182远离栅极160，两者之间的串扰将会减少，结果使隔离特性得到提升。 

在发送端子中，因为施加的是高功率的信号，因此需要有小的插入损耗(插入损耗特性)。相反地，在接收端子中，因为施加的是比较低功率的信号，因此只要有适当的插入损耗特性即可，并且另一方面会被要求隔离特性。考虑到这样的要求，如上所示，对发送端子侧FET50a及接收端子侧FET 50c的源极接点172/漏极接点182之间的距离进行调整。即，考 虑到相对于源极接点172/漏极接点182之间的距离的插入损耗特性和隔离特性的交换(trade-off)关系，在发送端子侧FET50a中将距离Lt变小，在接收端子侧FET50c中将距离Lr变长。从而，可以在发送端子侧FET50a中得到高的插入损耗特性，在接收端子侧FET50c中得到高的隔离特性。 

在上述实施方式中，对使用了两个发送端子、两个接收端子即总共四个RF端子40的方式进行了说明。但是发送端子及接收端子的数量不限定于上述实施方式。本发明也可以适用在相互不同的端子上。 

并且，如图2所示，源极接点172及漏极接点182以垫脚石一样的形态进行了配置。但是，不限于此。也可以形成沿着源极配线170或漏极配线180延长的接点。 

符号说明 

10 高频半导体开关     20a～20d 串联开关 

30 天线端子           40a～40d RF端子 

100 硅基板            110 绝缘膜 

120 半导体层          130 源极区域 

140 漏极区域          150 氧化膜 

160 栅极              170 源极配线 

172 源极接点          180 漏极配线 

182 漏极接点 。

Claims (1)

1.一种高频半导体开关，其特征在于，

具有多个场效应晶体管，并且通过切换向各场效应晶体管的栅极施加的电压来完成所希望的无线通信，

多个上述场效应晶体管，包括：分别在基板上隔着一定的间隔形成的源极区域和漏极区域，形成于上述基板上且位于该间隔上的栅极，形成在上述基板上并连接在上述源极区域的源极接点，形成在上述基板上并连接在上述漏极区域的漏极接点，

上述多个场效应晶体管中，连接在接收端子侧的接收端子侧晶体管的源极接点及漏极接点之间的距离(Lr)比连接在发送端子侧的发送端子侧晶体管的源极接点及漏极接点之间的距离(Lt)长。

Images