CN101794793A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101794793A
CN101794793A CN201010107742A CN201010107742A CN101794793A CN 101794793 A CN101794793 A CN 101794793A CN 201010107742 A CN201010107742 A CN 201010107742A CN 201010107742 A CN201010107742 A CN 201010107742A CN 101794793 A CN101794793 A CN 101794793A
Authority
CN
China
Prior art keywords
misfet
transistor
low pressure
pass
pressure misfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010107742A
Other languages
English (en)
Other versions
CN101794793B (zh
Inventor
后藤聪
三宅智之
近藤将夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN101794793A publication Critical patent/CN101794793A/zh
Application granted granted Critical
Publication of CN101794793B publication Critical patent/CN101794793B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Abstract

本发明涉及半导体器件。具体地，为了实现天线开关的成本降低，提供了一种技术，其可以尽可能多地降低在天线开关中产生的谐波失真，特别是在天线开关包括在硅衬底上方形成的场效应晶体管时。TX串联晶体管、RX串联晶体管和RX旁路晶体管中的每一个包括低压MISFET，而TX旁路晶体管包括高压MISFET。由此，通过减小构成TX旁路晶体管的高压MISFET的串行连接的数目，施加于各串联耦合的高压MISFET的电压幅度的不均匀性得以抑制。这样，可以抑制高阶谐波的产生。

Description

半导体器件
相关申请的交叉引用
在此通过全部引用并入提交于2009年1月29日的日本专利申请号2009-17997的内容，包括其说明书、附图和摘要。
技术领域
本发明涉及半导体器件，并且具体地，涉及有效地应用于例如安装在无线电通信设备上的天线开关的技术。
背景技术
美国专利No.2005/0017789(专利文件1)描述了一种涉及RF(射频)切换电路的技术。在该技术中，RF切换电路是使用SOI技术制造的，并且包括开关晶体管和旁路晶体管。每个开关晶体管和旁路晶体管都包括多个串联耦合的MOSFET(金属氧化物半导体场效应晶体管)。继而，专利文件1公开了一种结构，其中，开关晶体管中串联耦合的MOSFET的数目与旁路晶体管中串联耦合的MOSFET的数目相同。
发明内容
在近来的便携式电话中，不仅添加了语音呼叫功能，而且添加了各种应用功能。也即，除了语音呼叫功能之外，向便携式电话添加了使用便携式电话来进行观看和收听分布式音乐、视频传输、数据传送等功能。随着这种多功能便携式电话的发展，全球范围内存在多个频带(GSM(全球移动通信系统)频带，PCS(个人通信服务)频带等)以及多种调制方案(GSM、EDGE(增强数据率的GSM演进)、WCDMA(宽带码分多址)等)。因此，便携式电话需要处理容纳了多种不同频带和不同调制方案的发射/接收信号。为此，在便携式电话中，在这些发射/接收信号的发射与接收之间共享一个天线，并且对天线连接的切换是使用天线开关执行的。
例如，在便携式电话中，发射信号的功率通常较高，并且例如超过1W，因此天线开关需要具有以下性能，即确保高功率发射信号的高质量，并且还要降低对其它频带中的通信产生不利影响的干涉波(高阶谐波)的产生。为此，在使用场效应晶体管作为构成天线开关的切换元件时，该场效应晶体管不仅需要具有高压电阻，而且还需要具有可以降低高阶谐波失真的性能。
为此，对于构成天线开关的场效应晶体管而言，使用在GaAs衬底或者蓝宝石衬底上方形成的、具有小寄生电容并且线性度优异的场效应晶体管(例如，HEMT(高电子迁移率晶体管))，以便实现低损耗和低谐波失真。然而，在高频性能方面优异的化合物半导体衬底是昂贵的，而且对于降低天线开关的成本而言不是优选的。为了实现天线开关的成本降低，使用在不昂贵的硅衬底上方形成的场效应晶体管是有效的。然而，不昂贵的硅衬底所具有的问题在于，与昂贵的化合物半导体衬底相比寄生电容较大，并且谐波失真大于在化合物半导体衬底上方形成的场效应晶体管的谐波失真。
鉴于上述情况而做出了本发明，其提供了一种技术，能够在达到天线开关的成本降低的情况下，尽可能多地降低天线开关中产生的谐波失真，特别是在天线开关由在硅衬底上方形成的场效应晶体管构成时。
通过本说明书中的下文详细描述以及附图，本发明的上述以及其它目的和新颖特征将变得清晰。
下面简要地说明本申请中公开的发明中的典型发明的概要。
一种按照优选实施方式的半导体器件，包括具有发射端、天线端和接收端的天线开关。在此，所述天线开关包括：(a)在所述发射端与所述天线端之间串联耦合的多个第一MISFET；(b)在所述接收端与所述天线端之间串联耦合的多个第二MISFET；(c)在所述发射端与GND端之间串联耦合的多个第三MISFET；以及(d)在所述接收端与GND端之间耦合的第四MISFET。继而，第一MISFET、第二MISFET以及第四MISFET中的每一个包括低压MISFET，而第三MISFET包括高压MISFET，该高压MISFET的源极区和漏极区之间的击穿电压高于该低压MISFET的源极区和漏极区之间的击穿电压。此外，在此，在发射端与GND端之间串联耦合的第三MISFET的数目少于在接收端与天线端之间串联耦合的第二MISFET的数目。
下面简要地说明本申请中公开的发明中的典型发明所取得的效果。
具体地，即使是在天线开关由在硅衬底上方形成的场效应晶体管构成时，也可以尽可能多地降低天线开关中所产生的谐波失真。
附图说明
图1是示出按照本发明第一实施方式的便携式电话的配置的框图；
图2是示出双频带便携式电话的配置的框图；
图3示出了可比较示例中的天线开关的电路配置；
图4示出了将相等的电压幅度施加于TX旁路晶体管和RX串联晶体管的情况；
图5示出了电压幅度均匀分配到构成TX旁路晶体管的每个MISFET的理想状态；
图6示出了施加于构成TX旁路晶体管的每个MISFET的电压幅度变得不均匀时的状态；
图7示出了产生施加于构成TX旁路晶体管的每个MISFET的电压幅度的不均匀性的机制；
图8示出了由施加于构成TX旁路晶体管的每个MISFET的电压幅度的不均匀性的产生所引起的高阶谐波的产生；
图9是示出源极-栅极电容和漏极-栅极电容中的电压依赖的存在的图示；
图10示出了由施加于构成TX旁路晶体管的每个MISFET的电压幅度的不均匀性的产生所引起的高阶谐波的产生；
图11示出了第一实施方式中的天线开关的电路配置；
图12示出了施加于构成TX旁路晶体管的每个MISFET的电压幅度变得不均匀的状态；
图13示出了缓解施加于构成TX旁路晶体管的每个MISFET的电压幅度的不均匀性的机制；
图14是示出在第一实施方式中安装RF模块的配置的透视图；
图15示出了在第一实施方式中构成天线开关的半导体芯片的布图配置；
图16示出了在可比较示例中构成天线开关的半导体芯片的布图配置；
图17是示出在第一实施方式中构成天线开关的MISFET的器件配置的平面图；
图18是示出在第一实施方式中构成天线开关的低压MISFET的器件结构的剖面图；
图19是示出在第一实施方式中构成天线开关的高压MISFET的器件结构的剖面图；
图20是示出在第二实施方式中构成天线开关的高压MISFET的器件结构的剖面图；
图21是示出在第三实施方式中构成天线开关的低压MISFET的器件结构的剖面图；
图22是示出在第三实施方式中构成天线开关的高压MISFET的器件结构的剖面图；
图23是示出在第四实施方式中构成天线开关的高压MISFET的器件配置的平面图；以及
图24是示出在第四实施方式中构成天线开关的高压MISFET的器件结构的剖面图。
具体实施方式
将阐释下文的实施方式，为方便起见，下文的实施方式将会被划分为多个部分或者实施方式。除了特别明确示出的情况之外，这些部分或实施方式并非彼此无关，并且一个部分或实施方式与其它或者所有部分或实施方式的关系可以是诸如修改、详述和补充说明。
在下文描述中，当提及元件的数目等时(包括数目、数值、数量、范围等)，除了特别明确指定的情况以及这些数目在理论上明显限于特定数目的情况之外，其并不限于特定的数目，而是可以大于或者小于特定的数目。
此外，在下面的实施方式中，元件(包括要素步骤等)显然未必是不可或缺的，除非特别明确地指定或者从理论的角度考虑其为明显不可或缺的情况等。
而且，在下面的实施方式中，当提及元件等的形状、位置关系等时，应当包括与该形状基本上相近或类似的形状，除非特别地明确指定以及从理论的角度看其明显不正确的情况。这一声明同样适用于上面所述的数值和范围。
在用于说明实施方式的所有附图中，原则上相同的部件具有相同的符号，并且因此省略了对其重复的说明。为了使附图清楚明了，即使是平面图也可能附加剖面线。
(第一实施方式)
<便携式电话的配置和操作>
图1是示出便携式电话的发射/接收部分的配置的框图。如图1所示，便携式电话1包括接口部分IFU、基带部分BBU、RF集成电路部分RFIC、功率放大器HPA、低噪声放大器LNA、天线开关ASW以及天线ANT。
接口部分IFU具有处理来自用户(呼叫者)的音频信号的功能。换言之，接口部分IFU具有在用户与便携式电话之间对接的功能。继而，基带部分BBU包含CPU，其是中央控制部分，使得在发射时，可以经由操作部分对来自用户(呼叫者)的音频信号(模拟信号)执行数字处理，从而产生基带信号；而在接收时，可以根据是数字信号的基带信号来产生音频信号。此外，控制部分CU耦合至基带部分BBU，并且具有控制基带部分BBU中基带信号的信号处理的功能。
RF集成电路部分RFIC在发射时配置用于调制基带信号以及产生射频信号；而在接收时，其配置用于解调制接收信号以及产生基带信号。此时，控制部分CU也耦合至RF集成电路部分RFIC，并且也具有控制RF集成电路部分RFIC中发射信号的调制以及接收信号的解调制的功能。
功率放大器HPA是使用提供自电源的电力来重新产生与弱输入信号类似的高功率信号、并且输出所产生信号的电路。另一方面，低噪声放大器LNA配置用于放大接收信号，而不放大接收信号中包含的噪声。
天线开关ASW用于将输入到便携式电话1中的接收信号与从便携式电话1输出的发射信号相分离，而天线ANT用于发射和接收无线电波。天线开关ASW例如具有发射端TX、接收端RX以及天线端ANT(OUT)。发射端TX耦合至功率放大器HPA，而接收端RX耦合至低噪声放大器LNA。此外，天线端ANT(OUT)电耦合至天线ANT。天线开关ASW耦合至控制部分CU，并且天线开关ASW中开关的切换操作由控制部分CU进行控制。
便携式电话1如上所述地配置，现在将简要地描述其操作。首先，描述发射信号的情况。当诸如音频信号的信号经由接口部分IFU被输入到基带部分BBU时，基带部分BBU将对模拟信号(诸如音频信号)执行数字处理。由此产生的基带信号被输入到RF集成电路部分RFIC。RF集成电路部分RFIC使用调制信号源和混频器将输入基带信号转换为射频(RF频率)的信号。转换为射频的信号从RF集成电路部分RFIC输出到功率放大器(RF模块)HPA。输入到功率放大器HPA的射频信号由功率放大器HPA进行放大，此后所得的信号经由天线开关ASW从天线ANT发射。特别地，在天线开关ASW中，将进行切换，从而将电耦合至功率放大器HPA的发射端TX电耦合至天线ANT。由此，由功率放大器HPA放大的射频信号经由天线开关ASW从天线ANT发射。
接下来，描述接收信号的情况。由天线ANT接收到的射频信号(接收信号)经由天线开关ASW输入到低噪声放大器LNA。特别地，在天线开关ASW中，将进行切换，从而将天线ANT电耦合至接收端RX。由此，由天线ANT接收到的接收信号被传输到天线开关ASW的接收端RX。由于天线开关ASW的接收端RX耦合至低噪声放大器LNA，因此接收信号从天线开关ASW的接收端RX被输入到低噪声放大器LNA。继而，接收信号由低噪声放大器LNA放大，此后所得的信号输入到RF集成电路部分RFIC。在RF集成电路部分RFIC中，使用调制信号源和混频器来执行频率转换。继而，执行对经过频率转换的信号的检测，以提取基带信号。随后，该基带信号被从RF集成电路部分RFIC输出到基带部分BBU。该基带信号由基带部分BBU进行处理，并且音频信号经由接口部分IFU从便携式电话1输出。上述是用于发射和接收单频带信号的便携式电话1的简单配置和操作。
近来，在便携式电话中，不仅添加了语音呼叫功能，而且还添加了各种应用功能。也即，除了语音呼叫功能之外，向便携式电话添加了使用便携式电话来观看和收听分布式音乐、视频传输以及数据传送的功能。随着这种多功能便携式电话的发展，全球范围内存在多个频带和多种调制方案。因此，存在一些便携式电话，其处理容纳了多个不同频带以及多种不同调制方案的发射/接收信号。
图2是示出发射和接收例如双频带信号的便携式电话1的配置的框图。图2中所示便携式电话1的配置与图1中所示便携式电话1的基本配置几乎相同。区别在于，功率放大器和低噪声放大器是对应于各自频带的信号而提供的，以便发射和接收多个不同频带的信号。例如，多个不同频带的信号包括第一频带的信号以及第二频带的信号。第一频带的信号包括使用GSM(全球移动通信系统)方案的信号，这些信号使用GSM较低频带中的824MHz到915MHz作为频带。另一方面，第二频带的信号包括使用GSM(全球移动通信系统)方案的信号，这些信号使用GSM的较高频带中的1710MHz到1910MHz作为频带。
在图2所示的便携式电话1中，对接口部分IFU、基带部分BBU、RF集成电路部分RFIC以及控制部分CU进行配置，从而能够对第一频带的信号和第二频带的信号执行信号处理。继而，对应于第一频带的信号而提供功率放大器HPA1和低噪声放大器LAN1，并且对应于第二频带的信号而提供功率放大器HPA2和低噪声放大器LAN2。也即，在图2所示的双频带便携式电话1中，存在与不同频带的信号相对应的两个发射路径和两个接收路径。
因此，在天线开关ASW中存在四个切换端。也即，对应于第一频带的发射信号而提供发射端TX1，并且对应于第一频带的接收信号而提供接收端RX1。此外，对应于第二频带的发射信号而提供发射端TX2，并且对应于第二频带的接收信号而提供接收端RX2。由此，在天线开关ASW中存在四个切换端，并且这些端的切换由控制部分CU来控制。上述是发射和接收双频带信号的便携式电话1的简单配置，而其操作与发射和接收单频带信号的便携式电话1的操作相同。
<可比较示例中的天线开关的电路配置>
接下来，描述天线开关的电路配置。尽管在本说明书中主要描述在图1所示的单频带便携式电话1中使用的天线开关ASW的电路配置，但是在图2所示的双频带便携式电话1中使用的天线开关ASW的电路配置几乎是相同的。
图3示出了发明人所研究的可比较示例中的天线开关ASW的电路配置。如图3所示，可比较示例中的天线开关ASW具有发射端TX、接收端RX以及天线端ANT(OUT)。此外，可比较示例中的天线开关ASW包括发射端TX与天线端ANT(OUT)之间的TX串联晶体管SE(TX)，并且包括接收端RX与天线端ANT(OUT)之间的RX串联晶体管SE(RX)。而且，可比较示例中的天线开关ASW包括发射端TX与GND端之间的TX旁路晶体管SH(TX)，并且包括接收端RX与GND端之间的RX旁路晶体管SH(RX)。
在发射端TX与天线端ANT(OUT)之间提供的TX串联晶体管SE(TX)例如包括五个串联耦合的低压MISFET QN。此时，每个MISFET QN具有源极区、漏极区和栅极电极。在本说明书中，低压MISFET QN的源极区和漏极区是对称的关系，并且这里，在构成TX串联晶体管SE(TX)的低压MISFET QN中，应将发射端TX侧的区域定义为漏极区，而将天线端ANT(OUT)侧的区域定义为源极区。此外，低压MISFET QN的栅极电极经由栅极电阻GR耦合至控制端VTX。栅极电阻GR是用于防止高频信号泄漏进控制端VTX的隔离电阻器。换言之，栅极电阻GR具有衰减高频信号的功能。在这样配置的TX串联晶体管SE(TX)中，通过控制施加于控制端VTX的电压来控制串联耦合的低压MISFET QN的导通/截止，从而可以将发射端TX和天线端ANT(OUT)彼此电耦合或者彼此电隔离。也即，TX串联晶体管SE(TX)充当用于切换发射端TX与天线端ANT(OUT)之间的电连接/断开的开关。使用低压MISFET QN作为构成TX串联晶体管SE(TX)的MISFET的原因在于：当发射端TX与天线端ANT(OUT)彼此电耦合以便在对发射信号进行发射时，可以通过降低发射路径上的导通电阻来降低功率损耗。
随后，与TX串联晶体管SE(TX)一样，在接收端RX与天线端ANT(OUT)之间提供的RX串联晶体管SE(RX)例如也包括五个串联耦合的低压MISFET QN。此时，每个MISFET QN具有源极区、漏极区和栅极电极。在本说明书中，低压MISFET QN的源极区和漏极区是对称的关系，并且这里，在构成RX串联晶体管SE(RX)的低压MISFET QN中，应将天线端ANT(OUT)侧的区域定义为漏极区，而将接收端RX侧的区域定义为源极区。此外，低压MISFETQN的栅极电极经由栅极电阻GR耦合至控制端VRX。栅极电阻GR是用于防止高频信号泄漏进控制端VRX的隔离电阻器。换言之，栅极电阻GR具有衰减高频信号的功能。在这样配置的RX串联晶体管SE(RX)中，通过控制施加于控制端VRX的电压来控制串联耦合的低压MISFET QN的导通/截止，从而可以将接收端RX和天线端ANT(OUT)彼此电耦合或者彼此电隔离。也即，RX串联晶体管SE(RX)充当用于切换接收端RX与天线端ANT(OUT)之间的电连接/断开的开关。使用低压MISFET QN作为构成RX串联晶体管SE(RX)的MISFET的原因在于：当接收端RX与天线端ANT(OUT)彼此耦合并且传输接收信号时，可以通过降低接收路径上的导通电阻来降低功率损耗。
接下来，在发射端TX与GND端之间提供的TX旁路晶体管SH(TX)例如包括五个串联耦合的低压MISFET QN。在这种情况下，每个MISFET QN具有源极区、漏极区和栅极电极。在本说明书中，低压MISFET QN的源极区和漏极区是对称的关系，并且这里，在构成TX旁路晶体管SH(TX)的低压MISFET QN中，应将发射端TX侧的区域定义为漏极区，而将GND端侧的区域定义为源极区。此外，低压MISFET QN的栅极电极经由栅极电阻GR耦合至控制端VRX。栅极电阻GR是用于防止高频信号泄漏进控制端VRX的隔离电阻器。换言之，栅极电阻GR具有衰减高频信号的功能。
这里，TX串联晶体管SE(TX)是天线开关ASE所需的组件，因为上文描述的TX串联晶体管SE(TX)充当开关，用来切换发射端TX与天线端ANT(OUT)之间用于对发射信号进行发射的发射路径的连接/断开。相反，TX旁路晶体管SH(TX)用来切换发射端与GND端之间的连接/断开，而且发射信号没有通过发射端TX与GND端之间的路径直接传输，因此是否需要提供TX旁路晶体管SH(TX)是存有疑问的。然而，TX旁路晶体管SH(TX)在利用天线对接收信号进行接收方面具有重要的功能。
此后，描述TX旁路晶体管SH(TX)的功能。当从天线接收到接收信号时，在天线开关ASW中，RX串联晶体管SE(RX)被导通，从而将天线端ANT(OUT)电耦合至接收端RX。这样由天线接收的接收信号经由接收端RX从天线端ANT(OUT)被传输到接收电路。继而，需要禁止接收信号传输到发射路径侧，因此截止在天线端ANT(OUT)与发射端TX之间提供的TX串联晶体管SE(TX)。由此，从天线输入到天线端ANT(OUT)的接收信号将不会传输到发射端TX侧。由于通过截止TX串联晶体管SE(TX)而使天线端ANT(OUT)与发射端TX之间的发射路径被电隔离，因此理想情况下，接收信号可以不泄漏到发射路径中。然而实际上，从电学的角度讲，在构成TX串联晶体管SE(TX)的低压MISFET QN中截止TX串联晶体管SE(TX)这一事实可以被认为是：在低压MISFET QN的源极区和漏极区之间产生了截止电容。为此，作为高频信号的接收信号将会经由该截止电容而泄漏到发射端TX侧。由于接收信号的功率小，因此优选的是将接收信号高效地从天线端ANT(OUT)传输到接收端RX侧。换言之，需要抑制接收信号经由TX串联晶体管SE(TX)的截止电容向发射端TX侧的泄漏。具体地，为了降低导通电阻，对构成TX串行晶体管SE(TX)的每个低压MISFET QN的栅极宽度进行扩展。低压MISFET QN的栅极宽度的这种增加继而可以是截止电容的增加。在这种情况下，由于TX串联晶体管SE(TX)具有五个串联耦合的低压MISFET QN，因此，尽管TX串联晶体管SE(TX)的截止电容不可忽略地大，但TX串联晶体管SE(TX)的组合电容小于一个低压MISFET QN的截止电容。TX串联晶体管SE(TX)的截止电容的增加意味着，作为高频信号的接收信号因此更有可能泄漏到发射侧。因此，仅仅在发射端TX与天线端ANT(OUT)之间提供TX串联晶体管SE(TX)无法充分抑制接收信号的泄漏。
因此，在发射端TX与GND端之间提供TX旁路晶体管SH(TX)。也即，即使是在TX串联晶体管SE(TX)处于截止状态时，接收信号也会泄漏到发射端TX侧；然而，如果可以在发射端TX处充分地反射已经泄漏到了发射端TX侧的接收信号，则可以抑制泄漏到发射端TX侧的接收信号。也就是说，提供在发射端TX与GND端之间提供的TX旁路晶体管SH(TX)的目的在于：在发射端TX处充分反射接收信号。
可以通过将发射端TX接地到GND，来实现在发射端TX处充分反射接收信号(其是高频信号)。换言之，如果可以将发射端TX与GND端之间的阻抗设置得尽可能低，便可以在发射端TX处充分地反射接收信号。为此，在接收时，在发射端TX侧，通过截止TX串联晶体管SE(TX)并且导通TX旁路晶体管SH(TX)，从而使发射端TX与GND端彼此电耦合。由此，即使接收信号泄漏到发射端TX侧，也可以在发射端TX处充分反射接收信号，并由此可以抑制泄漏到发射端TX的接收信号。
TX旁路晶体管SH(TX)例如包括五个低压MISFET QN。这里，将多个低压MISFET QN串联耦合的原因在于：在发射时，高功率发射信号流入发射端TX，因此高幅度电压被施加于发射端TX和GND端之间。也即，通过串联耦合低压MISFET QN，即使在发射端TX与GND端之间施加高电压幅度，也可以将施加于每个MISFET QN的电压幅度降低到其击穿电压甚至更低。此外，使用低压MISFET QN作为TX旁路晶体管SH(TX)的原因在于：其导通电阻可以降低。也即，当TX旁路晶体管SH(TX)导通时，发射端TX与GND端将彼此电耦合，然而在这种情况下，如果TX旁路晶体管SH(TX)的导通电阻较高，则发射端TX与GND端之间的阻抗将增加，并且因此无法在发射端TX处充分反射泄漏到发射端TX的接收信号。
随后，在接收端RX与GND端之间提供的RX旁路晶体管SH(RX)例如包括一个低压MISFET QN。在这种情况下，低压MISFETQN具有源极区、漏极区和栅极电极。在本说明书中，尽管低压MISFET QN的源极区和漏极区是对称关系，但是在构成RX旁路晶体管SH(RX)的低压MISFET QN中，应将接收端RX侧的区域定义为漏极区，而将GND端侧的区域定义为源极区。此外，低压MISFET QN的栅极电极经由栅极电阻GR耦合至控制端VTX。栅极电阻GR是用于防止高频信号泄漏到控制端VTX中的隔离电阻器。换言之，栅极电阻GR具有衰减高频信号的功能。
这里，在发射时，即使当RX串联晶体管SE(RX)处于截止状态时，发射信号也将泄漏到接收端RX侧，因为RX串联晶体管SE(RX)具有截止电容。然而，如果可以在接收端RX处充分反射已经泄漏到接收端RX侧的发射信号，则可以抑制泄漏到接收端RX侧的发射信号。也即，提供在接收端RX与GND端之间提供的RX旁路晶体管SH(RX)的目的在于：在接收端RX处充分反射发射信号。
可以通过将接收端RX接地到GND，来实现在接收端RX处充分反射发射信号(其是高频信号)。换言之，如果可以将接收端RX与GND端之间的阻抗设置得尽可能低，便可以在接收端RX处充分地反射发射信号。为此，在发射时，在接收端RX侧，截止RX串联晶体管SE(RX)并且还导通RX旁路晶体管SH(RX)，从而使接收端RX与GND端彼此电耦合。由此，即使发射信号泄漏到接收端RX侧，也可以抑制泄漏到接收端RX侧的发射信号，因为可以在接收端RX处充分反射发射信号。
RX旁路晶体管SH(RX)例如包括一个低压MISFET QN。这里，没有像TX旁路晶体管SH(TX)那样串联耦合多个低压MISFET QN的原因在于：即使是一个低压MISFET QN也可以充分地确保击穿电压的安全，因为只有接收时的微功率接收信号会流入接收端RX。此外，使用低压MISFET QN作为RX旁路晶体管SH(RX)的原因在于可以降低导通电阻。也即，当RX旁路晶体管SH(RX)导通时，接收端RX与GND端将彼此电耦合，然而，在这种情况下，如果RX旁路晶体管SH(RX)的导通电阻较高，则接收端RX与GND端之间的阻抗将增加，并且因此无法在接收端RX处充分反射泄漏到接收端RX侧的发射信号。
可比较示例中的天线开关ASW如上配置，现在将描述其操作。首先，描述发射时的操作。在图3中，在发射时，TX串联晶体管SE(TX)和RX旁路晶体管SH(RX)导通，并且TX旁路晶体管SH(TX)和RX串联晶体管SE(RX)截止。这样，发射端TX与天线端ANT(OUT)彼此电耦合，而接收端RX与天线端ANT(OUT)彼此电隔离。由此，发射信号从发射端TX向天线端ANT(OUT)输出。此时，尽管RX串联晶体管SE(RX)是截止的，但仍然存在截止电容，因此发射信号(其是高频信号)的一部分将经由RX串联晶体管SE(RX)的截止电容泄漏到接收端RX侧。然而，由于RX旁路晶体管SH(RX)是导通的，因此接收端RX与GND端彼此电耦合，并且接收端RX与GND端之间的阻抗变低。因此，可以在接收端RX处充分反射已经泄漏到接收端RX侧的发射信号。这样，对泄漏到接收端RX的发射信号进行抑制，并且因此发射信号从发射端TX高效地传输到天线端ANT(OUT)。以此方式，发射信号从天线端ANT(OUT)被输出。
接下来，描述接收时的操作。在图3中，在接收时，RX串联晶体管SE(RX)和TX旁路晶体管SH(TX)导通，并且RX旁路晶体管SH(RX)和TX串联晶体管SE(TX)截止。由此，接收端RX与天线端ANT(OUT)彼此电耦合，而发射端TX与天线端ANT(OUT)彼此电隔离。这样，接收信号从天线端ANT(OUT)向接收端RX传输。此时，尽管TX串联晶体管SE(TX)是截止的，但仍然存在截止电容，因此接收信号(其是高频信号)的一部分将经由TX串联晶体管SE(TX)的截止电容泄漏到发射端TX侧。然而，由于TX旁路晶体管SH(TX)是导通的，因此发射端TX与GND端彼此电耦合，并且发射端TX与GND端之间的阻抗变低。因此，可以在发射端TX处充分反射已经泄漏到发射端TX侧的接收信号。这样，接收信号从天线端ANT(OUT)被高效地传输到接收端RX侧，因为泄漏到发射端TX的接收信号得到了抑制。以此方式，接收信号从天线端ANT(OUT)传输到接收端RX侧。
尽管在可比较示例中的天线开关ASW如上所述地配置，但是可比较示例中的天线开关ASW导致了传输信号的非线性(谐波失真)增加的问题。天线开关ASW需要具有既确保高功率传输信号的高质量，还要降低对其它频带中的通信产生不利影响的干扰波(高阶谐波)的产生的性能；然而，在所述可比较示例的天线开关ASW中，高阶谐波的产生特别是一个问题。此后，描述该问题是如何发生的机制。
图4是示出作为可比较示例的天线开关ASW在发射时的状态的电路框图。在图4中，天线开关ASW的天线端ANT(OUT)与GND端之间耦合的负载表示为负载ZL，而天线开关ASW的接收端RX与GND端之间耦合的负载表示为负载Z0。在此状态下，考虑从天线开关ASW的发射端TX输入具有功率Pin的发射信号的情况。此时，在天线开关ASW中，TX串联晶体管SE(TX)和RX旁路晶体管SH(RX)导通，而TX旁路晶体管SH(TX)和RX串联晶体管SE(RX)截止。因此，与施加于负载ZL的电压幅度相同的电压幅度被施加于耦合在发射端TX与GND端之间的TX旁路晶体管SH(TX)，并且还施加于耦合在天线端ANT(OUT)与接收端RX之间的RX串联晶体管SE(RX)。该电压幅度的最大值由电压幅度VL(peak)来表示。
这里，请注意TX旁路晶体管SH(TX)，由于TX旁路晶体管SH(TX)包括在发射端TX与GND端之间串联耦合的五个低压MISFET QN1到QN5，因此电压幅度VL(peak)可以均等地划分和分配给这些低压MISFET QN1到QN5中的每一个。也即，如图5所示，在理想情况下，电压幅度VL(peak)/5将施加于构成TX旁路晶体管SH(TX)的五个低压MISFET QN1到QN5中的每一个。然而，实际上，均等的电压幅度VL(peak)/5将不会施加于五个低压MISFET QN1到QN5中的每一个。实际上，如图6所示，电压幅度VL1(peak)到VL5(peak)分别施加于五个低压MISFET QN1到QN5。也就是说，电压幅度VL1(peak)施加于低压MISFET QN1，而电压幅度VL2(peak)施加于MISFET QN2。类似地，电压幅度VL3(peak)施加于低压MISFET QN3，而电压幅度VL4(peak)施加于低压MISFET QN4。此外，电压幅度VL5(peak)施加于低压MISFETQN5。在这种情况下，电压幅度VL1(peak)到VL5(peak)满足以下关系：电压幅度VL1(peak)＞电压幅度VL2(peak)＞电压幅度VL3(peak)＞电压幅度VL4(peak)＞电压幅度VL5(peak)。也就是说，在低压MISFET QN1到QN5中，布置在较靠近GND端位置处的晶体管将具有施加于它的较小电压幅度。也即，布置在较靠近发射端TX位置处的晶体管将具有施加于它的较大电压幅度。特别地，在构成TX旁路晶体管SH(TX)的低压MISFET QN1到QN5中，施加于低压MISFET QN1的电压幅度VL1(peak)最大。
现在将描述施加的电压幅度变得不均匀而非均等划分(即使对于具有如上所述的相同结构的低压MISFET QN1到QN5也是如此)的原因。施加于构成TX旁路晶体管SH(TX)的低压MISFET QN1到QN5的电压幅度的不均匀性的原因例如包括如下所示的一个原因。也即，各低压MISFET QN1到QN5的半导体衬底(其耦合至GND电位)的寄生电容、与各低压MISFET QN1到QN5的栅极电极相耦合的栅极电阻GR的半导体衬底的寄生电容、以及与各低压MISFET QN1到QN5相耦合的布线的半导体衬底的寄生电容的存在导致了这一问题。这些寄生电容的存在导致了施加于构成TX旁路晶体管SH(TX)的低压MISFET QN1到QN5的不均匀电压幅度。
图7示出了在发射端TX与GND端之间串联耦合的低压MISFETQN1到QN5的等效电路。也即，在发射端TX与GND端之间，形成有TX旁路晶体管SH(TX)，其包括串联耦合的低压MISFET QN1到QN5。图7示出了发射信号被发射时的状态，并且这里TX旁路晶体管SH(TX)是截止的。在此状态中，构成TX旁路晶体管SH(TX)的所有MISFET QN1到QN5都是截止的。因此，截止的低压MISFETQN1到QN5分别可由在源极区和漏极区之间产生的截止电容Coff1-Coff5来表示。因此，在图7中，利用串联耦合的五个截止电容Coff1到Coff5来示出串联耦合的低压MISFET QN1到QN5。由于低压MISFET QN1到QN5具有彼此类似的结构，因此示为等效电路的五个截止电容Coff1到Coff5具有相似的静电电容值。继而，在图7中，将各低压MISFET QN1到QN5中存在的(与GND电位的)相应寄生电容示为寄生电容器Cpara1到Cpara5。寄生电容Cpara1到Cpara5对应于各自的截止电容Coff1到Coff5而形成。
在图7所示的等效电路框图中，考虑以下情况：发射信号的功率被应用于发射端TX，并且在发射端TX侧产生了电荷量Q。此时，假设不存在寄生电容Cpara1到Cpara5，则截止电容Coff1到Coff5中所存储的电荷量都是相同的电荷量Q。因此，在不存在寄生电容Cpara1到Cpara5的理想状态下，截止电容Coff1到Coff5的电容值是相同的，并且其中存储的电荷量是电荷量Q，因此施加于每个截止电容Coff1到Coff5的电压幅度彼此相等。
然而，实际上，存在寄生电容Cpara1到Cpara5。这样，例如，电荷量Q的电荷量Qa将存储在寄生电容Cpara1中，因此电荷量Q-Qa将存储在截止电容Coff1中。此外，由于电荷量Qa存储在寄生电容Cpara2中，因此电荷量Q-2Qa将存储在截止电容Coff2中。类似地，电荷量Q-3Qa存储在截止电容Coff3中，并且电荷量Q-4Qa存储在截止电容Coff4中。继而，电荷量Q-5Qa将存储在截止电容Coff5中。由此，考虑到寄生电容Cpara1到Cpara5，则存储在截止电容Coff1到Coff5中的电荷量将彼此不同。特别地，存储在最接近发射端TX的截止电容Coff1中的电荷量最大(电荷量Q-Qa)，并且距发射端TX越远且距GND端越近，则存储在截止电容中的电荷量变得越小。继而，存储在耦合至GND端的截止电容Coff5中的电荷量最小(电荷量Q-5Qa)。此时，由于截止电容Coff1到Coff5的静电电容值彼此相似，因此分别施加于截止电容Coff1到Coff5的电压幅度分别与存储在截止电容Coff1到Coff5中的电荷量成比例。在这种情况下，由于存储在截止电容Coff1到Coff5中的电荷量彼此不同，因此施加于截止电容Coff1到Coff5的电压幅度不是均匀的，或者说是不均匀的。特别地，施加于截止电容Coff1的电压幅度最大，而所施加的电压幅度从截止电容Coff2到截止电容Coff4逐步降低。继而，在耦合至GND端的截止电容Coff5处，施加的电压幅度最小。因此，在没有考虑寄生电容Cpara1到Cpara5时，在发射端TX与GND端之间施加的最大电压幅度的五分之一是施加于各截止电容Coff1到Coff5的最大电压幅度。另一方面，实际上，存在有寄生电容Cpara1到Cpara5，因此如上所述，施加于截止电容Coff1到Coff5的电压幅度是不均匀的。例如，由于最大电压被施加于截止电容Coff1，因此不小于在发射端TX与GND端之间施加的最大电压幅度的五分之一的大电压幅度是施加于截止电容Coff1的最大电压幅度。
根据上文易见的是，考虑到在发射端TX与GND端之间提供的TX旁路晶体管SH(TX)截止时的寄生电容，则施加于构成TX旁路晶体管SH(TX)的每个MISFET QN1到QN5的电压幅度变得不均匀。
接下来，描述在施加于每个MISFET QN1到QN5的电压幅度变得不均匀时高阶谐波的产生是如何增加的。图8示出了在发射端TX与GND端之间提供的TX旁路晶体管SH(TX)截止时，构成TX旁路晶体管SH(TX)的五个低压MISFET QN1到QN5的等效电路。如图8所示，在截止时，各低压MISFET QN1到QN5分别可以由漏极区DR与源极区SR之间形成的截止电容Coff、漏极区DR与栅极电极G之间形成的电容Cgd以及源极区SR与栅极电极G之间形成的电容Cgs来表示。此时，尽管漏极区DR与源极区SR之间形成的截止电容Coff的静电电容值是常量，但是漏极区DR与栅极电极G之间形成的电容Cgd以及源极区SR与栅极电极G之间形成的电容Cgs是可变电容。这是因为：在构成源极区SR和漏极区DR的扩散层(半导体区域)中形成的耗尽层的宽度是变化的。也即，对于电容Cgd和电容Cgs，存在静电电容值对所施加电压值的依赖。
图9是示出了电容Cgd(电容Cgs)和施加于栅极电极G与漏极区DR之间的电压Vgd(施加于栅极电极G与源极区SR之间的电压Vgs)之间的关系的图示。从图9中易见，电容Cgd(电容Cgs)相对于电压Vgd(电压Vgs)变化极大。继而，表示电容Cgd(电容Cgs)变化的这一曲线示出该曲线包括很多非线性分量。因此，施加于电压Vgd(电压Vgs)的电压幅度越高，电容Cgd(电容Cgs)的静电电容值的变化同样越大。从图9中还易见，电容Cgd(电容Cgs)的电容变化是非线性的，因此根据非线性电容Cgd(电容Cgs)的变化产生了高阶谐波。
施加于构成TX旁路晶体管SH(TX)的MISFET QN1到QN5中的每一个的电压幅度变得不均匀，因此施加于最靠近发射端TX耦合的低压MISFET QN1的电压幅度增加。该电压幅度是施加于低压MISFET QN1的源极区与漏极区之间的电压幅度。施加于低压MISFET QN1的源极区与漏极区之间的电压幅度增加这一事实同时意味着：施加于MISFET QN1的源极区与栅极电极之间的电压幅度或者施加于漏极区与栅极电极之间的电压幅度增加。因此，低压MISFETQN1的电压Vgd或者电压Vgs的变化也将增加，并且取决于该变化，电容Cgd(电容Cgs)的电容变化将增加。这样，高阶谐波将增加，这反映了电容变化的非线性。也即，在可比较示例中，施加于构成TX旁路晶体管SH(TX)的MISFET QN1到QN5中的每一个的电压幅度变得不均匀。因此，施加于与发射端TX最靠近地耦合的低压MISFET QN1的电压幅度的增加大于需要，由此增加了高阶谐波的产生。
此外，在可比较示例中，描述了高阶谐波产生的增加。例如，大寄生电容增加了施加于构成TX旁路晶体管SH(TX)的MISFETQN1到QN5中的每一个的电压幅度的不均匀性。在这种情况下，例如，施加于低压MISFET QN1的电压幅度比均匀划分的电压幅度的平均值要大得多。因此，施加于低压MISFET QN1的源极区和漏极区之间的电压可能超过低压MISFET QN1的击穿电压(源极区和漏极区之间的击穿电压BVds)。另一方面，例如，在耦合至GND端的低压MISFET QN5中，施加于其的电压幅度小于均匀划分的电压幅度的平均值。如果施加于构成TX旁路晶体管SH(TX)的MISFET QN1到QN5中的每一个的电压幅度的不均匀性以此方式增加，则特别地，将只有被施加了大电压幅值的低压MISFET QN1会出现击穿。继而，来自被击穿低压MISFET QN1的高阶谐波的产生将增加。
图10示出了击穿的低压MISFET QN1和与低压MISFET QN1相关联的电压波形，以及未击穿的低压MISFET QN5和与低压MISFET QN5相关联的电压波形。在图10中，未击穿的低压MISFET QN5的电压波形具有接近于正弦波的形状，并且不太可能产生非线性分量。另一方面，击穿的低压MISFET QN1的电压波形变化看上去像是正弦波的上部分被截掉，因此非线性将突然地增加。因此，从击穿的低压MISFET QN1，由于非线性而引起的高阶谐波的产生将增加。
从上文易见，从天线开关输出的高阶谐波主要是从截止的TX旁路晶体管SH(TX)产生的，特别地，当施加于构成TX旁路晶体管SH(TX)的低压MISFET QN1到QN5中的每一个的电压幅度的不均匀性增加时，高阶谐波的产生将增加。因此，为了抑制从天线开关输出的高阶谐波，如果可以抑制施加于构成TX旁路晶体管SH(TX)的低压MISFET QN1到QN5中的每一个的电压幅度的不均匀性，则将是足够的。继而，在下面所示的第一实施方式的天线开关中，将描述能够抑制施加于构成TX旁路晶体管SH(TX)的低压MISFET QN1到QN5中的每一个的电压幅度的不均匀性的技术性思想。
<第一实施方式中天线开关的电路配置>
描述第一实施方式中天线开关的电路配置。尽管本说明书中将主要描述在图1中所示的单频带便携式电话1中使用的天线开关ASW的电路配置，但是在图2所示的双频带便携式电话1中使用的天线开关ASW的电路配置几乎是一样的。
图11示出了第一实施方式中的天线开关ASW的电路配置。如图11所示，第一实施方式中的天线开关ASW具有发射端TX、接收端RX以及天线端ANT(OUT)。继而，第一实施方式中的天线开关ASW包括发射端TX与天线端ANT(OUT)之间的TX串联晶体管SE(TX)，并且包括接收端RX与天线端ANT(OUT)之间的RX串联晶体管SE(RX)。此外，第一实施方式中的天线开关ASW包括发射端TX与GND端之间的TX旁路晶体管SH(TX)，并且包括接收端RX与GND端之间的RX旁路晶体管SH(RX)。天线开关ASW中形成的发射端TX电耦合至图1中所示的功率放大器HPA，并且接收端RX电耦合至图1中所示的低噪声放大器LNA。此时，由于低噪声放大器LNA是接收电路的一部分，因此天线开关ASW的接收端RX电耦合至接收电路。此外，天线开关ASW中形成的天线端ANT(OUT)电耦合至图1中所示的天线ANT。
TX串联晶体管SE(TX)例如包括五个串联耦合的低压MISFETQN。此时，每个低压MISFET QN具有源极区、漏极区和栅极电极。在本说明书中，低压MISFET QN的源极区和漏极区是对称的关系，在构成TX串联晶体管SE(TX)的低压MISFET QN中，应将发射端TX侧的区域定义为漏极区，而将天线端ANT(OUT)侧的区域定义为源极区。此外，低压MISFET QN的栅极电极经由栅极电阻GR耦合至控制端VTX。栅极电阻GR是用于防止高频信号泄漏进控制端VTX的隔离电阻器。换言之，栅极电阻GR具有衰减高频信号的功能。在这样配置的TX串联晶体管SE(TX)中，通过控制施加于控制端VTX的电压来控制串联耦合的低压MISFET QN的导通/截止，从而可以将发射端TX和天线端ANT(OUT)彼此电耦合或者彼此电隔离。也即，TX串联晶体管SE(TX)充当用于切换发射端TX与天线端ANT(OUT)之间的电连接/断开的开关。使用低压MISFET QN作为构成TX串联晶体管SE(TX)的MISFET的原因在于：当发射端TX与天线端ANT(OUT)彼此电耦合并且发射信号被发射时，可以通过降低发射路径上的导通电阻来降低功率损耗。
随后，与TX串联晶体管SE(TX)一样，RX串联晶体管SE(RX)例如也包括五个串联耦合的低压MISFET QN。此时，每个MISFET QN具有源极区、漏极区和栅极电极。在本说明书中，尽管低压MISFETQN的源极区和漏极区是对称的关系，但是在构成RX串联晶体管SE(RX)的低压MISFET QN中，应将天线端ANT(OUT)侧的区域定义为漏极区，而将接收端RX侧的区域定义为源极区。此外，低压MISFET QN的栅极电极经由栅极电阻GR耦合至控制端VRX。栅极电阻GR是用于防止高频信号泄漏进控制端VRX的隔离电阻器。换言之，栅极电阻GR具有衰减高频信号的功能。在这样配置的RX串联晶体管SE(RX)中，通过控制施加于控制端VRX的电压来控制串联耦合的低压MISFET QN的导通/截止，从而可以将接收端RX和天线端ANT(OUT)彼此电耦合或者彼此电隔离。也即，RX串联晶体管SE(RX)充当用于切换接收端RX与天线端ANT(OUT)之间的电连接/断开的开关。使用低压MISFET QN作为构成RX串联晶体管SE(RX)的MISFET的原因在于：当接收端RX与天线端ANT(OUT)彼此电耦合并且传输接收信号时，可以通过降低接收路径上的导通电阻来降低功率损耗。
接下来，RX旁路晶体管SH(RX)例如包括一个低压MISFET QN。在这种情况下，低压MISFET QN具有源极区、漏极区和栅极电极。在本说明书中，尽管低压MISFET QN的源极区和漏极区是对称的关系，但是在构成RX旁路晶体管SH(RX)的低压MISFET QN中，应将接收端RX侧的区域定义为漏极区，而将GND端侧的区域定义为源极区。此外，低压MISFET QN的栅极电极经由栅极电阻GR耦合至控制端VTX。栅极电阻GR是用于防止高频信号泄漏进控制端VTX的隔离电阻器。换言之，栅极电阻GR具有衰减高频信号的功能。
这里，在RX旁路晶体管SH(RX)中没有串联耦合多个低压MISFET QN的原因在于：即使是一个低压MISFET QN也可以充分地确保击穿电压的安全，因为只有接收时的微功率接收信号会流入接收端RX。此外，使用低压MISFET QN作为RX旁路晶体管SH(RX)的原因是因为可以降低导通电阻。也即，当RX旁路晶体管SH(RX)导通时，接收端RX与GND端将彼此电耦合，然而，在这种情况下，如果RX旁路晶体管SH(RX)的导通电阻较高，则接收端RX与GND端之间的阻抗将增加，并且因此无法在接收端RX处充分反射泄漏到接收端RX侧的发射信号。
<第一实施方式中的天线开关的电路配置(特征配置)>
在图11中，TX旁路晶体管SH(TX)例如包括三个串联耦合的高压MISFET QH1到QH3。在这种情况下，每一个高压MISFET QH1到QH3具有源极区、漏极区和栅极电极。在本说明书中，尽管各高压MISFET QH1到QH3的源极区和漏极区是对称的关系，但是在构成TX旁路晶体管SH(TX)的MISFET QH1到QH3中，应将发射端TX侧的区域定义为漏极区，而将GND端侧的区域定义为源极区。此外，各高压MISFET QH1到QH3的栅极电极经由栅极电阻GR耦合至控制端VRX。栅极电阻GR是用于防止高频信号泄漏进控制端VRX的隔离电阻器。换言之，栅极电阻GR具有衰减高频信号的功能。
这里，第一实施方式的特征在于，TX旁路晶体管SH(TX)例如包括三个串联耦合的高压MISFET QH1到QH3。也即，在可比较示例中，TX旁路晶体管SH(TX)例如包括串联耦合的五个低压MISFETQN1到QN5，然而，在第一实施方式中，使用的是高压MISFET QH1到QH3，高压MISFET QH1到QH3的源极区和漏极区之间的击穿电压高于低压MISFET QN1到QN5的源极区和漏极区之间的击穿电压，并且三个高压MISFET QH1到QH3串联耦合以形成TX旁路晶体管SH(TX)。
使用高压MISFET QH1到QH3可以提高个体MISFET的击穿电压。因此，TX旁路晶体管SH(TX)可以包括三个高压MISFET QH1到QH3，这少于当其包括五个串联耦合的低压MISFET QN1到QN5时的情况。因此，可以抑制施加于构成TX旁路晶体管SH(TX)的高压MISFET QH1到QH3中的每一个的电压幅度的不均匀性，并且可以减少由电压幅度的不均匀性所引起的高阶谐波的产生。
此后，将参考附图来描述抑制施加于构成TX旁路晶体管SH(TX)的高压MISFET QH1到QH3中的每一个的电压幅度的不均匀性的能力。
图12示出了在发射信号从天线开关ASW的发射端TX传输到天线端ANT(OUT)时，施加于TX旁路晶体管SH(TX)的电压幅度。由于图12示出了发射信号从天线开关ASW的发射端TX传输到天线端ANT(OUT)的情况，因此在天线开关ASW中，TX串联晶体管SE(TX)是导通的，而TX旁路晶体管SH(TX)是截止的。此时，施加于截止的整个TX旁路晶体管SH(TX)的电压幅度的最大值由电压幅度VL(peak)表示。继而，电压幅度VL1(peak)到VL3(peak)分别施加于构成TX旁路晶体管SH(TX)的三个高压MISFET QH1到QH3。
此时，如果将由高压MISFET QH1到QH3引起的寄生电容、由栅极电阻GR引起的寄生电容以及由布线引起的寄生电容纳入考虑，则还是在第一实施方式的TX旁路晶体管SH(TX)中，施加于构成TX旁路晶体管SH(TX)的各高压MISFET QH1到QH3的电压幅度将产生不均匀性。也就是说，如果将寄生电容纳入考虑，则第一实施方式也满足以下关系：电压幅度VL1(peak)＞电压幅度VL2(peak)＞电压幅度VL3(peak)。因此，如第一实施方式中，还是在TX旁路晶体管SH(TX)包括三个高压MISFET QH1到QH3时，如同在可比较示例中TX旁路晶体管SH(TX)包括五个低压MISFET QN1到QN5的情况一样，由电压幅度的不均匀性所引起的高阶谐波的产生可能增加。
然而，第一实施方式与可比较示例的决定性区别在于：串联耦合的MISFET的数目(串行连接的数目、叠置体的数目)彼此不同。具体地，在第一实施方式中，TX旁路晶体管SH(TX)包括三个高压MISFET QH1到QH3，而在可比较示例中，TX旁路晶体管SH(TX)包括五个低压MISFET QN1到QN5。换言之，第一实施方式的特征在于，构成TX旁路晶体管SH(TX)的MISFET的串行连接的数目少于可比较示例中串行连接的数目。如果以此方式减少构成TX旁路晶体管SH(TX)的MISFET的串行连接的数目，则可以充分地抑制施加于串联耦合的每个MISFET的电压幅度的不均匀性。也即，在第一实施方式中，通过减少构成TX旁路晶体管SH(TX)的MISFET的串行连接的数目，施加于串联耦合的每个MISFET的电压幅度的不均匀性将在一定程度上产生，但是其可以受到相当的抑制。
此后，将参考附图来描述在第一实施方式中如何通过降低构成TX旁路晶体管SH(TX)的MISFET的串行连接的数目来显著抑制施加于每个MISFET的电压幅度的不均匀性。
图13示出了发射端TX与GND端之间串联耦合的高压MISFETQH1到QH3的等效电路。也即，在发射端TX与GND端之间，形成有包括串行耦合的高压MISFET QH1到QH3的TX旁路晶体管SH(TX)。图13示出了当发射信号被发射时的状态，并且这里的TX旁路晶体管SH(TX)是截止的。在此状态中，构成TX旁路晶体管SH(TX)的所有高压MISFET QH1到QH3都是截止的。因此，截止的高压MISFET QH1到QH3分别可以通过源极区和漏极区之间产生的截止电容Coff1到Coff3来表示。因此，在图13中，串行耦合的高压MISFET QH1到QH3由串行耦合的三个截止电容Coff1到Coff3来示出。由于高压MISFET QH1到QH3具有彼此类似的结构，因此示为等效电路的三个截止电容Coff1到Coff3具有相似的静电电容值。继而，在图13中，将各高压MISFET QH1到QH3中存在的相应寄生电容(与GND电位的)示为寄生电容器Cpara1到Cpara3。寄生电容Cpara1到Cpara3对应于各自的截止电容Coff1到Coff3而形成。如上所述，在第一实施方式中，三个截止电容Coff1到Coff3以及三个寄生电容Cpara1到Cpara3可以构成TX旁路晶体管SH(TX)的等效电路。另一方面，在可比较示例中，如图7所示，五个截止电容Coff1到Coff5以及五个寄生电容Capra1到Cpara5构成了TX旁路晶体管SH(TX)的等效电路。因此，第一实施方式与可比较示例之间区别在于截止电容的数目和寄生电容的数目，并且这是由构成TX旁路晶体管SH(TX)的MISFET的串行连接的数目差异所引起的。
在图13所示的等效电路框图中，考虑以下情况：发射信号的功率被施加于发射端TX，并且在发射端TX侧产生了电荷量Q。由于寄生电容Cpara1到Cpara3的存在，电荷量Q中的电荷量Qa将存储在寄生电容Cpara1中。由此，电荷量Q-Qa将存储在截止电容Coff1中。此外，由于电荷量Qa存储在寄生电容Cpara2中，则电荷量Q-2Qa将存储在截止电容Coff2中。类似地，电荷量Q-3Qa存储在截止电容Coff3中。因此，还是在第一实施方式中，如果将寄生电容Cpara1到Cpara3纳入考虑，则存储在截止电容Coff1到Coff3中的电荷量将彼此不同。特别地，存储在最接近发射端TX的截止电容Coff1中的电荷量最大(电荷量Q-Qa)，而存储在耦合至GND端的截止电容Coff3中的电荷量最小(电荷量Q-3Qa)。此时，由于截止电容Coff1到Coff3的寄生电容值彼此相似，因此分别施加于截止电容Coff1到Coff3的电压幅度分别与存储在截止电容Coff1到Coff3中的电荷量成比例。在这种情况下，由于存储在截止电容Coff1到Coff3中的电荷量彼此不同，因此施加于截止电容Coff1到Coff3的电压幅度不是均匀的，或者说是不均匀的。特别地，施加于截止电容Coff1的电压幅度最大，而在耦合至GND端的截止电容Coff3处所施加的电压幅度最小。
然而，将第一实施方式与可比较示例进行对比，如果如第一实施方式这样减少构成TX旁路晶体管SH(TX)的MISFET的串行连接的数目，则可以抑制施加于截止电容Coff1到Coff3的电压幅度的不均匀性。也即，在这种情况下，由于施加于各截止电容Coff1到Coff3的电压幅度与各截止电容Coff1到Coff3中存储的电荷量成正比，因此截止电容Coff1到Coff3中存储的电荷量的差别越小，则施加于截止电容Coff1到Coff3的电压幅度的不均匀性变得越小。将这考虑在内，由于如图7所示，在可比较示例中串联耦合了五个截止电容Coff1到Coff5，因此在具有存储于其中的最大电荷量的截止电容Coff1中，电荷量是Q-Qa，而在具有存储于其中的最小电荷量的截止电容Coff5中，电荷量是Q-5Qa。因此，在可比较示例中，存储在截止电容Coff1中的电荷量与存储在截止电容Coff5中的电荷量之间的差是4Qa。
另一方面，在第一实施方式中，如图13所示，由于串联耦合了三个截止电容Coff1到Coff3，因此在其中存储有最大电荷量的截止电容Coff1中，电荷量是Q-Qa，而在其中存储有最小电荷量的截止电容Coff3中，电荷量是Q-3Qa。因此，在第一实施方式中，存储在截止电容Coff1中的电荷量与存储在截止电容Coff3中的电荷量之间的差是2Qa。因此，在第一实施方式中，与可比较示例相比，其中存储有最大电荷量的截止电容中所存储的电荷量与其中存储有最小电荷量的截止电容中所存储的电荷量的差较小。这意味着，第一实施方式中，施加于截止电容的电压幅度的不均匀性小于可比较示例中的施加于截止电容的电压幅度的不均匀性。
根据上文易见，可以通过减少构成TX旁路晶体管SH(TX)的MISFET的串行连接的数目，来显著地抑制施加于每个MISFET的电压幅度的不均匀性。因此，特别地，只有被施加以大电压幅度的特定MISFET(例如，耦合至发射端TX的MISFET)的击穿可以得到抑制。因此，可以取得抑制由击穿的MISFET产生的高阶谐波的增加的显著效果。
第一实施方式中的技术思想的特征在于，通过减少构成TX旁路晶体管SH(TX)的MISFET的串行连接的数目，来抑制施加于串联耦合的每个MISFET的电压幅度的不均匀性。继而，无法仅仅通过减少可比较示例中的低压MISFET的串行连接数目来实现该配置。这是因为，如果减少了构成TX旁路晶体管SH(TX)的MISFET的串行连接的数目，则施加于每个MISFET的电压幅度的幅值将增加，并且因此需要提高MISFET的击穿电压，使其即使被施加大电压幅度时也不会被击穿。因此，当如第一实施方式这样减少构成TX旁路晶体管SH(TX)的MISFET的串行连接的数目时，需要提高每个MISFET的击穿电压，因此需要使用高压MISFET。
这里，在可比较示例中，TX旁路晶体管SH(TX)包括五个串行耦合的低压MISFET QN1到QN5，而在第一实施方式中，TX旁路晶体管SH(TX)包括三个串行耦合的高压MISFET QH1到QH3。由此，在第一实施方式中，可以通过减少构成TX旁路晶体管SH(TX)的MISFET的串行连接的数目，来抑制施加于串联耦合的每个MISFET的电压幅度的不均匀性。因此，可以通过进一步减少构成TX旁路晶体管SH(TX)的MISFET的串行连接的数目，来进一步抑制施加于串联耦合的每个MISFET的电压幅度的不均匀性。也即，对于降低施加于串联耦合的每个MISFET的电压幅度的不均匀性来说，构成TX旁路晶体管SH(TX)的MISFET的串行连接的数目越小，则越优选。
继而，例如，TX旁路晶体管SH(TX)可以包括一个高压MISFET。在这种情况下，假设这一个高压MISFET具有击穿电压，使其即使是在发射端TX与GND端之间施加有最大电压幅度时也不会击穿。
然而，在第一实施方式中，TX旁路晶体管SH(TX)不是包括一个高压MISFET。原因是这样的。例如，将对以下情况进行比较和研究，即如可比较示例中TX旁路晶体管SH(TX)包括五个串联耦合的低压MISFET QN1到QN5的情况，如第一实施方式中TX旁路晶体管SH(TX)包括三个串联耦合的高压MISFET QH1到QH3的情况，以及TX旁路晶体管SH(TX)包括一个高压MISFET的情况。
这里，当TX旁路晶体管SH(TX)截止时，假设各MISFET(低压MISFET，高压MISFET)的截止电容都是相同的电容C。则在可比较示例中，由于串联耦合了五个低压MISFET QN1到QN5，因此五个截止电容被认为是串联耦合。因此，TX旁路晶体管SH(TX)的截止电容是串联耦合的五个截止电容的组合电容，而其静电电容值是C/5。另一方面，在第一实施方式中，由于串联耦合了三个高压MISFET QH1到QH3，因此三个截止电容被认为是串联耦合。因此，TX旁路晶体管SH(TX)的截止电容是串联耦合的三个截止电容的组合电容，而其静电电容值是C/3。此外，当TX旁路晶体管SH(TX)包括一个高压MISFET时，TX旁路晶体管SH(TX)的截止电容是一个高压MISFET的截止电容，而其静电电容值是C。
由此，随着构成TX旁路晶体管SH(TX)的MISFET的串行连接的数目减少，TX旁路晶体管SH(TX)的截止电容增加。TX旁路晶体管SH(TX)的截止电容的增加意味着：经由截止的TX旁路晶体管SH(TX)从发射端TX泄漏到GND端的发射信号增加。也即，当发射信号被发射时，在发射端TX与天线端ANT(OUT)之间提供的TX串联晶体管SE(TX)被导通，而在发射端TX与GND端之间提供的TX旁路晶体管SH(TX)被截止。因此，发射信号主要在彼此电耦合的发射端TX与天线端ANT(OUT)之间传输，然而，如果截止的TX旁路晶体管SH(TX)的截止电容增加，则一部分发射信号将经由该大截止电容而泄漏出去，因为发射信号是高频信号。
从上文易见，对于减少从截止的TX旁路晶体管SH(TX)泄漏出的发射信号而言，应当避免构成TX旁路晶体管SH(TX)的MISFET的串行连接的数目的减少。另一方面，对于降低施加于串联耦合的每个MISFET的电压幅度的不均匀性而言，优选的是减少构成TX旁路晶体管SH(TX)的MISFET的串行连接的数目。因此，减少从截止的TX旁路晶体管SH(TX)泄漏出的发射信号与降低施加于串联耦合的每个MISFET的电压幅度的不均匀性是权衡的关系。
因此，如果如可比较示例中那样TX旁路晶体管SH(TX)包括五个串联耦合的低压MISFET QN1到QN5，则可能充分减少从截止的TX旁路晶体管SH(TX)泄漏的发射信号，而施加于串联耦合的每个低压MISFET QN1到QN5的电压幅度的不均匀性将不利地增加，从而导致高阶谐波产生的增加。另一方面，如果TX旁路晶体管SH(TX)包括一个高压MISFET，则可以降低电压幅度的不均匀性并且可以降低高阶谐波的产生，然而，无法充分减少从截止的TX旁路晶体管SH(TX)泄漏的发射信号。
继而，如第一实施方式中，如果TX旁路晶体管SH(TX)包括三个串联耦合的高压MISFET QH1到QH3，则可以充分实现以下二者：来自截止的TX旁路晶体管SH(TX)的发射信号泄漏的减少；以及通过试图降低电压幅度不均匀性而导致的高阶谐波产生的减少(上面的两个减少是权衡的关系)。也即，为了实现减少从截止的TX旁路晶体管SH(TX)泄漏出的发射信号以及降低施加于串联耦合的每个MISFET的电压幅度的不均匀性这二者，需要调整构成TX旁路晶体管SH(TX)的MISFET的串行连接的数目，而不是将其设为极值。
第一实施方式中的天线开关ASW如上所述地配置，现在将描述其操作。首先，描述发射时的操作。在图11中，在发射时，TX串联晶体管SE(TX)和RX旁路晶体管SH(RX)导通，并且TX旁路晶体管SH(TX)和RX串联晶体管SE(RX)截止。由此，发射端TX与天线端ANT(OUT)彼此电耦合，而接收端RX与天线端ANT(OUT)彼此电隔离。这样，发射信号从发射端TX向天线端ANT(OUT)输出。此时，尽管RX串联晶体管SE(RX)是截止的，但仍然存在截止电容，因此一部分发射信号(其是高频信号)将经由RX串联晶体管SE(RX)的截止电容泄漏到接收端RX侧。然而，由于RX旁路晶体管SH(RX)是导通的，因此接收端RX与GND端彼此电耦合，并且接收端RX与GND端之间的阻抗变低。因此，已经泄漏到接收端RX侧的发射信号在接收端RX处被充分地反射。这样，已经泄漏出的发射信号在接收端RX处被反射，并且再次从天线端ANT(OUT)输出。此外，在发射端TX与GND端之间提供的TX旁路晶体管SH(TX)是截止的，然而，由于TX旁路晶体管SH(TX)包括三个串联耦合的高压MISFET QH1到QH3，因此可以降低施加于串联耦合的高压MISFET QH1到QH3的电压幅度的不均匀性，并且由此可以抑制高阶谐波的产生。此外，由于可以充分降低TX旁路晶体管SH(TX)的截止电容，因此可以减少从TX旁路晶体管SH(TX)泄漏的发射信号。以此方式，发射信号从天线端ANT(OUT)高效地输出。
接下来，将描述接收时的操作。在图3中，在接收时，RX串联晶体管SE(RX)和TX旁路晶体管SH(TX)导通，并且RX旁路晶体管SH(RX)和TX串联晶体管SE(TX)截止。由此，接收端RX与天线端ANT(OUT)彼此电耦合，而发射端TX与天线端ANT(OUT)彼此电隔离。这样，接收信号从天线端ANT(OUT)向接收端RX输出。此时，尽管TX串联晶体管SE(TX)是截止的，但仍然存在截止电容，因此一部分接收信号(其是高频信号)将经由TX串联晶体管SE(TX)的截止电容泄漏到发射端TX侧。然而，由于TX旁路晶体管SH(TX)是导通的，因此发射端TX与GND端彼此电耦合，并且发射端TX与GND端之间的阻抗变低。此时，由于TX旁路晶体管SH(TX)包括三个高压MISFET QH1到QH3，因此由于高压MISFET QH1到QH3的导通电阻增加，发射端TX与GND端之间的阻抗不会变低。然而，与其中串联耦合有五个具有低导通电阻的低压MISFET的可比较示例相比，按照第一实施方式，尽管个体高压MISFET QH1到QH3的导通电阻增加，但是可以减小串行连接的数目，并且因此可以抑制整个TX旁路晶体管SH(TX)的导通电阻的增加。因此，在第一实施方式中，与可比较示例相似，可以将发射端TX与GND端之间的阻抗保持得较低。因此，已经泄漏到发射端TX侧的接收信号在发射端TX处被充分地反射。这样，已经泄漏出的接收信号在发射端TX处被反射，并且再次返回到接收端RX侧。以此方式，接收信号从天线端ANT(OUT)被高效地传输到接收端RX侧。
<第一实施方式中天线开关的研究事项>
第一实施方式的特征在于，TX旁路晶体管SH(TX)包括高压MISFET，并且构成TX旁路晶体管SH(TX)的MISFET的串行连接的数目减少，从而抑制施加于串联耦合的每个MISFET的电压幅度的不均匀性。这里，除了TX旁路晶体管SH(TX)之外，使用低压MISFET用于构成TX串联晶体管SE(TX)、RX串联晶体管SE(RX)以及RX旁路晶体管SH(RX)的MISFET。下面描述原因。
首先，描述RX串联晶体管SE(RX)包括五个串行耦合的低压MISFET的原因。在图11中，当发射信号被发射时，TX串联晶体管SE(TX)和RX旁路晶体管SH(RX)导通，并且RX串联晶体管SE(RX)和TX旁路晶体管SH(TX)截止。因此，相同的电压幅度将施加于截止的RX串联晶体管SE(RX)和截止的TX旁路晶体管SH(TX)。因此，如果在TX旁路晶体管SH(TX)中产生了电压幅度的不均匀性，则电压幅度的不均匀性在RX串联晶体管SE(RX)中可能也是问题。
然而，在RX串联晶体管SE(RX)中，当RX串联晶体管SE(RX)截止时所施加的电压幅度的不均匀性将不会带来TX旁路晶体管SH(TX)中的这种大问题。也就是说，RX串联晶体管SE(RX)具有在接收到接收信号时导通的功能，以及传输接收信号的功能。因此，为了RX串联晶体管SE(RX)降低接收信号的损耗，构成RX串联晶体管SE(RX)的MISFET需要降低导通电阻。因此，在RX串联晶体管SE(RX)中，使用具有小导通电阻的低压MISFET QN，并且增加低压MISFET QN的栅极宽度，以便实现导通电阻的降低。
另一方面，还是在TX旁路晶体管SH(TX)中，在可比较示例中使用低压MISFET。然而，在这种情况下，由于发射信号不是直接通过TX旁路晶体管SH(TX)传输，因此并不需要像RX串联晶体管SE(RX)中的导通电阻降低得那样多。相反，TX旁路晶体管SH(TX)的导通电阻的降低意味着栅极宽度的增加，而如果栅极宽度增加，则截止电容增加。如果截止电容增加，则TX旁路晶体管SH(TX)中发射信号的泄漏将增加。因此，在像可比较示例中那样在TX旁路晶体管SH(TX)中使用低压MISFET时，将MISFET的栅极宽度设为小于RX串联晶体管SE(RX)中使用的低压MISFETQN的栅极宽度。也即，即使在RX串联晶体管SE(RX)和TX旁路晶体管SH(TX)二者中都是用低压MISFET，也要将RX串联晶体管SE(RX)中使用的低压MISFET QN的栅极宽度设为大于TX旁路晶体管SH(TX)中使用的低压MISFET的栅极宽度。
在RX串联晶体管SE(RX)中，由于栅极宽度大并且截止电容与栅极宽度的大小基本上成比例，因此构成RX串联晶体管SE(RX)的低压MISFET QN的截止电容大于构成TX旁路晶体管SH(TX)的低压MISFET的截止电容。特别地，构成RX串联晶体管SE(RX)的低压MISFET QN的栅极宽度约比构成TX旁路晶体管SH(TX)的低压MISFET的栅极宽度大10倍。因此，构成RX串联晶体管SE(RX)的低压MISFET QN的截止电容约比构成TX旁路晶体管SH(TX)的低压MISFET的截止电容大10倍。
另一方面，对于相对于地的寄生电容来说，由与栅极宽度无关的栅极电阻GR所引起的寄生电容所占的百分比是高的。因此，在RX串联晶体管SE(RX)与TX旁路晶体管SH(TX)之间，相对于地的寄生电容没有太大差别。因此，在RX串联晶体管SE(RX)中，寄生电容相对于截止电容的百分比高于TX旁路晶体管SH(TX)中寄生电容相对于截止电容的百分比。
这里，如图7中所描述，如果总电荷量表示为Q，而存储在寄生电容中的电荷量表示为Qa，则对于将要存储在每个截止电容中的电荷量来说，随着截止电容的位置越靠近地，存储在截止电容中的电荷量越降低，因为Qa存储在每个寄生电容中。这样，存储在每个截止电容中的电荷量将彼此不同，并且因此在施加于各截止电容的电压幅度中产生不均匀性。基于这一机制，可以理解：寄生电容相对于截止电容的百分比越高，施加于串联耦合的每个MISFET的电压幅度的不均匀性变得越大。因此，在TX旁路晶体管SH(TX)中，与RX串联晶体管SE(RX)相比，寄生电容相对于截止电容的百分比增加，因此在构成TX旁路晶体管SH(TX)的低压MISFET中，电压幅度的不均匀性变得明显。另一方面，在RX串联晶体管SE(RX)中，与TX旁路晶体管SH(TX)中相比，寄生电容相对于截止电容的百分比较低，因此在构成RX串联晶体管SE(RX)的低压MISFETQN中，电压幅度的不均匀性将不会带来这样的大问题。
继而，在RX串联晶体管SE(RX)中，使用低压MISFET QN以降低导通电阻。也即，由于电压幅度的不均匀性在RX串联晶体管SE(RX)中将不会带来这种大问题，因此不太需要RX串联晶体管SE(RX)包括高压MISFET以及减少构成RX串联晶体管SE(RX)的MISFET的串行连接数目。相反，如果RX串联晶体管SE(RX)包括高压MISFET，则导通电阻将增加，并且接收信号的损耗将增加。
注意，由于施加于截止的RX串联晶体管SE(RX)的电压幅度与施加于截止的TX旁路晶体管SH(TX)的电压幅度几乎相同，假设使用低压MISFET QN，则RX串联晶体管SE(RX)包括五个串联耦合的低压MISFET QN，以确保击穿电压的安全。
根据上文，在第一实施方式中，TX旁路晶体管SH(TX)包括三个串联耦合的高压MISFET，而RX串联晶体管SE(RX)包括五个串联耦合的低压MISFET。换言之，RX串联晶体管SE(RX)包括低压MISFET，而TX旁路晶体管SH(TX)包括高压MISFET，该高压MISFET的源极区与漏极区之间的击穿电压高于低压MISFET的源极区与漏极区之间的击穿电压。继而，串联耦合在发射端与GND端之间的高压MISFET(构成TX旁路晶体管SH(TX)的高压MISFET)的数目少于串联耦合在接收端与天线端之间的低压MISFET(构成RX串联晶体管SE(RX)的低压MISFET)的数目。
随后，将描述如图11中所示的TX串联晶体管SE(TX)也包括低压MISFET QN的原因。TX串联晶体管SE(TX)具有以下功能：在发射信号被发射时导通，以及对发射信号进行发射。因此，在TX串联晶体管SE(TX)中，为了降低发射信号的损耗，使用具有低导通电阻的低压MISFET QN作为构成TX串联晶体管SE(TX)的MISFET。
另一方面，考虑TX串联晶体管SE(TX)截止的情况。TX串联晶体管SE(TX)在接收到接收信号时截止。此时，与发射信号相比，电压幅度的幅值不大，因为接收信号的功率弱。因此，为了确保TX串联晶体管SE(TX)的击穿电压的安全，低压MISFET QN的串行连接的数目可以少于在RX串联晶体管SE(RX)中的数目。实际上，在发射/接收单频带高频信号的情况下，由于TX串联晶体管SE(TX)在接收时截止，并且接收信号的功率与发射信号相比较小，因此即使构成TX串联晶体管SE(TX)的低压MISFET QN的串行连接的数目小于5，也不会存在问题。然而，在发射/接收双频带高频信号的情况下，将使用天线开关ASW来切换用来传输第一频带的传输信号的路径与用来传输第二频带的传输信号的路径(参见图2)。在这种情况下，例如，在发射第二频带的发射信号时，用于发射第一频带的发射信号的TX串联晶体管SE(TX)需要截止，并且与具有高功率的发射信号相对应的电压幅度将施加于截止的TX串联晶体管SE(TX)。因此，在对应于双频带的天线开关ASW中，在TX串联晶体管SE(TX)中也需要确保对应于发射信号的击穿电压的安全，因此，与RX串联晶体管SE(RX)一样，TX串联晶体管SE(TX)例如包括五个串联耦合的低压MISFET QN。
这里，还是在TX串联晶体管SE(TX)中，使用具有小导通电阻的低压MISFET QN，并且增加低压MISFET QN的栅极宽度，以便实现导通电阻的降低。因此，在TX串联晶体管SE(TX)中，与可比较示例的TX旁路晶体管SH(TX)相比，由于寄生电容相对于截止电容的百分比较低，因此在构成TX串联晶体管SE(TX)的低压MISFET QN中，电压幅度的不均匀性也将不会带来这种大问题。
继而，还是在TX串联晶体管SE(TX)中，使用低压MISFETQN以降低导通电阻。也即，由于电压幅度的不均匀性在TX串联晶体管SE(TX)中将不会带来这种大问题，因此不太需要TX串联晶体管SE(TX)包括高压MISFET以及减少构成TX串联晶体管SE(TX)的MISFET的串行连接的数目。相反，如果TX串联晶体管SE(TX)包括高压MISFET，则导通电阻将增加，导致发射信号的损耗。
根据上文，在第一实施方式中，TX旁路晶体管SH(TX)包括三个串联耦合的高压MISFET，而TX串联晶体管SE(TX)包括五个串联耦合的低压MISFET。换言之，TX串联晶体管SE(TX)包括低压MISFET，而TX旁路晶体管SH(TX)包括高压MISFET，该高压MISFET的源极区与漏极区之间的击穿电压高于低压MISFET的源极区与漏极区之间的击穿电压。继而，串联耦合在发射端与GND端之间的高压MISFET(构成TX旁路晶体管SH(TX)的高压MISFET)的数目少于串联耦合在接收端与天线端之间的低压MISFET(构成TX串联晶体管SE(TX)的低压MISFET)的数目。此外，TX串联晶体管SE(TX)和RX串联晶体管SE(RX)例如都包括五个串联耦合的低压MISFET。
接下来，将描述如图11中所示的RX旁路晶体管SH(RX)包括低压MISFET QN的原因。RX旁路晶体管SH(RX)在发射信号被发射时导通。这是为了有效地反射经由在发射时截止的RX串联晶体管SE(RX)的截止电容而泄漏到接收端RX侧的部分发射信号。也就是说，可以通过导通RX旁路晶体管SH(RX)并由此将接收端RX与GND端之间的路径置于低阻抗状态，来有效地反射泄漏到接收端RX侧的部分发射信号。因此，为了有效地反射部分发射信号，RX旁路晶体管SH(RX)的导通电阻优选地较小。继而，在第一实施方式中，RX旁路晶体管SH(RX)包括低压MISFET QN。
另一方面，RX旁路晶体管SH(RX)在接收到接收信号时截止。然而，施加于截止的RX旁路晶体管SH(RX)的电压幅度是对应于具有弱功率的接收信号的电压幅度。因此，即使RX旁路晶体管SH(RX)包括一个低压MISFET QN，也可以充分地确保击穿电压的安全。如上所述，在第一实施方式中，由于RX旁路晶体管SH(RX)包括一个低压MISFET QN，RX旁路晶体管SH(RX)中的电压幅度的不均匀性不是问题。
根据上文，在第一实施方式中，TX旁路晶体管SH(TX)包括三个串联耦合的高压MISFET，而RX旁路晶体管SH(RX)包括一个低压MISFET。
<第一实施方式中安装天线开关的配置>
接下来，将描述在第一实施方式中安装天线开关ASW的配置。第一实施方式中的天线开关ASW与功率放大器HPA一起构成一个RF模块RFM。图14是示出本实施方式中安装RF模块RFM的配置的透视图。如图14所示，在本实施方式的RF模块RFM中，半导体芯片CHP1、半导体芯片CHP2以及无源组件PC安装在布线板WB上方。半导体芯片CHP1例如是其中形成有构成功率放大器HPA等的LDMOSFET(横向扩散金属氧化物半导体场效应晶体管：横向扩散MOSFET)的半导体芯片。另一方面，半导体芯片CHP2例如是其中形成有构成天线开关ASW等的MOSFET的半导体芯片。无源组件PC包括无源元件，诸如电阻元件(例如，芯片电阻器)、电容元件(例如，芯片电容器)或者感应元件(例如，芯片电感器)，并且例如包括芯片部分。无源组件5例如是构成匹配电路等的无源组件。
安装在布线板WB上方的半导体芯片CHP1通过导线耦合至布线板WB上方形成的导体图案。此外，该导体图案耦合至无源组件PC。类似地，安装在布线板WB上方的半导体芯片CHP2通过导线耦合至布线板WB上方形成的导体图案。以此方式，半导体芯片CHP1、半导体芯片CHP2以及无源组件PC将经由导体图案而彼此电耦合。
<其中形成有天线开关的半导体芯片的布图配置>
随后，将描述其中形成有天线开关的半导体芯片CHP2的布图配置。图15是示出在第一实施方式中形成天线开关ASW的半导体芯片CHP2的平面图。如图15所示，在半导体芯片CHP2中，在矩形半导体衬底1S上方形成有多个端子和多个元件。具体地，在图15中，在半导体衬底1S的上部，形成有接收端RX和GND端GND(RX)，而在GND端GND(RX)的下侧，形成有包括一个低压MISFET的RX旁路晶体管SH(RX)。在RX旁路晶体管SH(RX)的下侧，形成有包括五个低压MISFET的RX串联晶体管SE(RX)。继而，在RX旁路晶体管SH(RX)和RX串联晶体管SE(RX)的右侧，形成有栅极电阻GR，而在栅极电阻GR的再右侧，形成有控制端VTX和控制端VRX。
在RX串联晶体管SE(RX)的下侧，形成有天线端ANT(OUT)，而在天线端ANT(OUT)的下侧，形成有包括五个低压MISFET的TX串联晶体管SE(TX)。此外，在TX串联晶体管SE(TX)的下侧，形成有发射端TX，并且在TX串联晶体管SE(TX)的右侧，形成有经由栅极电阻GR的TX旁路晶体管SH(TX)。TX旁路晶体管SH(TX)包括三个高压MISFET，并且在TX旁路晶体管SH(TX)的上部，形成有GND端GND(TX)。
另一方面，图16是示出在可比较示例中形成天线开关ASW的半导体芯片CHP2的平面图。尽管图16中所示的可比较示例与图15中所示的第一实施方式具有几乎相同的布图配置，但是TX旁路晶体管SH(TX)的配置不同于在第一实施方式中的配置。也即，在图16所示的可比较示例中，TX旁路晶体管SH(TX)包括五个低压MISFET，而在图15所示的第一实施方式中，TX旁路晶体管SH(TX)包括三个高压MISFET。由此，在图15所示的第一实施方式中，TX旁路晶体管SH(TX)的布图面积有所减小，并且由此还取得了缩小半导体芯片CHP2总体面积的效果。
<天线开关的器件配置>
天线开关需要具有如下性能，即确保高功率传输信号的高质量，并且还要降低对其它频带中的通信产生不利影响的干扰波(高阶谐波)的产生。因此，在使用场效应晶体管作为构成天线开关的切换元件时，该场效应晶体管不仅需要具有高压电阻，而且还要具有可以降低较高阶谐波失真的性能。
因此，对于构成天线开关的场效应晶体管来说，使用在GaAs衬底或者蓝宝石衬底上方形成的、具有小寄生电容并且线性度优异的场效应晶体管(例如，HEMT(高电子迁移率晶体管))，以便实现低损耗和低谐波失真。然而，在高频特性方面优异的化合物半导体衬底是昂贵的，而且对于降低天线开关的成本而言不是优选的。为了实现天线开关的成本降低，使用在不昂贵的硅衬底上方形成的场效应晶体管是有效的。然而，不昂贵的硅衬底与昂贵的化合物半导体衬底相比具有较大的寄生电容，并且具有大于在化合物半导体衬底上方形成的场效应晶体管的谐波失真。
继而，在第一实施方式中，为了实现天线开关的成本降低，描述是特别地基于以下假设而进行的：即使当天线开关包括在硅衬底上方形成的场效应晶体管时，也能够尽可能多地降低天线开关中产生的谐波失真。特别地，在第一实施方式中，描述了其中在SOI(绝缘体上硅)衬底上方形成低压MISFET和高压MISFET的示例。在第一实施方式中，低压MISFET分别应用于TX串联晶体管SE(TX)、RX串联晶体管SE(RX)以及RX旁路晶体管SH(RX)，而高压MISFET应用于TX旁路晶体管SH(TX)。
图17是示出第一实施方式中的低压MISFET和高压MISFET的器件配置的平面图。在图17中，低压MISFET和高压MISFET的平面结构彼此相似。低压MISFET和高压MISFET分别具有源极区SR和漏极区DR，其中源极区SR和漏极区DR交替定位。继而，在源极区SR与漏极区DR之间形成栅极电极G。塞PLG1耦合至源极区SR，而塞PLG2耦合至漏极区DR。
接下来，将描述低压MISFET QN的剖面结构。图18是示出低压MISFET QN的剖面的剖面图。在图18中，在半导体衬底1S上方形成嵌入式绝缘层BOX，并且在嵌入式绝缘层BOX上方形成硅层。SOI衬底由半导体衬底1S、嵌入式绝缘层BOX以及硅层形成。继而，在该SOI衬底上方形成低压MISFET QN。体区域BD在SOI衬底的硅层中形成。体区域BD例如由其中引入了硼(它是p型杂质)的p型半导体区域形成。在体区域BD上方形成栅极绝缘膜GOX1，并且在栅极绝缘膜GOX1上方形成栅极电极G。栅极绝缘膜GOX1例如由氧化硅膜形成。另一方面，栅极电极G由多晶硅膜PF和硅化钴膜SL的叠置膜形成。形成构成栅极电极G一部分的硅化钴膜SL是为了降低栅极电极G的电阻。
随后，在栅极电极G两侧上的侧壁中形成侧壁SW，并且在作为侧壁SW的下层的硅层中形成低浓度杂质扩散区EX1s、EX1d。这些低浓度杂质扩散区EX1s、EX1d与栅极电极G对齐地形成。继而，在低浓度杂质扩散区EX1s的外侧形成高浓度杂质扩散区NR1s，并且在低浓度杂质扩散区EX1d的外侧形成高浓度杂质扩散区NR1d。高浓度杂质扩散区NR1s、NR1d与侧壁SW对齐地形成。此外，硅化钴膜SL在高浓度杂质扩散区NR1s、NR1d的表面中形成。源极区SR由低浓度杂质扩散区EX1s、高浓度杂质扩散区NR1s以及硅化钴膜SL形成；而漏极区DR由低浓度杂质扩散区EX1d、高浓度杂质扩散区NR1d以及硅化钴膜SL形成。
低浓度杂质扩散区EX1s、EX1d和高浓度杂质扩散区NR1s、NR1d都是引入有n型杂质(诸如，磷或者砷)的半导体区域，其中引入到低浓度杂质扩散区EX1s、EX1d的杂质的浓度低于引入到高浓度杂质扩散区NR1s、NR1d的杂质的浓度。特别地，在第一实施方式的低压MISFET QN中，引入到低浓度杂质扩散区EX1s、EX1d的杂质的浓度约为1×1018cm-3。这样，在第一实施方式中，低压MISFET QN的源极区SR与漏极区DR之间的击穿电压约为4V。
第一实施方式中的低压MISFET QN配置如上，现在将描述在低压MISFET QN上方形成的布线结构。在图18中，形成层间绝缘膜IL，使得覆盖第一实施方式中的低压MISFET QN。层间绝缘膜IL例如由氧化硅膜形成。继而，在层间绝缘膜IL中形成达到源极区SR的接触孔CNT和达到漏极区DR的接触孔CNT。继而，钛/氮化钛膜和钨膜被嵌入接触孔CNT，以形成塞PLG1、PLG2。在其中形成有塞PLG1和塞PLG2的层间绝缘膜IL上方形成布线L1。例如，布线L1由钛/氮化钛膜、铝膜和钛/氮化钛膜的叠置膜形成。此外，在布线L1上方形成多层布线，但是这在图18中被省略。
接下来，将描述高压MISFET QH的剖面结构。图19是示出高压MISFET QH的剖面的剖面图。在图19中，在半导体衬底1S上方形成嵌入式绝缘层BOX，并且在嵌入式绝缘层BOX上方形成硅层。SOI衬底由半导体衬底1S、嵌入式绝缘层BOX以及硅层形成。继而，在该SOI衬底上方形成高压MISFET QH。体区域BD在SOI衬底的硅层中形成。体区域例如由其中引入了硼(它是p型杂质)的p型半导体区域形成。在体区域BD上方形成栅极绝缘膜GOX2，并且在栅绝缘膜GOX2上方形成栅极电极G。栅极绝缘膜GOX2例如由氧化硅膜形成，并且它比低压MISFET QN的栅极绝缘膜GOX1要厚。另一方面，栅极电极G由多晶硅膜PF和硅化钴膜SL的叠置膜形成。形成构成栅极电极G一部分的硅化钴膜SL是为了降低栅极电极G的电阻。
随后，在栅极电极G两侧上的侧壁中形成侧壁SW，并且在作为侧壁SW的下层的硅层中形成低浓度杂质扩散区EX2s、EX2d。这些低浓度杂质扩散区EX2s、EX2d与栅极电极G对齐地形成。继而，在低浓度杂质扩散区EX2s的外侧形成高浓度杂质扩散区NR2s，并且在低浓度杂质扩散区EX2d的外侧形成高浓度杂质扩散区NR2d。高浓度杂质扩散区NR2s、NR2d与侧壁SW对齐地形成。此外，在高浓度杂质扩散区NR2s、NR2d的表面中形成硅化钴膜SL。源极区SR由低浓度杂质扩散区EX2s、高浓度杂质扩散区NR2s以及硅化钴膜SL形成；而漏极区DR由低浓度杂质扩散区EX2d、高浓度杂质扩散区NR2d以及硅化钴膜SL形成。
低浓度杂质扩散区EX2s、EX2d和高浓度杂质扩散区NR2s、NR2d都是引入有n型杂质(诸如，磷或者砷)的半导体区域，其中引入到低浓度杂质扩散区EX2s、EX2d的杂质的浓度低于引入高浓度杂质扩散区NR2s、NR2d的杂质的浓度。特别地，在第一实施方式的高压MISFET QH中，引入到低浓度杂质扩散区EX2s、EX2d的杂质的浓度约为3×1017cm-3。因此，该浓度低于引入到上述低压MISFET QN的低浓度杂质扩散区EX1s、EX1d的杂质浓度(其约为1×1018cm-3)。因此，在第一实施方式的高压MISFET QH中，可以通过将引入低到浓度杂质扩散区EX2s、EX2d的杂质浓度设为低于引入到低压MISFET QN的低浓度杂质扩散区EX1s、EX1d的杂质浓度，来提高击穿电压。这是由以下事实造成的：构成源极区SR的一部分以及漏极区DR的一部分的低浓度杂质扩散区EX2s、EX2d的杂质浓度被设为低，并且因此，在源极区SR与漏极区DR之间施加电压时在源极区DR和体区域BD之间的边界中产生的耗尽层延伸到了漏极区DR侧(低浓度杂质扩散区EX2d侧)。由此，漏极区DR和体区域BD之间的边界的邻域中的电场强度被降低。这样，利用第一实施方式中的高压MISFET QH，源极区SR与漏极区DR之间的击穿电压可被设置为约6V。
第一实施方式中的高压MISFET QH配置如上，现在将描述在高压MISFET QH上方形成的布线结构。在图19中，形成层间绝缘膜IL，使得覆盖第一实施方式中的高压MISFET QH。层间绝缘膜IL例如由氧化硅膜形成。继而，在层间绝缘膜IL中形成达到源极区SR的接触孔CNT和达到漏极区DR的接触孔CNT。继而，钛/氮化钛膜和钨膜被嵌入接触孔CNT，以形成塞PLG1、PLG2。在其中形成有塞PLG1和塞PLG2的层间绝缘膜IL上方形成布线L1。例如，布线L1由钛/氮化钛膜、铝膜和钛/氮化钛膜的叠置膜形成。此外，在布线L1上方形成多层布线，但是这在图19中被省略。
以此方式，可以形成第一实施方式中的低压MISFET QN和高压MISFET QH。第一实施方式的低压MISFET QN应用于TX串联晶体管SE(TX)、RX串联晶体管SE(RX)和RX旁路晶体管SH(RX)，而第一实施方式中的高压MISFET QH应用于TX旁路晶体管SH(TX)。这样，可以减小TX旁路晶体管SH(TX)的串联连接的数目，并且可以实现具有低损耗和低谐波失真的天线开关。特别地，例如，与可比较示例(在TX旁路晶体管SH(TX)中使用低压MISFET)相比，在第一实施方式中，频率0.9GHz和输入功率35dB处的第二谐波失真和第三谐波失真分别可以降低5dB。
(第二实施方式)
在本发明的第二实施方式中，将描述高压MISFET QH的另一方面的器件结构。图20是示出高压MISFET QH的剖面的剖面图。在图20中，在半导体衬底1S上方形成嵌入式绝缘层BOX，并且在嵌入式绝缘层BOX上方形成硅层。SOI衬底由半导体衬底1S、嵌入式绝缘层BOX以及硅层形成。继而，在该SOI衬底上方形成高压MISFET QH。在SOI衬底的硅层中形成体区域BD。体区域BD例如由其中引入了硼(它是p型杂质)的p型半导体区域形成。在体区域BD上方形成栅极绝缘膜GOX2，并且在栅极绝缘膜GOX2上方形成栅极电极G。栅极绝缘膜GOX2例如由氧化硅膜形成，并且它比低压MISFET QN的栅极绝缘膜GOX1要厚。另一方面，栅极电极G由多晶硅膜PF和硅化钴膜SL的叠置膜形成。形成构成栅极电极G一部分的硅化钴膜SL是为了降低栅极电极G的电阻。
接下来，在栅极电极G两侧上的侧壁中形成侧壁SW，并且在作为侧壁SW的下层的硅层中形成低浓度杂质扩散区EX3s、EX3d。这些低浓度杂质扩散区EX3s、EX3d与栅极电极G对齐地形成。继而，在低浓度杂质扩散区EX3s的外侧形成高浓度杂质扩散区NR3s，并且在低浓度杂质扩散区EX3d的外侧形成高浓度杂质扩散区NR3d。高浓度杂质扩散区NR3s、NR3d与侧壁SW对齐地形成。此外，硅化钴膜SL在高浓度杂质扩散区NR3s、NR3d的表面中形成。源极区SR由低浓度杂质扩散区EX3s、高浓度杂质扩散区NR3s以及硅化钴膜SL形成；而漏极区DR由低浓度杂质扩散区EX3d、高浓度杂质扩散区NR3d以及硅化钴膜SL形成。
低浓度杂质扩散区EX3s、EX3d和高浓度杂质扩散区NR3s、NR3d都是可以引入n型杂质(诸如，磷或者砷)的半导体区域，其中引入到低浓度杂质扩散区EX3s、EX3d的杂质的浓度低于引入高浓度杂质扩散区NR3s、NR3d的杂质的浓度。
第二实施方式中的高压MISFET QH的特征在于：栅极电极G的栅极长度方向(形成沟道的方向)的长度比低压MISFET的栅极长度方向上的长度要长。特别地，第二实施方式中的高压MISFET QH的栅极长度约为1μm，而低压MISFET的栅极长度约为0.5μm。也即，高压MISFET QH的栅极长度约为低压MISFET的两倍。
在高压MISFET QH中，在漏极区DR与源极区SR之间施加电压将在漏极区DR与体区域BD之间的边界中产生耗尽层。施加于漏极区DR与源极区SR之间的电压越大，该耗尽层延伸得越远。继而，如果耗尽层延伸通过体区域BD的内部并且达到源极区SR，则发生穿通现象。然而，在第二实施方式的高压MISFET QH中，增加了栅极电极G的栅极长度。换言之，这意味着，体区域BD的宽度将增加。因此，存在更多的空间使耗尽层在体区域BD内部延伸，因此，为了耗尽层延伸通过体区域BD并达到源极区SR，应当相当地增加施加于源极区SR和漏极区DR之间的电压。这意味着，高压MISFETQH的击穿电压(源极区SR与漏极区DR之间的击穿电压)已经得到提高。根据上文，按照第二实施方式，可以获得具有约为6V的提高的击穿电压的高压MISFET QH。
第二实施方式中的高压MISFET QH配置如上，现在将描述高压MISFET QH上方形成的布线结构。在图20中，形成层间绝缘膜IL，使得覆盖第二实施方式中的高压MISFET QH。层间绝缘膜IL例如由氧化硅膜形成。继而，在层间绝缘膜IL中形成达到源极区SR的接触孔CNT和达到漏极区DR的接触孔CNT。继而，钛/氮化钛膜和钨膜被嵌入接触孔CNT，以形成塞PLG1、PLG2。在其中形成有塞PLG1和塞PLG2的层间绝缘膜IL上方形成布线L1。例如，布线L1由钛/氮化钛膜、铝膜和钛/氮化钛膜的叠置膜形成。此外，在布线L1上方形成多层布线，但是这在图20中被省略。
以此方式，可以形成第二实施方式中的高压MISFET QH。第二实施方式的低压MISFET应用于TX串联晶体管SE(TX)、RX串联晶体管SE(RX)和RX旁路晶体管SH(RX)，而第二实施方式中的高压MISFET QH应用于TX旁路晶体管SH(TX)。这样，可以减小TX旁路晶体管SH(TX)的串联连接的数目，并且可以实现具有低损耗和低谐波失真的天线开关。特别地，例如，与可比较示例(在TX旁路晶体管SH(TX)中使用低压MISFET的配置)相比，在第二实施方式中，频率0.9GHz和输入功率35dB处的第二谐波失真和第三谐波失真分别可以降低5dB。
(第三实施方式)
在本发明的第三实施方式中，描述一个示例，其中使用完全耗尽的FET作为低压MISFET QN，并且使用部分耗尽的FET作为高压MISFET QH。
首先，描述低压MISFET QN的剖面结构。图21是示出低压MISFET QN的剖面的剖面图。在图21中，在半导体衬底1S上方形成嵌入式绝缘层BOX，并且在嵌入式绝缘层BOX上方形成硅层。SOI衬底由半导体衬底1S、嵌入式绝缘层BOX以及硅层形成。继而，在该SOI衬底上方形成低压MISFET QN。在SOI衬底的硅层中形成体区域BD1。体区域BD1例如由其中引入了硼(它是p型杂质)的p型半导体区域形成。在体区域BD1上方形成栅极绝缘膜GOX1，并且在栅极绝缘膜GOX1上方形成栅极电极G。栅极绝缘膜GOX1例如由氧化硅膜形成。另一方面，栅极电极G由多晶硅膜PF和硅化钴膜SL的叠置膜形成。形成构成栅极电极G一部分的硅化钴膜SL是为了降低栅极电极G的电阻。
随后，在栅极电极G两侧上的侧壁中形成侧壁SW，并且在作为侧壁SW的下层的硅层中形成低浓度杂质扩散区EX4s、EX4d。这些低浓度杂质扩散区EX4s、EX4d与栅极电极G对齐地形成。继而，在低浓度杂质扩散区EX4s的外侧形成高浓度杂质扩散区NR4s，并且在低浓度杂质扩散区EX4d的外侧形成高浓度杂质扩散区NR4d。高浓度杂质扩散区NR4s、NR4d与侧壁SW对齐地形成。此外，在高浓度杂质扩散区NR4s、NR4d的表面中形成硅化钴膜SL。源极区SR由低浓度杂质扩散区EX4s、高浓度杂质扩散区NR4s以及硅化钴膜SL形成；而漏极区DR由低浓度杂质扩散区EX4d、高浓度杂质扩散区NR4d以及硅化钴膜SL形成。
低浓度杂质扩散区EX4s、EX4d和高浓度杂质扩散区NR4s、NR4d是可以引入n型杂质(诸如，磷或者砷)的半导体区域，并且引入到低浓度杂质扩散区EX4s、EX4d的杂质的浓度低于引入到高浓度杂质扩散区NR4s、NR4d的杂质的浓度。
第三实施方式中的低压MISFET QN的特征在于：体区域BD1是完全耗尽的。也即，即使是在低压MISFET QN的操作期间，整个体区域BD1由于栅极电极G的功函数值和施加于栅极电极的电压值而完全耗尽。体区域BD1的这种完全耗尽状态可以通过降低体区域BD1的杂质浓度来实现。特别地，在第三实施方式中，将体区域BD1的杂质浓度设为约2×1017cm-3。通过以此方式来配置基于完全耗尽FET的低压MISFET QN，可以改善低压MISFET QN的电学特性。例如，在完全耗尽FET中，体区域BD1的杂质浓度低。因此，尽管当低压MISFET QN导通时将在体区域BD1中形成沟道，但是该沟道的电阻可以降低。这意味着，低压MISFET QN的导通电阻可以降低。因此，使用完全耗尽FET作为低压MISFET QN可以实现改善的属性，也即，例如导通电阻的降低。
第三实施方式中的低压MISFET QN配置如上，现在将描述在低压MISFET QN上方形成的布线结构。在图21中，形成层间绝缘膜IL，使得覆盖第三实施方式中的低压MISFET QN。层间绝缘膜IL例如由氧化硅膜形成。继而，在层间绝缘膜IL中形成达到源极区SR的接触孔CNT和达到漏极区DR的接触孔CNT。继而，钛/氮化钛膜和钨膜被嵌入接触孔CNT，以形成塞PLG1、PLG2。在其中形成有塞PLG1和塞PLG2的层间绝缘膜IL上方形成布线L1。例如，布线L1由钛/氮化钛膜、铝膜和钛/氮化钛膜的叠置膜形成。此外，在布线L1上方形成多层布线，但是这在图21中被省略。
接下来，将描述高压MISFET QH的剖面结构。图22是示出高压MISFET QH的剖面的剖面图。在图22中，在半导体衬底1S上方形成嵌入式绝缘层BOX，并且在嵌入式绝缘层BOX上方形成硅层。SOI衬底由半导体衬底1S、嵌入式绝缘层BOX以及硅层形成。继而，在该SOI衬底上方形成高压MISFET QH。在SOI衬底的硅层中形成体区域BD2。体区域例如由其中引入了硼(它是p型杂质)的p型半导体区域形成。在体区域BD2上方形成栅极绝缘膜GOX2，并且在栅极绝缘膜GOX2上方形成栅极电极G。栅极绝缘膜GOX2例如由氧化硅膜形成，并且它比低压MISFET QN的栅极绝缘膜GOX1要厚。另一方面，栅极电极G由多晶硅膜PF和硅化钴膜SL的叠置膜形成。形成构成栅极电极G一部分的硅化钴膜SL是为了降低栅极电极G的电阻。
随后，在栅极电极G两侧上的侧壁中形成侧壁SW，并且在作为侧壁SW的下层的硅层中形成低浓度杂质扩散区EX5s、EX5d。这些低浓度杂质扩散区EX5s、EX5d与栅极电极G对齐地形成。继而，在低浓度杂质扩散区EX5s的外侧形成高浓度杂质扩散区NR5s，并且在低浓度杂质扩散区EX5d的外侧形成高浓度杂质扩散区NR5d。高浓度杂质扩散区NR5s、NR5d与侧壁SW对齐地形成。此外，在高浓度杂质扩散区NR5s、NR5d的表面中形成硅化钴膜SL。源极区SR由低浓度杂质扩散区EX5s、高浓度杂质扩散区NR5s以及硅化钴膜SL形成；而漏极区DR由低浓度杂质扩散区EX5d、高浓度杂质扩散区NR5d以及硅化钴膜SL形成。
低浓度杂质扩散区EX5s、EX5d和高浓度杂质扩散区NR5s、NR5d是可以引入n型杂质(诸如，磷或者砷)的半导体区域，并且引入到低浓度杂质扩散区EX5s、EX5d的杂质的浓度低于引入到高浓度杂质扩散区NR5s、NR5d的杂质的浓度。
第三实施方式中的高压MISFET QH的特征在于：体区域BD2是部分耗尽的。也即，在高压MISFET QH的操作期间，体区域BD2由于栅极电极G的功函数值和施加于栅极电极的电压值而部分耗尽。体区域BD2的这种部分耗尽状态可以通过将体区域BD2的杂质浓度设为高来实现。特别地，在第三实施方式中，将体区域BD2的杂质浓度设为约5×1017cm-3。也即，在第三实施方式中，高压MISFETQH的体区域BD2的杂质浓度高于低压MISFET QN的体区域BD1的杂质浓度。通过以此方式来配置基于部分耗尽FET的高压MISFETQH，可以提高高压MISFET QH的击穿电压(源极区SR与漏极区DR之间的击穿电压)。例如，在部分耗尽FET中，体区域BD2的杂质浓度高。因此，尽管在源极区SR与漏极区DR之间施加电压时在漏极区DR与体区域BD2之间的边界中将形成耗尽层，但是此耗尽层向体区域BD2的扩展却受到了抑制。也即，由于体区域BD2的杂质浓度高，因此耗尽层向体区域BD2的延伸受到了抑制。因此，即使施加高电压，也可以抑制耗尽层延伸通过体区域BD2并达到源极区SR。也即，通过如第三实施方式这样来配置基于部分耗尽FET的高压MISFET QH，可以增加击穿电压。特别地，通过配置基于部分耗尽FET的高压MISFET QH，可以确保约6V的击穿电压的安全。
第三实施方式中的高压MISFET QH配置如上，现在将描述在高压MISFET QH上方形成的布线结构。在图22中，形成层间绝缘膜IL，使得覆盖第三实施方式中的高压MISFET QH。层间绝缘膜IL例如由氧化硅膜形成。继而，在层间绝缘膜IL中形成达到源极区SR的接触孔CNT和达到漏极区DR的接触孔CNT。继而，钛/氮化钛膜和钨膜被嵌入接触孔CNT，以形成塞PLG1、PLG2。在其中形成有塞PLG1和塞PLG2的层间绝缘膜IL上方形成布线L1。例如，布线L1由钛/氮化钛膜、铝膜和钛/氮化钛膜的叠置膜形成。此外，在布线L1上方形成多层布线，但是这在图22中被省略。
以此方式，可以形成第三实施方式中的低压MISFET QN和高压MISFET QH。第三实施方式的低压MISFET QN(完全耗尽FET)应用于TX串联晶体管SE(TX)、RX串联晶体管SE(RX)和RX旁路晶体管SH(RX)，而第三实施方式中的高压MISFET QH(部分耗尽FET)应用于TX旁路晶体管SH(TX)。这样，可以减小TX旁路晶体管SH(TX)的串行连接的数目，并且可以实现具有低损耗和低谐波失真的天线开关。特别地，例如，与可比较示例(在TX旁路晶体管SH(TX)中使用低压MISFET的配置)相比，在第三实施方式中，频率0.9GHz和输入功率35dB处的第二谐波失真和第三谐波失真分别可以降低5dB。
(第四实施方式)
在本发明的第四实施方式中，将描述高压MISFET QH的另一方面的器件结构。图23示出了第四实施方式中的高压MISFET的平面结构。在图23中，高压MISFET具有源极区SR和漏极区DR，并且这里源极区SR和漏极区DR交替定位。继而，在源极区SR与漏极区DR之间形成栅极电极G。塞PLG1耦合至源极区SR，而塞PLG2耦合至漏极区DR。这里，第四实施方式中的高压MISFET的特征在于：体区域BD3也与电耦合至源极区SR的塞PLG1电耦合。也即，第四实施方式中的高压MISFET Q的特征在于：源极区SR和体区域BD3电短接。另一方面，在第四实施方式的低压MISFET中，源极区和体区域没有彼此耦合，并且体区域处于浮置状态(floating state)。
图24是示出高压MISFET QH的剖面的剖面图。在图24中，在半导体衬底1S上方形成嵌入式绝缘层BOX，并且在嵌入式绝缘层BOX上方形成硅层。SOI衬底由半导体衬底1S、嵌入式绝缘层BOX以及硅层形成。继而，在该SOI衬底上方形成高压MISFET QH。在SOI衬底的硅层中形成体区域BD3。体区域BD3例如由其中引入了硼(它是p型杂质)的p型半导体区域形成。在体区域BD3上方形成栅极绝缘膜GOX2，并且在栅极绝缘膜GOX2上方形成栅极电极G。栅极绝缘膜GOX2例如由氧化硅膜形成，并且它比低压MISFETQN的栅极绝缘膜GOX1要厚。另一方面，栅极电极G由多晶硅膜PF和硅化钴膜SL的叠置膜形成。形成构成栅极电极G一部分的硅化钴膜SL是为了降低栅极电极G的电阻。
随后，在栅极电极G两侧上的侧壁中形成侧壁SW，并且在作为侧壁SW的下层的硅层中形成低浓度杂质扩散区EX6d。低浓度杂质扩散区EX6d与栅极电极G对齐地形成。继而，在低浓度杂质扩散区EX6d的外侧形成高浓度杂质扩散区NR6d。高浓度杂质扩散区NR6d与侧壁SW对齐地形成。此外，在高浓度杂质扩散区NR6d的表面中形成硅化钴膜SL。漏极区DR由低浓度杂质扩散区EX6d、高浓度杂质扩散区NR6d以及硅化钴膜SL形成。
在第四实施方式中，尽管如上所述形成有漏极区DR，但是源极区与漏极区并不对称。也即，在第四实施方式的高压MISFET QH中，在栅极电极G的下层中形成的体区域BD3延伸到源极区SR侧。也就是说，体区域BD3直接从图24的栅极电极G和源极区SR侧的侧壁SW之下延伸，从而与塞PLG1邻接。由此，体区域BD3和源极区SR将经由塞PLG1彼此电耦合。
第四实施方式中的高压MISFET QH的特征在于：体区域BD3和源极区SR经由塞PLG1彼此电耦合。由此，可以提高第四实施方式中的高压MISFET QH的击穿低压。下面将描述其原因。
在高压MISFET QH中，在漏极区DR与源极区SR之间施加电压将在漏极区DR与体区域BD之间的边界中产生耗尽层。由于在此耗尽层中将产生高电场，因此电子被该高电场加速并与硅原子碰撞，并且从碰撞的硅原子，碰撞电离将使空穴和电子成对产生。由于耗尽层中的电荷，产生的电子将移动到漏极区DR。另一方面，空穴被耗尽层中的电场加速，并移动到体区域BD3。此时，如果体区域BD3处于浮置状态，则已经流入到体区域BD3中的空穴在体区域BD3中加速。继而，由于加速空穴的影响，将可能出现MISFET的击穿。继而，在第四实施方式中，体区域BD3与极源极区SR彼此电耦合。由此，由碰撞电离产生的空穴移动到体区域BD3，然而，由于体区域BD3与源极区SR彼此电耦合，因此已经移动到体区域BD3的空穴将移动到源极区SR，而不是在体区域BD3中被加速。这样，可以防止空穴在体区域BD3中被加速。因此，利用第四实施方式中的高压MISFET QH，不太可能出现击穿，并且击穿电压可以提高，因为空穴不可能在体区域BD3中被加速。根据上文，按照第四实施方式，可以实现具有约为6V的提高的击穿电压的高压MISFET QH。
第四实施方式中的高压MISFET QH配置如上，现在将描述在高压MISFET QH上方形成的布线结构。在图24中，形成层间绝缘膜IL，使得覆盖第四实施方式中的高压MISFET QH。层间绝缘膜IL例如由氧化硅膜形成。继而，在层间绝缘膜IL中形成达到源极区SR的接触孔CNT和达到漏极区DR的接触孔CNT。继而，钛/氮化钛膜和钨膜被嵌入接触孔CNT，以形成塞PLG1、PLG2。在其中形成有塞PLG1和塞PLG2的层间绝缘膜IL上方形成布线L1。例如，布线L1由钛/氮化钛膜、铝膜和钛/氮化钛膜的叠置膜形成。此外，在布线L1上方形成多层布线，但是这在图24中被省略。
以此方式，可以形成第四实施方式中的高压MISFET QH。低压MISFET QN应用于TX串联晶体管SE(TX)、RX串联晶体管SE(RX)和RX旁路晶体管SH(RX)，而第四实施方式中的高压MISFETQH应用于TX旁路晶体管SH(TX)。这样，可以减小TX旁路晶体管SH(TX)的串行连接的数目，并且可以实现具有低损耗和低谐波失真的天线开关。特别地，例如，与可比较示例(在TX旁路晶体管SH(TX)中使用低压MISFET的配置)相比，在第四实施方式中，频率0.9GHz和输入功率35dB处的第二谐波失真和第三谐波失真分别可以降低5dB。
上文已经基于实施方式对发明人的本发明进行了具体描述，然而，很显然，本发明不限于这些实施方式，在不脱离本发明精神的情况下，可以在发明范围内进行各种修改。
在上文描述的实施方式中，已经描述了其中低压MISFET和高压MISFET包括在SOI衬底上方形成的场效应晶体管的示例，然而，例如，本发明也适用于低压MISFET和高压MISFET包括在化合物半导体衬底上方形成的场效应晶体管的情况。在化合物半导体衬底中使用半绝缘衬底。半绝缘衬底是包括GaAS衬底(它是一种化合物半导体)的衬底，如下所示。也即，在具有大禁带宽度的化合物半导体中，如果添加特定类型的杂质，将在禁带中形成深能级。继而，此深能级处的电子和空穴是固定的，并且导带的电子密度或者价带的空穴密度变得非常低，而该化合物半导体变得像绝缘体一样。这种衬底称为半绝缘衬底。在GaAs衬底中，深能级是通过添加Cr、In、氧等或者通过引入过量的砷而形成的，并且GaAS衬底变成半绝缘衬底。利用该半绝缘衬底，可以降低与GND的寄生电容。然而，即使在这种情况下，TX旁路晶体管仍然包括高压MSIFET，并且构成TX旁路晶体管的MISFET的串联数目被减小，从而抑制施加于串联耦合的每个MISFET的电压幅度的不均匀性，由此可以进一步抑制高阶谐波的产生。
此外，已经将场效应晶体管作为示例而描述了上述实施方式，然而，本发明的技术思想还适用于使用结型FET(JFET)、HEMT或者双极晶体管的情况。
注意，在上文描述的实施方式中，已经描述了具有单个栅极结构的器件，然而，例如，本发明的技术思想还可以适用于具有多栅结构(诸如，双栅结构)的器件。
本发明可以在半导体器件的制造行业中广泛使用。

Claims (20)

1.一种半导体器件，包括具有发射端、天线端和接收端的天线开关，所述天线开关包括：
(a)多个第一MISFET，其串联耦合在所述发射端与所述天线端之间；
(b)多个第二MISFET，其串联耦合在所述接收端与所述天线端之间；
(c)多个第三MISFET，其串联耦合在所述发射端与GND端之间；以及
(d)第四MISFET，其耦合在所述接收端与所述GND端之间，
其中所述第一MISFET、所述第二MISFET和所述第四MISFET中的每一个包括低压MISFET，而所述第三MISFET包括高压MISFET，所述高压MISFET的源极区与漏极区之间的击穿电压高于所述低压MISFET的源极区与漏极区之间的击穿电压，以及
其中串联耦合在所述发射端与所述GND端之间的所述第三MISFET的数目少于串联耦合在所述接收端与所述天线端之间的所述第二MISFET的数目。
2.根据权利要求1所述的半导体器件，
其中串联耦合在所述发射端与所述GND端之间的所述第三MISFET的数目少于串联耦合在所述发射端与所述天线端之间的所述第一MISFET的数目。
3.根据权利要求1所述的半导体器件，
其中串联耦合在所述接收端与所述天线端之间的所述第二MISFET的数目与串联耦合在所述发射端与所述天线端之间的所述第一MISFET的数目相同。
4.根据权利要求1所述的半导体器件，
其中在发射信号被发射时，所述天线开关将所述发射端与所述天线端彼此电耦合，并且还将所述接收端与所述天线端彼此电隔离。
5.根据权利要求4所述的半导体器件，
其中在所述发射信号被发射时，通过导通所述第一MISFET来将所述发射端与所述天线端彼此电耦合，并且还通过截止所述第二MISFET来将所述接收端与所述天线端彼此电隔离。
6.根据权利要求5所述的半导体器件，
其中进一步，在所述发射信号被发射时，通过截止所述第三MISFET来将所述发射端与所述GND端彼此电隔离，并且还通过导通所述第四MISFET来将所述接收端与所述GND端彼此电耦合。
7.根据权利要求1所述的半导体器件，
其中在接收信号被接收时，所述天线开关将所述发射端与所述天线端彼此电隔离，并且还将所述接收端与所述天线端彼此电耦合。
8.根据权利要求7所述的半导体器件，
其中在所述接收信号被接收时，通过截止所述第一MISFET来将所述发射端与所述天线端彼此电隔离，并且还通过导通所述第二MISFET来将所述接收端与所述天线端彼此电耦合。
9.根据权利要求8所述的半导体器件，
其中进一步，在所述接收信号被接收时，通过导通所述第三MISFET来将所述发射端与所述GND端彼此电耦合，并且还通过截止所述第四MISFET来将所述接收端与所述GND端彼此电隔离。
10.根据权利要求1所述的半导体器件，
其中所述天线开关的所述发射端电耦合至用于放大发射信号的功率放大器的输出。
11.根据权利要求10所述的半导体器件，
其中所述天线开关的所述天线端电耦合至天线。
12.根据权利要求11所述的半导体器件，
其中所述天线开关的所述接收端电耦合至用于处理接收信号的接收电路的输入。
13.根据权利要求1所述的半导体器件，
其中所述天线开关包括单个半导体芯片。
14.根据权利要求13所述的半导体器件，
其中所述半导体芯片包括：包括半导体衬底的SOI衬底，在所述半导体衬底上方形成的嵌入式绝缘层，以及在所述嵌入式绝缘层上方形成的硅层。
15.根据权利要求14所述的半导体器件，
其中所述低压MISFET和所述高压MISFET在所述SOI衬底上方形成；
其中所述低压MISFET包括：
(e1)在所述SOI衬底的所述硅层上方形成的第一栅极绝缘膜；
(e2)在所述第一栅极绝缘膜上方形成的第一栅极电极；
(e3)在所述第一栅极电极的侧壁中形成的第一侧壁；
(e4)在所述硅层中、与所述第一栅极电极对齐地形成的第一源极区；以及
(e5)在所述硅层中、与所述第一栅极电极对齐地形成的第一漏极区；
其中所述第一源极区和所述第一漏极区中的每一个由第一低浓度杂质扩散区和第一高浓度杂质扩散区域形成，其中所述第一低浓度杂质扩散区是通过向所述硅层中引入传导型杂质而形成的半导体区域，所述第一低浓度杂质扩散区与所述第一栅极电极对齐地形成；并且其中所述第一高浓度杂质扩散区是通过向所述硅层中引入传导型杂质而形成的半导体区域，所述第一高浓度杂质扩散区具有高于所述第一低浓度杂质扩散区的杂质浓度，并且形成在所述第一低浓度杂质扩散区的外侧；
其中所述高压MISFET包括：
(f1)在所述SOI衬底的所述硅层上方形成的第二栅极绝缘膜；
(f2)在所述第二栅极绝缘膜上方形成的第二栅极电极；
(f3)在所述第二栅极电极的侧壁中形成的第二侧壁；
(f4)在所述硅层中、与所述第二栅极电极对齐地形成的第二源极区；以及
(f5)在所述硅层中、与所述第二栅极电极对齐地形成的第二漏极区；以及
其中所述第二源极区和所述第二漏极区中的每一个由第二低浓度杂质扩散区和第二高浓度杂质扩散区域形成，其中所述第二低浓度杂质扩散区是通过向所述硅层中引入传导型杂质而形成的半导体区域，所述第二低浓度杂质扩散区与所述第二栅极电极对齐地形成；并且其中所述第二高浓度杂质扩散区是通过向所述硅层中引入传导型杂质而形成的半导体区域，所述第二高浓度杂质扩散区具有高于所述第二低浓度杂质扩散区的杂质浓度，并且形成在所述第二低浓度杂质扩散区的外侧。
16.根据权利要求15所述的半导体器件，
其中所述高压MISFET的所述第二低浓度杂质扩散区的杂质浓度低于所述低压MISFET的所述第一低浓度杂质扩散区的杂质浓度。
17.根据权利要求15所述的半导体器件，
其中所述高压MISFET的所述第二栅极电极的栅极长度大于所述低压MISFET的所述第一栅极电极的栅极长度。
18.根据权利要求15所述的半导体器件，
其中所述低压MISFET是完全耗尽的MISFET，其在所述第一源极区与所述第一漏极区之间的所述硅层中形成的第一体区域是完全耗尽的，以及
其中所述高压MISFET是部分耗尽的MISFET，其在所述第二源极区与所述第二漏极区之间的所述硅层中形成的第二体区域是部分耗尽的。
19.根据权利要求18所述的半导体器件，
其中所述第二体区域的杂质浓度高于所述第一体区域的杂质浓度。
20.根据权利要求15所述的半导体器件，
其中在所述低压MISFET中，在所述第一源极区与所述第一漏极区之间的所述硅层中形成的第一体区域处于浮置状态，以及
其中在所述高压MISFET中，在所述第二源极区与所述第二漏极区之间的所述硅层中形成的第二体区域电耦合至所述第二源极区。
CN201010107742.6A 2009-01-29 2010-01-29 半导体器件 Expired - Fee Related CN101794793B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009017997A JP5237842B2 (ja) 2009-01-29 2009-01-29 半導体装置
JP2009-017997 2009-01-29

Publications (2)

Publication Number Publication Date
CN101794793A true CN101794793A (zh) 2010-08-04
CN101794793B CN101794793B (zh) 2014-03-19

Family

ID=42353704

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010107742.6A Expired - Fee Related CN101794793B (zh) 2009-01-29 2010-01-29 半导体器件

Country Status (3)

Country Link
US (2) US8244199B2 (zh)
JP (1) JP5237842B2 (zh)
CN (1) CN101794793B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219566A (zh) * 2012-01-19 2013-07-24 三星电机株式会社 高频开关
CN103219977A (zh) * 2012-01-19 2013-07-24 三星电机株式会社 高频半导体开关
CN103219975A (zh) * 2012-01-19 2013-07-24 三星电机株式会社 高频开关
CN103219974A (zh) * 2012-01-19 2013-07-24 三星电机株式会社 高频开关
CN103219365A (zh) * 2012-01-19 2013-07-24 三星电机株式会社 高频半导体开关
CN103811474A (zh) * 2012-11-07 2014-05-21 索尼公司 半导体器件、半导体器件的制造方法及天线开关模块
CN104541453A (zh) * 2012-08-09 2015-04-22 高通股份有限公司 具有关断状态电容减小的多掷天线开关
CN106209156A (zh) * 2015-05-29 2016-12-07 三星电机株式会社 前端电路
CN103986450B (zh) * 2014-05-12 2017-04-12 华为技术有限公司 一种开关、天线的调谐器和射频装置
US11848697B2 (en) 2019-06-07 2023-12-19 Semiconductor Energy Laboratory Co., Ltd. Communication device and electronic device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011193191A (ja) * 2010-03-15 2011-09-29 Renesas Electronics Corp 半導体集積回路およびそれを内蔵した高周波モジュール
JP5706103B2 (ja) * 2010-05-25 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置
JP5648901B2 (ja) * 2010-08-31 2015-01-07 日立金属株式会社 高周波回路、高周波部品及び通信装置
JP5251953B2 (ja) * 2010-09-30 2013-07-31 株式会社村田製作所 スイッチ回路、半導体装置及び携帯無線機
JP5661448B2 (ja) * 2010-12-15 2015-01-28 サムソン エレクトロ−メカニックス カンパニーリミテッド． 高周波スイッチ
JP5735268B2 (ja) * 2010-12-20 2015-06-17 サムソン エレクトロ−メカニックス カンパニーリミテッド． 高周波半導体スイッチ
JP5672098B2 (ja) * 2011-03-18 2015-02-18 富士通株式会社 無線端末装置
KR101215830B1 (ko) * 2011-03-24 2012-12-27 주식회사 실리콘웍스 Ｌｄｍｏｓ 소자를 이용한 스위치 회로
JP5763485B2 (ja) 2011-09-16 2015-08-12 ルネサスエレクトロニクス株式会社 アンテナスイッチ及び通信装置
US9035716B2 (en) 2012-01-20 2015-05-19 Samsung Electro-Mechanics Co., Ltd. High frequency switch
KR101963272B1 (ko) * 2014-03-05 2019-03-28 삼성전기주식회사 고주파 스위치
US9590611B2 (en) * 2014-04-10 2017-03-07 The United States Of America As Represented By The Secretary Of The Navy Radiation-hardened dual gate semiconductor transistor devices containing various improved structures including MOSFET gate and JFET gate structures and related methods
CN104883216B (zh) * 2015-02-17 2019-03-26 络达科技股份有限公司 可降低信号损失的天线切换装置
TWI547091B (zh) * 2015-02-17 2016-08-21 絡達科技股份有限公司 可降低訊號損失的天線切換裝置
JP6271605B2 (ja) * 2016-01-12 2018-01-31 株式会社東芝 発振回路
CN105810647B (zh) * 2016-04-22 2018-11-06 宜确半导体（苏州）有限公司 射频开关集成模块及其集成方法、射频前端集成电路
JP6761374B2 (ja) 2017-05-25 2020-09-23 株式会社東芝 半導体装置
US11700028B2 (en) * 2020-02-26 2023-07-11 Dsp Group Ltd. Transmit receive radio frequency switch
JP7330146B2 (ja) * 2020-08-07 2023-08-21 株式会社東芝 スイッチ回路
CN113659932B (zh) * 2021-10-21 2021-12-24 成都明夷电子科技有限公司 一种高频高功率的soi射频收发开关
US11658657B1 (en) * 2022-02-08 2023-05-23 Infineon Technologies Ag Antenna tuning switch and system with a bypass function integrated in an RFIC

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3243892B2 (ja) * 1993-05-21 2002-01-07 ソニー株式会社 信号切り替え用スイッチ
JP2770846B2 (ja) * 1995-06-16 1998-07-02 日本電気株式会社 Ｆｅｔスイッチ回路
FR2742942B1 (fr) * 1995-12-26 1998-01-16 Sgs Thomson Microelectronics Generateur de creneaux de haute tension
US5777530A (en) * 1996-01-31 1998-07-07 Matsushita Electric Industrial Co., Ltd. Switch attenuator
JPH10242829A (ja) * 1997-02-24 1998-09-11 Sanyo Electric Co Ltd スイッチ回路装置
JP3711193B2 (ja) * 1998-01-16 2005-10-26 三菱電機株式会社 送受信切り換え回路
US6804502B2 (en) * 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
JP2006345398A (ja) * 2005-06-10 2006-12-21 Matsushita Electric Ind Co Ltd 高周波スイッチ回路及び高周波スイッチを用いた半導体装置
JP2008011503A (ja) * 2006-05-31 2008-01-17 Matsushita Electric Ind Co Ltd 高周波スイッチ回路、高周波スイッチ装置、及び送信モジュール装置
JP2008263523A (ja) * 2007-04-13 2008-10-30 Renesas Technology Corp 高周波スイッチ回路
US8093940B2 (en) * 2010-04-16 2012-01-10 Sige Semiconductor Inc. System and method of transistor switch biasing in a high power semiconductor switch

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219977B (zh) * 2012-01-19 2016-08-24 三星电机株式会社 高频半导体开关
CN103219974A (zh) * 2012-01-19 2013-07-24 三星电机株式会社 高频开关
CN103219975B (zh) * 2012-01-19 2016-10-19 三星电机株式会社 高频开关
CN103219566A (zh) * 2012-01-19 2013-07-24 三星电机株式会社 高频开关
CN103219365A (zh) * 2012-01-19 2013-07-24 三星电机株式会社 高频半导体开关
CN103219977A (zh) * 2012-01-19 2013-07-24 三星电机株式会社 高频半导体开关
CN103219566B (zh) * 2012-01-19 2016-08-03 三星电机株式会社 高频开关
CN103219975A (zh) * 2012-01-19 2013-07-24 三星电机株式会社 高频开关
CN104541453A (zh) * 2012-08-09 2015-04-22 高通股份有限公司 具有关断状态电容减小的多掷天线开关
CN104541453B (zh) * 2012-08-09 2018-01-12 高通股份有限公司 具有关断状态电容减小的多掷天线开关
CN103811474A (zh) * 2012-11-07 2014-05-21 索尼公司 半导体器件、半导体器件的制造方法及天线开关模块
CN103811474B (zh) * 2012-11-07 2018-03-27 索尼公司 半导体器件、半导体器件的制造方法及天线开关模块
CN103986450B (zh) * 2014-05-12 2017-04-12 华为技术有限公司 一种开关、天线的调谐器和射频装置
US9899988B2 (en) 2014-05-12 2018-02-20 Huawei Technologies Co., Ltd. Switch, antenna tuner, and radio frequency apparatus
US9985586B2 (en) 2015-05-29 2018-05-29 Samsung Electro-Mechanics Co., Ltd. Front end circuit
US10305434B2 (en) 2015-05-29 2019-05-28 Samsung Electro-Mechanics Co., Ltd. Front end circuit
CN106209156A (zh) * 2015-05-29 2016-12-07 三星电机株式会社 前端电路
US11848697B2 (en) 2019-06-07 2023-12-19 Semiconductor Energy Laboratory Co., Ltd. Communication device and electronic device

Also Published As

Publication number Publication date
US20120292703A1 (en) 2012-11-22
JP5237842B2 (ja) 2013-07-17
JP2010178026A (ja) 2010-08-12
US8385876B2 (en) 2013-02-26
US8244199B2 (en) 2012-08-14
US20100188163A1 (en) 2010-07-29
CN101794793B (zh) 2014-03-19

Similar Documents

Publication Publication Date Title
CN101794793B (zh) 半导体器件
US10298222B2 (en) High performance radio frequency switch
US8401496B2 (en) Semiconductor antenna switch
US8786002B2 (en) Semiconductor device
US7843280B2 (en) Systems, methods, and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and substrate junction diode controlling in multistacking structure
US7738841B2 (en) Systems, methods and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and external component in multi-stacking structure
CN101536327B (zh) 半导体集成电路、内置它的rf模块和安装它的无线通信终端装置
US8115234B2 (en) Semiconductor device
Kelly et al. The state-of-the-art of silicon-on-sapphire CMOS RF switches
CN104600117A (zh) 关于具有减小的电阻的金属布局的射频开关的装置和方法
CN102185594A (zh) 单极多掷开关
US20130187702A1 (en) High frequency switch
US11211966B2 (en) Semiconductor device, antenna switch circuit, module device, and wireless communication device
Im et al. Characterization and optimization of partially depleted SOI MOSFETs for high power RF switch applications
US10672877B2 (en) Method of boosting RON*COFF performance
CN103339858B (zh) 半导体集成电路装置以及高频模块
Yu et al. A mmWave switch using novel back-end-of-line (BEOL) in 22nm FinFET technology
CN102394574B (zh) 一种基于rf-ldmos的宽带功率放大器
WO2023223938A1 (ja) 増幅回路および通信装置
Chang et al. 22FDX® Device Optimization for mmW PA
CN103219974A (zh) 高频开关

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100920

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA PREFECTURE, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20100920

Address after: Kanagawa

Applicant after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Applicant before: Renesas Technology Corp.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: Renesas Electronics Corporation

CP02 Change in the address of a patent holder
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140319

Termination date: 20200129