CN113659932B - 一种高频高功率的soi射频收发开关 - Google Patents

一种高频高功率的soi射频收发开关 Download PDF

Info

Publication number
CN113659932B
CN113659932B CN202111225155.1A CN202111225155A CN113659932B CN 113659932 B CN113659932 B CN 113659932B CN 202111225155 A CN202111225155 A CN 202111225155A CN 113659932 B CN113659932 B CN 113659932B
Authority
CN
China
Prior art keywords
series
transistor
branch
transmitting
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111225155.1A
Other languages
English (en)
Other versions
CN113659932A (zh
Inventor
孙洋涛
苏黎明
陈阳平
姚静石
毛毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Mingyi Electronic Technology Co ltd
Original Assignee
Chengdu Mingyi Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Mingyi Electronic Technology Co ltd filed Critical Chengdu Mingyi Electronic Technology Co ltd
Priority to CN202111225155.1A priority Critical patent/CN113659932B/zh
Publication of CN113659932A publication Critical patent/CN113659932A/zh
Application granted granted Critical
Publication of CN113659932B publication Critical patent/CN113659932B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提出了一种高频高功率的SOI射频收发开关，包括接收通路输入端RX、接收串联支路、接收并联支路、发射串联支路、发射并联支路、发射通路输出端TX、第一控制电压模块、第二控制电压模块和天线输入端ANT；所述接收通路输入端RX、接收串联支路、发射串联支路和发射通路输出端TX依次连接；所述接收并联支路接地后搭接在接收通路输入端RX和接收串联支路之间；所述发射并联支路接地后搭接在发射通路输出端TX和发射串联支路之间；在所述发射并联支路内还设置有电压平均网络，所述发射并联支路通过电压平均网络与第二控制电压模块连接；所述发射串联支路与所述第一控制电压模块连接。

Description

一种高频高功率的SOI射频收发开关
技术领域
本发明属于射频集成电路技术领域，具体地说，涉及一种高频高功率的SOI射频收发开关。
背景技术
近年来，随着无线通信技术的发展以及高速数据传输需求的不断增加，手机、基站等通信设备对射频前端器件的性能和可靠性提出了更为严苛的要求，如更高的频段和更高的耐功率。其中，射频收发开关作为射频前端的关键器件在整个收发链路中起着至关重要的作用，如发射导通时希望其具备更高的耐功率，而接收导通时希望其具备更低的插损。
另外，由于SOI（绝缘衬底上的硅）技术具备低衬底损耗、低寄生电容等优点，因此SOI技术成为了目前射频收发开关的首要选择。其中，晶体管堆叠技术是提高开关耐功率能力的传统手段。然而，随着工作频率和输入功率的不断提高，晶体管自身的寄生效应以及非线性特性愈发显著，从而导致关断晶体管堆叠支路上的射频信号电压摆幅更加不均匀，最终导致开关的耐功率能力以及工作频率无法满足现实的需求。因此，对高频高功率的射频收发开关的研究设计具有十分现实的意义。
发明内容
本发明针对现有技术的上述需求，提出了一种高频高功率的SOI射频收发开关，在传统晶体管堆叠技术的基础上，通过在发射并联支路的在晶体管堆叠支路中引入电压平均网络，从而保证晶体管栅极阻抗在高频下不下降以及晶体管栅极电压分布更均匀。
本发明具体实现内容如下：
本发明提出了一种高频高功率的SOI射频收发开关，包括接收通路输入端RX、接收串联支路、接收并联支路、发射串联支路、发射并联支路、发射通路输出端TX、第一控制电压模块、第二控制电压模块和天线输入端ANT；
所述接收通路输入端RX、接收串联支路、发射串联支路和发射通路输出端TX依次连接；
所述接收并联支路接地后搭接在接收通路输入端RX和接收串联支路之间；
所述发射并联支路接地后搭接在发射通路输出端TX和发射串联支路之间；
在所述发射并联支路内还设置有电压平均网络，所述发射并联支路通过电压平均网络与第二控制电压模块连接；
所述发射串联支路与所述第一控制电压模块连接；
所述天线输入端ANT搭接在所述发射串联支路和接收串联支路之间。
为了更好地实现本发明，进一步地，所述发射并联支路包括n个串联单元，每个串联单元都包括一个NMOS电容C、晶体管M2、栅极电阻RG、二极管D；
每个串联单元中，所述NMOS电容C的两端分别搭接在晶体管M2的源极和漏极之间；栅极电阻RG和二极管D并联后的阳极搭接在晶体管M2的栅极上，阴极与电压平均网络连接；
第一个串联单元中的晶体管M2的漏极搭接在发射通路输出端TX和发射串联支路之间；每个串联单元之间通过彼此的晶体管M2的源极和漏极进行串联连接；最后一个晶体管M2的源极接地；
所述晶体管M2通过并联的栅极电阻RG和二极管D与电压平均网络连接。
为了更好地实现本发明，进一步地，所述电压平均网络包括n个偏置电阻Rb以及n-1个偏置电阻Rs；
n个偏置电阻Rb之间并联连接，且n个偏置电阻Rb的一端对应连接一个串联单元的栅极电阻RG，另一端与所述第二控制电压模块连接，接收第二控制电压模块发送来的控制电压VG2；
n-1个偏置电阻Rs分别间隔对应连接在两个偏置电阻Rb连接串联单元的栅极电阻RG的一端上。
为了更好地实现本发明，进一步地，所述发射串联支路包括m个晶体管M1、m个栅极电阻Rg；
m个所述晶体管M1之间两两通过源极和栅极进行串联连接；第一个晶体管M1的源极连接发射通路输出端TX，第n个晶体管M1的漏极连接天线输入端ANT；
m个栅极电阻Rg的一端分别对应连接在晶体管M1的栅极上，另一端连接第一控制电压模块接收第一控制电压模块发送的控制电压VG1。
为了更好地实现本发明，进一步地，所述晶体管M1和栅极电阻Rg设置18个，晶体管M1的宽度设置为6mm，栅极电阻Rg的阻值为40KΩ。
为了更好地实现本发明，进一步地，所述接收并联支路内设置10个晶体管和栅极电阻构成晶体管堆叠电路结构，10个晶体管的宽度设置为2mm，栅极电阻的阻值为130KΩ。
为了更好地实现本发明，进一步地，所述发射并联支路中的串联单元设置28个，发射并联支路中的每个串联单元中的晶体管的宽度为6mm，栅极电阻RG的阻值为130KΩ。
为了更好地实现本发明，进一步地，所述接收串联支路中包括多个串联的串联单元，第一个串联单元中的晶体管M2的漏极连接天线输入端ANT，最后一个串联单元中的晶体管M2的源极连接接收通路输入端RX。
为了更好地实现本发明，进一步地，所述接收串联支路中的串联单元设置28个，且接收串联支路中的串联单元的晶体管M2的晶体管宽度设置为2mm。
为了更好地实现本发明，进一步地，所述接收串联支路中的栅极电阻RG的阻值为30KΩ。
本发明与现有技术相比具有以下优点及有益效果：
（1）本发明通过在晶体管的栅极电阻处引入并联二极管，可有效避免在高频高功率情况下栅极电阻的阻抗下降的问题，从而改善射频收发开关的耐功率能力。由于在高频高功率工作条件下，晶体管栅极的寄生效应会使栅极会产生较小的泄露电流，从而降低了栅极电阻的阻抗。通过引入并联二极管，当较小的栅极泄露电流产生时，并联二极管虽处于正向偏置但因低于导通电压而无法导通，因此晶体管栅极处仍能保持较高的阻抗。另外，二极管本身体积较小，不会给射频开关版图增加复杂度。
（2）本发明通过在每个晶体管中的源漏之间引入NMOS电容，可自适应调整射频信号在每个晶体管上漏源之间电压摆幅，使其变得更加均匀，从而提升了开关的耐功率能力。由于关断堆叠晶体管中第一个晶体管到最后一个晶体管等效的关断电容是逐级增大的，因此当大功率的射频信号进入关断支路时，第一个晶体管到最后一个晶体管的源漏之间电压是逐级减小的，从而使得第一个晶体管更容易被击穿。由于NMOS电容的电容值随着源漏极的电压减小而减小，因此，第一个NMOS电容到最后一个NMOS电容的电容值是逐级减小的，所以使得每一个晶体管的关断等效电容近似相等，因此射频信号在每个晶体管上漏源之间电压摆幅更均匀，最终提高了开关的耐功率能力。
（3）本发明通过在堆叠晶体管的栅极引入电压平均网络，从而使得开关支路中栅极电压偏置端口上的电压更加平均的传递到每个晶体管的栅极，从而改善了射频信号在每个晶体管上栅漏和栅源电压摆幅的不均匀性，从而改善射频收发开关的耐功率能力。
（4）本发明通过采用SOI工艺，由于其具备衬底高电阻率、寄生电容小等优点，更容易实现低插损、高频、高功率的射频收发开关。
附图说明
图1为本发明的电路结构图；
图2为发射导通情况下工作频率为7.2GHz，环境温度为125℃时的耐功率曲线；
图3为本发明实例发射导通情况下常温S参数的仿真结果；
图4为本发明实例接收导通情况下常温S参数的仿真结果。
其中：1、发送串联支路，2、发射并联支路，3、接收串联支路，4、接收并联支路，5、电压平均网络。
具体实施方式
为了更清楚地说明本发明实施例的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例，因此不应被看作是对保护范围的限定。基于本发明中的实施例，本领域普通技术工作人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；也可以是直接相连，也可以是通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
实施例1：
本实施例提出了一种高频高功率的SOI射频收发开关，如图1所示，包括接收通路输入端RX、接收串联支路3、接收并联支路4、发射串联支路1、发射并联支路2、发射通路输出端TX、第一控制电压模块、第二控制电压模块和天线输入端ANT；
所述接收通路输入端RX、接收串联支路3、发射串联支路1和发射通路输出端TX依次连接；
所述接收并联支路4接地后搭接在接收通路输入端RX和接收串联支路3之间；
所述发射并联支路2接地后搭接在发射通路输出端TX和发射串联支路1之间；
在所述发射并联支路2内还设置有电压平均网络5，所述发射并联支路2通过电压平均网络5与第二控制电压模块连接；
所述发射串联支路1与所述第一控制电压模块连接；
所述天线输入端ANT搭接在所述发射串联支路1和接收串联支路3之间。
实施例2：
本实施例在上述实施例1的基础上，如图1所示，发射串联支路1，发射并联支路2，接收串联支路3，接收并联支路4构成，其特征在于，所述发射串联支路1为传统的晶体管堆叠链路结构，主要包括m个晶体管M1…Mm和m个栅极电阻Rg1…Rgm；其中，m个晶体管串联形成堆叠晶体管，晶体管M1的源极作为发射通路输出端TX，同时M1的源极与发射并联支路2相连，晶体管Mm的漏极与天线输入端ANT相连，同时Mm的漏极与接收串联支路3相连；m个栅极电阻Rg1…Rgm一端分别与对应的m个晶体管M1…Mm栅极相连，而另一端均与发射串联支路1的栅极控制电压端口VG1相连；m为大于1的正整数。
所述发射并联支路2为改进的晶体管堆叠链路结构，主要包括n个晶体管M1…Mn、n个栅极电阻RG1…RGn、n个二极管D1…Dn、n个NMOS电容C1…Cn和电压平均网络5；其中，n个晶体管M1…Mn串联形成堆叠晶体管，晶体管M1的漏极与发射通路输出端TX相连，晶体管Mn的源极接地；n个栅极电阻RG1…RGn的一端分别与n个晶体管M1…Mn的栅极对应相连，而另一端分别与电压平均网络5相连；n个二极管D1…Dn分别与对应的n个栅极电阻RG1…RGn并联，其阳极分别与对应的n个晶体管的栅极相连，其阴极分别与电压平均网络5相连；n个NMOS电容C1…Cn的栅极分别与对应的n个晶体管M1…Mn的漏极相连，而其源漏极分别与对应的n个晶体管M1…Mn的源极相连；
电压平均网络5包括n个偏置电阻Rb1…Rbn和n-1个偏置电阻Rs1…Rsn-1；其中，n个偏置电阻Rb1…Rbn的一端分别与对应的n个二极管D1…Dn的阴极相连，而另一端均与发射并联支路2的栅极控制电压端口VG2相连；n-1个偏置电阻Rs1…Rsn-1分别横跨两两相邻的偏置电阻Rb1…Rbn之间；n为大于1的正整数。
所述接收串联支路3采用改进的晶体管堆叠链路结构，其一端与天线输入端ANT和发射串联支路1的输入端同时相连，另一端作为接收通路输出端RX，同时与接收并联支路相连。
所述接收并联支路4采用传统的晶体管堆叠链路结构，其一端与接收通路输出端RX相连，另一端接地。
本实施例的其他部分与上述实施例1相同，故不再赘述。
实施例3：
本实施例在上述实施例1-2任一项的基础上，进一步地，发射串联支路1、发射并联支路2、接收串联支路3、接收并联支路4中堆叠的晶体管个数以及晶体管的尺寸通常由射频收发开关的整体的回波损耗、插损、隔离度和耐功率等技术指标来确定。
本实施例的其他部分与上述实施例1-2任一项相同，故不再赘述。
实施例4：
本实施例在上述实施例1-3任一项的基础上，进一步地，对射频收发开关来说，发射通路导通时，发射并联支路2和接收串联支路3通常要承受相等且较大的射频信号电压摆幅，因此，发射并联支路2和接收串联支路3堆叠的晶体管的个数一般要比发射串联支路1和接收并联支路4堆叠的晶体管个数要多。
本实施例的其他部分与上述实施例1-3任一项相同，故不再赘述。
实施例5：
本实施例在上述实施例1-4任一项的基础上，进一步地，对射频收发开关支路，发射通路导通和接收通路导通时，都希望导通通路上的插损尽可能小，因此发射串联支路1和接收串联支路3中晶体的尺寸通常要比发射并联支路2和接收并联支路4中晶体管尺寸大的多。
本实施例的其他部分与上述实施例1-4任一项相同，故不再赘述。
实施例6：
本实施例在上述实施例1-5任一项的基础上，进一步地，发射串联支路1和接收并联支路4的栅极控制电压相同，均为VG1，接收串联支路3和发射并联支路2的栅极控制电压相同，均为VG2。
本实施例的其他部分与上述实施例1-5任一项相同，故不再赘述。
实施例7：
本实施例在上述实施例1-6任一项的基础上，进一步地，射频收发开关的所有支路中晶体管的栅极电阻要足够大，才能保证射频信号电压在栅漏和栅源上分别均匀，从而使得开关耐功率能力不会下降。
本实施例的其他部分与上述实施例1-6任一项相同，故不再赘述。
实施例8：
本实施例在上述实施例1-7任一项的基础上，进一步地，如图1所示，为了更好地实现本发明，进一步地，所述发射并联支路2包括n个串联单元，每个串联单元都包括一个NMOS电容C、晶体管M2、栅极电阻RG、二极管D；
每个串联单元中，所述NMOS电容C的两端分别搭接在晶体管M2的源极和漏极之间；栅极电阻RG和二极管D并联后的阳极搭接在晶体管M2的栅极上，阴极与电压平均网络5连接；
第一个串联单元中的晶体管M2的漏极搭接在发射通路输出端TX和发射串联支路1之间；每个串联单元之间通过彼此的晶体管M2的源极和漏极进行串联连接；最后一个晶体管M2的源极接地；
所述晶体管M2通过并联的栅极电阻RG和二极管D与电压平均网络5连接。
接收并联支路3采用与发射并联支路2同样的改进结构。
工作原理：通过在晶体管的栅极电阻处引入并联二极管，可有效避免在高频高功率情况下栅极电阻的阻抗下降的问题，从而改善射频收发开关的耐功率能力。由于在高频高功率工作条件下，晶体管栅极的寄生效应会使栅极会产生较小的泄露电流，从而降低了栅极电阻的阻抗。通过引入并联二极管，当较小的栅极泄露电流产生时，并联二极管虽处于正向偏置但因低于导通电压而无法导通，因此晶体管栅极处仍能保持较高的阻抗。另外，二极管本身体积较小，不会给射频开关版图增加复杂度。
通过在每个晶体管中的源漏之间引入NMOS电容，可自适应调整射频信号在每个晶体管上漏源之间电压摆幅，使其变得更加均匀，从而提升了开关的耐功率能力。由于关断堆叠晶体管中第一个晶体管到最后一个晶体管等效的关断电容是逐级增大的，因此当大功率的射频信号进入关断支路时，第一个晶体管到最后一个晶体管的源漏之间电压是逐级减小的，从而使得第一个晶体管更容易被击穿。由于NMOS电容的电容值随着源漏极的电压减小而减小，因此，第一个NMOS电容到最后一个NMOS电容的电容值是逐级减小的，所以使得每一个晶体管的关断等效电容近似相等，因此射频信号在每个晶体管上漏源之间电压摆幅更均匀，最终提高了开关的耐功率能力。
本实施例其他部分与上述实施例1-7任一项相同，故不再赘述。
实施例9：
本实施例在上述实施例1-8任一项的基础上，为了更好地实现本发明，如图1所示，进一步地，为了更好地实现本发明，进一步地，所述电压平均网络5包括n个偏置电阻Rb以及n-1个偏置电阻Rs；
n个偏置电阻Rb之间并联连接，且n个偏置电阻Rb的一端对应连接一个串联单元的栅极电阻RG，另一端与所述第二控制电压模块连接，接收第二控制电压模块发送来的控制电压VG2；
n-1个偏置电阻Rs分别间隔对应连接在两个偏置电阻Rb连接串联单元的栅极电阻RG的一端上。
工作原理：通过在堆叠晶体管的栅极引入电压平均网络，从而使得开关支路中栅极电压偏置端口上的电压更加平均的传递到每个晶体管的栅极，从而改善了射频信号在每个晶体管上栅漏和栅源电压摆幅的不均匀性，从而改善射频收发开关的耐功率能力。
本实施例其他部分与上述实施例1-8任一项相同，故不再赘述。
实施例11：
本实施例在上述实施例1-10任一项的基础上，进一步地，本实例提供一种高频高功率射频收发开关，其电路结构如图1所示；本实例采用的工艺为0.18um的SOI工艺，发射串联支路1和接收并联支路4均采用传统的晶体管堆叠电路结构，其晶体管个数分别为18和10，其晶体管宽度分别为6mm和2mm，其晶体管的栅极电阻分别为40KΩ和130KΩ；接收串联支路3和发射并联支路2均采用改进后的晶体管堆叠电路结构，其晶体管堆叠个数均为28，其晶体管宽度分别为6m和2m，其晶体管的栅极电阻分别为40KΩ和130KΩ；
图2所示是发射导通情况下工作频率为7.2GHz，环境温度为125℃时的耐功率曲线，图中纵坐标表示为发射导通情况下的高温插损，单位为mdB，图中横坐标为输入功率变化范围，单位为dBm。由图可知，本发明实例在7.2GHz处高温条件下，0.1dB压缩点P0.1dB能实现48dBm。该实例下的射频收发开关基本实现了20W连续波的耐功率能力。
图3所示是发射导通情况下常温S参数的仿真结果。图中纵坐标单位为dB，横坐标为频率，单位为GHz。由图可知，本发明在7.2GHz处输入输出回波损耗在-22dB以下，插损为0.48dB左右，隔离度为30dB左右。该实例下的射频收发开关在发射导通情况下，在高频实现了较小的插损和较高的隔离度。
图4所示是接收导通情况下常温S参数的仿真结果。图中纵坐标单位为dB，横坐标为频率，单位为GHz。由图可知，本发明在7.2GHz处输入输出回波损耗在-22dB以下，插损为0.58dB。该实例下的射频收发开关在接收导通情况下具备较高的性能。
本实施例其他部分与上述实施例1-10任一项相同，故不再赘述。
实施例12：
本实施例在上述实施例1-11任一项的基础上，进一步地，如专利申请文本CN108039585A和专利申请文本CN106972845A中的记载有近似的电路结构。
专利申请文本CN108039585A中并联支路采用的是传统的晶体管堆叠结构，由于当高功率的射频信号叠加在关断的并联支路时，射频信号的电压摆幅不能均匀的叠加在每一个堆叠晶体管上，从而导致最顶端的晶体管容易被击穿，最终降低了开关的耐功率能力。因此传统的晶体管堆叠结构已经不能满足高功率射频开关的实际要求。 专利申请文本CN106972845A中并联支路在传统的晶体管堆叠结构的基础上将晶体管堆叠链路分成了两个部分，这一手段在低频情况下，对开关的耐功率能力有一定的改善，但在高频情况下，特别是6GHz以上的频段，耐功率能力改善并不明显。由于高频情况下晶体管的寄生效应变强，以及晶体管的栅极等效阻抗变小，从而导致晶体管漏源、栅源和栅漏电压分布不再均匀，从而降低了耐功率能力。与专利申请文本CN108039585A和专利申请文本CN106972845A相比，本申请实现了一种在高频情况下具备高耐功率能力的开关电路结构，其主要改进点如下：一是在每个晶体管的漏源之间引入NMOS电容，因此当射频大信号进来时，NMOS电容会根据叠加在每个晶体管上的不同电压值来自适应调节电容值，从而使得晶体管漏源两端的电压分布更均匀；二是在晶体管栅极电阻处引入了并联二极管，由于高频高功率情况下，晶体管栅极会存在较小的泄露电流，此时并联二极管不能导通，因此使得栅极处阻抗在高频高功率下能保持较大的值；三是在晶体管栅极处引入了电压平均网络，使得传递到每个晶体管的栅极电压均相等，从而使得栅源电压和栅漏电压分布更加均匀；因此，通过改进本发明实现了一种高频高功率的SOI射频收发开关。
以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本发明的保护范围之内。

Claims (9)

1.一种高频高功率的SOI射频收发开关，其特征在于，包括接收通路输入端RX、接收串联支路（3）、接收并联支路（4）、发射串联支路（1）、发射并联支路（2）、发射通路输出端TX、第一控制电压模块、第二控制电压模块和天线输入端ANT；
所述接收通路输入端RX、接收串联支路（3）、发射串联支路（1）和发射通路输出端TX依次连接；
所述接收并联支路（4）接地后搭接在接收通路输入端RX和接收串联支路（3）之间；
所述发射并联支路（2）接地后搭接在发射通路输出端TX和发射串联支路（1）之间；
在所述发射并联支路（2）内还设置有电压平均网络（5），所述发射并联支路（2）通过电压平均网络（5）与第二控制电压模块连接；
所述发射串联支路（1）与所述第一控制电压模块连接；
所述天线输入端ANT搭接在所述发射串联支路（1）和接收串联支路（3）之间；
所述发射并联支路（2）包括n个串联单元，每个串联单元都包括一个NMOS电容C、晶体管M2、栅极电阻RG、二极管D；
每个串联单元中，所述NMOS电容C的两端分别搭接在晶体管M2的源极和漏极之间；栅极电阻RG和二极管D并联后的阳极搭接在晶体管M2的栅极上，阴极与电压平均网络（5）连接；
第一个串联单元中的晶体管M2的漏极搭接在发射通路输出端TX和发射串联支路（1）之间；每个串联单元之间通过彼此的晶体管M2的源极和漏极进行串联连接；最后一个晶体管M2的源极接地；
所述晶体管M2通过并联的栅极电阻RG和二极管D与电压平均网络（5）连接。
2.如权利要求1所述的一种高频高功率的SOI射频收发开关，其特征在于所述电压平均网络（5）包括n个偏置电阻Rb以及n-1个偏置电阻Rs；
n个偏置电阻Rb之间并联连接，且n个偏置电阻Rb的一端对应连接一个串联单元的栅极电阻RG，另一端与所述第二控制电压模块连接，接收第二控制电压模块发送来的控制电压VG2；
n-1个偏置电阻Rs分别间隔对应连接在两个偏置电阻Rb连接串联单元的栅极电阻RG的一端上。
3.如权利要求1所述的一种高频高功率的SOI射频收发开关，其特征在于，所述发射串联支路（1）包括m个晶体管M1、m个栅极电阻Rg；
m个所述晶体管M1之间两两通过源极和栅极进行串联连接；第一个晶体管M1的源极连接发射通路输出端TX，第n个晶体管M1的漏极连接天线输入端ANT；
m个栅极电阻Rg的一端分别对应连接在晶体管M1的栅极上，另一端连接第一控制电压模块接收第一控制电压模块发送的控制电压VG1。
4.如权利要求3所述的一种高频高功率的SOI射频收发开关，其特征在于，所述晶体管M1和栅极电阻Rg设置18个，晶体管M1的宽度设置为6mm，栅极电阻Rg的阻值为40KΩ。
5.如权利要求1所述的一种高频高功率的SOI射频收发开关，其特征在于，所述接收并联支路（4）内设置10个晶体管和栅极电阻构成晶体管堆叠电路结构，10个晶体管的宽度设置为2mm，栅极电阻的阻值为130KΩ。
6.如权利要求1或2所述的一种高频高功率的SOI射频收发开关，其特征在于，所述发射并联支路（2）中的串联单元设置28个，发射并联支路（2）中的每个串联单元中的晶体管的宽度为6mm，栅极电阻RG的阻值为130KΩ。
7.如权利要求1所述的一种高频高功率的SOI射频收发开关，其特征在于，所述接收串联支路（3）中包括多个串联的串联单元，第一个串联单元中的晶体管M2的漏极连接天线输入端ANT，最后一个串联单元中的晶体管M2的源极连接接收通路输入端RX。
8.如权利要求7所述的一种高频高功率的SOI射频收发开关，其特征在于，所述接收串联支路（3）中的串联单元设置28个，且接收串联支路（3）中的串联单元的晶体管M2的晶体管宽度设置为2mm。
9.如权利要求8所述的一种高频高功率的SOI射频收发开关，其特征在于，所述接收串联支路（3）中的栅极电阻RG的阻值为30KΩ。
CN202111225155.1A 2021-10-21 2021-10-21 一种高频高功率的soi射频收发开关 Active CN113659932B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111225155.1A CN113659932B (zh) 2021-10-21 2021-10-21 一种高频高功率的soi射频收发开关

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111225155.1A CN113659932B (zh) 2021-10-21 2021-10-21 一种高频高功率的soi射频收发开关

Publications (2)

Publication Number Publication Date
CN113659932A CN113659932A (zh) 2021-11-16
CN113659932B true CN113659932B (zh) 2021-12-24

Family

ID=78494767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111225155.1A Active CN113659932B (zh) 2021-10-21 2021-10-21 一种高频高功率的soi射频收发开关

Country Status (1)

Country Link
CN (1) CN113659932B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115865122B (zh) * 2022-11-18 2023-08-29 优镓科技(苏州)有限公司 一种氮化镓射频开关结构和通信基站
CN115865123A (zh) * 2023-02-10 2023-03-28 南京燧锐科技有限公司 一种射频收发切换开关

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106230417A (zh) * 2016-07-27 2016-12-14 上海华虹宏力半导体制造有限公司 Soi射频开关结构及集成电路
CN109088626A (zh) * 2018-07-21 2018-12-25 安徽矽磊电子科技有限公司 一种超低功耗偏置的射频开关
US10374559B2 (en) * 2014-07-14 2019-08-06 Skyworks Solutions, Inc. Methods related to fast turn-on of radio-frequency amplifiers
CN110365360A (zh) * 2018-04-11 2019-10-22 中芯国际集成电路制造（天津）有限公司 射频开关电路和射频开关装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5237842B2 (ja) * 2009-01-29 2013-07-17 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10374559B2 (en) * 2014-07-14 2019-08-06 Skyworks Solutions, Inc. Methods related to fast turn-on of radio-frequency amplifiers
CN106230417A (zh) * 2016-07-27 2016-12-14 上海华虹宏力半导体制造有限公司 Soi射频开关结构及集成电路
CN110365360A (zh) * 2018-04-11 2019-10-22 中芯国际集成电路制造（天津）有限公司 射频开关电路和射频开关装置
CN109088626A (zh) * 2018-07-21 2018-12-25 安徽矽磊电子科技有限公司 一种超低功耗偏置的射频开关

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Analytical modeling of drain current and RF performance for double-gate fully depleted nanoscale SOI MOSFETs;Rajiv Sharma等;《半导体学报》;20150804;114-117 *
射频SOI LDMOS功率放大器设计与仿真;陈卫军等;《电讯技术》;20090328(第03期);215-217 *

Also Published As

Publication number Publication date
CN113659932A (zh) 2021-11-16

Similar Documents

Publication Publication Date Title
CN113659932B (zh) 一种高频高功率的soi射频收发开关
EP0893882B1 (en) High frequency switch device, front end unit and transceiver
US20080129642A1 (en) Systems, Methods, and Apparatuses for High Power Complementary Metal Oxide Semiconductor (CMOS) Antenna Switches Using Body Switching and Substrate Junction Diode Controlling in Multistacking Structure
Mannem et al. 24.2 A reconfigurable series/parallel quadrature-coupler-based Doherty PA in CMOS SOI with VSWR resilient linearity and back-off PAE for 5G MIMO arrays
JP5997624B2 (ja) 高周波半導体スイッチおよび無線機器
CN102185594A (zh) 单极多掷开关
WO2013081551A1 (en) Spst switch, spdt switch, spmt switch and communication device using the same
CN103986450A (zh) 一种开关、天线的调谐器和射频装置
TW200818594A (en) Semiconductor integrated circuit device and high frequency module
US20220158592A1 (en) Doherty Amplifier with Adjustable Alpha Factor
US20200169248A1 (en) High power silicon on insulator switch
CN114497928A (zh) 一种毫米波单刀单掷开关
CN111917402A (zh) 射频开关
JPH1093302A (ja) 信号切換えスイッチ
CN110350900A (zh) 一种单刀单掷开关及单刀双掷开关
US10672877B2 (en) Method of boosting RON*COFF performance
Cheon et al. A New Wideband, Low Insertion Loss SiGe Digital Step Attenuator A New Wideband, Low Insertion Loss SiGe Digital Step Attenuator
CN109560796B (zh) 一种高隔离度吸收式一分六开关
Tsao et al. An X-to Ka-band Single-Pole-Double-Throw Switch with Good Power Handling Capability
CN217010827U (zh) 一种高功率容量和高线性度的数控衰减结构及衰减器
CN212935887U (zh) 并联支路具有高耐压能力的天线调谐开关
CN219718204U (zh) 一种耐压堆叠开关管电路
CN213367754U (zh) P波段大功率高隔离spdt开关
Chen et al. A Phased-Array Receiver Front-End Using a Compact High Off-Impedance T/R Switch for n257/n258/n261 5G FR2 Cellular
CN116545425A (zh) 一种毫米波单刀单掷开关

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Floor 9, block a, Xiewei center, No. 333 Dehua Road, hi tech Zone, Chengdu, Sichuan 610000

Patentee after: Chengdu Mingyi Electronic Technology Co.,Ltd.

Country or region after: China

Address before: Floor 9, block a, Xiewei center, No. 333 Dehua Road, hi tech Zone, Chengdu, Sichuan 610000

Patentee before: Chengdu Mingyi Electronic Technology Co.,Ltd.

Country or region before: China