CN103219975B - 高频开关 - Google Patents

Abstract

本发明的目的在于改善多模式系统中形成在SOI基板上的高频开关的插入损耗特性。根据本发明的高频开关包括：至少一个第一端口(10)、至少一个第二端口(20)、共用端口(30)、第一串联开关(40)以及第二串联开关(50)。第一端口连接于时分复用系统，第二端口连接于频分复用系统，分别用于输入或输出高频信号。共用端口用于发送或接收通过第一端口或第二端口输入或输出的高频信号。第一串联开关至少具有一个第一场效应晶体管。第二串联开关至少具有一个第二场效应晶体管。

Description

高频开关

技术领域

本发明涉及高频开关。

背景技术

最近，正在急速进行便携式电话机等无线通信设备的小型化。作为实现无线通信设备的小型化的方法，例如有降低无线通信设备的消耗功率，将装载于无线通信设备的电池进一步小型化的方法。无线通信设备内部具有多个半导体集成电路，电池供给的功率的一部分由这些半导体集成电路消耗。在这些半导体集成电路中有在天线与发送/接收电路之间切换高频信号传输路径的高频半导体开关(下面称为高频开关)。高频开关的消耗功率虽然不大，但是高频开关中的插入损耗直接影响发送电路的发送功率放大器中的消耗功率。

作为高频开关，公开有例如下面专利文献1中的高频开关。在专利文献1的高频开关中，由形成在绝缘衬底上的硅(SOI：Silicon On Insulator)基板上的金属-氧化层-半导体-场效晶体管(MOSFET：Metal-Oxide-Semiconductor Field-Effect Transistor)构成高频开关，从而降低高频开关中的消耗功率。

专利文献1：日本专利公开公报特开2009-194891号

但是，上述专利文献1公开的高频开关中没有充分考虑混合有时分双工通信系统和频分复用通信系统的多模式系统中的插入损耗特性。

发明内容

本发明的目的在于改善多模式系统中形成在SOI基板上的高频开关的插入损耗特性。

本发明的上述目的通过以下方案来实现。

本发明的高频开关包括至少一个第一端口、至少一个第二端口、共用端口、第一串联开关以及第二串联开关。第一端口连接于时分双工通信系统，用于输入或输出高频信号。第二端口连接于频分双工系统，用于输入或输出高频信号。共用端口用于发送或接收通过第一端口或第二端口输入或输出的高频信号。第一串联开关具有至少一个第一场效应晶体管，根据施加到连接于第一场效应晶体管的栅极的第一栅极电阻的电压，导通或截止第一端口与共用端口之间的连接。第二串联开关具有至少一个第二场效应晶体管，根据施加到连接于第二场效应晶体管的栅极且电阻值大于第一栅极电阻的第二栅极电阻带来的电压，导通或截止第二端口与共用端口之间的连接。

根据本发明的高频开关，能够维持连接于时分双工通信系统的开关的良好的切换速度特性，同时能够改善连接于频分复用通信系统的开关的插入损耗特性。结果，能够降低多模式系统中的发送电路的发送功率放大器的消耗功率。

附图说明

图1是根据本发明第一实施方式的高频开关电路图。

图2是根据本发明的第二实施方式的高频开关电路图。

具体实施方式

下面，参照附图对本发明的高频开关的实施方式进行说明。本发明的高频开关广泛适用于通用移动通信系统(UMTS：Universal MobileTelecommunications System)、移动通信全球系统(GSM：Global System forMobile Communications)等无线通信系统的高频开关。

(第一实施方式)

图1是根据本发明第一实施方式的高频开关电路图。根据本实施方式的高频开关，将连接于频分复用系统(下面称为FDD系统)的开关的栅极电阻的电阻值设定为大于连接于时分复用系统(下面称为TDD系统)的开关的栅极电阻的电阻值。

如图1所示，本实施方式的高频开关100包括TDD端口10、TDD端口11、FDD端口20、FDD端口21、共用端口30、TDD侧串联开关40、TDD侧串联开关41、FDD侧串联开关50、FDD侧串联开关51。

TDD端口10、TDD端口11为第一端口，是用于输入来自TDD系统的高频信号或者用于向TDD系统输出来自天线的高频信号的端口。TDD端口10、TDD端口11分别连接于TDD侧串联开关40、TDD侧串联开关41的一侧信号端子上。

FDD端口20、FDD端口21为第二端口，是用于输入来自FDD系统的高频信号或者向FDD系统输出来自天线的高频信号的端口。FDD端口20、FDD端口21分别连接于FDD侧串联开关50、FDD侧串联开关51的一侧信号端子上。

共用端口30是用于发送或接收高频信号的端口。共用端口30连接于TDD侧串联开关40、TDD侧串联开关41的另一侧信号端子和FDD侧串联开关50、FDD侧串联开关51的另一侧信号端子上。

共用端口30用于发送通过TDD端口10、TDD端口11或FDD端口20、FDD端口21输入的高频信号，或者接收通过TDD端口10、TDD端口11或FDD端口20、FDD端口21输出的高频信号。

并且，在本实施方式中，共用端口30直接连接于天线上。但是，共用端口30可以通过其他结构连接于天线。

TDD侧串联开关40、TDD侧串联开关41为第一串联开关，用于导通或截止TDD端口10、TDD端口11与共用端口30之间的连接。TDD侧串联开关40连接在TDD端口10与共用端口30之间，TDD侧串联开关41连接在TDD端口11与共用端口30之间。

TDD侧串联开关40、TDD侧串联开关41分别具有至少一个场效应晶体管(下面称为FET)，根据施加到连接于上述FET的栅极的第一栅极电阻的电压，导通或截止TDD端口10、TDD端口11与共用端口30之间的连接。

图1所示的本实施方式中，TDD侧串联开关40、TDD侧串联开关41分别具有多个FET，这些多个FET的源极/漏极串联连接。在本实施方式中，TDD侧串联开关40、TDD侧串联开关41的FET例如是接触型(bodycontact)FET。因此，TDD侧串联开关40、TDD侧串联开关41变为ON，则通过TDD端口10、TDD端口11输入或输出的高频信号通过TDD侧串联开关40、TDD侧串联开关41的串联连接的多个FET传输。在这里，根据FET的电气内压特性来决定TDD侧串联开关40、TDD侧串联开关41所包括的FET的数量。

并且，上述多个FET的栅极分别通过第一栅极电阻(Rgate_tdd1，Rgate_tdd2)连接于对TDD侧串联开关40、TDD侧串联开关41进行ON/OFF控制的控制端子(GATE_TDD1，GATE_TDD2)。在这里，优选第一栅极电阻(Rgate_tdd1，Rgate_tdd2)具有大致相同的电阻值(例如数十kΩ左右)。控制端子(GATE_TDD1，GATE_TDD2)上可施加±数伏左右的电压。

并且，上述多个FET的基极(body)通过电阻分别连接于BODY_TDD1、BODY_TDD2。BODY_TDD1、BODY_TDD2上可施加±数伏左右的电压。

FDD侧串联开关50、FDD侧串联开关51为第二串联开关，用于导通或截止FDD端口20、FDD端口21与共用端口30之间的连接。FDD侧串联开关50连接在FDD端口20与共用端口30之间，FDD侧串联开关51连接在FDD端口21与共用端口30之间。

FDD侧串联开关50、FDD侧串联开关51分别具有至少一个FET，并根据施加到连接于上述FET的栅极且电阻值大于上述第一栅极电阻的第二栅极电阻的电压，导通或截止FDD端口20、FDD端口21与共用端口30之间的连接。

在图1所示的实施方式中，FDD侧串联开关50、FDD侧串联开关51分别具有多个FET，这些多个FET的源极/漏极串联连接。在本实施方式中，FDD侧串联开关50、FDD侧串联开关51的FET例如是接触(bodycontact)型FET。因此FDD侧串联开关50、FDD侧串联开关51变为ON，则通过FDD端口20、FDD端口21输入或输出的高频信号通过FDD侧串联开关50、FDD侧串联开关51的串联连接的多个FET传输。在这里，根据FET的电气内压特性来决定FDD侧串联开关50、FDD侧串联开关51所包括的FET的数量。

并且，上述多个FET的栅极分别通过第二栅极电阻(Rgate_fdd1、Rgate_fdd2)连接于对FDD侧串联开关50、FDD侧串联开关51进行ON/OFF控制的控制端子(GATE_FDD1、GATE_FDD2)。在这里，优选第二栅极电阻(Rgate_fdd1、Rgate_fdd2)具有大致相同的电阻值(例如数十kΩ左右)。控制端子(GATE_FDD1、GATE_FDD2)上可施加±数伏左右的电压。

并且，上述多个FET的基极通过电阻分别连接于BODY_FDD1、BODY_FDD2。BODY_FDD1、BODY_FDD2上可施加±数伏左右的电压。

在具有上述结构的本实施方式的高频开关100中，FDD侧串联开关50、FDD侧串联开关51的第二栅极电阻的电阻值大于TDD侧串联开关40、TDD侧串联开关41的第一栅极电阻的电阻值。下面对具有上述结构的本实施方式的高频开关100的作用进行说明。

本实施方式的高频开关100在TDD端口10、TDD端口11以及FDD端口20、FDD端口21中的一个与共用端口30之间确保高频信号的传输路径。

例如，在从天线发送从TDD系统输入到TDD端口10的高频信号时，向TDD侧串联开关40的控制端子GATE_TDD1施加正电压，将TDD侧串联开关40变为ON。另外，向TDD侧串联开关41的控制端子GATE_TDD2以及FDD侧串联开关50、FDD侧串联开关51的控制端子GATE_FDD1、GATE_FDD2施加负电压，将TDD侧串联开关41以及FDD侧串联开关50、FDD侧串联开关51变为OFF。

其结果，TDD端口10与共用端口30之间被导通，相反地，TDD端口11与共用端口30以及FDD端口20、FDD端口21与共用端口30之间被截止。从而，在TDD端口10与共用端口30之间确保高频信号的传输路径，从TDD系统输入到TDD端口10的发送信号通过共用端口30传输到天线。

如上所述，对在TDD端口10与共用端口30之间确保高频信号的传输路径的情况进行了说明。对于TDD端口11与FDD端口20、FDD端口21，也可以通过对TDD侧串联开关40、TDD侧串联开关41以及FDD侧串联开关50、FDD侧串联开关51进行ON/OFF控制，在与共用端口30之间形成高频信号的传输路径。从而能够在连接于TDD端口10、TDD端口11以及FDD端口20、FDD端口21中的一个上的TDD系统或FDD系统与连接于共用端口30上的天线之间发送或接收高频信号。下面，对TDD侧串联开关40、TDD侧串联开关41以及FDD侧串联开关50、FDD侧串联开关51的动作特性进行详细说明。

一般情况下，在TDD系统中，时间上细分通信信道，并且在每个时间分区进行发送或接收。从而，在TDD系统需要高速切换发送和接收，因此TDD侧串联开关40、TDD侧串联开关41所具有的FET需要具有良好的切换速度特性。

基于连接于FET的栅极电阻的电阻值决定切换速度特性。具体地，切换速度特性是由栅极电阻的电阻值和栅极的容量值决定的时间常数越小速度越高。从而，如果栅极的容量值为固定值，则栅极电阻的电阻值越小，切换速度越高。在本实施方式中，TDD侧串联开关40、TDD侧串联开关41的第一栅极电阻的电阻值例如设定为能够满足有关TDD系统的接收与发送的切换速度的规格。

另外，在FDD系统中，无需如TDD系统那样高速切换发送与接收，因此能够使FDD系统中的切换速度低于TDD系统中的切换速度。因此FDD侧串联开关50、FDD侧串联开关51的第二栅极电阻的电阻值可以大于TDD侧串联开关40、TDD侧串联开关41的第一栅极电阻的电阻值。将第二栅极电阻的电阻值设为较大值，从而FET的栅极电流变小，能够改善FDD侧串联开关50、FDD侧串联开关51中的插入损耗特性。结果，降低发送电路的发送功率放大器的消耗功率。在本实施方式中，通过在FDD系统中的切换速度限制范围内将第二栅极电阻的电阻值设定为较大，从而改善插入损耗特性。

如上所述，根据本实施方式能够实现如下效果。

(a)根据本实施方式的高频开关，能够维持TDD侧串联开关的良好的切换速度特性，同时能够改善FDD侧串联开关的插入损耗特性。其结果，能够降低多模式系统中的发送电路的发送功率放大器的消耗功率。

(第二实施方式)

在第一实施方式中，FDD侧串联开关的第二栅极电阻的电阻值大于TDD侧串联开关的第一栅极电阻的电阻值。在第二实施方式中，在第一实施方式的结构基础上，还包括TDD侧分路开关以及FDD侧分路开关，并且FDD侧分路开关的第四栅极电阻的电阻值设定为大于TDD侧分路开关的第三栅极电阻的电阻值。

图2是根据本发明第二实施方式的高频开关的电路图。如图2所示，本实施方式的高频开关200包括TDD端口110、FDD端口120、共用端口130、TDD侧串联开关140、FDD侧串联开关150、TDD侧分路开关160以及FDD侧分路开关170。

TDD端口110、FDD端口120、共用端口130、TDD侧串联开关140、FDD侧串联开关150的结构与第一实施方式相同，因此省略说明。

TDD侧分路开关160为第一分路开关，用于导通或截止TDD端口110与地面之间的连接。TDD侧分路开关160连接在第一端口110与地面之间。TDD侧分路开关160具有至少一个FET，根据施加到连接于上述FET的栅极的第三栅极电阻的电压，导通或截止TDD端口110与地面之间的连接。

在图2所示的本实施方式中，TDD侧分路开关160具有多个FET，这些多个FET的源极/漏极串联连接。在本实施方式中，TDD侧分路开关160的FET例如是接触型FET。因此TDD侧分路开关160变为ON，则通过TDD端口110输入或输出的高频信号通过TDD侧分路开关160的串联连接的多个FET传输到地面。结果，地面吸收没有必要的泄漏功率，能够改善TDD侧的隔离特性。

在这里，根据FET的电气内压特性来决定TDD侧分路开关160所包括的FET的数量。

并且，上述多个FET的栅极通过第三栅极电阻Rgate_tdd_sh连接于对TDD侧分路开关160进行ON/OFF控制的控制端子GATE_TDD_SH。在这里，优选第三栅极电阻具有与第一栅极电阻大致相同的电阻值。控制端子GATE_TDD_SH上能够施加±数伏左右的电压。

并且，上述多个FET的基极通过电阻连接于BODY_TDD_SH。BODY_TDD_SH上能够施加±数伏左右的电压。

FDD侧分路开关170为第二分路开关，用于导通或截止FDD端口120与地面之间的连接。FDD侧分路开关170连接在FDD端口120与地面之间。FDD侧分路开关170具有至少一个FET，根据施加到连接于上述FET的栅极的第四栅极电阻的电压，导通或截止FDD端口120与地面之间的连接。

在图2所示的实施方式中，FDD侧分路开关170具有多个FET，这些多个FET的源极/漏极串联连接。在本实施方式中，FDD侧分路开关170的FET例如是接触型FET。因此FDD侧分路开关170变为ON，则通过FDD端口120输入或输出的高频信号通过FDD侧分路开关170的串联连接的多个FET传输到地面。结果，由地面吸收没有必要的泄漏功率，能够改善FDD侧的隔离特性。

在这里，根据FET的电气内压特性来决定FDD侧分路开关170所包括的FET的数量。

并且，上述多个FET的栅极通过第四栅极电阻Rgate_fdd_sh连接于对FDD侧分路开关170进行ON/OFF控制的控制端子GATE_FDD_SH。在这里，优选第四栅极电阻具有与第二栅极电阻大致相同的电阻值。控制端子GATE_FDD_SH上可施加±数伏左右的电压。

并且，上述多个FET的基极通过电阻连接于BODY_FDD_SH。可对BODY_FDD_SH施加±数伏左右的电压。

根据具有上述结构的本实施方式的高频开关200，FDD侧串联开关150的第二栅极电阻的电阻值设为大于TDD侧串联开关140的第一栅极电阻的电阻值，FDD侧分路开关170的第四栅极电阻的电阻值设为大于TDD侧分路开关160的第三栅极电阻的电阻值。

如上所述，在第一实施方式能够实现的效果的基础上，根据本实施方式还能实现如下效果。

(b)根据本实施方式的高频开关，能够维持TDD侧分路开关的良好的切换速度特性，同时能够改善FDD侧分路开关的插入损耗特性。其结果，能够降低多模式系统中的发送电路的发送功率放大器的消耗功率。

如上所述，通过实施方式对本发明的高频开关进行了说明。但是，本领域技术人员能够对本发明进行适当的添加、变形以及省略。

例如，在第一实施方式中，对高频开关具有两个TDD侧串联开关以及两个FDD侧串联开关的情况进行了说明。并且在第二实施方式中对高频开关具有一个TDD侧串联开关、一个FDD侧串联开关、一个TDD侧分路开关以及一个FDD侧分路开关的情况进行了说明。但是，高频开关所具有的上述开关的数量并不限定于上述情况。

并且，在第一实施方式以及第二实施方式对作为FET采用接触型FET的情况进行了说明。但是，本发明并不限定于接触型FET，可以适用于浮体型FET。

符号说明

10 TDD端口(第一端口)

11 TDD端口(第一端口)

20 FDD端口(第二端口)

21 FDD端口(第二端口)

30 共用端口

40 TDD侧串联开关(第一串联开关)

41 TDD侧串联开关(第一串联开关)

50 FDD侧串联开关(第二串联开关)

51 FDD侧串联开关(第二串联开关)

100 高频开关

Claims (3)

1.一种高频开关，其特征在于，包括：

至少一个第一端口，连接于时分复用系统，用于输入或输出高频信号；

至少一个第二端口，连接于频分复用系统，用于输入或输出高频信号；

共用端口，用于发送或接收通过所述第一端口或所述第二端口输入或输出的高频信号；

第一串联开关，具有多个第一场效应晶体管，根据施加到连接于所述多个第一场效应晶体管的栅极的多个第一栅极电阻的电压，允许所述高频信号在所述第一端口与所述共用端口之间传导或阻止所述高频信号在所述第一端口与所述共用端口之间传导；以及

第二串联开关，具有多个第二场效应晶体管，根据施加到连接于所述多个第二场效应晶体管的栅极且电阻值大于所述多个第一栅极电阻的电阻值的多个第二栅极电阻的电压，允许所述高频信号在所述第二端口与所述共用端口之间传导或阻止所述高频信号在所述第二端口与所述共用端口之间传导，

其中，所述多个第一栅极电阻具有彼此相同的电阻值，以及所述多个第二栅极电阻具有彼此相同的电阻值。

2.根据权利要求1所述的高频开关，其特征在于，还包括：

第一分路开关，具有至少一个第三场效应晶体管，根据施加到连接于所述第三场效应晶体管的栅极的第三栅极电阻的电压，导通或截止所述第一端口与地面之间的连接；以及

第二分路开关，具有至少一个第四场效应晶体管，根据施加到连接于所述第四场效应晶体管的栅极且电阻值大于所述第三栅极电阻的电阻值的第四栅极电阻的电压，导通或截止所述第二端口与地面之间的连接。

3.根据权利要求1或2所述的高频开关，其特征在于，

所述共用端口与天线连接。