CN104769844B - 宽广共模范围传输门 - Google Patents
宽广共模范围传输门 Download PDFInfo
- Publication number
- CN104769844B CN104769844B CN201380056878.0A CN201380056878A CN104769844B CN 104769844 B CN104769844 B CN 104769844B CN 201380056878 A CN201380056878 A CN 201380056878A CN 104769844 B CN104769844 B CN 104769844B
- Authority
- CN
- China
- Prior art keywords
- transistor
- electrically connected
- node
- signal
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0054—Gating switches, e.g. pass gates
Landscapes
- Amplifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
Abstract
一种传输门(200)对其晶体管(220、240、250、260)进行自偏置以提供恒定栅极偏置,所述恒定栅极偏置提供用于使输入信号被干净利索地传递到栅极的输出(210)的一致路径且在出现高输入信号的情况下保护所述晶体管的栅极氧化物。匹配晶体管(220、240、250、260)阵列经布置以通过电压输入节点(230)且借助电流源(270)来进行偏置,所述电流源(270)经配置以跨越所述匹配晶体管(220、240、250、260)阵列的个别晶体管(240、250)提供偏置电流。电流宿(280)经配置以吸收跨越所述个别晶体管(240、250)的所述偏置电流以将电压输入节点(230)处的偏置电压设定为所述匹配晶体管(220、240、250、260)阵列的所述个别晶体管(240、250)的栅极到源极电压的倍数。不同组晶体管(220、260)经配置以为模拟输入信号提供信号路径。
Description
技术领域
本发明大体来说涉及传输门电路。
背景技术
各种种类的电子装置是众所周知的。此类电子装置可在电路之间或经由装置发送电子信号以传递信息或触发各种元件的操作。举例来说,现代的汽车包含遍及车辆安置的多种多样的电子控制装置。此类装置可在彼此之间及/或向车辆的中央计算机发送信号以供处理。为发送此类信号,开关传输或阻挡此类信号以促进有序的通信。举例来说,传输门或模拟开关可控制传入信号到其它装置或电路元件的传递。在一种状态中,传输门阻挡信号,且在另一种状态中,传输门将其输入处的信号传递到其输出。
图1中图解说明一种用以处置此应用的方法,图1图解说明包含连接到NMOS晶体管14的PMOS晶体管12的电路10。电路10由到两个晶体管12及14的相应栅极的电压控制。第一电压断开两个晶体管12及14以允许输入处的信号传递到输出,且第二电压闭合两个晶体管12及14以阻挡任何信号在输入与输出之间传递。
此标准传输门具有各种缺点。举例来说,当输入信号过高时,所述输入信号可能被箝位或截止,这是因为晶体管12及14无法对此信号进行物理处置,除非被专门设计及构建为如此进行操作。此外,由于对所述门的PMOS晶体管的寄生二极管效应,反馈的信号可能从输入行进到输出。当输入信号在宽广范围内变化时或当用以控制传输门的电力变化不定时,此传输门也可能不能在无显著信号降级或改变的情况下传递所述输入信号。
发明内容
实例性实施例描述一种对其晶体管进行自偏置以提供恒定栅极偏置的传输门。所述恒定栅极偏置提供用于使输入信号被干净利索地传递到栅极的输出的一致路径且在出现高输入信号的情况下保护所述晶体管的栅极氧化物。
通过一个此种方法,匹配晶体管经布置以通过电压输入节点、借助电流源来进行偏置,所述电流源经配置以提供偏置电流。在一个此种实例中,所述电流源经配置以跨越匹配晶体管阵列的个别晶体管提供偏置电流。电流宿经配置以吸收跨越所述匹配晶体管阵列的所述个别晶体管的所述偏置电流以将电压输入节点处的偏置电压设定为所述匹配晶体管阵列的所述个别晶体管的栅极到源极电压的倍数。与所述匹配晶体管阵列的所述个别晶体管不同的一组晶体管经配置以提供用于使在所述不同组晶体管中的一者处接收的模拟输入信号作为来自所述不同组晶体管中的另一者的模拟输出信号而输出的信号路径。所述不同组晶体管是以所述不同组晶体管的栅极到源极电压的倍数进行自偏置的。
经如此配置,可适应宽广共模范围,因为输入信号将不会不利地影响偏置信号或不会易于损坏传输门的晶体管。传输门拓扑容许进行恒定的栅极到源极电压偏置以使不同组晶体管的漏极到源极电阻在过程变化时保持恒定。在全面审阅及研究以下详细说明后,这些及其它益处可变得清晰。
附图说明
图1图解说明实例性常规传输门;
图2图解说明根据实例性实施例的实例性传输门;
图3是实例性操作方法的流程图;
图4图解说明并入到低压降调节器电路中的实例性传输门;
图5图解说明并入有两个传输门的实例性低压降调节器电路。
具体实施方式
图2图解说明具有模拟输入线205及模拟输出线210的设备200。第一晶体管220包含电连接到模拟输入线205的第一漏极222、电连接到电压输入节点230的第一栅极224及电连接到模拟信号节点235的第一源极226。设备200进一步包含第二晶体管240及第三晶体管250。第二晶体管240及第三晶体管250电连接在电压输入节点230与模拟信号节点235之间。在所图解说明的实例中,第二晶体管具有电连接到电压输入节点230的第二漏极242及第二栅极244。第三晶体管250具有两者均电连接到第二晶体管240的第二源极246的第三漏极252及第三栅极254。第三晶体管250还具有电连接到模拟信号节点235的第三源极256。第四晶体管260包含电连接到模拟信号节点235的第四源极266。第四栅极264电连接到模拟信号节点230,且第四漏极262电连接到模拟输出线210。
电流源270经电连接以将偏置电流提供到电压输入节点230中。电流宿280经电连接以从模拟信号节点235吸收电流。所述电流宿经配置以吸收用于偏置第二晶体管240及第三晶体管250的电流以允许通过由模拟输入线205接收的信号来确定模拟信号节点235的信号。
依据一种方法,第一晶体管220、第二晶体管240、第三晶体管250及第四晶体管260为高电压匹配晶体管。此技术领域中已知短语“匹配晶体管”意指通过制造、选择或这两种手段而具有类似特性的两个或两个以上同一类型的晶体管,例如双极NPN晶体管或两个增强N型MOSFET。特性越接近,匹配性就越好。一种用以制作匹配晶体管的方法是在晶体管制造过程期间使其在单个裸片上位于一起或彼此紧挨。在电流宿280移除来自电流源270的用以绕过作为匹配晶体管的第二晶体管240及第三晶体管250的电流的情况下,模拟输入线205与模拟输出线210之间的信号路径不受偏置干扰。经如此配置,模拟信号节点235由模拟输入线205处的输入模拟信号确定,这又强制电压输入节点230被自偏置到第二晶体管240及第三晶体管250的栅极到源极偏置电压的两倍,而不管所述输入模拟信号如何。在输入模拟信号上下移动时,第一晶体管220及第四晶体管260的栅极到源极电压将由于由电流源270及电流宿280强制的电流节点操作而保持被偏置到那些晶体管的栅极到源极电压的两倍。此拓扑实现恒定的栅极到源极电压,其将不会损害晶体管的栅极氧化物的完整性,而不管模拟输入电压如何。
图2的说明性实例包含促进设备200的操作的其它元件。例如,设备200进一步包含二极管290,二极管290具有电连接到模拟信号节点235的阳极291且具有电连接到电压输入节点230的阴极292。此二极管290有助于抑制电路内的瞬态事件。额外二极管可连接到晶体管中的各者。举例来说,第一晶体管二极管293可具有电连接到第一晶体管220的第一源极226及第一本体227的阳极295以及电连接到第一漏极226的阴极294。类似地,第四晶体管二极管296可具有电连接到第四晶体管260的第四源极266及第四本体267的阳极297以及电连接到第四漏极262的阴极298。这些二极管293及296促进相关联晶体管220及260的操作。
开关S1、S2及S3安置于遍及电路的各个点处以选择性地断开或闭合模拟输入线205与模拟输出线210之间的信号路径。举例来说,为允许信号通过电路200,开关S2断开以允许电流宿280进行操作,且开关S3闭合以允许电流源270将电流传递到电压输入节点230中。开关S1断开使得电压输入节点230处的信号被传递到电路200的各种其它元件而非传递到接地。为关断电路200使得信号将不传递到模拟输出线210,开关S1、S2及S3采取其相应的相反位置。因此,开关S1闭合以将电压输入节点230接地,开关S2闭合以围绕电流宿280将模拟信号节点235接地,且开关S3断开以将电路200与输入电压Vin及电流源270切断。在无偏置电压或电流的情况下,晶体管220、240、250及260关断,从而不允许信号在其相应漏极与源极之间传递。此外,无论何种信号均被留在电压输入节点230处,且模拟信号节点235被拉到接地以进一步确保信号不传递到模拟输出线210。使用此技术领域中已知的方法通过单独控制器(未展示)来控制开关S1、S2及S3。所属领域的技术人员还可构想出其它用以按照命令将传输门切断的设计。
图2仅图解说明一种实例性方法。一般来说,根据这些教示的传输门电路将包含经配置以将恒定栅极偏置提供到匹配晶体管阵列的自偏置式栅极驱动器。所述恒定栅极偏置不需要为完全“恒定”的,而是仅需要在此类电路的能力内处于给定的小范围内。电流源跨越匹配晶体管阵列的个别晶体管提供偏置电流。图2将N型MOSFET晶体管240及260图解说明为个别晶体管,但可使用不同数目或类型的晶体管。电流宿吸收跨越匹配晶体管阵列的个别晶体管的偏置电流以将电压输入节点处的偏置电压设定为所述匹配晶体管阵列的个别晶体管的栅极到源极电压的倍数。与所述匹配晶体管阵列的个别晶体管不同的一组晶体管提供用于使在所述不同组晶体管中的一者处接收的模拟输入信号作为来自所述不同组晶体管中的另一者的模拟输出信号而输出的信号路径。在图2的实例中,晶体管220及260表示来自匹配晶体管阵列的不同组N型MOSFET晶体管,但可使用不同数目或类型的晶体管。此不同组晶体管是以所述不同组晶体管的栅极到源极电压的倍数进行偏置的。
图3图解说明实例性方法300,方法300包含在传输门电路的电压输入节点处接收(305)偏置电流。从电压输入节点对晶体管进行偏置(320)。例如,从电压输入节点对第一晶体管、第二晶体管及第四晶体管进行偏置,且从来自第二晶体管的第二源极的电流对第三晶体管进行偏置。方法300进一步包含从电连接到第一晶体管的第一源极、第三晶体管的第三源极及第四晶体管的第四源极的模拟信号节点吸收(330)电流以将电压输入节点强制到为第二晶体管及第三晶体管的栅极到源极电压的两倍的偏置信号。此方法还将第一晶体管及第四晶体管偏置到第一晶体管及第四晶体管的栅极到源极电压的两倍。在第一晶体管的第一漏极处接收(340)模拟输入信号,且在电连接到第四晶体管的第四漏极的模拟输出线处输出(350)对应于所述模拟输入信号的模拟输出信号。由于晶体管为自偏置式的且偏置电流被吸收,因此在通过传输门传输期间模拟信号不会失真。
根据这些教示的传输门可并入到各种应用中。在图4中所图解说明的一个此种实例中,图2的传输门电路200被并入到低压降调节器电路400中。低压降调节器电路400包含第五晶体管410,第五晶体管410具有电连接到低压降调节器输入线405的第五漏极412、电连接到模拟输出线210的第五栅极414以及电连接到低压降调节器输出线416及分压器420的第五源极416。分压器420对低压降调节器电路400的输出进行降压以供分析,以提供用以控制电路400的操作的反馈。误差放大器电路430电连接到分压器420且经配置以将来自分压器420的信号与参考电压Vref进行比较且将反馈信号输出到传输门电路200的模拟输入线205。
此配置提供低压降调节器的设计灵活性,可使用多个并联的基于功率FET的传输门来增加低压降调节器的电流容量。图5中图解说明使用两个并联传输门的实例性配置。在低压降调节器500的此种实施方法中,两个传输门200的输入线电连接到误差放大器530的输出。两个传输门200的模拟输出线以与上文关于图4所描述的方式类似的方式电连接到相应晶体管510及511。来自两个晶体管510及511的输出线经电连接以提供来自低压降调节器500的单个输出。通过具有多个可用的传输门,低压降调节器500可在可能发生对个别电路元件的损坏之前处置较多电流。
所属领域的技术人员将了解,在所主张发明的范围内,可对所描述实施例做出修改,并且许多其它实施例也为可能的。
Claims (13)
1.一种传输门电路设备,其包括:
模拟输入线;
模拟输出线;
第一晶体管,其具有电连接到所述模拟输入线的第一漏极、电连接到电压输入节点的第一栅极及电连接到模拟信号节点的第一源极;
第二晶体管;
第三晶体管;
其中所述第二晶体管及所述第三晶体管电连接在所述电压输入节点与所述模拟信号节点之间,其中:
所述第二晶体管具有电连接到所述电压输入节点的第二漏极及第二栅极,且
所述第三晶体管具有两者均电连接到所述第二晶体管的第二源极的第三漏极及第三栅极,以及电连接到所述模拟信号节点的第三源极;
第四晶体管,其具有电连接到所述模拟信号节点的第四源极、电连接到所述电压输入节点的第四栅极及电连接到所述模拟输出线的第四漏极;
电流源,其经电连接以将偏置电流提供到所述电压输入节点中;以及
电流宿,其经电连接以从所述模拟信号节点吸收电流。
2.根据权利要求1所述的设备,其进一步包括具有电连接到所述模拟信号节点的阳极且具有电连接到所述电压输入节点的阴极的二极管。
3.根据权利要求1所述的设备,其进一步包括:
第一晶体管二极管,其具有电连接到所述第一晶体管的所述第一源极及第一本体的阳极以及电连接到所述第一漏极的阴极;以及
第四晶体管二极管,其具有电连接到所述第四晶体管的所述第四源极及第四本体的阳极以及电连接到所述第四漏极的阴极。
4.根据权利要求1所述的设备,其中所述第一晶体管、所述第二晶体管、所述第三晶体管及所述第四晶体管为高电压匹配晶体管。
5.根据权利要求1所述的设备,其中所述电流宿经配置以吸收用于对所述第二晶体管及所述第三晶体管进行偏置的电流,以允许通过由所述模拟输入线接收的信号确定所述模拟信号节点的信号。
6.根据权利要求1所述的设备,其进一步包括低压降调节器电路,所述低压降调节器电路包括:
第五晶体管,其具有电连接到低压降调节器输入线的第五漏极、电连接到所述模拟输出线的第五栅极以及电连接到低压降调节器输出线及分压器的第五源极;以及
误差放大器电路,其电连接到所述分压器且经配置以将来自所述分压器的信号与参考电压进行比较并将反馈信号输出到所述模拟输入线。
7.一种操作传输门电路设备的方法,所述方法包括:
在传输门电路的电压输入节点处接收偏置电流;
从所述电压输入节点对第一晶体管、第二晶体管及第四晶体管进行偏置;
用来自所述第二晶体管的第二源极的电流对第三晶体管进行偏置;以及
从电连接到所述第一晶体管的第一源极、所述第三晶体管的第三源极及所述第四晶体管的第四源极的模拟信号节点吸收电流,以将所述电压输入节点强制到为所述第二晶体管及所述第三晶体管的栅极到源极电压的两倍的偏置信号,所述偏置信号也将所述第一晶体管及所述第四晶体管偏置到所述第一晶体管及所述第四晶体管的栅极到源极电压的两倍。
8.根据权利要求7所述的方法,其进一步包括:
在所述第一晶体管的第一漏极处接收模拟输入信号;以及
在电连接到所述第四晶体管的第四漏极的模拟输出线处输出对应于所述模拟输入信号的模拟输出信号。
9.一种传输门电路设备,其包括:
自偏置式栅极驱动器,其经配置以将恒定栅极偏置提供到匹配晶体管阵列;
其中所述自偏置式栅极驱动器包含:
电流源,其经配置以跨越所述匹配晶体管阵列的个别晶体管提供偏置电流;
电流宿,其经配置以吸收跨越所述匹配晶体管阵列的所述个别晶体管的所述偏置电流,以将电压输入节点处的偏置电压设定为所述匹配晶体管阵列的所述个别晶体管的栅极到源极电压的倍数;以及
与所述匹配晶体管阵列的所述个别晶体管不同的一组晶体管,其经配置以提供用于使在所述不同组晶体管中的一者处接收的模拟输入信号作为来自所述不同组晶体管中的另一者的模拟输出信号而输出的信号路径,所述不同组晶体管是以所述不同组晶体管的栅极到源极电压的倍数进行偏置的;
其中:
所述匹配晶体管阵列的所述个别晶体管包含第二晶体管及第三晶体管;
所述不同组晶体管包含第一晶体管及第四晶体管;
所述第一晶体管具有电连接到经配置以接收所述模拟输入信号的模拟输入线的第一漏极、电连接到所述电压输入节点的第一栅极及电连接到模拟信号节点的第一源极;
所述第二晶体管及所述第三晶体管电连接在所述电压输入节点与所述模拟信号节点之间,其中:
所述第二晶体管具有电连接到所述电压输入节点的第二漏极及第二栅极,且
所述第三晶体管具有两者均电连接到所述第二晶体管的第二源极的第三漏极及第三栅极,以及电连接到所述模拟信号节点的第三源极;以及
第四晶体管,其具有电连接到所述模拟信号节点的第四源极、电连接到所述电压输入节点的第四栅极及电连接到模拟输出线的第四漏极。
10.根据权利要求9所述的传输门电路设备,其进一步包括:
第一晶体管二极管,其具有电连接到所述第一晶体管的所述第一源极及第一本体的阳极以及电连接到所述第一漏极的阴极;以及
第四晶体管二极管,其具有电连接到所述第四晶体管的所述第四源极及第四本体的阳极以及电连接到所述第四漏极的阴极。
11.根据权利要求9所述的传输门电路设备,其进一步包括具有电连接到所述第一源极及所述第四源极的阳极且具有电连接到所述电压输入节点的阴极的二极管。
12.根据权利要求9所述的传输门电路设备,其中所述电流宿经配置以吸收用于对所述第二晶体管及所述第三晶体管进行偏置的电流,以允许通过由所述第一漏极接收的模拟输入信号确定电连接到所述第一源极及所述第四源极的模拟信号节点处的信号。
13.根据权利要求9所述的传输门电路设备,其进一步包括低压降调节器电路,所述低压降调节器电路包括:
第五晶体管,其电连接到低压降调节器输入线,以从所述自偏置式栅极驱动器接收模拟输出信号,且电连接到具有分压器的低压降调节器输出线;以及
误差放大器电路,其电连接到所述分压器且经配置以将来自所述分压器的信号与参考电压进行比较并将反馈信号输出到所述自偏置式栅极驱动器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/667,858 | 2012-11-15 | ||
US13/677,858 US8975948B2 (en) | 2012-11-15 | 2012-11-15 | Wide common mode range transmission gate |
PCT/US2013/070339 WO2014078677A1 (en) | 2012-11-15 | 2013-11-15 | Wide common mode range transmission gate |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104769844A CN104769844A (zh) | 2015-07-08 |
CN104769844B true CN104769844B (zh) | 2018-05-29 |
Family
ID=50681139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201380056878.0A Active CN104769844B (zh) | 2012-11-15 | 2013-11-15 | 宽广共模范围传输门 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8975948B2 (zh) |
JP (1) | JP6529435B2 (zh) |
CN (1) | CN104769844B (zh) |
WO (1) | WO2014078677A1 (zh) |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9288089B2 (en) | 2010-04-30 | 2016-03-15 | Ecole Polytechnique Federale De Lausanne (Epfl) | Orthogonal differential vector signaling |
US9450744B2 (en) | 2010-05-20 | 2016-09-20 | Kandou Lab, S.A. | Control loop management and vector signaling code communications links |
US8593305B1 (en) | 2011-07-05 | 2013-11-26 | Kandou Labs, S.A. | Efficient processing and detection of balanced codes |
US9362962B2 (en) | 2010-05-20 | 2016-06-07 | Kandou Labs, S.A. | Methods and systems for energy-efficient communications interface |
US9251873B1 (en) | 2010-05-20 | 2016-02-02 | Kandou Labs, S.A. | Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications |
US9124557B2 (en) | 2010-05-20 | 2015-09-01 | Kandou Labs, S.A. | Methods and systems for chip-to-chip communication with reduced simultaneous switching noise |
US9077386B1 (en) | 2010-05-20 | 2015-07-07 | Kandou Labs, S.A. | Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication |
US9246713B2 (en) | 2010-05-20 | 2016-01-26 | Kandou Labs, S.A. | Vector signaling with reduced receiver complexity |
US9288082B1 (en) | 2010-05-20 | 2016-03-15 | Kandou Labs, S.A. | Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences |
US9667379B2 (en) | 2010-06-04 | 2017-05-30 | Ecole Polytechnique Federale De Lausanne (Epfl) | Error control coding for orthogonal differential vector signaling |
US9275720B2 (en) | 2010-12-30 | 2016-03-01 | Kandou Labs, S.A. | Differential vector storage for dynamic random access memory |
US9268683B1 (en) | 2012-05-14 | 2016-02-23 | Kandou Labs, S.A. | Storage method and apparatus for random access memory using codeword storage |
WO2014124450A1 (en) | 2013-02-11 | 2014-08-14 | Kandou Labs, S.A. | Methods and systems for high bandwidth chip-to-chip communications interface |
CN105379170B (zh) | 2013-04-16 | 2019-06-21 | 康杜实验室公司 | 高带宽通信接口方法和系统 |
WO2014210074A1 (en) | 2013-06-25 | 2014-12-31 | Kandou Labs SA | Vector signaling with reduced receiver complexity |
US9106465B2 (en) * | 2013-11-22 | 2015-08-11 | Kandou Labs, S.A. | Multiwire linear equalizer for vector signaling code receiver |
US9806761B1 (en) | 2014-01-31 | 2017-10-31 | Kandou Labs, S.A. | Methods and systems for reduction of nearest-neighbor crosstalk |
US9100232B1 (en) | 2014-02-02 | 2015-08-04 | Kandou Labs, S.A. | Method for code evaluation using ISI ratio |
US9363114B2 (en) | 2014-02-28 | 2016-06-07 | Kandou Labs, S.A. | Clock-embedded vector signaling codes |
US9509437B2 (en) | 2014-05-13 | 2016-11-29 | Kandou Labs, S.A. | Vector signaling code with improved noise margin |
US9148087B1 (en) | 2014-05-16 | 2015-09-29 | Kandou Labs, S.A. | Symmetric is linear equalization circuit with increased gain |
US9112550B1 (en) | 2014-06-25 | 2015-08-18 | Kandou Labs, SA | Multilevel driver for high speed chip-to-chip communications |
CN105262467B (zh) * | 2014-07-10 | 2018-05-04 | 恩智浦有限公司 | 体偏置的电路与方法 |
EP3138253A4 (en) | 2014-07-10 | 2018-01-10 | Kandou Labs S.A. | Vector signaling codes with increased signal to noise characteristics |
US9432082B2 (en) | 2014-07-17 | 2016-08-30 | Kandou Labs, S.A. | Bus reversable orthogonal differential vector signaling codes |
KR102243423B1 (ko) | 2014-07-21 | 2021-04-22 | 칸도우 랩스 에스에이 | 다분기 데이터 전송 |
EP3175592B1 (en) | 2014-08-01 | 2021-12-29 | Kandou Labs S.A. | Orthogonal differential vector signaling codes with embedded clock |
US9674014B2 (en) | 2014-10-22 | 2017-06-06 | Kandou Labs, S.A. | Method and apparatus for high speed chip-to-chip communications |
EP3314835B1 (en) | 2015-06-26 | 2020-04-08 | Kandou Labs S.A. | High speed communications system |
US9557760B1 (en) | 2015-10-28 | 2017-01-31 | Kandou Labs, S.A. | Enhanced phase interpolation circuit |
US9577815B1 (en) | 2015-10-29 | 2017-02-21 | Kandou Labs, S.A. | Clock data alignment system for vector signaling code communications link |
US10055372B2 (en) | 2015-11-25 | 2018-08-21 | Kandou Labs, S.A. | Orthogonal differential vector signaling codes with embedded clock |
WO2017132292A1 (en) | 2016-01-25 | 2017-08-03 | Kandou Labs, S.A. | Voltage sampler driver with enhanced high-frequency gain |
CN115085727A (zh) | 2016-04-22 | 2022-09-20 | 康杜实验室公司 | 高性能锁相环 |
US10003454B2 (en) | 2016-04-22 | 2018-06-19 | Kandou Labs, S.A. | Sampler with low input kickback |
US10333741B2 (en) | 2016-04-28 | 2019-06-25 | Kandou Labs, S.A. | Vector signaling codes for densely-routed wire groups |
WO2017190102A1 (en) | 2016-04-28 | 2017-11-02 | Kandou Labs, S.A. | Low power multilevel driver |
US10153591B2 (en) | 2016-04-28 | 2018-12-11 | Kandou Labs, S.A. | Skew-resistant multi-wire channel |
BE1024217B1 (nl) * | 2016-05-17 | 2017-12-19 | Icsense Nv | Analoog schakelcircuit |
US9906358B1 (en) | 2016-08-31 | 2018-02-27 | Kandou Labs, S.A. | Lock detector for phase lock loop |
US10411922B2 (en) | 2016-09-16 | 2019-09-10 | Kandou Labs, S.A. | Data-driven phase detector element for phase locked loops |
US10200188B2 (en) | 2016-10-21 | 2019-02-05 | Kandou Labs, S.A. | Quadrature and duty cycle error correction in matrix phase lock loop |
US10200218B2 (en) | 2016-10-24 | 2019-02-05 | Kandou Labs, S.A. | Multi-stage sampler with increased gain |
US10372665B2 (en) | 2016-10-24 | 2019-08-06 | Kandou Labs, S.A. | Multiphase data receiver with distributed DFE |
US10116468B1 (en) | 2017-06-28 | 2018-10-30 | Kandou Labs, S.A. | Low power chip-to-chip bidirectional communications |
US10686583B2 (en) | 2017-07-04 | 2020-06-16 | Kandou Labs, S.A. | Method for measuring and correcting multi-wire skew |
US10203226B1 (en) | 2017-08-11 | 2019-02-12 | Kandou Labs, S.A. | Phase interpolation circuit |
US10496583B2 (en) | 2017-09-07 | 2019-12-03 | Kandou Labs, S.A. | Low power multilevel driver for generating wire signals according to summations of a plurality of weighted analog signal components having wire-specific sub-channel weights |
US10326623B1 (en) | 2017-12-08 | 2019-06-18 | Kandou Labs, S.A. | Methods and systems for providing multi-stage distributed decision feedback equalization |
US10554380B2 (en) | 2018-01-26 | 2020-02-04 | Kandou Labs, S.A. | Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation |
US10566972B1 (en) * | 2019-04-02 | 2020-02-18 | Apple Inc. | Analog switches immune to power sequence |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1234902A (zh) * | 1996-09-16 | 1999-11-10 | 爱特梅尔股份有限公司 | 用于开关电流存储单元的时钟直通减少系统 |
US6522187B1 (en) * | 2001-03-12 | 2003-02-18 | Linear Technology Corporation | CMOS switch with linearized gate capacitance |
CN1866740A (zh) * | 2005-05-13 | 2006-11-22 | 阿纳洛格装置公司 | 开放漏极驱动器及包括该开放漏极驱动器的开关电路 |
CN101192824A (zh) * | 2006-11-30 | 2008-06-04 | 三洋电机株式会社 | 半导体集成电路 |
CN101399546A (zh) * | 2007-09-26 | 2009-04-01 | 中芯国际集成电路制造(上海)有限公司 | 数模转换单元和电路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3215859A (en) | 1962-11-20 | 1965-11-02 | Radiation Inc | Field effect transistor gate |
JPS595898Y2 (ja) * | 1981-02-26 | 1984-02-22 | 松下電器産業株式会社 | アナログスイツチ |
SU1274147A1 (ru) * | 1985-01-07 | 1986-11-30 | Новосибирский электротехнический институт связи им.Н.Д.Псурцева | Электронный ключ |
JPH02172319A (ja) | 1988-12-26 | 1990-07-03 | Kokusai Electric Co Ltd | アナログスイッチ回路 |
SU1704279A1 (ru) * | 1989-10-03 | 1992-01-07 | Запорожский индустриальный институт | Электронный переключатель |
JP2000353944A (ja) * | 1999-06-10 | 2000-12-19 | Denso Corp | スイッチ回路および多値電圧出力回路 |
JP2004054629A (ja) * | 2002-07-19 | 2004-02-19 | Canon Inc | 定電圧源 |
US7292088B2 (en) * | 2004-05-19 | 2007-11-06 | International Rectifier Corporation | Gate driver output stage with bias circuit for high and wide operating voltage range |
JP2005348206A (ja) * | 2004-06-04 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 高周波スイッチ回路及びそれを用いた半導体装置 |
JP4938439B2 (ja) * | 2006-12-27 | 2012-05-23 | オンセミコンダクター・トレーディング・リミテッド | スイッチング制御回路 |
JP2009182572A (ja) * | 2008-01-30 | 2009-08-13 | Toshiba Corp | 電源回路 |
JP2011199591A (ja) * | 2010-03-19 | 2011-10-06 | Roland Corp | 電子スイッチ装置 |
JP2012054694A (ja) * | 2010-08-31 | 2012-03-15 | On Semiconductor Trading Ltd | 双方向スイッチおよびそれを用いたスイッチ回路 |
KR101215830B1 (ko) * | 2011-03-24 | 2012-12-27 | 주식회사 실리콘웍스 | Ldmos 소자를 이용한 스위치 회로 |
-
2012
- 2012-11-15 US US13/677,858 patent/US8975948B2/en active Active
-
2013
- 2013-11-15 CN CN201380056878.0A patent/CN104769844B/zh active Active
- 2013-11-15 JP JP2015542828A patent/JP6529435B2/ja active Active
- 2013-11-15 WO PCT/US2013/070339 patent/WO2014078677A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1234902A (zh) * | 1996-09-16 | 1999-11-10 | 爱特梅尔股份有限公司 | 用于开关电流存储单元的时钟直通减少系统 |
US6522187B1 (en) * | 2001-03-12 | 2003-02-18 | Linear Technology Corporation | CMOS switch with linearized gate capacitance |
CN1866740A (zh) * | 2005-05-13 | 2006-11-22 | 阿纳洛格装置公司 | 开放漏极驱动器及包括该开放漏极驱动器的开关电路 |
CN101192824A (zh) * | 2006-11-30 | 2008-06-04 | 三洋电机株式会社 | 半导体集成电路 |
CN101399546A (zh) * | 2007-09-26 | 2009-04-01 | 中芯国际集成电路制造(上海)有限公司 | 数模转换单元和电路 |
Also Published As
Publication number | Publication date |
---|---|
US20140132331A1 (en) | 2014-05-15 |
JP6529435B2 (ja) | 2019-06-12 |
JP2016501477A (ja) | 2016-01-18 |
US8975948B2 (en) | 2015-03-10 |
WO2014078677A8 (en) | 2015-10-08 |
WO2014078677A1 (en) | 2014-05-22 |
CN104769844A (zh) | 2015-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104769844B (zh) | 宽广共模范围传输门 | |
CN103715193B (zh) | 用于n衬底高侧开关的反向极性保护 | |
CN104795976B (zh) | 可快速关断pmos开关管的驱动控制电路的设计方法 | |
CN103986449A (zh) | 体偏置开关装置 | |
CN104937848B (zh) | N阱切换电路 | |
CN105337483A (zh) | 一种防止电流反灌的装置 | |
CN103158641A (zh) | 智能配电箱 | |
CN103840821A (zh) | 共源共栅半导体设备 | |
CN102420444A (zh) | 单线通信系统和单线通信实现方法 | |
CN102405553A (zh) | 用于加热存储单元的方法和装置 | |
CN103389762A (zh) | 启动电路和包括启动电路的带隙基准源电路 | |
CN105932657A (zh) | 低导通电阻阻断型浪涌保护器件 | |
CN105446206A (zh) | Usb和无线电力系统之间的电力切换控制 | |
CN102480226B (zh) | 降压式变换电路 | |
CN106603050A (zh) | 一种集成式半导体功率开关器件 | |
CN104993574A (zh) | 一种适用于otp存储器的电源切换电路 | |
CN202931272U (zh) | 一种电子设备及其信号二选一电路 | |
CN104283537B (zh) | 功率半导体电路 | |
CN103259247B (zh) | 保护电路和自动化组件 | |
CN109560690A (zh) | 基于iii/v族半导体的电路及运行该电路的方法 | |
CN107968567A (zh) | 一种nmos开关管驱动电路 | |
CN104348339A (zh) | 开关电路装置和用于向驱动器电路提供电力的方法 | |
CN104600966A (zh) | 栅极驱动电路、具有栅极驱动电路的开关设备和电源设备 | |
CN207184439U (zh) | 一种可双向导通限流的负载开关 | |
CN103840639B (zh) | 实现线电压检测控制的电路结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |