JP2016501477A - ワイドコモンモードレンジ送信ゲート - Google Patents
ワイドコモンモードレンジ送信ゲート Download PDFInfo
- Publication number
- JP2016501477A JP2016501477A JP2015542828A JP2015542828A JP2016501477A JP 2016501477 A JP2016501477 A JP 2016501477A JP 2015542828 A JP2015542828 A JP 2015542828A JP 2015542828 A JP2015542828 A JP 2015542828A JP 2016501477 A JP2016501477 A JP 2016501477A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electrically connected
- source
- gate
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 claims description 9
- 238000013459 approach Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6874—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor in a symmetrical configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0054—Gating switches, e.g. pass gates
Landscapes
- Amplifiers (AREA)
- Electronic Switches (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
Claims (14)
- 装置であって、
アナログ入力ライン、
アナログ出力ライン、
第1のトランジスタであって、前記アナログ入力ラインに電気的に接続される第1のドレインと、電圧入力ノードに電気的に接続される第1のゲートと、アナログ信号ノードに電気的に接続される第1のソースとを有する、前記第1のトランジスタ、
第2のトランジスタであって、前記電圧入力ノードに電気的に接続される第2のドレイン及び第2のゲートを有する、前記第2のトランジスタ、
第3のトランジスタであって、
前記第2のトランジスタ及び前記第3のトランジスタが、前記電圧入力ノードと前記アナログ信号ノードとの間に電気的に接続され、
いずれも前記第2のトランジスタの第2のソースに電気的に接続される第3のドレイン及び第3のゲートと、前記アナログ信号ノードに電気的に接続される第3のソースとを有する、前記第3のトランジスタ、
第4のトランジスタであって、前記アナログ信号ノードに電気的に接続される第4のソースと、前記電圧入力ノードに電気的に接続される第4のゲートと、前記アナログ出力ラインに電気的に接続される第4のドレインとを有する、前記第4のトランジスタ、
バイアス電流を前記電圧入力ノードに提供するように電気的に接続される電流源、及び
前記アナログ信号ノードからシンク電流に電気的に接続される電流シンク、
を含む、装置。 - 請求項1に記載の装置であって、更にダイオードを含み、前記ダイオードが、前記アナログ信号ノードに電気的に接続されるアノードを有し、前記電圧入力ノードに電気的に接続されるカソードを有する、装置。
- 請求項1に記載の装置であって、
第1のトランジスタダイオードであって、前記第1のトランジスタの前記第1のソース及び第1のボディに電気的に接続されるアノードと、前記第1のドレインに電気的に接続されるカソードとを有する、前記第1のトランジスタダイオード、及び
第4のトランジスタダイオードであって、前記第4のトランジスタの前記第4のソース及び第4のボディに電気的に接続されるアノードと、前記第4のドレインに電気的に接続されるカソードとを有する、前記第4のトランジスタダイオード、
を更に含む、装置。 - 請求項1に記載の装置であって、前記第1のトランジスタ、前記第2のトランジスタ、前記第3のトランジスタ、及び前記第4のトランジスタが高電圧マッチドトランジスタである、装置。
- 請求項1に記載の装置であって、前記アナログ信号ノードの信号が、前記アナログ入力ラインにより受信された信号によって決められ得るように、前記電流シンクが、前記第2のトランジスタ及び前記第3のトランジスタをバイアスするために用いられる電流をシンクするように構成される、装置。
- 請求項1に記載の装置であって、更に低ドロップアウトレギュレータ回路要素を含み、
前記低ドロップアウトレギュレータ回路要素が、
低ドロップアウトレギュレータ入力ラインに電気的に接続される第5のドレインと、前記アナログ出力ラインに電気的に接続される第5のゲートと、低ドロップアウトレギュレータ出力ライン及び分圧器に電気的に接続される第5のソースとを有する第5のトランジスタ、及び
前記分圧器に電気的に接続され、前記分圧器からの信号を基準電圧と比較するように及びフィードバック信号を前記アナログ入力ラインに出力するように構成される、エラー増幅器回路、
を含む、装置。 - 方法であって、
送信ゲート回路の電圧入力ノードにおいてバイアス電流を受信すること、
前記電圧入力ノードから、第1のトランジスタ、第2のトランジスタ、及び第4のトランジスタをバイアスすること、
前記第2のトランジスタの前記第2のソースからの電流から第3のトランジスタをバイアスすること、及び
前記電圧入力ノードを、前記第2のトランジスタ及び前記第3のトランジスタのためのゲート‐ソース電圧の2倍のバイアス信号に強いるために、前記第1のトランジスタ第1のソース、前記第3のトランジスタの第3のソース、及び前記第4のトランジスタの第4のドレインに電気的に接続されるアナログ信号ノードからの電流をシンクすることであって、これがまた、前記第1のトランジスタ及び前記第4のトランジスタを、前記第1のトランジスタ及び前記第4のトランジスタのためのゲート‐ソース電圧の2倍までバイアスすること、
を含む、方法。 - 請求項7に記載の方法であって、
前記第1のトランジスタの第1のドレインにおいてアナログ入力信号を受信すること、及び
前記第4のトランジスタの第4のドレインに電気的に接続されるアナログ出力ラインにおいて前記アナログ入力信号に対応するアナログ出力信号を出力すること、
を更に含む、方法。 - 送信ゲート回路装置であって、
一定のゲートバイアスをマッチドトランジスタのアレイに提供するように構成される自己バイアスされたゲートドライブ、
を含み、
前記自己バイアスされたゲートドライブが、
マッチドトランジスタの前記アレイの個別のトランジスタにわたってバイアス電流を提供するように構成される電流源、
電圧入力ノードにおけるバイアス電圧を、マッチドトランジスタの前記アレイの前記個別のトランジスタのためのゲート‐ソース電圧の倍数に設定するために、マッチドトランジスタの前記アレイの前記個別のトランジスタにわたって前記バイアス電流をシンクするように構成される電流シンク、及び
マッチドトランジスタの前記アレイの前記個別のトランジスタからのトランジスタの異なるセットであって、トランジスタの前記異なるセットの一つにおいて受信されるアナログ入力信号が、トランジスタの前記異なるセットのためのゲート‐ソース電圧の倍数でバイアスされるべきトランジスタの前記異なるセットの別の一つからアナログ出力信号として出力されるように信号経路を提供するように構成される、トランジスタの前記異なるセット、
を含む、装置。 - 請求項9に記載の送信ゲート回路装置であって、
マッチドトランジスタの前記アレイの前記個別のトランジスタが、第2のトランジスタ及び第3のトランジスタを含み、
トランジスタの前記異なるセットが、第1のトランジスタ及び第4のトランジスタを含み、
前記第1のトランジスタが、前記アナログ入力信号を受信するように構成されるアナログ入力ラインに電気的に接続される第1のドレインと、前記電圧入力ノードに電気的に接続される第1のゲートと、アナログ信号ノードに電気的に接続される第1のソースとを有し、
前記第2のトランジスタ及び前記第3のトランジスタが、前記電圧入力ノードと前記アナログ信号ノードとの間に電気的に接続され、
前記第2のトランジスタが、前記電圧入力ノードに電気的に接続される第2のドレイン及び第2のゲートを有し、
前記第3のトランジスタが、いずれも前記第2のトランジスタの第2のソースに電気的に接続される第3のドレイン及び第3のゲートと、前記アナログ信号ノードに電気的に接続される第3のソースとを有し、
前記第4のトランジスタが、前記アナログ信号ノードに電気的に接続される第4のソースと、前記電圧入力ノードに電気的に接続される第4のゲートと、前記アナログ出力ラインに電気的に接続される第4のドレインとを有する、
装置。 - 請求項10に記載の送信ゲート回路装置であって、
第1のトランジスタダイオードであって、前記第1のトランジスタの前記第1のソース及び第1のボディに電気的に接続されるアノードと、前記第1のドレインに電気的に接続されるカソードとを有する、前記第1のトランジスタダイオード、及び
第4のトランジスタダイオードであって、前記第4のトランジスタの前記第4のソース及び第4のボディに電気的に接続されるアノードと、前記第4のドレインに電気的に接続されるカソードとを有する、前記第4のトランジスタダイオード、
を更に含む、装置。 - 請求項9に記載の装置であって、ダイオードを更に含み、前記ダイオードが、前記第1のソース及び前記第4のソースに電気的に接続されるアノードを有し、前記電圧入力ノードに電気的に接続されるカソードを有する、装置。
- 請求項9に記載の装置であって、前記第1のソース及び前記第4のソースに電気的に接続されるアナログ信号ノードにおける信号が、前記第1のドレインにより受信されるアナログ入力信号によって決められ得るように、前記電流シンクが、前記第2のトランジスタ及び前記第3のトランジスタをバイアスするために用いられる電流をシンクするように構成される、装置。
- 請求項9に記載の装置であって、更に、低ドロップアウトレギュレータ回路要素を含み、
前記低ドロップアウトレギュレータ回路要素が、
第5のトランジスタであって、前記自己バイアスされたゲートドライブからアナログ出力信号を受信するように低ドロップアウトレギュレータ入力ラインに、及び分圧器を備えた低ドロップアウトレギュレータ出力ラインに、電気的に接続される、前記第5のトランジスタ、及び
エラー増幅器回路であって、前記分圧器に電気的に接続され、前記分圧器からの信号を基準電圧と比較するように及びフィードバック信号を前記自己バイアスされたゲートドライブに出力するように構成される、エラー増幅器回路、
を含む、装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/677,858 US8975948B2 (en) | 2012-11-15 | 2012-11-15 | Wide common mode range transmission gate |
US13/677,858 | 2012-11-15 | ||
PCT/US2013/070339 WO2014078677A1 (en) | 2012-11-15 | 2013-11-15 | Wide common mode range transmission gate |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016501477A true JP2016501477A (ja) | 2016-01-18 |
JP2016501477A5 JP2016501477A5 (ja) | 2017-01-05 |
JP6529435B2 JP6529435B2 (ja) | 2019-06-12 |
Family
ID=50681139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015542828A Active JP6529435B2 (ja) | 2012-11-15 | 2013-11-15 | ワイドコモンモードレンジ送信ゲート |
Country Status (4)
Country | Link |
---|---|
US (1) | US8975948B2 (ja) |
JP (1) | JP6529435B2 (ja) |
CN (1) | CN104769844B (ja) |
WO (1) | WO2014078677A1 (ja) |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9288089B2 (en) | 2010-04-30 | 2016-03-15 | Ecole Polytechnique Federale De Lausanne (Epfl) | Orthogonal differential vector signaling |
US9288082B1 (en) | 2010-05-20 | 2016-03-15 | Kandou Labs, S.A. | Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences |
US9251873B1 (en) | 2010-05-20 | 2016-02-02 | Kandou Labs, S.A. | Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications |
US9362962B2 (en) | 2010-05-20 | 2016-06-07 | Kandou Labs, S.A. | Methods and systems for energy-efficient communications interface |
US9450744B2 (en) | 2010-05-20 | 2016-09-20 | Kandou Lab, S.A. | Control loop management and vector signaling code communications links |
US8593305B1 (en) | 2011-07-05 | 2013-11-26 | Kandou Labs, S.A. | Efficient processing and detection of balanced codes |
US9077386B1 (en) | 2010-05-20 | 2015-07-07 | Kandou Labs, S.A. | Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication |
US9246713B2 (en) | 2010-05-20 | 2016-01-26 | Kandou Labs, S.A. | Vector signaling with reduced receiver complexity |
US9667379B2 (en) | 2010-06-04 | 2017-05-30 | Ecole Polytechnique Federale De Lausanne (Epfl) | Error control coding for orthogonal differential vector signaling |
US9275720B2 (en) | 2010-12-30 | 2016-03-01 | Kandou Labs, S.A. | Differential vector storage for dynamic random access memory |
US9268683B1 (en) | 2012-05-14 | 2016-02-23 | Kandou Labs, S.A. | Storage method and apparatus for random access memory using codeword storage |
WO2014113727A1 (en) | 2013-01-17 | 2014-07-24 | Kandou Labs, S.A. | Methods and systems for chip-to-chip communication with reduced simultaneous switching noise |
WO2014124450A1 (en) | 2013-02-11 | 2014-08-14 | Kandou Labs, S.A. | Methods and systems for high bandwidth chip-to-chip communications interface |
EP2979388B1 (en) | 2013-04-16 | 2020-02-12 | Kandou Labs, S.A. | Methods and systems for high bandwidth communications interface |
WO2014210074A1 (en) | 2013-06-25 | 2014-12-31 | Kandou Labs SA | Vector signaling with reduced receiver complexity |
US9106465B2 (en) * | 2013-11-22 | 2015-08-11 | Kandou Labs, S.A. | Multiwire linear equalizer for vector signaling code receiver |
US9806761B1 (en) | 2014-01-31 | 2017-10-31 | Kandou Labs, S.A. | Methods and systems for reduction of nearest-neighbor crosstalk |
CN105993151B (zh) | 2014-02-02 | 2019-06-21 | 康杜实验室公司 | 低isi比低功率芯片间通信方法和装置 |
WO2015131203A1 (en) | 2014-02-28 | 2015-09-03 | Kandou Lab, S.A. | Clock-embedded vector signaling codes |
US9509437B2 (en) | 2014-05-13 | 2016-11-29 | Kandou Labs, S.A. | Vector signaling code with improved noise margin |
US9148087B1 (en) | 2014-05-16 | 2015-09-29 | Kandou Labs, S.A. | Symmetric is linear equalization circuit with increased gain |
US9112550B1 (en) | 2014-06-25 | 2015-08-18 | Kandou Labs, SA | Multilevel driver for high speed chip-to-chip communications |
CN105262467B (zh) * | 2014-07-10 | 2018-05-04 | 恩智浦有限公司 | 体偏置的电路与方法 |
EP3138253A4 (en) | 2014-07-10 | 2018-01-10 | Kandou Labs S.A. | Vector signaling codes with increased signal to noise characteristics |
US9432082B2 (en) | 2014-07-17 | 2016-08-30 | Kandou Labs, S.A. | Bus reversable orthogonal differential vector signaling codes |
EP3152879B1 (en) | 2014-07-21 | 2019-09-04 | Kandou Labs S.A. | Multidrop data transfer |
CN106576087B (zh) | 2014-08-01 | 2019-04-12 | 康杜实验室公司 | 带内嵌时钟的正交差分向量信令码 |
US9674014B2 (en) | 2014-10-22 | 2017-06-06 | Kandou Labs, S.A. | Method and apparatus for high speed chip-to-chip communications |
KR102517583B1 (ko) | 2015-06-26 | 2023-04-03 | 칸도우 랩스 에스에이 | 고속 통신 시스템 |
US9557760B1 (en) | 2015-10-28 | 2017-01-31 | Kandou Labs, S.A. | Enhanced phase interpolation circuit |
US9577815B1 (en) | 2015-10-29 | 2017-02-21 | Kandou Labs, S.A. | Clock data alignment system for vector signaling code communications link |
US10055372B2 (en) | 2015-11-25 | 2018-08-21 | Kandou Labs, S.A. | Orthogonal differential vector signaling codes with embedded clock |
WO2017132292A1 (en) | 2016-01-25 | 2017-08-03 | Kandou Labs, S.A. | Voltage sampler driver with enhanced high-frequency gain |
US10003454B2 (en) | 2016-04-22 | 2018-06-19 | Kandou Labs, S.A. | Sampler with low input kickback |
CN115085727A (zh) | 2016-04-22 | 2022-09-20 | 康杜实验室公司 | 高性能锁相环 |
WO2017189931A1 (en) | 2016-04-28 | 2017-11-02 | Kandou Labs, S.A. | Vector signaling codes for densely-routed wire groups |
US10153591B2 (en) | 2016-04-28 | 2018-12-11 | Kandou Labs, S.A. | Skew-resistant multi-wire channel |
WO2017190102A1 (en) | 2016-04-28 | 2017-11-02 | Kandou Labs, S.A. | Low power multilevel driver |
BE1024217B1 (nl) * | 2016-05-17 | 2017-12-19 | Icsense Nv | Analoog schakelcircuit |
US9906358B1 (en) | 2016-08-31 | 2018-02-27 | Kandou Labs, S.A. | Lock detector for phase lock loop |
US10411922B2 (en) | 2016-09-16 | 2019-09-10 | Kandou Labs, S.A. | Data-driven phase detector element for phase locked loops |
US10200188B2 (en) | 2016-10-21 | 2019-02-05 | Kandou Labs, S.A. | Quadrature and duty cycle error correction in matrix phase lock loop |
US10200218B2 (en) | 2016-10-24 | 2019-02-05 | Kandou Labs, S.A. | Multi-stage sampler with increased gain |
US10372665B2 (en) | 2016-10-24 | 2019-08-06 | Kandou Labs, S.A. | Multiphase data receiver with distributed DFE |
US10116468B1 (en) | 2017-06-28 | 2018-10-30 | Kandou Labs, S.A. | Low power chip-to-chip bidirectional communications |
US10686583B2 (en) | 2017-07-04 | 2020-06-16 | Kandou Labs, S.A. | Method for measuring and correcting multi-wire skew |
US10203226B1 (en) | 2017-08-11 | 2019-02-12 | Kandou Labs, S.A. | Phase interpolation circuit |
US10496583B2 (en) | 2017-09-07 | 2019-12-03 | Kandou Labs, S.A. | Low power multilevel driver for generating wire signals according to summations of a plurality of weighted analog signal components having wire-specific sub-channel weights |
US10326623B1 (en) | 2017-12-08 | 2019-06-18 | Kandou Labs, S.A. | Methods and systems for providing multi-stage distributed decision feedback equalization |
US10554380B2 (en) | 2018-01-26 | 2020-02-04 | Kandou Labs, S.A. | Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation |
US10566972B1 (en) * | 2019-04-02 | 2020-02-18 | Apple Inc. | Analog switches immune to power sequence |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56147497U (ja) * | 1981-02-26 | 1981-11-06 | ||
JP2004054629A (ja) * | 2002-07-19 | 2004-02-19 | Canon Inc | 定電圧源 |
JP2005348206A (ja) * | 2004-06-04 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 高周波スイッチ回路及びそれを用いた半導体装置 |
JP2007538475A (ja) * | 2004-05-19 | 2007-12-27 | インターナショナル レクティファイアー コーポレイション | 高く、かつ広い作動電圧レンジのためのバイアス回路を備えるゲートドライバー出力ステージ |
JP2008167556A (ja) * | 2006-12-27 | 2008-07-17 | Sanyo Electric Co Ltd | スイッチング制御回路 |
JP2009182572A (ja) * | 2008-01-30 | 2009-08-13 | Toshiba Corp | 電源回路 |
WO2011114948A1 (ja) * | 2010-03-19 | 2011-09-22 | ローランド株式会社 | 電子スイッチ装置 |
JP2012054694A (ja) * | 2010-08-31 | 2012-03-15 | On Semiconductor Trading Ltd | 双方向スイッチおよびそれを用いたスイッチ回路 |
US20120241859A1 (en) * | 2011-03-24 | 2012-09-27 | Silicon Works Co., Ltd | Switch circuit using ldmos element |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3215859A (en) | 1962-11-20 | 1965-11-02 | Radiation Inc | Field effect transistor gate |
SU1274147A1 (ru) * | 1985-01-07 | 1986-11-30 | Новосибирский электротехнический институт связи им.Н.Д.Псурцева | Электронный ключ |
JPH02172319A (ja) | 1988-12-26 | 1990-07-03 | Kokusai Electric Co Ltd | アナログスイッチ回路 |
SU1704279A1 (ru) * | 1989-10-03 | 1992-01-07 | Запорожский индустриальный институт | Электронный переключатель |
US5783952A (en) * | 1996-09-16 | 1998-07-21 | Atmel Corporation | Clock feedthrough reduction system for switched current memory cells |
JP2000353944A (ja) * | 1999-06-10 | 2000-12-19 | Denso Corp | スイッチ回路および多値電圧出力回路 |
US6522187B1 (en) * | 2001-03-12 | 2003-02-18 | Linear Technology Corporation | CMOS switch with linearized gate capacitance |
US7427887B2 (en) * | 2005-05-13 | 2008-09-23 | Analog Devices, Inc. | Open drain driver, and a switch comprising the open drain driver |
JP4987447B2 (ja) * | 2006-11-30 | 2012-07-25 | オンセミコンダクター・トレーディング・リミテッド | 半導体集積回路 |
CN101399546B (zh) * | 2007-09-26 | 2010-11-10 | 中芯国际集成电路制造(上海)有限公司 | 数模转换单元和电路 |
-
2012
- 2012-11-15 US US13/677,858 patent/US8975948B2/en active Active
-
2013
- 2013-11-15 JP JP2015542828A patent/JP6529435B2/ja active Active
- 2013-11-15 CN CN201380056878.0A patent/CN104769844B/zh active Active
- 2013-11-15 WO PCT/US2013/070339 patent/WO2014078677A1/en active Application Filing
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56147497U (ja) * | 1981-02-26 | 1981-11-06 | ||
JP2004054629A (ja) * | 2002-07-19 | 2004-02-19 | Canon Inc | 定電圧源 |
JP2007538475A (ja) * | 2004-05-19 | 2007-12-27 | インターナショナル レクティファイアー コーポレイション | 高く、かつ広い作動電圧レンジのためのバイアス回路を備えるゲートドライバー出力ステージ |
JP2005348206A (ja) * | 2004-06-04 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 高周波スイッチ回路及びそれを用いた半導体装置 |
JP2008167556A (ja) * | 2006-12-27 | 2008-07-17 | Sanyo Electric Co Ltd | スイッチング制御回路 |
JP2009182572A (ja) * | 2008-01-30 | 2009-08-13 | Toshiba Corp | 電源回路 |
WO2011114948A1 (ja) * | 2010-03-19 | 2011-09-22 | ローランド株式会社 | 電子スイッチ装置 |
JP2012054694A (ja) * | 2010-08-31 | 2012-03-15 | On Semiconductor Trading Ltd | 双方向スイッチおよびそれを用いたスイッチ回路 |
US20120241859A1 (en) * | 2011-03-24 | 2012-09-27 | Silicon Works Co., Ltd | Switch circuit using ldmos element |
Also Published As
Publication number | Publication date |
---|---|
US20140132331A1 (en) | 2014-05-15 |
JP6529435B2 (ja) | 2019-06-12 |
WO2014078677A8 (en) | 2015-10-08 |
CN104769844B (zh) | 2018-05-29 |
US8975948B2 (en) | 2015-03-10 |
WO2014078677A1 (en) | 2014-05-22 |
CN104769844A (zh) | 2015-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6529435B2 (ja) | ワイドコモンモードレンジ送信ゲート | |
US8004340B2 (en) | System and method for a semiconductor switch | |
US8604862B2 (en) | Four-quadrant bootstrapped switch circuit | |
US9621156B2 (en) | Analog switches and methods for controlling analog switches | |
US8710541B2 (en) | Bi-directional switch using series connected N-type MOS devices in parallel with series connected P-type MOS devices | |
US11474546B2 (en) | Method of operating a low dropout regulator by selectively removing and replacing a DC bias from a power transistor within the low dropout regulator | |
US8129862B2 (en) | Scalable highest available voltage selector circuit | |
US7755392B1 (en) | Level shift circuit without high voltage stress of transistors and operating at low voltages | |
JP2016127573A (ja) | アナログスイッチ、および、マルチプレクサ | |
US8502604B2 (en) | Layout method for differential amplifier and layout using the same | |
US9100017B2 (en) | Impedance component having low sensitivity to power supply variations | |
US8143812B2 (en) | Clamp to enable low voltage switching for high voltage terminal applications | |
US7468873B2 (en) | Over-voltage protected semiconductor device | |
EP2536023B1 (en) | Method and apparatus for biasing rail to rail DMOS amplifier output stage | |
US20160259360A1 (en) | Reference voltage circuit | |
US20150256171A1 (en) | High voltage switch with two or more outputs | |
US20140361790A1 (en) | Drive circuit, switch apparatus, and test apparatus | |
US7663398B1 (en) | Circuit and method for high impedance input/output termination in shut off mode and for negative signal swing | |
TWI683539B (zh) | 具有可切換電流偏壓電路的放大器 | |
US9374047B2 (en) | Buffer circuit | |
US8228115B1 (en) | Circuit for biasing a well from three voltages | |
US20240178827A1 (en) | High voltage switch | |
US11431336B2 (en) | Switching circuit | |
US11527954B2 (en) | Regulator circuit and front end module including the same | |
US8575989B1 (en) | High isolation switch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161114 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180124 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180424 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180625 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180723 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190325 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20190325 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20190408 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190514 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6529435 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |