CN101399546B - 数模转换单元和电路 - Google Patents
数模转换单元和电路 Download PDFInfo
- Publication number
- CN101399546B CN101399546B CN2007100464877A CN200710046487A CN101399546B CN 101399546 B CN101399546 B CN 101399546B CN 2007100464877 A CN2007100464877 A CN 2007100464877A CN 200710046487 A CN200710046487 A CN 200710046487A CN 101399546 B CN101399546 B CN 101399546B
- Authority
- CN
- China
- Prior art keywords
- transistor
- drain electrode
- output
- oxide
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一种数模转换单元,包括镜像晶体管、第一输出晶体管、第二输出晶体管、开关控制元件和电压维持元件,其中,开关控制元件的输出端连接所述镜像晶体管的栅极,控制所述镜像晶体管的开启或关闭,电压维持元件,用于在所述镜像晶体管关闭时,维持镜像晶体管、第一输出晶体管、第二输出晶体管的直流电压值。所述的数模转换单元具有低功耗的优点,并且可以实现高速数模转换。本发明还提供一种包括所述数模转换单元的数模转换电路。
Description
技术领域
本发明涉及电子电路设计,特别是涉及一种数模转换单元和电路。
背景技术
随着数字时代的到来,视频技术正日益走向数字化,越来越多的显示装置可用于接收数字视频信号,在显示装置的系统芯片电路中包含有数模转换电路(DAC,Digital to Analog Converter),用于将接收的数字视频信号转换成可供显示的模拟视频信号。
为了保证数模转换电路的高速度,通常会给数模转换电路提供恒定的电流,如专利号为US6741195的美国专利公开的一种数模转换电路,请参考图6,该数模转换电路100包括多个数模转换单元102、104、106、108,晶体管110以二极管方式连接,为各个数模转换单元提供参考电流源Iref。以数模转换单元102为例,经过镜像晶体管120的电流与参考电流源Iref成一定的比例,当输入IN为0时,经过镜像晶体管120的电流经输出晶体管124形成电流Iout1*,电流Iout1为0;当输入IN为1时,经过镜像晶体管120的电流经输出晶体管122形成电流Iout1。数模转换单元102、104、106、108的输出电流Iout1*、Iout2*、Iout3*、Iout4*组合形成电流Iout*,数模转换单元102、104、106、108的输出电流Iout1、Iout2、Iout3、Iout4组合形成模拟电流输出Iout。
上述电路中,无论数模转换单元是否需要输出电流(即输入IN为0或1时),参考电流源Iref始终流入数模转换单元以保证数模转换单元工作在高速状态,这样数模转换单元始终处于耗电的状态。然而,随着深次微米技术的发展,对系统芯片电路的功耗限制也提出了更高的要求,因此上述电路就难以满足系统芯片低功耗的要求。
发明内容
本发明解决的问题是,提供一种低功耗的数模转换单元和电路。
为解决上述问题,本发明提供一种数模转换单元,包括镜像晶体管、第一输出晶体管、第二输出晶体管、开关控制元件和电压维持元件。其中,开关控制元件的输出端与所述镜像晶体管的栅极连接,控制所述镜像晶体管的开启或关闭;电压维持元件,用于在数模转换单元关闭时,维持镜像晶体管、第一输出晶体管、第二输出晶体管的直流电压值。
在本发明的实施例中,所述开关控制元件包括第一控制晶体管和第二控制晶体管,第一控制晶体管的漏极和第二控制晶体管的漏极连接形成所述开关控制元件的输出端,其中,
第一控制晶体管的栅极与第一控制信号连接,源极与模拟电压源输入连接;
第二控制晶体管的栅极与第二控制信号连接,源极与参考电压源连接,漏极与第一控制晶体管的漏极连接;
镜像晶体管的栅极与第一控制晶体管的漏极和第二控制晶体管的漏极连接,源极与模拟电压源输入连接;
第一输出晶体管的栅极与第一数字信号连接,源极与镜像晶体管的漏极连接;
第二输出晶体管的栅极与第二数字信号连接,源极与镜像晶体管的漏极和第一输出晶体管的源极连接。
所述第一数字信号和第二数字信号为互补的用于选择输出的信号,在第一数字信号开启第一输出晶体管前,第二控制信号关闭第二控制晶体管的时间先于第一控制信号开启第一控制晶体管的时间;在第二数字信号开启第二输出晶体管前,第一控制信号关闭第一控制晶体管的时间先于第二控制信号开启第二控制晶体管的时间。
在本发明的一个实施例中,所述电压维持元件为运算放大器,所述运算放大器的一个输入与第二输出晶体管的漏极连接,另一个输入与运算放大器的输出和第一输出晶体管的漏极连接。
在本发明另一个实施例中,所述电压维持元件为偏置晶体管,所述偏置晶体管的栅极与参考电压源连接,源极与模拟电压源输入连接、漏极与镜像晶体管的漏极连接,所述第一输出晶体管的漏极与模拟负电压源输入连接。
在本发明又一个实施例中,所述电压维持元件为第三输出晶体管,所述第三输出晶体管的源极与第一输出晶体管的漏极连接,栅极和漏极与模拟负电压源输入连接。
可选的,所述数模转换单元的镜像晶体管和第一、第二输出晶体管间还串接有补偿晶体管,所述补偿晶体管的栅极与偏置电压源连接,源极与镜像晶体管的漏极连接,漏极与第一、第二输出晶体管的源极连接。
本发明还提供一种数模转换电路,包括:
电压电流转换单元,用于提供参考电压源和参考电流源;
至少一个数模转换单元,所述数模转换单元包括镜像晶体管、第一输出晶体管、第二输出晶体管、开关控制元件和电压维持元件,其中,所述开关控制元件的输入端与所述参考电压源连接、输出端与所述镜像晶体管的栅极连接,控制开启或关闭所述参考电压源、参考电流源与镜像晶体管的通路,所述电压维持元件用于在所述参考电压源、参考电流源与镜像晶体管的通路关闭时,维持镜像晶体管、第一输出晶体管、第二输出晶体管的直流电压值。
在本发明的实施例中,所述电压电流转换单元包括带隙基准源、第一运算放大器、第一晶体管、第二晶体管、第三晶体管和电阻,其中,带隙基准源提供基准电压源,第一运算放大器的一端输入与基准电压源连接,另一端输入与电阻连接,第一运算放大器输出参考电压源、其连接第一晶体管的栅极,第一晶体管的源极与模拟电压源输入连接,第一晶体管的漏极与第二晶体管的源极连接,第三晶体管的栅极接地,第三晶体管的源极和第二晶体管的漏极连接,第三晶体管的漏极连接电阻和第一运算放大器的另一端输入。
可选的,所述数模转换单元的镜像晶体管和第一、第二输出晶体管间还串接有补偿晶体管,所述补偿晶体管的栅极与偏置电压源连接,源极与镜像晶体管的漏极连接,漏极与第一、第二输出晶体管的源极连接。
可选的,所述的数模转换电路还包括偏置电压单元,用于提供偏置电压源给所述数模转换单元的补偿晶体管。所述偏置电压单元包括:第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管,其中,第四晶体管的栅极与参考电压源连接,第四晶体管的源极与模拟电压源输入连接,第五晶体管的栅极和漏极连接并与第四晶体管的漏极连接,第七晶体管的栅极和漏极连接并与第五晶体管的源极连接,第七晶体管的源极接地,第六晶体管的栅极与第五晶体管的栅极连接,第八晶体管的漏极与第六晶体管的源极连接,第八晶体管的栅极与第七晶体管的栅极连接,第八晶体管的源极接地,第九晶体管的源极与模拟电压源输入连接,第九晶体管的栅极和漏极连接并与第六晶体管的漏极和第二晶体管的栅极连接,第九晶体管的栅极电压为偏置电压源。
与现有技术相比,上述技术方案通过开关控制元件开启或关闭镜像晶体管,从而开启或关闭数模转换单元,由此达到省电和低功耗的目的。并且上述技术方案在数模转换单元中增加了电压维持元件,在数模转换单元处于省电模式时,电压维持元件使各晶体管维持在工作时的直流电压值附近,因而在数模转换单元进入工作模式时,各晶体管能够迅速回复到所需的直流电压值,由此实现高速数模转换的目的。
附图说明
图1是本发明第一实施例数模转换单元的电路结构图;
图2是本发明第二实施例数模转换单元的电路结构图;
图3是本发明第三实施例数模转换单元的电路结构图;
图4是图1所示的第一控制信号、第二控制信号、第一数字信号、第二数字信号与待转换的数字信号的时序关系图;
图5A和5B是本发明实施例数模转换电路的电路结构图;
图6是现有技术中一种数模转换电路的电路结构图。
具体实施方式
本发明是在数模转换电路的省电模式时,通过开关控制元件关闭数模转换单元,并通过电压维持元件维持电压,以此达到低功耗且高速度数模转换的目的。
下面结合附图和实施例对本发明数模转换单元和电路的具体实施方式做详细的说明。
第一实施例
如图1所示,本实施例的数模转换单元包括:第一控制晶体管M30、第二控制晶体管M31、镜像晶体管M20、补偿晶体管M21、第一输出晶体管M22、第二输出晶体管M23、以及电压维持元件A2;输入信号包括:第一控制信号PSb1、第二控制信号PS1、第一数字信号Sb1、第二数字信号S1,分别是由待转换的数字信号经延时和反相电路得到;电源信号包括:模拟电压源输入AVDD、参考电压源Vp1、参考电流源Ip1、偏置电压源Vp2,其中,模拟电压源输入AVDD、参考电压源Vp1、偏置电压源Vp2的电压值应保证与其连接的晶体管导通时都工作在饱和区;输出信号为Iout1。
第一控制晶体管M30为PMOS晶体管,包括:与第一控制信号PSb1连接的栅极、与模拟电压源输入AVDD连接的源极、以及漏极。
第二控制晶体管M31为PMOS晶体管,包括:与第二控制信号PS1连接的栅极、与参考电压源Vp1连接的源极、以及与第一控制晶体管M30的漏极连接的漏极。
镜像晶体管M20为PMOS晶体管,包括:与第一控制晶体管M30的漏极和第二控制晶体管M31的漏极连接的栅极、与模拟电压源输入AVDD连接的源极、以及漏极。
补偿晶体管M21为PMOS晶体管,包括:与偏置电压源Vp2连接的栅极、与镜像晶体管M20的漏极连接的源极、以及漏极。
第一输出晶体管M22为PMOS晶体管,包括:与第一数字信号Sb1连接的栅极、与补偿晶体管M21的漏极连接的源极、以及漏极。
第二输出晶体管M23为PMOS晶体管,包括:与第二数字信号S1连接的栅极、与补偿晶体管M21的漏极和第一输出晶体管M22的源极连接的源极、以及漏极。第二输出晶体管M23的漏极的输出电流Iout1即为模拟信号输出。
电压维持元件A2为运算放大器,运算放大器A2的一个输入与第二输出晶体管M23的漏极连接,另一个输入与运算放大器A2的输出和第一输出晶体管M22的漏极连接,即将第一输出晶体管M22的漏极的输出电压Vb设置为与第二输出晶体管M23的漏极的输出电压Vout相等的电压值。
上述第一控制信号PSb1、第二控制信号PS1、第一数字信号Sb1、第二数字信号S1是由待转换的数字信号经延时和反相电路转换得到的。待转换的数字信号与第一控制信号PSb1、第二控制信号PS1、第一数字信号Sb1、第二数字信号S1的时序关系如图4所示:当待转换的数字信号由低变高时,第一控制信号PSb1由低变高;经过一段延迟时间后,第二控制信号PS1由高变低;再经过一段延迟时间后,第一数字信号Sb1由低变高,第二数字信号S1由高变低,此时数模转换单元的模拟信号由Iout1输出。当待转换的数字信号由高变低时,第一数字信号Sb1由高变低,第二数字信号S1由低变高;经过一段延迟时间后,第二控制信号PS1由低变高;再经过一段延迟时间后,第一控制信号PSb1由高变低。因此,第一数字信号Sb1、第二数字信号S1是一组互补的用于选择输出的信号,第一控制信号PSb1、第二控制信号PS1是一组与第一数字信号Sb1、第二数字信号S1相关的省电控制信号。
下面结合图1和图4说明本实施例数模转换单元1的具体工作过程。
待转换的数字信号由低变高时(即由0变1,数模转换单元进入工作模式),第一控制信号PSb1由低变高,由此关闭第一控制晶体管M30;经过一段延迟时间后,第二控制信号PS1由高变低,由此开启第二控制晶体管M31和镜像晶体管M20,由于第一控制信号PSb1先于第二控制信号PS1变化,即在第二控制信号PS1开启第二控制晶体管M31之前,第一控制信号PSb1已经彻底关闭第一控制晶体管M30,因此模拟电压源输入AVDD就不会通过第一控制晶体管M30影响镜像晶体管M20的栅极电压即参考电压源Vp1,从而也不会导致输出波动;再经过一段延迟时间后,第一数字信号Sb1由低变高,第二数字信号S1由高变低,由此关闭第一输出晶体管M22,开启第二输出晶体管M23,第二输出晶体管M23的漏极的输出电流Iout1即为模拟信号输出。
待转换的数字信号由高变低时(即由1变0,数模转换单元进入省电模式),第一数字信号Sb1由高变低,第二数字信号S1由低变高,由此开启第一输出晶体管M22,关闭第二输出晶体管M23,第二输出晶体管M23的漏极的输出电流Iout1为0;经过一段延迟时间后,第二控制信号PS1由低变高,由此关闭第二控制晶体管M31,参考电压源Vp1不需要对数模转换单元供电,参考电流源Ip1不会流入数模转换单元,从而达到省电的目的;再经过一段延迟时间后,第一控制信号PSb1由高变低,由此开启第一控制晶体管M30,关闭镜像晶体管M20,由于第二控制信号PS1先于第一控制信号PSb1变化,即在第二控制信号PS1彻底关闭第二控制晶体管M31后,第一控制信号PSb1才开启第一控制晶体管M30,因此,模拟电压源输入AVDD就不会通过第一控制晶体管M30、第二控制晶体管M31影响参考电压源Vp1,从而也不会影响其它数模转换单元(通常多个数模转换单元会同时应用于数模转换电路中)。并且由于第一输出晶体管M22的漏极的输出电压Vb设置为与第二输出晶体管M23的漏极的输出电压Vout相等的电压值,因此可以使镜像晶体管M20、补偿晶体管M21、第一输出晶体管M22、第二输出晶体管M23维持在其所需的直流电压值附近,当数模转换单元进入工作模式时,镜像晶体管M20、补偿晶体管M21、第一输出晶体管M22、第二输出晶体管M23能够迅速达到所需的直流电压值,从而实现数模转换的高速不受影响。
另外,需要说明的是,上述补偿晶体管M21可以省略,即镜像晶体管M20的漏极直接与第一输出晶体管M22的源极和第二输出晶体管M23的源极连接。当镜像晶体管M20的器件结构缩小,沟道长度随之缩短而可能引起短沟道效应,短沟道效应会降低器件的输出阻抗,因此,加入补偿晶体管M21的作用在于提高输出阻抗,以此降低短沟道效应对镜像晶体管M20的影响。
第二实施例
请参考图2,本实施例的数模转换单元1’与第一实施例的数模转换单元1的区别在于:镜像晶体管M20分为并联的镜像晶体管M20A和偏置晶体管M20B,将偏置晶体管M20B取代运算放大器A2作为电压维持元件,镜像晶体管M20A与第一实施例的镜像晶体管M20的连接方式相同。偏置晶体管M20B的尺寸远小于镜像晶体管M20A的尺寸且与镜像晶体管M20A的尺寸成一定的比例,因此偏置晶体管M20B用于提供一个微小偏置。
偏置晶体管M20B为PMOS晶体管,包括:与参考电压源Vp1连接的栅极、与模拟电压源输入AVDD连接的源极、以及与镜像晶体管M20A的漏极连接的漏极。第一输出晶体管M22的漏极与模拟负电压源输入AVSS连接。在待转换的数字信号为低时(省电模式),偏置晶体管M20B提供的微小偏置可使镜像晶体管M20A、补偿晶体管M21、第一输出晶体管M22、第二输出晶体管M23仍能维持在其所需的直流电压值附近;因此,当待转换的数字信号为高时(工作模式),镜像晶体管M20A和偏置晶体管M20B、补偿晶体管M21、第一输出晶体管M22、第二输出晶体管M23能够迅速达到所需的直流电压值,从而实现数模转换的高速不受影响。
第三实施例
请参考图3,本实施例的数模转换单元1”与第一实施例的数模转换单元1的区别在于:将第三输出晶体管M24取代运算放大器A2作为电压维持元件。
第三输出晶体管M24为PMOS晶体管,包括:连接在一起并与模拟负电压源输入AVSS连接的栅极和漏极、与第一输出晶体管M22的漏极连接的源极,即第三输出晶体管M24以二极管方式连接,将第一输出晶体管M22的漏极的输出电压Vb设置为第三输出晶体管的漏源极电压与模拟负电压源输入AVSS的电压之和,从而在待转换的数字信号为低时(省电模式)能够维持镜像晶体管M20、补偿晶体管M21、第一输出晶体管M22、第二输出晶体管M23的直流电压值,因此,当待转换的数字信号为高时(转换模式),镜像晶体管M20、补偿晶体管M21、第一输出晶体管M22、第二输出晶体管M23能够迅速达到所需的直流电压值,从而实现数模转换的高速不受影响。
图5A为本发明实施例的数模转换电路的电路结构图,包括:电压电流转换单元51、偏置电压单元52、如图5B所示的多个数模转换单元,为简化附图,图5A中仅示例性的给出了数模转换单元1与电压电流转换单元51、偏置电压单元52的连接,其它的数模转换单元2、......、n均予以省略。另外,图5A中的数模转换单元1为第一实施例所述的数模转换单元1,其也可以以第二实施例所述的数模转换单元1’或第三实施例所述的数模转换单元1”替换。
多个数模转换单元的连接方式如图5B所示,数模转换单元的个数n与译码方式有关,例如,对于权二进制译码方式,数模转换单元的个数n与待转换的数字信号的位数相同。各个转换单元的电路结构相同,多个数模转换单元1、2、......、n的模拟电压源输入AVDD,参考电压源Vp1,偏置电压源Vp2,参考电流源Ip1相同;第一控制信号PSb1、PSb2、......、PSbn,第二控制信号PS1、PS2、......、PSn,第一数字信号Sb1、Sb2、......、Sbn,第二数字信号S1、S2、......、Sn分别与待转换的数字信号对应,其时序关系如图4所示;输出信号Iout1、Iout2、......、Ioutn分别为参考电流源Ip1的2n。
电压电流转换单元51,用于提供数模转换单元的参考电压源Vp1和参考电流源Ip1,包括带隙基准源510、运算放大器A1、第一晶体管M11、第二晶体管M12、第三晶体管M13、电阻Rext,第一晶体管M11、第二晶体管M12、第三晶体管M13均为PMOS晶体管。带隙基准源510用于提供基准电压源Vp,运算放大器A1的一端输入与基准电压源Vp连接,另一端输入与电阻Rext连接,因此,流经电阻Rext的电流Iref为Vp与Rext的比值,运算放大器输出参考电压源Vp1,其连接第一晶体管M11的栅极,第一晶体管M11的源极与模拟电压源输入AVDD连接,第一晶体管M11的漏极与第二晶体管M12的源极连接,第三晶体管M13的栅极接地,第三晶体管M13的源极和第二晶体管M12的漏极连接,第三晶体管M13的漏极连接电阻Rext和运算放大器的另一端输入。由于带隙基准源510可以提供非常稳定的基准电压源Vp,流经电阻Rext的电流Iref也非常稳定,因此可使流经第一晶体管M11的电流Ip1非常稳定,也就是说,电压电流转换单元51可向数模转换单元1提供非常稳定的参考电流源Ip1。
偏置电压单元52,用于提供数模转换单元的偏置电压源Vp2,包括:第四晶体管M14、第五晶体管M15、第六晶体管M16、第七晶体管M17、第八晶体管M18、第九晶体管M19。第四晶体管M14和第九晶体管M19为PMOS晶体管,第五晶体管M15、第六晶体管M16、第七晶体管M17、第八晶体管M18为NMOS晶体管。第四晶体管M14的栅极与参考电压源Vp1连接,第四晶体管M14的源极与模拟电压源输入AVDD连接,第五晶体管M15的栅极和漏极连接并与第四晶体管M14的漏极连接,第七晶体管M17的栅极和漏极连接并与第五晶体管M15的源极连接,第七晶体管M17的源极接地,第六晶体管M16的栅极与第五晶体管M15的栅极连接,第八晶体管M18的漏极与第六晶体管M16的源极连接,第八晶体管M18的栅极与第七晶体管M17的栅极连接,第八晶体管M18的源极接地,第九晶体管M19的源极与模拟电压源输入AVDD连接,第九晶体管M19的栅极和漏极连接并与第六晶体管M16的漏极和第二晶体管M12的栅极连接,第九晶体管M19的栅极电压为偏置电压源Vp2。若数模转换单元1中没有补偿晶体管M21,则偏置电压单元52可以省略。
电压电流转换单元51提供参考电压源Vp1和参考电流源Ip1给数模转换单元1,偏置电压单元52提供偏置电压源Vp2给数模转换单元1,数模转换单元1的电路结构如第一实施例所述,在此不予重复。
综上所述,上述技术方案在数模转换单元中增加了开关控制元件,其输出端(如第一控制晶体管M30的漏极和第二控制晶体管M31的漏极)连接所述镜像晶体管的栅极,在数模转换单元处于工作模式时(待转换的数字信号为1),通过开关控制元件开启镜像晶体管,从而开启数模转换单元,在数模转换单元处于省电模式时(待转换的数字信号为0),通过开关控制元件关闭镜像晶体管,从而关闭数模转换单元,由此达到省电和低功耗的目的。并且上述技术方案在数模转换单元中增加了电压维持元件,如第一实施例中的运算放大器A2、第二实施例中的偏置晶体管M20B、第三实施例中的第三输出晶体管M24,在数模转换单元处于省电模式时,电压维持元件使各晶体管维持在工作时的直流电压值附近,因而在数模转换单元进入工作模式时,各晶体管能够迅速回复到所需的直流电压值,由此实现高速数模转换的目的。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (13)
1.一种数模转换单元,包括镜像晶体管、第一输出晶体管、第二输出晶体管,其特征在于,还包括:
开关控制元件,输出端与所述镜像晶体管的栅极连接,控制所述镜像晶体管的开启或关闭;
电压维持元件,用于在所述镜像晶体管关闭时,维持所述镜像晶体管、第一输出晶体管、第二输出晶体管的直流电压值,
所述开关控制元件包括第一控制晶体管和第二控制晶体管,第一控制晶体管的漏极和第二控制晶体管的漏极连接形成所述开关控制元件的输出端,其中,
第一控制晶体管的栅极与第一控制信号连接,源极与模拟电压源输入连接;
第二控制晶体管的栅极与第二控制信号连接,源极与参考电压源连接,漏极与第一控制晶体管的漏极连接;
镜像晶体管的栅极与第一控制晶体管的漏极和第二控制晶体管的漏极连接,源极与模拟电压源输入连接;
第一输出晶体管的栅极与第一数字信号连接,源极与镜像晶体管的漏极连接;
第二输出晶体管的栅极与第二数字信号连接,源极与镜像晶体管的漏极和第一输出晶体管的源极连接,
所述镜像晶体管、第一输出晶体管、第二输出晶体管、第一控制晶体管和第二控制晶体管为PMOS晶体管,
所述第一数字信号和第二数字信号为互补的用于选择第一输出晶体管或第二输出晶体管输出的信号,在第一数字信号开启第一输出晶体管前,第二控制信号关闭第二控制晶体管的时间先于第一控制信号开启第一控制晶体管的时间;在第二数字信号开启第二输出晶体管前,第一控制信号关闭第一控制晶体管的时间先于第二控制信号开启第二控制晶体管的时间。
2.根据权利要求1所述的数模转换单元,其特征在于,所述电压维持元件为运算放大器,所述运算放大器的一个输入与第二输出晶体管的漏极连接,另一个输入与运算放大器的输出和第一输出晶体管的漏极连接。
3.根据权利要求1所述的数模转换单元,其特征在于,所述电压维持元件为偏置晶体管,所述偏置晶体管为PMOS晶体管,其栅极与参考电压源连接,源极与模拟电压源输入连接、漏极与镜像晶体管的漏极连接,所述第一输出晶体管的漏极与模拟负电压源输入连接。
4.根据权利要求1所述的数模转换单元,其特征在于,所述电压维持元件为第三输出晶体管,所述第三输出晶体管为PMOS晶体管,其源极与第一输出晶体管的漏极连接,栅极和漏极与模拟负电压源输入连接。
5.根据权利要求1至4中任意一项所述的数模转换单元,其特征在于,所述数模转换单元的镜像晶体管和第一、第二输出晶体管间还串接有补偿晶体管,所述补偿晶体管的栅极与偏置电压源连接,源极与镜像晶体管的漏极连接,漏极与第一、第二输出晶体管的源极连接。
6.一种数模转换电路,其特征在于,包括:
电压电流转换单元,用于提供参考电压源和参考电流源;
至少一个数模转换单元,所述数模转换单元包括镜像晶体管、第一输出晶体管、第二输出晶体管、开关控制元件和电压维持元件,其中,
所述开关控制元件的输入端与所述参考电压源连接、输出端与所述镜像晶体管的栅极连接,控制开启或关闭所述参考电压源、参考电流源与镜像晶体管的通路,
所述电压维持元件用于在所述参考电压源、参考电流源与镜像晶体管的通路关闭时,维持所述镜像晶体管、第一输出晶体管、第二输出晶体管的直流电压值,
所述数模转换单元的开关控制元件包括第一控制晶体管和第二控制晶体管,第二控制晶体管的源极为所述开关控制元件的输入端,第一控制晶体管的漏极和第二控制晶体管的漏极连接形成所述开关控制元件的输出端,其中,
第一控制晶体管的栅极与第一控制信号连接,源极与模拟电压源输入连接;
第二控制晶体管的栅极与第二控制信号连接,源极与参考电压源连接,漏极与第一控制晶体管的漏极连接;
镜像晶体管的栅极与第一控制晶体管的漏极和第二控制晶体管的漏极连接,源极与模拟电压源输入连接;
第一输出晶体管的栅极与第一数字信号连接,源极与镜像晶体管的漏极连接;
第二输出晶体管的栅极与第二数字信号连接,源极与镜像晶体管的漏极和第一输出晶体管的源极连接,
所述镜像晶体管、第一输出晶体管、第二输出晶体管、第一控制晶体管和第二控制晶体管为PMOS晶体管,
所述第一数字信号和第二数字信号为互补的用于选择第一输出晶体管或第二输出晶体管输出的信号,在第一数字信号开启第一输出晶体管前,第二控制信号关闭第二控制晶体管的时间先于第一控制信号开启第一控制晶体管的时间;在第二数字信号开启第二输出晶体管前,第一控制信号关闭第一控制晶体管的时间先于第二控制信号开启第二控制晶体管的时间。
7.根据权利要求6所述的数模转换电路,其特征在于,所述电压电流转换单元包括带隙基准源、第一运算放大器、第一晶体管、第二晶体管、第三晶体管和电阻,其中,带隙基准源提供基准电压源,第一运算放大器的一端输入与基准电压源连接,另一端输入与电阻连接,第一运算放大器输出参考电压源、其连接第一晶体管的栅极,第一晶体管的源极与模拟电压源输入连接,第一晶体管的漏极与第二晶体管的源极连接,第三晶体管的栅极接地,第三晶体管的源极和第二晶体管的漏极连接,第三晶体管的漏极连接电阻和第一运算放大器的另一端输入。
8.根据权利要求6所述的数模转换电路,其特征在于,所述电压维持元件为第二运算放大器,所述第二运算放大器的一个输入与第二输出晶体管的漏极连接,另一个输入与第二运算放大器的输出和第一输出晶体管的漏极连接。
9.根据权利要求6所述的数模转换电路,其特征在于,所述电压维持元件为偏置晶体管,所述偏置晶体管为PMOS晶体管,其栅极与参考电压源连接,源极与模拟电压源输入连接,漏极与镜像晶体管的漏极连接,所述第一输出晶体管的漏极与模拟负电压源输入连接。
10.根据权利要求6所述的数模转换电路,其特征在于,所述电压维持元件为第三输出晶体管,所述第三输出晶体管为PMOS晶体管,其源极与第一输出晶体管的漏极连接,栅极和漏极与模拟负电压源输入连接。
11.根据权利要求6至10中任意一项所述的数模转换电路,其特征在于,所述数模转换单元的镜像晶体管和第一、第二输出晶体管间还串接有补偿晶体管,所述补偿晶体管的栅极与偏置电压源连接,源极与镜像晶体管的漏极连接,漏极与第一、第二输出晶体管的源极连接。
12.根据权利要求11所述的数模转换电路,其特征在于,所述数模转换电路还包括偏置电压单元,用于提供偏置电压源给所述数模转换单元的补偿晶体管。
13.根据权利要求12所述的数模转换电路,其特征在于,所述偏置电压单元包括第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管,所述第四晶体管和第九晶体管为PMOS晶体管,第五晶体管、第六晶体管、第七晶体管和第八晶体管为NMOS晶体管,其中,第四晶体管的栅极与参考电压源连接,第四晶体管的源极与模拟电压源输入连接,第五晶体管的栅极和漏极连接并与第四晶体管的漏极连接,第七晶体管的栅极和漏极连接并与第五晶体管的源极连接,第七晶体管的源极接地,第六晶体管的栅极与第五晶体管的栅极连接,第八晶体管的漏极与第六晶体管的源极连接,第八晶体管的栅极与第七晶体管的栅极连接,第八晶体管的源极接地,第九晶体管的源极与模拟电压源输入连接,第九晶体管的栅极和漏极连接并与第六晶体管的漏极和第二晶体管的栅极连接,第九晶体管的栅极电压为偏置电压源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100464877A CN101399546B (zh) | 2007-09-26 | 2007-09-26 | 数模转换单元和电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007100464877A CN101399546B (zh) | 2007-09-26 | 2007-09-26 | 数模转换单元和电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101399546A CN101399546A (zh) | 2009-04-01 |
CN101399546B true CN101399546B (zh) | 2010-11-10 |
Family
ID=40517851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100464877A Active CN101399546B (zh) | 2007-09-26 | 2007-09-26 | 数模转换单元和电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101399546B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101795136B (zh) * | 2010-02-05 | 2013-02-13 | 电子科技大学 | 一种数模转换电路 |
US8975948B2 (en) * | 2012-11-15 | 2015-03-10 | Texas Instruments Incorporated | Wide common mode range transmission gate |
US9960740B2 (en) * | 2015-06-18 | 2018-05-01 | Raytheon Company | Bias circuitry for depletion mode amplifiers |
CN113726336B (zh) * | 2021-09-03 | 2022-05-17 | 龙骧鑫睿(厦门)科技有限公司 | 一种适用于电流舵型dac中的低功耗电流源阵列 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6157334A (en) * | 1997-06-02 | 2000-12-05 | Seiko Epson Corporation | Digital-analog converter, circuit board, electronic device and liquid crystal display device |
CN1604479A (zh) * | 2003-09-29 | 2005-04-06 | 上海芯华微电子有限公司 | 数模转换器中的数字软开关及其使用方法 |
-
2007
- 2007-09-26 CN CN2007100464877A patent/CN101399546B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6157334A (en) * | 1997-06-02 | 2000-12-05 | Seiko Epson Corporation | Digital-analog converter, circuit board, electronic device and liquid crystal display device |
CN1604479A (zh) * | 2003-09-29 | 2005-04-06 | 上海芯华微电子有限公司 | 数模转换器中的数字软开关及其使用方法 |
Non-Patent Citations (2)
Title |
---|
崔联飞,欧阳.125MSPS高性能通信DAC芯片AD9752.国外电子元器件 9.2001,(9),61-63. |
崔联飞,欧阳.125MSPS高性能通信DAC芯片AD9752.国外电子元器件 9.2001,(9),61-63. * |
Also Published As
Publication number | Publication date |
---|---|
CN101399546A (zh) | 2009-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101060320B (zh) | 一种具有史密特触发迟滞特性的比较器电路及其方法 | |
Peluso et al. | 900 mV differential class AB OTA for switched opamp applications | |
JP4564285B2 (ja) | 半導体集積回路 | |
CN101615049A (zh) | 参考缓冲电路 | |
CN101399546B (zh) | 数模转换单元和电路 | |
CN106209098B (zh) | 一种数模转换器 | |
KR100385780B1 (ko) | 용량성 부하 구동회로 및 구동회로 시스템 | |
CN100498920C (zh) | 灰度等级电压产生电路及显示装置 | |
JP3832943B2 (ja) | 定電流源回路とそれを用いたディジタル/アナログ変換回路 | |
US7332941B2 (en) | Analog switch circuit and sample-and-hold circuit including the same | |
CN101009478B (zh) | 差分信号接收器 | |
CN101557164B (zh) | 一种低压电源生成电路及装置 | |
US10432155B2 (en) | Fast startup bias current generator | |
US20050190139A1 (en) | Load capacity driving circuit and liquid crystal driving circuit | |
US8847629B2 (en) | Electronic device and method for low leakage switching | |
CN202652167U (zh) | 开关电路 | |
KR900001817B1 (ko) | 저항 수단을 이용한 씨 모스 티티엘 인푸트 버퍼 | |
KR100754975B1 (ko) | 고속 구동회로 | |
CN106598124B (zh) | 具有经调节偏压电流放大器的稳压器 | |
CN103427838B (zh) | 开关驱动电路及运用该电路的数模转换器 | |
TW200413777A (en) | Source-follower circuit to reduce loss at the output stage portion and drive device for liquid-display display device | |
CN114977757A (zh) | 一种具有软启动及软关断功能的控制电路 | |
CN101515800A (zh) | 一种cmos到cml的低抖动转换电路 | |
Lee et al. | High Performance, Low‐Power Integrated 8‐bit Digital Data Driver for Poly‐Si TFT‐LCD's | |
CN103326727B (zh) | 具数字模拟转换功能的缓冲放大电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |