CN103326727B - 具数字模拟转换功能的缓冲放大电路 - Google Patents
具数字模拟转换功能的缓冲放大电路 Download PDFInfo
- Publication number
- CN103326727B CN103326727B CN201310163465.4A CN201310163465A CN103326727B CN 103326727 B CN103326727 B CN 103326727B CN 201310163465 A CN201310163465 A CN 201310163465A CN 103326727 B CN103326727 B CN 103326727B
- Authority
- CN
- China
- Prior art keywords
- electric current
- current
- circuit
- buffer amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 95
- 241001269238 Data Species 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 18
- 230000008878 coupling Effects 0.000 description 11
- 238000010168 coupling process Methods 0.000 description 11
- 238000005859 coupling reaction Methods 0.000 description 11
- 230000005611 electricity Effects 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 230000009471 action Effects 0.000 description 9
- 230000005669 field effect Effects 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- 230000009467 reduction Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 230000003139 buffering effect Effects 0.000 description 3
- 210000004508 polar body Anatomy 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000003750 conditioning effect Effects 0.000 description 2
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明关于一种具数字模拟转换功能的缓冲放大电路,其包含:一第一数字模拟转换单元,依据一第一参考讯号与多个数字数据,而产生一第一电流与一第二电流,该第一数字模拟转换单元依据该些数字数据分配该第一电流与该第二电流间的权重比例;以及一缓冲放大模块,依据一第一输入电压、一第二输入电压、该第一电流与该第二电流,而产生一输出电压,该缓冲放大模块依据该第一电流与该第二电流间的权重比例决定该输出电压的大小。如此,本发明可达到减少电路面积与成本的目的。
Description
技术领域
本发明是一种缓冲放大电路,尤指一种具数字模拟转换功能的缓冲放大电路。
背景技术
在驱动电路的设计中,缓冲放大器是一种常见的电路单元,尤其是液晶显示器的驱动电路,近年来液晶显示器的发展,对于显示器的分辨率与显示色彩的丰富度要求越来越高,而像素电压所需要分的灰阶(gray level)也随之提高。然而,在习知液晶显示器的驱动电路上,提供像素电压至像素电路的电路,通常由电阻串与译码电路提供像素电压给缓冲放大器,而藉由缓冲放大器以得到足够的驱动电压,而像素电压是电阻串经由数字转模拟转换电路(DAC)的译码器所决定。
如图1所示,其为习知液晶显示器的驱动电路的示意图,其包含一数字模拟转换电路10与一缓冲放大器20。数字模拟转换电路10耦接多个电阻器R,该些电阻器R彼此间串联连接,并将参考电压VREF_H至参考电压VREF_L之间的压差分压为多个阶的电压电位,数字模拟转换电路10将其中的一电位做为像素电压而输出至缓冲放大器20的正输入端。缓冲放大器20将像素电压输出至显示面板的液晶电容,以驱动液晶电容。
由上述可知,习知液晶显示器的驱动电路是藉由多个电阻器R而产生多个阶的电压电位,因此,过多的电阻器会造成电路过高的功率消耗,且若为了降低功率消耗而增加电阻器的电阻值时,由于电阻值的公式为R=ρL/A,可使用较高阻值的材料或增加长度以提高电阻,若增加电阻的长度亦会使电路的面积增加。再者,随着液晶显示器分辨率的需求越来越高,所需的灰阶数增加,意指需要更多的电阻器将参考电压VREF_H至参考电压VREF_L之间的压差分压为更多的电位,如此,驱动电路的面积将会大幅提升,而电路的生产成本亦势必增加。
因此,本发明针对上述问题提供了一种藉由控制缓冲放大器尾电流的比例 而线性内插出像素电压,并利用晶体管设计的分流电路以取代部分电阻器,以减少电路面积与成本的具数字模拟转换功能的缓冲放大电路。
发明内容
本发明的目的之一,在于提供一种具数字模拟转换功能的缓冲放大电路,其藉由一数字模拟转换单元以产生的两不同比例的电流,而内插出第一输入电压与第二输入电压间不同电压准位的输出电压,以取代部分电阻器,而达到减少电路面积与成本的目的。
本发明的目的之一,在于提供一种具数字模拟转换功能的缓冲放大电路,其藉由第二组数字模拟转换单元的开关控制,以达到降低缓冲放大模块的静态电流,进而降低缓冲放大电路的功率消耗的功效。
为了达到上述各目的及其功效,本发明揭示一种具数字模拟转换功能的缓冲放大电路,其包含一第一数字模拟转换单元依据一第一参考讯号与多个数字数据,而产生一第一电流与一第二电流,该第一数字模拟转换单元依据该些数字数据分配该第一电流与该第二电流间的权重比例;以及一缓冲放大模块,依据一第一输入电压、一第二输入电压、该第一电流与该第二电流,而产生一输出电压,该缓冲放大模块依据该第一电流与该第二电流间的权重比例决定该输出电压的大小。如此,本发明将数字模拟转换单元产生的两不同比例的电流输出至一缓冲放大模块,并藉由该些电流间的权重比例,而内插出第一输入电压与第二输入电压间不同电压准位的输出电压,以取代部分电阻器,而达到减少电路面积与成本的目的。
再者,缓冲放大电路更包含一第二数字模拟转换单元,依据一第二参考讯号与该些数字数据,而产生一第三电流与一第四电流,该第二数字模拟转换单元依据该些数字数据分配该第三电流与该第四电流间的权重比例,并传送该第三电流与该第四电流至该缓冲放大模块,使该缓冲放大模块依据该第三电流与该第四电流间的权重比例决定该输出电压的大小。并藉由该些数字数据大小的不同来开启或关闭第一数字模拟转换单元或第二数字模拟转换单元,以达到降低缓冲放大模块的静态电流,进而降低缓冲放大电路的功率消耗的功效,并可达到减少电路的电阻器,进而达到减少电路面积与成本的功效。
实施本发明产生的有益效果是:本发明的具数字模拟转换功能的缓冲放大电路将一数字模拟转换单元产生的两不同比例的电流输出至一缓冲放大模块,并藉由该些电流间的权重比例,而内插出第一输入电压与第二输入电压间不同电压准位的输出电压,如此,本发明可达到减少电路的电阻器,进而达到减少电路面积与成本的功效。
附图说明
图1为习知液晶显示器的驱动电路的示意图;
图2为本发明的第一实施例的具数字模拟转换功能的缓冲放大电路的方块图;
图3为本发明的第二实施例的具数字模拟转换功能的缓冲放大电路的方块图;
图4为本发明的第三实施例的具数字模拟转换功能的缓冲放大电路的方块图;
图5为本发明的第三实施例的第一数字模拟转换单元与第二数字模拟转换单元的详细电路的电路图;
图6为本发明的第三实施例的第一数字模拟转换单元与第二数字模拟转换单元的电流波形图;
图7为本发明的第三实施例的缓冲放大模块的电路图;
图8为本发明的第三实施例的电流-电压关系图;
图9为本发明的第三实施例的控制电路的电路图;
图10为本发明的第三实施例的控制讯号的波形图;
图11为本发明的第四实施例的第一数字模拟转换单元与第二数字模拟转换单元的详细电路的电路图;
图12为本发明的第四实施例的第一数字模拟转换单元与第二数字模拟转换单元的电流波形图;
图13为本发明的第四实施例的电流-电压关系图;以及
图14为本发明的第五实施例的缓冲放大模块的电路图。
【图号对照说明】
具体实施方式
为了使本发明的结构特征及所达成的功效有更进一步的了解与认识,特用较佳的实施例及配合详细的说明,说明如下:
在说明书及后续的申请专利范围当中使用了某些词汇来指称特定的组件。所属领域中具有通常知识者应可理解,硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的申请专利范围并不以名称的差异来作为区分组件的方式,而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后 续的请求项当中所提及的“包含”为一开放式的用语,故应解释成“包含但不限定于”。此外,“耦接”」一词在此包含任何直接及间接的电气连接手段。因此,若文中描述一第一装置耦接于一第二装置,则代表该第一装置可直接电气连接于该第二装置,或透过其他装置或连接手段间接地电气连接至该第二装置。
请参阅图2,其为本发明的第一实施例的具数字模拟转换功能的缓冲放大电路的方块图。如图所示,缓冲放大电路30耦接一数字模拟转换电路10。数字模拟转换电路10耦接多个电阻器R,该些电阻器R彼此间串联连接,并将参考电压VREF_H至参考电压VREF_L之间的压差分压为多个阶的电压准位,并经过数字模拟转换电路10后输出一第一输入电压VIH与一第二输入电压VIL。缓冲放大电路30则依据第一输入电压VIH与第二输入电压VIL,而产生介于第一输入电压VIH与第二输入电压VIL间的一输出电压Vout,并将输出电压Vout输出至后续电路,以驱动后续电路,于本实施例中,其应用于显示设备,所以缓冲放大电路30产生输出电压Vout而输出至显示面板的液晶电容,以驱动显示面板。
缓冲放大电路30包含一第一数字模拟转换单元301与一缓冲放大模块303。第一数字模拟转换单元301依据多个数字数据(D2、D1、D0)与偏压产生电路305产生的一第一参考讯号Iref1(如图5所示),而产生一第一电流I1与一第二电流I2,且第一数字模拟转换单元301依据该些数字数据(D2、D1、D0)而分配第一电流I1与第二电流I2间的权重比例。缓冲放大模块303依据第一输入电压VIH、第二输入电压VIL、第一电流I1与第二电流I2,而内插产生输出电压Vout,且缓冲放大模块303依据第一电流I1与第二电流I2间的权重比例而决定输出电压Vout的大小。
由上述可知,本实施例的缓冲放大电路30将第一输入电压VIH与第二输入电压VIL间的压差分为多个阶的电压准位,并可藉由适当调整第一电流I1与第二电流I2间的权重比例,而得到所需电压准位的输出电压Vout,因此即可取代部分电阻器而达到减少电路面积与成本并提高分辨率的目的。
此外,由于第一电流I1与第二电流I2的电流量必需对应第一输入电压VIH与第二输入电压VIL间的压差范围,换句话说,第一输入电压VIH与第二输入 电压VIL间的压差范围越大,则第一电流I1与第二电流I2的电流量必需对应提升,否则输出电压Vout会有产生误差的可能性。
因此,更可于数字模拟转换电路10的输出端耦接一比较单元50,比较单元50用于比较第一输入电压VIH与第二输入电压VIL,并依据第一输入电压VIH与第二输入电压VIL间的压差范围控制偏压产生电路305产生对应的第一参考讯号Iref1,第一数字模拟转换单元301则依据第一参考讯号Iref1产生对应电流量的第一电流I1与第二电流I2,例如当第一输入电压VIH大于一第一参考值,而第二输入电压VIL小于一第二参考值,则可判断第一输入电压VIH与第二输入电压VIL间的压差范围大于一定范围,则比较单元50即控制偏压产生电路305产生对应的第一参考讯号Iref1,进而控制第一数字模拟转换单元301产生对应电流量的第一电流I1与第二电流I2。
请参阅图3,其为本发明的第二实施例的具数字模拟转换功能的缓冲放大电路的方块图。如图所示,本实施例与第一实施例的差异在于,本实施例于数字模拟转换电路10中设置一查表单元70取代比较单元50,查表单元70对第一输入电压VIH与第二输入电压VIL进行查表,即可得知第一输入电压VIH与第二输入电压VIL间的压差范围是否过大,并依据查表结果控制偏压产生电路305产生对应的第一参考讯号Iref1,进而控制第一数字模拟转换单元301产生对应电流量的第一电流I1与第二电流I2。
请参阅图4,其为本发明的第三实施例的具数字模拟转换功能的缓冲放大电路的方块图。如图所示,本实施例与第一、第二实施例的差异在于,本实施例更包含一第二数字模拟转换单元307、一第一开关308与一第二开关309。第二数字模拟转换单元307依据该些数字数据(D2、D1、D0)与偏压产生电路305产生的一第二参考讯号Iref2(如图5所示),而产生一第三电流I3与一第四电流I4,且第二数字模拟转换单元307依据该些数字数据(D2、D1、D0)而分配第三电流I3与第四电流I4间的权重比例,并传送第三电流I3与第四电流I4至缓冲放大模块303,使缓冲放大模块303依据第三电流I3与第四电流I4间的权重比例而决定输出电压Vout的大小。
第一开关308耦接于偏压产生电路305与第一数字模拟转换单元301之间,而第二开关309耦接于偏压产生电路305与第二数字模拟转换单元307之间, 且第一开关308与第二开关309皆依据一控制讯号CCTRL而导通或关闭,于此实施例中,第一开关308为P型金氧半场效晶体管(P-MOSFET),而第二开关309为N型金氧半场效晶体管(N-MOSFET),因此当控制讯号CCTRL输出低准位时,第一开关308导通而第二开关309关闭,使偏压产生电路305产生的第一参考讯号Iref1提供第一数字模拟转换单元301产生第一电流I1与第二电流I2,而当控制讯号CCTRL输出高准位时,第一开关308关闭而第二开关309导通,使偏压产生电路305产生的第二参考讯号Iref2提供第二数字模拟转换单元307产生第三电流I3与第四电流I4。
于此实施例中,缓冲放大模块303中包含有P型差动对与N型差动对,以降低缓冲放大模块303的静态电流,进而降低缓冲放大电路30的功率消耗,换句话说,以第二输入电压VIL作为判断使用第一数字模拟转换单元301或第二数字模拟转换单元307的依据,当第二输入电压VIL低于一门坎电压时,控制讯号CCTRL使第一数字模拟转换单元301动作而产生第一电流I1与第二电流I2,以驱动缓冲放大模块303中的P型差动对。而当第二输入电压VIL高于门坎电压时,控制讯号CCTRL使第二数字模拟转换单元307动作而产生第三电流I3与第四电流I4,以驱动缓冲放大模块303中的N型差动对。在其他实施例中,相同操作原理适用于第一输入电压VIH,也就是说第一输入电压VIH可作为判断使用第一数字模拟转换单元301或第二数字模拟转换单元307的依据。因此,本实施例的缓冲放大模块303在输入电压高于或低于门坎电压时皆可依据不同权重比例的电流而内插出不同大小的输出电压。
由上述可知,本实施例依据第一输入电压VIH或第二输入电压VIL的准位,而选择利用第一数字模拟转换单元301产生的第一电流I1与第二电流I2间的权重比例,或第二数字模拟转换单元307产生的第三电流I3与第四电流I4间的权重比例,将第一输入电压VIH与第二输入电压VIL间的压差分为多个阶电压准位,因此,可降低缓冲放大模块303的静态电流,进而降低缓冲放大电路30的功率消耗,亦可避免第一数字模拟转换单元301与第二数字模拟转换单元307同时动作而造成不必要的功率消耗。
此外本实施例亦可适用于第一实施例或第二实施例,设置一比较单元50或一查表单元70,以依据第一输入电压VIH与第二输入电压VIL间的压差范围 而控制偏压产生电路305产生对应的第一参考讯号Iref1或第二参考讯号Iref2,使第一数字模拟转换单元301依据第一参考讯号Iref1产生对应电流量的第一电流I1与第二电流I2,或使第二数字模拟转换单元307依据第二参考讯号Iref2产生对应电流量的第三电流I3与第四电流I4。
请一并参阅图5,其为本发明的第三实施例的第一数字模拟转换单元与第二数字模拟转换单元的详细电路的电路图。如图所示,第一数字模拟转换单元301包含多个电流源(MC1、MC2、MC3)以及多个开关单元(SW1、SW2、SW3)。于此实施例中,该些电流源(MC1、MC2、MC3)为晶体管,而该些晶体管(MC1、MC2、MC3)分别与偏压产生电路305的一晶体管MB1形成电流镜,所以该些电流源(MC1、MC2、MC3)即对应晶体管MB1输出的第一参考讯号Iref1而产生多个镜电流(IR1、IR2、IR3),此外,该些场效晶体管(MC1、MC2、MC3)设定为不同尺寸,使该些镜电流(IR1、IR2、IR3)间的比例分别为4∶2∶1,其中,该些镜电流(IR1、IR2、IR3)的总和可表示为总和电流Itot。该些开关单元(SW1、SW2、SW3)分别为两两相对的P型金氧半导体场效晶体管(SW11与SW12、SW21与SW22、SW31与SW32)所组成,且该些开关单元(SW1、SW2、SW3)依据该些数字数据(D2、D1、D0)而导通,并输出该些镜电流(IR1、IR2、IR3),以产生第一电流I1与第二电流I2。
第二数字模拟转换单元307包含多个电流源(MC4、MC5、MC6)以及多个开关单元(SW4、SW5、SW6)。于此实施例中,该些电流源(MC4、MC5、MC6)为晶体管,而该些晶体管(MC4、MC5、MC6)分别与偏压产生电路305的一晶体管MB2形成电流镜,所以该些电流源(MC4、MC5、MC6)即对应晶体管MB2输出的第二参考讯号Iref2而输出该些镜电流(IR4、IR5、IR6),此外,该些晶体管(MC4、MC5、MC6)设定为不同尺寸,使该些镜电流(IR4、IR5、IR6)间的比例分别为4∶2∶1,其中,该些镜电流(IR4、IR5、IR6)的总和亦可表示为总和电流Itot。该些开关单元(SW3、SW4、SW5)分别为两两相对的N型金氧半场效晶体管(SW41与SW42、SW51与SW52、SW61与SW62)所组成,且该些开关单元(SW4、SW5、SW6)依据该些数字数据(D2、D1、D0)而导通,并输出该些镜电流(IR4、IR5、IR6),以产生第三电流I3与第四电流I4。
复参阅图5,如图所示,偏压产生电路305与第一数字模拟转换单元301 之间耦接第一开关308,第一开关依据一控制讯号CCTRL而导通或关闭,以控制偏压产生电路305提供第一数字模拟转换单元301产生第一电流I1与第二电流I2所需的第一参考讯号Iref1。偏压产生电路305与第二数字模拟转换单元307之间耦接第二开关309,第二开关309依据控制讯号CCTRL而导通或关闭,以控制偏压产生电路305提供第二数字模拟转换单元307产生第三电流I3与第四电流I4所需的第二参考讯号Iref2。
其中,偏压产生电路305可为任何形式的偏压产生电路,只要可提供第一参考讯号Iref1与第二参考讯号Iref2的偏压产生电路即可供本发明使用,且偏压产生电路为一般常见的电路,因此本发明于此仅以偏压产生电路305中的晶体管MB1、MB2做说明。
请一并参阅图6,其为本发明的第三实施例的第一数字模拟转换单元与第二数字模拟转换单元的电流波形图。如图6所示,当控制讯号CCTRL输出低准位而使第一数字模拟转换单元301动作时,该些开关单元(SW1、SW2、SW3)依据该些数字数据(D2、D1、D0)而分流该些镜电流(IR1、IR2、IR3),例如当数字数据(D2、D1、D0)输出为(0、0、0)时,晶体管(SW12、SW22、SW32)为导通,而晶体管(SW11、SW21、SW31)为关闭,因此第一电流I1即为0A,而第二电流I2即为镜电流(IR1、IR2、IR3)的总和,也就是总和电流Itot,而当数字数据(D2、D1、D0)输出为(0、0、1)时,晶体管(SW12、SW22、SW31)为导通,而晶体管(SW11、SW21、SW32)为关闭,因此第一电流I1即为镜电流IR3,也就是1/7倍的总和电流Itot,而第二电流I2即为镜电流(IR1、IR2)的总和,也就是6/7倍的总和电流Itot,其余则以此列推而不再赘述。
当控制讯号CCTRL输出高准位而使第二数字模拟转换单元307动作时,该些开关单元(SW4、SW5、SW6)依据该些数字数据(D0、D1、D2)而分流该些镜电流(IR4、IR5、IR6),当数字数据(D2、D1、D0)输出为(0、0、0)时,晶体管(SW42、SW52、SW62)为导通,而晶体管(SW41、SW51、SW61)为关闭,因此第三电流I3即为0A,而第四电流I4即为镜电流(IR4、IR5、IR6)的总和,也就是总和电流Itot,而当数字数据(D2、D1、D0)输出为(0、0、1)时,晶体管(SW42、SW52、SW61)为导通,而晶体管(SW41、SW51、SW62)为关闭,因此第三电流I3即为镜电流IR6,也就是1/7倍的总和电流Itot,而第四电流I4即为镜电流(IR4、IR5)的总和,也就 是6/7倍的总和电流Itot,其余则以此列推而不再赘述。
由上述可知,本实施例的第一数字模拟转换单元301可将总和电流Itot分流为第一电流I1与第二电流I2,且第一电流I1与第二电流I2依据三位的数字数据(D2、D1、D0)而分为八阶,并第一电流I1与第二电流I2彼此占有不同的权重比例,而第二数字模拟转换单元307亦具有相同功能以分流第三电流I3与第四电流I4,然而,本发明并不以三位的数字数据为限,亦可增加开关单元与相对应位的数字数据,以将总和电流Itot分为更多阶。
请一并参阅图7,其为本发明的第三实施例的缓冲放大模块的电路图。如图所示,缓冲放大模块303包含一轨对轨差动电路3031、一电流比较电路3033以及一输出电路3035。轨对轨差动电路3031接收第一输入电压VIH、第二输入电压VIL与第一电流I1、第二电流I2或第三电流I3、第四电流I4,而产生一第一输出电流IM7与一第二输出电流IM11,且轨对轨差动电路3031更依据第一电流I1与第二电流I2或第三电流I3与第四电流I4间的权重比例,而内插出第一输入电压VIH与第二输入电压VIL之间不同准位的输出电压Vout。电流比较电路3033则依据第一输出电流IM7与第二输出电流IM11,而产生一第一比较电压VO1与一第二比较电压VO2。输出电路3035依据第一比较电压VO1与第二比较电压VO2,而产生输出电压Vout。
轨对轨差动电路3031包含一第一轨对轨差动单元3037、一第二轨对轨差动单元3039以及多个晶体管M5、M5b、M6、M6b、M7、M9、M9b、M10、M10b、M11。第一轨对轨差动单元3037包含多个晶体管M1、M2、M3与M4,晶体管M1的闸极接收第一输入电压VIH,而其源极耦接晶体管M2的源极以形成一P型差动对,晶体管M3的闸极接收第一输入电压VIH,而其源极耦接晶体管M4的源极以形成一N型差动对。第二轨对轨差动单元3039包含多个晶体管M1b、M2b、M3b与M4b,晶体管M1b的闸极接收第二输入电压VIL,而其源极耦接晶体管M2b的源极以形成P型差动对,晶体管M3b的闸极接收第二输入电压VIL,而其源极耦接晶体管M4b的源极以形成N型差动对。
第一轨对轨差动单元3037中晶体管M1与晶体管M2的源极接收第一电流I1,并分流第一电流I1而分别产生于晶体管M1与M2的汲极。晶体管M3与晶体管M4接收第三电流I3,并分流第三电流I3而分别产生于晶体管M3与M4的 汲极。第二轨对轨差动单元3039中晶体管M1b与晶体管M2b的源极接收第二电流I2,并分流第二电流I2而分别产生于晶体管M1b与M2b的汲极。晶体管M3b与晶体管M4b接收第四电流I4,并分流第四电流I4而分别产生于晶体管M3b与M4b的汲极。
晶体管M5与M6形成一电流镜,并依据流经晶体管M3汲极的电流而镜射产生一电流IM6。晶体管M5b与M6b形成一电流镜,并依据流经晶体管M3b汲极的电流而镜射产生一电流IM6b。晶体管M9与M10形成一电流镜,并依据流经晶体管M1汲极的电流而镜射产生一电流IM10。晶体管M9b与M10b形成一电流镜,并依据流经晶体管M1b汲极的电流而镜射产生一电流IM10b。
当控制讯号CCTRL控制第一数字模拟转换单元301动作时,由于只有产生第一电流I1与第二电流I2,因此只有第一轨对轨差动单元3037的P型差动对(晶体管M1、M2)与第二轨对轨差动单元3039的P型差动对(晶体管M1b、M2b)动作,而第一轨对轨差动单元3037的N型差动对(晶体管M3、M4)与第二轨对轨差动单元3039的N型差动对(晶体管M3b、M4b)则关闭。
当在输入电压并无变动(稳态)时,晶体管M1与晶体管M2平均分流第一电流I1,晶体管M1b与晶体管M2b平均分流第二电流I2,并晶体管M1输出的I1/2镜射而产生电流IM10,而晶体管M1b输出的I2/2镜射而产生电流IM10b,电流IM10与电流IM10b相加而产生第一输出电流IM7,也就是第一输出电流IM7=(I1+I2)/2,而晶体管M2输出的I1/2与晶体管M2b输出的I2/2相加即产生第二输出电流IM11,也就是第二输出电流IM11=(I1+I2)/2,因此,在稳态时,第一输出电流IM7等于第二输出电流IM11。
电流比较电路3033包含多个晶体管M8、M12、M13与M14,晶体管M8与M13为P型金氧半场效晶体管,而晶体管M12与M14为N型金氧半场效晶体管,并晶体管M8与M13分别与晶体管M7形成电流镜,而M12与M14分别与晶体管M11形成电流镜,当第一输出电流IM7等于第二输出电流IM11时,晶体管M12与晶体管M13的工作区由饱和区进入三极体区,此时的第一比较电压VO1与第二比较电压VO2使输出电路3035的晶体管MO1与MO2操作在截止区,此时输出电路3035并无静态电流输出,输出电压Vout=(M*VIH+N*VIL)/(M+N),其中M与N表示第一电流I1与第二电流I2或第三电流I3与第四电流I4间的权重比 例为M∶N,因此,适当的分配第一电流I1、第二电流I2或第三电流I3、第四电流I4间的权重比例,即可得到所需的内插结果,如图8所示,其为本发明的第三实施例的电流-电压关系图,由于本实施例是利用三位的数字数据配合三组开关单元,因此M+N=7,但不以此为限。
此外,当输入电压上升变化时,电流IM7会小于电流IM11,所以流经晶体管M13的电流会小于流经晶体管M14的电流,此时晶体管M13的工作区由三极体区进入饱和区,使晶体管MO1闸极的第一比较电压VO1下降,以致电晶体MO1操作在饱和区而对一负载电容CL进行充电,以提升输出电压Vout的准位。而当输入电压下降变化时,电流IM7会大于电流IM11,所以流经晶体管M8的电流会大于流经晶体管M12的电流,此时晶体管M12的工作区由三极体区进入饱和区,使晶体管MO2闸极的第二比较电压VO2上升,以致电晶体MO2操作在饱和区而进行放电,而降低输出电压Vout的准位。
请参阅图9,其为本发明的第三实施例的控制电路的电路图。如图所示,本发明的缓冲放大电路30更可包含一控制电路310以产生控制讯号CCTRL。控制电路310包含有多个晶体管311、312、313、314、315与316,晶体管311、312与313为N型金氧半场效晶体管,而晶体管314、315与316为P型金氧半场效晶体管,但不以此为限,晶体管311的闸极接收数字数据D7而其汲极耦接一参考电源VDD,晶体管312的闸极接收数字数据D5而其汲极耦接参考电源VDD,晶体管313的闸极接收数字数据D6而其汲极耦接晶体管312的源极,且晶体管311的源极与晶体管313的源极相互连接,并输出控制讯号CCTRL,而晶体管314的闸极接收数字数据D7而其源极耦接晶体管311与晶体管313的源极,晶体管315的闸极接收数字数据D6而其源极耦接晶体管314的汲极,晶体管316的闸极接收数字数据D5而其源极耦接晶体管314的汲极,且晶体管315的汲极与晶体管316的汲极皆连接一接地端GND。
于此实施例中,该些数字数据(D7、D6、D5)是依据第二输入电压VIL而产生,也就是控制电路310依据第二输入电压VIL的电压准位而切换该些晶体管(311、312、313、314、315、316),以依据第二输入电压VIL的电压准位而输出控制讯号CCTRL。请一并参阅图10,其为本发明的第三实施例的控制讯号的波形图,如图所示,当数字数据(D7、D6、D5)输出为(0、0、0)、(0、0、0) 与(0、1、0),也就是第二输入电压VIL低于门坎电压时,控制电路310皆无输出参考电源VDD,也就是控制讯号CCTRL输出为低准位,因此控制讯号CCTRL使第一数字模拟转换单元301动作而输出第一电流I1与第二电流I2,并使第一轨对轨差动单元3037的P型差动对与第二轨对轨差动单元3039的P型差动对依据第一电流I1与第二电流I2间的权重比例,而内插出第一输入电压VIH与第二输入电压VIL之间不同准位的输出电压Vout。
而当数字数据(D7、D6、D5)输出为(0、1、1)、(1、0、0)、(1、0、1)、(1、1、0)与(1、1、1),也就是第二输入电压VIL高于门坎电压时,控制电路310输出参考电源VDD,也就是控制讯号CCTRL输出为高准位,因此控制讯号CCTRL关闭第一数字模拟转换单元301,而使第二数字模拟转换单元307动作以输出第三电流I3与第四电流I4,并使第一轨对轨差动单元3037的N型差动对与第二轨对轨差动单元3039的N型差动对依据第三电流I3与第四电流I4间的权重比例,而内插出第一输入电压VIH与第二输入电压VIL之间不同准位的输出电压Vout。
其中,本发明的控制电路并不仅限于图8的架构,亦可利用不同架构的控制电路。例如,仅藉由一晶体管作为输出控制讯号的开关,而晶体管仅依据一数字数据而导通或关闭,当数字数据输出1时晶体管导通,而输出高准位的控制讯号,当数字数据输出0时晶体管关闭,而输出低准位的控制讯号。
请一并参阅图11与图12,图11为本发明的第四实施例的第一数字模拟转换单元与第二数字模拟转换单元的详细电路的电路图,图12为本发明的第四实施例的第一数字模拟转换单元与第二数字模拟转换单元的电流波形图。如图11所示,本实施例与第二实施例的差异在于第一数字模拟转换单元301更包含一晶体管MC7,第二数字模拟转换单元307更包含一晶体管MC8,其余则不再赘述。
第一数字模拟转换单元301的该些晶体管(MC1、MC2、MC3、MC7)设定为不同尺寸,使该些镜电流(IR1、IR2、IR3、IR7)间的比例分别为4∶2∶1∶1,且镜电流IR7是直接输出至第二电流I2,因此如图12所示,本实施例的第二电流I2相较于第二实施例会高出一阶。第二数字模拟转换单元307的该些晶体管(MC4、MC5、MC6、MC8)设定为不同尺寸,使该些镜电流(IR4、IR5、IR6、IR8) 间的比例分别为4∶2∶1∶1,且镜电流IR8直接输出至第四电流I4,因此如图12所示,本实施例的第四电流I4相较于第二实施例亦高出一阶。
请参阅图13,其为本发明的第四实施例的电流-电压关系图。如图所示,当该些数字数据(D2、D1、D0)输出为(1、1、1)时,也就是输出电压Vout的最大值仅会在(7*VIH+1*VIL)/8,不会到达第一输入电压VIH,此方式可避免当内插下一个输入电压范围时,若下一个输入电压范围的最低电压为原先的第一输入电压VIH,而产生输出电压重迭的状况。
请参阅图14,其为本发明的第五实施例的缓冲放大模块的电路图。如图所示,本实施例与第三实施例的差异仅在于,本实施例的晶体管M5同时连接晶体管M3与M3b,以省去晶体管M5b与M6b,而晶体管M9同时连接晶体管M1与M1b,以省去晶体管M9b与M10b,其余则不再赘述。
晶体管M5同时连接晶体管M3与M3b,且晶体管M5与M6所形成的电流镜依据流经晶体管M3与M3b汲极的电流而镜射产生电流IM6。晶体管M9同时连接晶体管M1与M1b,且晶体管M9与M10形成的电流镜依据流经晶体管M1与M1b汲极的电流而镜射产生电流IM10,其余原理则相同于第三实施例,于此则不再赘述。
综上所述,本发明的具数字模拟转换功能的缓冲放大电路将一数字模拟转换单元产生的两不同比例的电流输出至一缓冲放大模块,并藉由该些电流间的权重比例,而内插出第一输入电压与第二输入电压间不同电压准位的输出电压,如此,本发明可达到减少电路的电阻器,进而达到减少电路面积与成本的功效。
上文仅为本发明的较佳实施例而已,并非用来限定本发明实施的范围,凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰,均应包括于本发明的权利要求范围内。
Claims (11)
1.一种具数字模拟转换功能的缓冲放大电路,其特征在于,其包含:
一偏压产生电路,用以产生一第一参考讯号;
一第一数字模拟转换单元,包含一电流镜,接收该第一参考讯号与多个数字数据,以产生一第一电流与一第二电流,该第一数字模拟转换单元依据该些数字数据分配该第一电流与该第二电流间的权重比例;以及
一缓冲放大模块,依据一第一输入电压、一第二输入电压、该第一电流与该第二电流,而产生一输出电压,该缓冲放大模块依据该第一电流与该第二电流间的权重比例决定该输出电压的大小。
2.如权利要求1所述的缓冲放大电路,其特征在于,其中该第一数字模拟转换单元包含:
多个电流源,依据该第一参考讯号而产生多个镜电流,该些镜电流分别为不同权重比例;以及
多个开关单元,依据该些数字数据而被导通,而输出该些镜电流以产生该第一电流与该第二电流。
3.如权利要求1所述的缓冲放大电路,其特征在于,其中该缓冲放大模块包含:
一轨对轨差动电路,依据该第一输入电压、该第二输入电压与该第一电流、该第二电流间的权重比例,而产生一第一输出电流与一第二输出电流;
一电流比较电路,依据该第一输出电流与该第二输出电流,而产生一第一比较电压与一第二比较电压;以及
一输出电路,依据该第一比较电压与该第二比较电压,而产生该输出电压。
4.如权利要求1所述的缓冲放大电路,其特征在于,其更包含:
一第二数字模拟转换单元,依据一第二参考讯号与该些数字数据,而产生一第三电流与一第四电流,该第二数字模拟转换单元依据该些数字数据分配该第三电流与该第四电流间的权重比例,并传送该第三电流与该第四电流至该缓冲放大模块,使该缓冲放大模块依据该第三电流与该第四电流间的权重比例决定该输出电压的大小。
5.如权利要求4所述的缓冲放大电路,其特征在于,其更包含:
一控制电路,依据该些数字数据的至少一位而产生一控制讯号,以控制该第一数字模拟转换单元或该第二数字模拟转换单元运作。
6.如权利要求4所述的缓冲放大电路,其特征在于,其中该偏压产生电路,还产生该第二参考讯号,以提供给该第二数字模拟转换单元以产生该第三电流与该第四电流。
7.如权利要求1所述的缓冲放大电路,其特征在于,其中该偏压产生电路与该第一数字模拟转换单元之间耦接一第一开关,该第一开关依据一控制讯号而导通或关闭,以控制该偏压产生电路提供该第一参考讯号给该第一数字模拟转换单元以产生该第一电流与该第二电流。
8.如权利要求6所述的缓冲放大电路,其特征在于,其中该偏压产生电路与该第二数字模拟转换单元之间耦接一第二开关,该第二开关依据一控制讯号而导通或关闭,以控制该偏压产生电路提供该第二参考讯号给该第二数字模拟转换单元以产生该第三电流与该第四电流。
9.如权利要求4所述的缓冲放大电路,其特征在于,其中该第二数字模拟转换单元包含:
多个电流源,依据该第二参考讯号而产生多个镜电流,该些镜电流分别为不同权重比例;以及
多个开关单元,依据该些数字数据而被导通,而输出该些镜电流以产生该第三电流与该第四电流。
10.如权利要求4所述的缓冲放大电路,其特征在于,其中该缓冲放大模块包含:
一轨对轨差动电路,依据该第一输入电压、该第二输入电压与该第一电流、该第二电流间的权重比例或该第三电流、该第四电流间的权重比例,而产生一第一输出电流与一第二输出电流;
一电流比较电路,依据该第一输出电流与该第二输出电流,而产生一第一比较电压与一第二比较电压;以及
一输出电路,依据该第一比较电压与该第二比较电压,而产生该输出电压。
11.如权利要求10所述的缓冲放大电路,其特征在于,其中该轨对轨差动电路更包含:
一第一轨对轨差动单元,依据该第一输入电压、该第一电流与该第三电流而产生该第一输出电流与该第二输出电流;以及
一第二轨对轨差动单元,依据该第二输入电压、该第二电流与该第四电流而产生该第一输出电流与该第二输出电流。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW102113490 | 2013-04-16 | ||
TW102113490A TWI513191B (zh) | 2013-04-16 | 2013-04-16 | Buffer amplifier circuit with digital analog conversion function |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103326727A CN103326727A (zh) | 2013-09-25 |
CN103326727B true CN103326727B (zh) | 2017-05-10 |
Family
ID=49195292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310163465.4A Active CN103326727B (zh) | 2013-04-16 | 2013-04-24 | 具数字模拟转换功能的缓冲放大电路 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN103326727B (zh) |
TW (1) | TWI513191B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103762987B (zh) * | 2013-12-27 | 2017-03-22 | 广东大普通信技术有限公司 | Dac电压输出控制方法、装置和晶振的频率补偿系统 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6806744B1 (en) * | 2003-10-03 | 2004-10-19 | National Semiconductor Corporation | High speed low voltage differential to rail-to-rail single ended converter |
CN1573876A (zh) * | 2003-05-28 | 2005-02-02 | 三菱电机株式会社 | 具有电流驱动型发光元件的显示装置 |
CN101312029A (zh) * | 2007-05-24 | 2008-11-26 | 联詠科技股份有限公司 | 电流加权式的电压内插缓冲器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5859606A (en) * | 1997-07-25 | 1999-01-12 | Linear Technology Corporation | Interpolation circuit for digital-to-analog converter |
DE10038372C2 (de) * | 2000-08-07 | 2003-03-13 | Infineon Technologies Ag | Differentieller Digital/Analog-Wandler |
US7388531B1 (en) * | 2006-09-26 | 2008-06-17 | Marvell International Ltd. | Current steering DAC using thin oxide devices |
US7456773B1 (en) * | 2007-06-14 | 2008-11-25 | Qualcomm Incorporated | Pseudo-differential class-AB digital-to-analog converter with code dependent DC current |
KR101239613B1 (ko) * | 2010-02-12 | 2013-03-11 | 주식회사 실리콘웍스 | 데이터 드라이버의 디지털 아날로그 변환장치 및 그 변환방법 |
-
2013
- 2013-04-16 TW TW102113490A patent/TWI513191B/zh active
- 2013-04-24 CN CN201310163465.4A patent/CN103326727B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1573876A (zh) * | 2003-05-28 | 2005-02-02 | 三菱电机株式会社 | 具有电流驱动型发光元件的显示装置 |
US6806744B1 (en) * | 2003-10-03 | 2004-10-19 | National Semiconductor Corporation | High speed low voltage differential to rail-to-rail single ended converter |
CN101312029A (zh) * | 2007-05-24 | 2008-11-26 | 联詠科技股份有限公司 | 电流加权式的电压内插缓冲器 |
Also Published As
Publication number | Publication date |
---|---|
CN103326727A (zh) | 2013-09-25 |
TW201442425A (zh) | 2014-11-01 |
TWI513191B (zh) | 2015-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7545305B2 (en) | Data driver and display device | |
US7576674B2 (en) | Digital-to-analog converter circuit, data driver, and display device using the digital-to-analog converter circuit | |
US7388532B2 (en) | Overdrive digital-to-analog converter, source driver and method thereof | |
US6897726B2 (en) | Differential circuit, amplifier circuit, and display device using the amplifier circuit | |
KR100569471B1 (ko) | 디스플레이 제어 회로와 디스플레이 장치 | |
US7551111B2 (en) | Decoder circuit, driving circuit for display apparatus and display apparatus | |
CN101364794A (zh) | 放大电路和显示单元 | |
CN100547914C (zh) | 差动放大器、显示装置的数据驱动器 | |
KR20140109135A (ko) | 출력 버퍼 회로 및 이를 포함하는 소스 구동 회로 | |
CN101534100A (zh) | 差动放大器及采用了它的显示装置的驱动电路 | |
KR101767249B1 (ko) | 디지털 아날로그 변환기 및 이를 이용하는 소스 드라이버 | |
US8514157B2 (en) | Differential amplifier | |
CN102163411A (zh) | 适于输入电平转换的差分放大器架构 | |
JP2008134496A (ja) | 階調電位発生回路、表示装置のデータドライバ、及びその表示装置 | |
JP2011138008A (ja) | 駆動回路及び表示装置 | |
CN103326727B (zh) | 具数字模拟转换功能的缓冲放大电路 | |
CN100477508C (zh) | 差动放大器及数据驱动器和显示装置 | |
US20100321360A1 (en) | Differential signal receiving circuit and display apparatus | |
JP2005303830A (ja) | 差動出力回路 | |
CN114974155A (zh) | 输出电路、数据驱动器及显示装置 | |
JPH07230073A (ja) | 液晶表示システム及び電源供給方法 | |
KR100283722B1 (ko) | 3볼트용 8비트 상보형금속산화막반도체 디지털 아날로그 변환기 | |
US20240146263A1 (en) | Differential amplifier and a data driving device | |
Zheng et al. | Area-efficient RC DACs with low-offset push-pull output buffers for a 10-bit LCD source driver | |
US20200226970A1 (en) | Driving circuit and display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |