TWI513191B - Buffer amplifier circuit with digital analog conversion function - Google Patents

Description

具數位類比轉換功能之緩衝放大電路

    本發明係一種緩衝放大電路，尤指一種具數位類比轉換功能之緩衝放大電路

    在驅動電路的設計中，緩衝放大器是一種常見的電路單元，尤其是液晶顯示器的驅動電路，近年來液晶顯示器的發展，對於顯示器的解析度與顯示色彩的豐富度要求越來越高，而畫素電壓所需要分的灰階(gray level)也隨之提高。然而，在習知液晶顯示器的驅動電路上，提供畫素電壓至畫素電路的電路，通常由電阻串與解碼電路提供畫素電壓給緩衝放大器，而藉由緩衝放大器以得到足夠的驅動電壓，而畫素電壓是電阻串經由數位轉類比轉換電路(DAC)的解碼器所決定。

    如第1圖所示，其為習知液晶顯示器之驅動電路的示意圖，其包含一數位類比轉換電路10與一緩衝放大器20。數位類比轉換電路10耦接複數電阻器R，該些電阻器R彼此間串聯連接，並將參考電壓V_{REF_H} 至參考電壓V_{REF_L} 之間的壓差分壓為複數階的電壓電位，數位類比轉換電路10將其中之一電位做為畫素電壓而輸出至緩衝放大器20之正輸入端。緩衝放大器20將畫素電壓輸出至顯示面板之液晶電容，以驅動液晶電容。

    由上述可知，習知液晶顯示器之驅動電路是藉由複數電阻器R而產生複數階的電壓電位，因此，過多的電阻器會造成電路過高的功率消耗，且若為了降低功率消耗而增加電阻器的電阻值時，由於電阻值的公式為R=ρL/A，可使用較高阻值之材料或增加長度以提高電阻，若增加電阻的長度亦會使電路的面積增加。再者，隨著液晶顯示器解析度的需求越來越高，所需的灰階數增加，意指需要更多的電阻器將參考電壓V_{REF_H} 至參考電壓V_{REF_L} 之間的壓差分壓為更多的電位，如此，驅動電路的面積將會大幅提升，而電路的生產成本亦勢必增加。

    因此，本發明針對上述問題提供了一種藉由控制緩衝放大器尾電流的比例而線性內插出畫素電壓，並利用電晶體設計之分流電路以取代部分電阻器，以減少電路面積與成本之具數位類比轉換功能之緩衝放大電路。

    本發明之目的之一，係提供一種具數位類比轉換功能之緩衝放大電路，其藉由一數位類比轉換單元以產生之兩不同比例之電流，而內插出第一輸入電壓與第二輸入電壓間不同電壓準位之輸出電壓，以取代部分電阻器，而達到減少電路面積與成本之目的。

    本發明之目的之一，係提供一種具數位類比轉換功能之緩衝放大電路，其藉由第二組數位類比轉換單元的開關控制，以達到降低緩衝放大模組的靜態電流，進而降低緩衝放大電路的功率消耗之功效。

    為了達到上述各目的及其功效，本發明揭示一種具數位類比轉換功能之緩衝放大電路，其包含一第一數位類比轉換單元依據一第一參考訊號與複數數位資料，而產生一第一電流與一第二電流，該第一數位類比轉換單元依據該些數位資料分配該第一電流與該第二電流間之權重比例；以及一緩衝放大模組，依據一第一輸入電壓、一第二輸入電壓、該第一電流與該第二電流，而產生一輸出電壓，該緩衝放大模組依據該第一電流與該第二電流間之權重比例決定該輸出電壓的大小。如此，本發明將數位類比轉換單元產生之兩不同比例的電流輸出至一緩衝放大模組，並藉由該些電流間的權重比例，而內插出第一輸入電壓與第二輸入電壓間不同電壓準位之輸出電壓，以取代部分電阻器，而達到減少電路面積與成本之目的。

    再者，緩衝放大電路更包含一第二數位類比轉換單元，依據一第二參考訊號與該些數位資料，而產生一第三電流與一第四電流，該第二數位類比轉換單元依據該些數位資料分配該第三電流與該第四電流間之權重比例，並傳送該第三電流與該第四電流至該緩衝放大模組，使該緩衝放大模組依據該第三電流與該第四電流間之權重比例決定該輸出電壓的大小。並藉由該些數位資料大小的不同來開啟或關閉第一數位類比轉換單元或第二數位類比轉換單元，以達到降低緩衝放大模組的靜態電流，進而降低緩衝放大電路的功率消耗之功效，並可達到減少電路的電阻器，進而達到減少電路面積與成本之功效。

10．．．數位類比轉換電路

20．．．緩衝放大器

30．．．緩衝放大電路

301．．．第一數位類比轉換單元

303．．．緩衝放大模組

3031．．．軌對軌差動電路

3033．．．電流比較電路

3035．．．輸出電路

3037．．．第一軌對軌差動單元

3039．．．第二軌對軌差動單元

305．．．偏壓產生電路

307．．．第二數位類比轉換單元

308．．．第一開關

309．．．第二開關

310．．．控制電路

311、312、313、314、315、316、M₁ 、M_1b 、M₂ 、M_2b 、M₃ 、M_3b 、M₄ 、M_4b 、M₅ 、M_5b 、M₆ 、M_6b 、M₇ 、M₈ 、M₉ 、M_9b 、M₁₀ 、M_10b 、M₁₁ 、M₁₂ 、M₁₃ 、M₁₄ 、MB₁ 、MB₂ 、MC₁ 、MC₂ 、MC₃ 、MC₄ 、MC₅ 、MC₆ 、M_O1 、M_O2 、SW₁₁ 、SW₁₂ 、SW₂ 1、SW₂₂ 、SW₃₁ 、SW₃₂ 、SW₄₁ 、SW₄₂ 、SW₅₁ 、SW₅₂ 、SW₆₁ 、SW₆₂ ．．．電晶體

50．．．比較單元

70．．．查表單元

CL．．．負載電容

CCTRL．．．控制訊號

D₀ 、D₁ 、D₂ 、D₅ 、D₆ 、D₇ ．．．數位資料

VDD．．．參考電源

V_{REF_H} 、V_{REF_L} ．．．參考電壓

V_IH ．．．第一輸入電壓

V_IL ．．．第二輸入電壓

Vout．．．輸出電壓

V_O1 ．．．第一比較電壓

V_O2 ．．．第二比較電壓

I₁ ．．．第一電流

I₂ ．．．第二電流

I₃ ．．．第三電流

I₄ ．．．第四電流

I_R1 、I_R2 、I_R3 、I_R4 、I_R5 、I_R6 、I_R7 、I_R8 ．．．鏡電流

Itot．．．總和電流

Iref1．．．第一參考訊號

Iref2．．．第二參考訊號

I_M6 、I_M6b 、I_M10 、I_M10b ．．．電流

I_M7 ．．．第一輸出電流

I_M11 ．．．第二輸出電流

R．．．電阻器

SW₁ 、SW₂ 、SW₃ 、SW₄ 、SW₅ 、SW₆ ．．．開關單元

第1圖為習知液晶顯示器之驅動電路的示意圖；
第2圖為本發明之第一實施例之具數位類比轉換功能之緩衝放大電路的方塊圖；
第3圖為本發明之第二實施例之具數位類比轉換功能之緩衝放大電路的方塊圖；
第4圖為本發明之第三實施例之具數位類比轉換功能之緩衝放大電路的方塊圖；
第5圖為本發明之第三實施例之第一數位類比轉換單元與第二數位類比轉換單元之詳細電路的電路圖；
第6圖為本發明之第三實施例之第一數位類比轉換單元與第二數位類比轉換單元的電流波形圖；
第7圖為本發明之第三實施例之緩衝放大模組的電路圖；
第8圖為本發明之第三實施例之電流-電壓關係圖；
第9圖為本發明之第三實施例之控制電路的電路圖；
第10圖為本發明之第三實施例之控制訊號的波形圖；
第11圖為本發明之第四實施例之第一數位類比轉換單元與第二數位類比轉換單元之詳細電路的電路圖；
第12圖為本發明之第四實施例之第一數位類比轉換單元與第二數位類比轉換單元的電流波形圖；
第13圖為本發明之第四實施例之電流-電壓關係圖；以及
第14圖為本發明之第五實施例之緩衝放大模組的電路圖。

    在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。以外，「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。

    為使　貴審查委員對本發明之結構特徵及所達成之功效有更進一步之瞭解與認識，謹佐以較佳之實施例及配合詳細之說明，說明如後：

    請參閱第2圖，其為本發明之第一實施例之具數位類比轉換功能之緩衝放大電路的方塊圖。如圖所示，緩衝放大電路30耦接一數位類比轉換電路10。數位類比轉換電路10耦接複數電阻器R，該些電阻器R彼此間串聯連接，並將參考電壓V_{REF_H} 至參考電壓V_{REF_L} 之間的壓差分壓為複數階的電壓準位，並經過數位類比轉換電路10後輸出一第一輸入電壓V_IH 與一第二輸入電壓V_IL 。緩衝放大電路30則依據第一輸入電壓V_IH 與第二輸入電壓V_IL ，而產生介於第一輸入電壓V_IH 與第二輸入電壓V_IL 間之一輸出電壓V_out ，並將輸出電壓V_out 輸出至後續電路，以驅動後續電路，於本實施例中，其應用於顯示裝置，所以緩衝放大電路30產生輸出電壓V_out 而輸出至顯示面板之液晶電容，以驅動顯示面板。

    緩衝放大電路30包含一第一數位類比轉換單元301與一緩衝放大模組303。第一數位類比轉換單元301依據複數數位資料(D₂ 、D₁ 、D₀ )與偏壓產生電路305產生之一第一參考訊號I_ref1 (如第5圖所示)，而產生一第一電流I₁ 與一第二電流I₂ ，且第一數位類比轉換單元301依據該些數位資料(D₂ 、D₁ 、D₀ )而分配第一電流I₁ 與第二電流I₂ 間之權重比例。緩衝放大模組303依據第一輸入電壓V_IH 、第二輸入電壓V_IL 、第一電流I₁ 與第二電流I₂ ，而內插產生輸出電壓V_out ，且緩衝放大模組303依據第一電流I₁ 與第二電流I₂ 間之權重比例而決定輸出電壓V_out 的大小。

    由上述可知，本實施例之緩衝放大電路30將第一輸入電壓V_IH 與第二輸入電壓V_IL 間的壓差分為複數階的電壓準位，並可藉由適當調整第一電流I₁ 與第二電流I₂ 間的權重比例，而得到所需電壓準位的輸出電壓V_out ，因此即可取代部分電阻器而達到減少電路面積與成本並提高解析度的目的。

    此外，由於第一電流I₁ 與第二電流I₂ 之電流量必需對應第一輸入電壓V_IH 與第二輸入電壓V_IL 間的壓差範圍，換句話說，第一輸入電壓V_IH 與第二輸入電壓V_IL 間的壓差範圍越大，則第一電流I₁ 與第二電流I₂ 之電流量必需對應提升，否則輸出電壓V_out 會有產生誤差的可能性。

    因此，更可於數位類比轉換電路10之輸出端耦接一比較單元50，比較單元50用於比較第一輸入電壓V_IH 與第二輸入電壓V_IL ，並依據第一輸入電壓V_IH 與第二輸入電壓V_IL 間的壓差範圍控制偏壓產生電路305產生對應之第一參考訊號I_ref1 ，第一數位類比轉換單元301則依據第一參考訊號I_ref1 產生對應電流量之第一電流I₁ 與第二電流I₂ ，例如當第一輸入電壓V_IH 大於一第一參考值，而第二輸入電壓V_IL 小於一第二參考值，則可判斷第一輸入電壓V_IH 與第二輸入電壓V_IL 間的壓差範圍大於一定範圍，則比較單元50即控制偏壓產生電路305產生對應之第一參考訊號I_ref1 ，進而控制第一數位類比轉換單元301產生對應電流量之第一電流I₁ 與第二電流I₂ 。

    請參閱第3圖，其為本發明之第二實施例之具數位類比轉換功能之緩衝放大電路的方塊圖。如圖所示，本實施例與第一實施例之差異在於，本實施例於數位類比轉換電路10中設置一查表單元70取代比較單元50，查表單元70對第一輸入電壓V_IH 與第二輸入電壓V_IL 進行查表，即可得知第一輸入電壓V_IH 與第二輸入電壓V_IL 間的壓差範圍是否過大，並依據查表結果控制偏壓產生電路305產生對應之第一參考訊號I_ref1 ，進而控制第一數位類比轉換單元301產生對應電流量之第一電流I₁ 與第二電流I₂ 。

    請參閱第4圖，其為本發明之第三實施例之具數位類比轉換功能之緩衝放大電路的方塊圖。如圖所示，本實施例與第一、第二實施例之差異在於，本實施例更包含一第二數位類比轉換單元307、一第一開關308與一第二開關309。第二數位類比轉換單元307依據該些數位資料(D₂ 、D₁ 、D₀ ) 與偏壓產生電路305產生之一第二參考訊號I_ref2 (如第5圖所示)，而產生一第三電流I₃ 與一第四電流I₄ ，且第二數位類比轉換單元307依據該些數位資料(D₂ 、D₁ 、D₀ )而分配第三電流I₃ 與第四電流I₄ 間之權重比例，並傳送第三電流I₃ 與第四電流I₄ 至緩衝放大模組303，使緩衝放大模組303依據第三電流I₃ 與第四電流I₄ 間之權重比例而決定輸出電壓V_out 的大小。

    第一開關308耦接於偏壓產生電路305與第一數位類比轉換單元301之間，而第二開關309耦接於偏壓產生電路305與第二數位類比轉換單元307之間，且第一開關308與第二開關309皆依據一控制訊號CCTRL而導通或關閉，於此實施例中，第一開關308為P型金氧半場效電晶體(P-MOSFET)，而第二開關309為N型金氧半場效電晶體(N-MOSFET)，因此當控制訊號CCTRL輸出低準位時，第一開關308導通而第二開關309關閉，使偏壓產生電路305產生之第一參考訊號I_ref1 提供第一數位類比轉換單元301產生第一電流I₁ 與第二電流I₂ ，而當控制訊號CCTRL輸出高準位時，第一開關308關閉而第二開關309導通，使偏壓產生電路305產生之第二參考訊號I_ref2 提供第二數位類比轉換單元307產生第三電流I₃ 與第四電流I₄ 。

    於此實施例中，緩衝放大模組303中包含有P型差動對與N型差動對，以降低緩衝放大模組303的靜態電流，進而降低緩衝放大電路30的功率消耗，換句話說，以第二輸入電壓V_IL 作為判斷使用第一數位類比轉換單元301或第二數位類比轉換單元307的依據，當第二輸入電壓V_IL 低於一門檻電壓時，控制訊號CCTRL使第一數位類比轉換單元301動作而產生第一電流I₁ 與第二電流I₂ ，以驅動緩衝放大模組303中的P型差動對。而當第二輸入電壓V_IL 高於門檻電壓時，控制訊號CCTRL使第二數位類比轉換單元307動作而產生第三電流I₃ 與第四電流I₄ ，以驅動緩衝放大模組303中的N型差動對。在其他實施例中，相同操作原理適用於第一輸入電壓V_IH ，也就是說第一輸入電壓V_IH 可作為判斷使用第一數位類比轉換單元301或第二數位類比轉換單元307的依據。因此，本實施例之緩衝放大模組303在輸入電壓高於或低於門檻電壓時皆可依據不同權重比例之電流而內插出不同大小的輸出電壓。

    由上述可知，本實施例依據第一輸入電壓V_IH 或第二輸入電壓V_IL 的準位，而選擇利用第一數位類比轉換單元301產生之第一電流I₁ 與第二電流I₂ 間之權重比例，或第二數位類比轉換單元307產生之第三電流I₃ 與第四電流I₄ 間之權重比例，將第一輸入電壓V_IH 與第二輸入電壓V_IL 間的壓差分為複數階電壓準位，因此，可降低緩衝放大模組303的靜態電流，進而降低緩衝放大電路30的功率消耗，亦可避免第一數位類比轉換單元301與第二數位類比轉換單元307同時動作而造成不必要的功率消耗。

    此外本實施例亦可適用於第一實施例或第二實施例，設置一比較單元50或一查表單元70，以依據第一輸入電壓V_IH 與第二輸入電壓V_IL 間的壓差範圍而控制偏壓產生電路305產生對應之第一參考訊號I_ref1 或第二參考訊號I_ref2 ，使第一數位類比轉換單元301依據第一參考訊號I_ref1 產生對應電流量之第一電流I₁ 與第二電流I₂ ，或使第二數位類比轉換單元307依據第二參考訊號I_ref2 產生對應電流量之第三電流I₃ 與第四電流I₄ 。

    請一併參閱第5圖，其為本發明之第三實施例之第一數位類比轉換單元與第二數位類比轉換單元之詳細電路的電路圖。如圖所示，第一數位類比轉換單元301包含複數電流源(MC₁ 、MC₂ 、MC₃ )以及複數開關單元(SW₁ 、SW₂ 、SW₃ )。於此實施例中，該些電流源(MC₁ 、MC₂ 、MC₃ )為電晶體，而該些電晶體(MC₁ 、MC₂ 、MC₃ )分別與偏壓產生電路305之一電晶體MB₁ 形成電流鏡，所以該些電流源(MC₁ 、MC₂ 、MC₃ )即對應電晶體MB₁ 輸出之第一參考訊號I_ref1 而產生複數鏡電流(I_R1 、I_R2 、I_R3 )，此外，該些場效電晶體(MC₁ 、MC₂ 、MC₃ )設定為不同尺寸，使該些鏡電流(I_R1 、I_R2 、I_R3 )間的比例分別為4：2：1，其中，該些鏡電流(I_R1 、I_R2 、I_R3 )之總和可表示為總和電流I_tot 。該些開關單元(SW₁ 、SW₂ 、SW₃ )分別為兩兩相對之P型金氧半導體場效電晶體(SW₁₁ 與SW₁₂ 、SW₂₁ 與SW₂₂ 、SW₃₁ 與SW₃₂ )所組成，且該些開關單元(SW₁ 、SW₂ 、SW₃ )依據該些數位資料(D₂ 、D₁ 、D₀ )而導通，並輸出該些鏡電流(I_R1 、I_R2 、I_R3 )，以產生第一電流I₁ 與第二電流I₂ 。

    第二數位類比轉換單元307包含複數電流源(MC₄ 、MC₅ 、MC₆ )以及複數開關單元(SW₄ 、SW₅ 、SW₆ )。於此實施例中，該些電流源(MC₄ 、MC₅ 、MC₆ )為電晶體，而該些電晶體(MC₄ 、MC₅ 、MC₆ )分別與偏壓產生電路305之一電晶體MB₂ 形成電流鏡，所以該些電流源(MC₄ 、MC₅ 、MC₆ )即對應電晶體MB₂ 輸出之第二參考訊號I_ref2 而輸出該些鏡電流(I_R4 、I_R5 、I_R6 )，此外，該些電晶體(MC₄ 、MC₅ 、MC₆ )設定為不同尺寸，使該些鏡電流(I_R4 、I_R5 、I_R6 )間的比例分別為4：2：1，其中，該些鏡電流(I_R4 、I_R5 、I_R6 )之總和亦可表示為總和電流I_tot 。該些開關單元(SW₃ 、SW₄ 、SW₅ )分別為兩兩相對之N型金氧半場效電晶體(SW₄₁ 與SW₄₂ 、SW₅₁ 與SW₅₂ 、SW₆₁ 與SW₆₂ )所組成，且該些開關單元(SW₄ 、SW₅ 、SW₆ )依據該些數位資料(D₂ 、D₁ 、D₀ )而導通，並輸出該些鏡電流(I_R4 、I_R5 、I_R6 )，以產生第三電流I₃ 與第四電流I₄ 。

    復參閱第5圖，如圖所示，偏壓產生電路305與第一數位類比轉換單元301之間耦接第一開關308，第一開關依據一控制訊號CCTRL而導通或關閉，以控制偏壓產生電路305提供第一數位類比轉換單元301產生第一電流I₁ 與第二電流I₂ 所需之第一參考訊號I_ref1 。偏壓產生電路305與第二數位類比轉換單元307之間耦接第二開關309，第二開關309依據控制訊號CCTRL而導通或關閉，以控制偏壓產生電路305提供第二數位類比轉換單元307產生第三電流I₃ 與第四電流I₄ 所需之第二參考訊號I_ref2 。

    其中，偏壓產生電路305可為任何形式之偏壓產生電路，只要可提供第一參考訊號I_ref1 與第二參考訊號I_ref2 之偏壓產生電路即可供本發明使用，且偏壓產生電路為一般常見之電路，因此本發明於此僅以偏壓產生電路305中的電晶體MB₁ 、MB₂ 做說明。

    請一併參閱第6圖，其為本發明之第三實施例之第一數位類比轉換單元與第二數位類比轉換單元的電流波形圖。如第6圖所示，當控制訊號CCTRL輸出低準位而使第一數位類比轉換單元301動作時，該些開關單元(SW₁ 、SW₂ 、SW₃ )依據該些數位資料(D₂ 、D₁ 、D₀ )而分流該些鏡電流(I_R1 、I_R2 、I_R3 )，例如當數位資料(D₂ 、D₁ 、D₀ )輸出為(0、0、0)時，電晶體(SW₁₂ 、SW₂₂ 、SW₃₂ )為導通，而電晶體(SW₁₁ 、SW₂₁ 、SW₃₁ )為關閉，因此第一電流I₁ 即為0A，而第二電流I₂ 即為鏡電流(I_R1 、I_R2 、I_R3 )之總和，也就是總和電流I_tot ，而當數位資料(D₂ 、D₁ 、D₀ )輸出為(0、0、1)時，電晶體(SW₁₂ 、SW₂₂ 、SW₃₁ )為導通，而電晶體(SW₁₁ 、SW₂₁ 、SW₃₂ )為關閉，因此第一電流I₁ 即為鏡電流I_R3 ，也就是1/7倍的總和電流I_tot ，而第二電流I₂ 即為鏡電流(I_R1 、I_R2 )之總和，也就是6/7倍的總和電流I_tot ，其餘則以此列推而不再贅述。

    當控制訊號CCTRL輸出高準位而使第二數位類比轉換單元307動作時，該些開關單元(SW₄ 、SW₅ 、SW₆ )依據該些數位資料(D₀ 、D₁ 、D₂ )而分流該些鏡電流(I_R4 、I_R5 、I_R6 )，當數位資料(D2、D₁ 、D₀ )輸出為(0、0、0)時，電晶體(SW₄₂ 、SW₅₂ 、SW₆₂ )為導通，而電晶體(SW₄₁ 、SW₅₁ 、SW₆₁ )為關閉，因此第三電流I₃ 即為0A，而第四電流I₄ 即為鏡電流(I_R4 、I_R5 、I_R6 )之總和，也就是總和電流I_tot ，而當數位資料(D₂ 、D₁ 、D₀ )輸出為(0、0、1)時，電晶體(SW₄₂ 、SW₅₂ 、SW₆₁ )為導通，而電晶體(SW₄₁ 、SW₅₁ 、SW₆₂ )為關閉，因此第三電流I₃ 即為鏡電流I_R6 ，也就是1/7倍的總和電流I_tot ，而第四電流I₄ 即為鏡電流(I_R4 、I_R5 )之總和，也就是6/7倍的總和電流I_tot ，其餘則以此列推而不再贅述。

    由上述可知，本實施例之第一數位類比轉換單元301可將總和電流I_tot 分流為第一電流I₁ 與第二電流I₂ ，且第一電流I₁ 與第二電流I₂ 依據三位元的數位資料(D₂ 、D₁ 、D₀ )而分為八階，並第一電流I₁ 與第二電流I₂ 彼此佔有不同之權重比例，而第二數位類比轉換單元307亦具有相同功能以分流第三電流I₃ 與第四電流I₄ ，然而，本發明並不以三位元的數位資料為限，亦可增加開關單元與相對應位元之數位資料，以將總和電流I_tot 分為更多階。

    請一併參閱第7圖，其為本發明之第三實施例之緩衝放大模組的電路圖。如圖所示，緩衝放大模組303包含一軌對軌差動電路3031、一電流比較電路3033以及一輸出電路3035。軌對軌差動電路3031接收第一輸入電壓V_IH 、第二輸入電壓V_IL 與第一電流I₁ 、第二電流I₂ 或第三電流I₃ 、第四電流I₄ ，而產生一第一輸出電流I_M7 與一第二輸出電流I_M11 ，且軌對軌差動電路3031更依據第一電流I₁ 與第二電流I₂ 或第三電流I₃ 與第四電流I₄ 間之權重比例，而內插出第一輸入電壓V_IH 與第二輸入電壓V_IL 之間不同準位的輸出電壓V_out 。電流比較電路3033則依據第一輸出電流I_M7 與第二輸出電流I_M11 ，而產生一第一比較電壓V_O1 與一第二比較電壓V_O2 。輸出電路3035依據第一比較電壓V_O1 與第二比較電壓V_O2 ，而產生輸出電壓V_out 。

    軌對軌差動電路3031包含一第一軌對軌差動單元3037、一第二軌對軌差動單元3039以及複數電晶體M₅ 、M_5b 、M₆ 、M_6b 、M₇ 、M₉ 、M_9b 、M₁₀ 、M_10b 、M₁₁ 。第一軌對軌差動單元3037包含複數電晶體M₁ 、M₂ 、M₃ 與M₄ ，電晶體M₁ 之閘極接收第一輸入電壓V_IH ，而其源極耦接電晶體M₂ 之源極以形成一P型差動對，電晶體M₃ 之閘極接收第一輸入電壓V_IH ，而其源極耦接電晶體M₄ 之源極以形成一N型差動對。第二軌對軌差動單元3039包含複數電晶體M_1b 、M_2b 、M_3b 與M_4b ，電晶體M_1b 之閘極接收第二輸入電壓V_IL ，而其源極耦接電晶體M_2b 之源極以形成P型差動對，電晶體M_3b 之閘極接收第二輸入電壓V_IL ，而其源極耦接電晶體M_4b 之源極以形成N型差動對。

    第一軌對軌差動單元3037中電晶體M₁ 與電晶體M₂ 之源極接收第一電流I₁ ，並分流第一電流I₁ 而分別產生於電晶體M₁ 與M₂ 之汲極。電晶體M₃ 與電晶體M₄ 接收第三電流I₃ ，並分流第三電流I₃ 而分別產生於電晶體M₃ 與M₄ 之汲極。第二軌對軌差動單元3039中電晶體M_1b 與電晶體M_2b 之源極接收第二電流I₂ ，並分流第二電流I₂ 而分別產生於電晶體M_1b 與M_2b 之汲極。電晶體M_3b 與電晶體M_4b 接收第四電流I₄ ，並分流第四電流I₄ 而分別產生於電晶體M_3b 與M_4b 之汲極。

    電晶體M₅ 與M₆ 形成一電流鏡，並依據流經電晶體M₃ 汲極之電流而鏡射產生一電流I_M6 。電晶體M_5b 與M_6b 形成一電流鏡，並依據流經電晶體M_3b 汲極之電流而鏡射產生一電流I_M6b 。電晶體M₉ 與M₁₀ 形成一電流鏡，並依據流經電晶體M₁ 汲極之電流而鏡射產生一電流I_M10 。電晶體M_9b 與M_10b 形成一電流鏡，並依據流經電晶體M_1b 汲極之電流而鏡射產生一電流I_M10b 。

    當控制訊號CCTRL控制第一數位類比轉換單元301動作時，由於只有產生第一電流I₁ 與第二電流I₂ ，因此只有第一軌對軌差動單元3037的P型差動對(電晶體M₁ 、M₂ )與第二軌對軌差動單元3039的P 型差動對(電晶體M_1b 、M_2b )動作，而第一軌對軌差動單元3037的N型差動對(電晶體M₃ 、M₄ )與第二軌對軌差動單元3039的N型差動對(電晶體M_3b 、M_4b )則關閉。

    當在輸入電壓並無變動(穩態)時，電晶體M₁ 與電晶體M₂ 平均分流第一電流I₁ ，電晶體M_1b 與電晶體M_2b 平均分流第二電流I₂ ，並電晶體M₁ 輸出之I₁ /2鏡射而產生電流I_M10 ，而電晶體M_1b 輸出之I₂ /2鏡射而產生電流I_M10b ，電流I_M10 與電流I_M10b 相加而產生第一輸出電流I_M7 ，也就是第一輸出電流I_M7 =(I₁ +I₂ )/2，而電晶體M₂ 輸出之I₁ /2與電晶體M_2b 輸出之I₂ /2相加即產生第二輸出電流I_M11 ，也就是第二輸出電流I_M11 =(I₁ +I₂ )/2，因此，在穩態時，第一輸出電流I_M7 等於第二輸出電流I_M11 。

    電流比較電路3033包含複數電晶體M₈ 、M₁₂ 、M₁₃ 與M₁₄ ，電晶體M₈ 與M₁₃ 為P型金氧半場效電晶體，而電晶體M₁₂ 與M₁₄ 為N型金氧半場效電晶體，並電晶體M₈ 與M₁₃ 分別與電晶體M₇ 形成電流鏡，而M₁₂ 與M₁₄ 分別與電晶體M₁₁ 形成電流鏡，當第一輸出電流I_M7 等於第二輸出電流I_M11 時，電晶體M₁₂ 與電晶體M₁₃ 之工作區由飽和區進入三極體區，此時的第一比較電壓V_O1 與第二比較電壓V_O2 使輸出電路3035之電晶體M_O1 與M_O2 操作在截止區，此時輸出電路3035並無靜態電流輸出，輸出電壓V_out =(M*V_IH +N*V_IL )/(M+N)，其中M與N表示第一電流I₁ 與第二電流I₂ 或第三電流I₃ 與第四電流I₄ 間的權重比例為M：N，因此，適當的分配第一電流I₁ 、第二電流I₂ 或第三電流I₃ 、第四電流I₄ 間的權重比例，即可得到所需之內插結果，如第8圖所示，其為本發明之第三實施例之電流-電壓關係圖，由於本實施例是利用三位元的數位資料配合三組開關單元，因此M+N=7，但不以此為限。

    此外，當輸入電壓上升變化時，電流I_M7 會小於電流I_M11 ，所以流經電晶體M₁₃ 之電流會小於流經電晶體M₁₄ 之電流，此時電晶體M₁₃ 之工作區由三極體區進入飽和區，使電晶體M_O1 閘極之第一比較電壓V_O1 下降，以致電晶體M_O1 操作在飽和區而對一負載電容C_L 進行充電，以提升輸出電壓V_out 的準位。而當輸入電壓下降變化時，電流I_M7 會大於電流I_M11 ，所以流經電晶體M₈ 之電流會大於流經電晶體M₁₂ 之電流，此時電晶體M₁₂ 之工作區由三極體區進入飽和區，使電晶體M_O2 閘極之第二比較電壓V_O2 上升，以致電晶體M_O2 操作在飽和區而進行放電，而降低輸出電壓V_out 的準位。

    請參閱第9圖，其為本發明之第三實施例之控制電路的電路圖。如圖所示，本發明之緩衝放大電路30更可包含一控制電路310以產生控制訊號CCTRL。控制電路310包含有複數電晶體311、312、313、314、315與316，電晶體311、312與313為N型金氧半場效電晶體，而電晶體314、315與316為P型金氧半場效電晶體，但不以此為限，電晶體311之閘極接收數位資料D₇ 而其汲極耦接一參考電源VDD，電晶體312之閘極接收數位資料D₅ 而其汲極耦接參考電源VDD，電晶體313之閘極接收數位資料D₆ 而其汲極耦接電晶體312之源極，且電晶體311之源極與電晶體313之源極相互連接，並輸出控制訊號CCTRL，而電晶體314之閘極接收數位資料D₇ 而其源極耦接電晶體311與電晶體313之源極，電晶體315之閘極接收數位資料D₆ 而其源極耦接電晶體314之汲極，電晶體316之閘極接收數位資料D₅ 而其源極耦接電晶體314之汲極，且電晶體315之汲極與電晶體316之汲極皆連接一接地端GND。

    於此實施例中，該些數位資料(D₇ 、D₆ 、D₅ )是依據第二輸入電壓V_IL 而產生，也就是控制電路310依據第二輸入電壓V_IL 的電壓準位而切換該些電晶體(311、312、313、314、315、316)，以依據第二輸入電壓V_IL 的電壓準位而輸出控制訊號CCTRL。請一併參閱第10圖，其為本發明之第三實施例之控制訊號的波形圖，如圖所示，當數位資料(D₇ 、D₆ 、D₅ )輸出為(0、0、0) 、(0、0、0)與(0、1、0)，也就是第二輸入電壓V_IL 低於門檻電壓時，控制電路310皆無輸出參考電源VDD，也就是控制訊號CCTRL輸出為低準位，因此控制訊號CCTRL使第一數位類比轉換單元301動作而輸出第一電流I₁ 與第二電流I₂ ，並使第一軌對軌差動單元3037的P型差動對與第二軌對軌差動單元3039的P型差動對依據第一電流I₁ 與第二電流I₂ 間之權重比例，而內插出第一輸入電壓V_IH 與第二輸入電壓V_IL 之間不同準位的輸出電壓V_out 。

    而當數位資料(D₇ 、D₆ 、D₅ )輸出為(0、1、1) 、(1、0、0)、(1、0、1)、(1、1、0)與(1、1、1)，也就是第二輸入電壓V_IL 高於門檻電壓時，控制電路310輸出參考電源VDD，也就是控制訊號CCTRL輸出為高準位，因此控制訊號CCTRL關閉第一數位類比轉換單元301，而使第二數位類比轉換單元307動作以輸出第三電流I₃ 與第四電流I₄ ，並使第一軌對軌差動單元3037的N型差動對與第二軌對軌差動單元3039的N型差動對依據第三電流I₃ 與第四電流I₄ 間之權重比例，而內插出第一輸入電壓V_IH 與第二輸入電壓V_IL 之間不同準位的輸出電壓V_out 。

    其中，本發明之控制電路並不僅限於第8圖之架構，亦可利用不同架構之控制電路。例如，僅藉由一電晶體作為輸出控制訊號之開關，而電晶體僅依據一數位資料而導通或關閉，當數位資料輸出1時電晶體導通，而輸出高準位之控制訊號，當數位資料輸出0時電晶體關閉，而輸出低準位之控制訊號。

    請一併參閱第11與12圖，第11圖為本發明之第四實施例之第一數位類比轉換單元與第二數位類比轉換單元之詳細電路的電路圖，第12圖為本發明之第四實施例之第一數位類比轉換單元與第二數位類比轉換單元的電流波形圖。如第11圖所示，本實施例與第二實施例之差異在於第一數位類比轉換單元301更包含一電晶體MC₇ ，第二數位類比轉換單元307更包含一電晶體MC₈ ，其餘則不再贅述。

    第一數位類比轉換單元301之該些電晶體(MC₁ 、MC₂ 、MC₃ 、MC₇ )設定為不同尺寸，使該些鏡電流(I_R1 、I_R2 、I_R3 、I_R7 )間的比例分別為4：2：1：1，且鏡電流I_R7 是直接輸出至第二電流I₂ ，因此如第12圖所示，本實施例之第二電流I₂ 相較於第二實施例會高出一階。第二數位類比轉換單元307之該些電晶體(MC₄ 、MC₅ 、MC₆ 、MC₈ )設定為不同尺寸，使該些鏡電流(I_R4 、I_R5 、I_R6 、I_R8 )間的比例分別為4：2：1：1，且鏡電流I_R8 直接輸出至第四電流I₄ ，因此如第12圖所示，本實施例之第四電流I₄ 相較於第二實施例亦高出一階。

    請參閱第13圖，其為本發明之第四實施例之電流-電壓關係圖。如圖所示，當該些數位資料(D₂ 、D₁ 、D₀ )輸出為(1、1、1)時，也就是輸出電壓V_out 之最大值僅會在(7*V_IH +1*V_IL )/8，不會到達第一輸入電壓V_IH ，此方式可避免當內插下一個輸入電壓範圍時，若下一個輸入電壓範圍的最低電壓為原先的第一輸入電壓V_IH ，而產生輸出電壓重疊的狀況。

    請參閱第14圖，其為本發明之第五實施例之緩衝放大模組的電路圖。如圖所示，本實施例與第三實施例之差異僅在於，本實施例之電晶體M₅ 同時連接電晶體M₃ 與M_3b ，以省去電晶體M_5b 與M_6b ，而電晶體M₉ 同時連接電晶體M₁ 與M_1b ，以省去電晶體M_9b 與M_10b ，其餘則不再贅述。

    電晶體M₅ 同時連接電晶體M₃ 與M_3b ，且電晶體M₅ 與M₆ 所形成之電流鏡依據流經電晶體M₃ 與M_3b 汲極之電流而鏡射產生電流I_M6 。電晶體M₉ 同時連接電晶體M₁ 與M_1b ，且電晶體M₉ 與M₁₀ 形成之電流鏡依據流經電晶體M₁ 與M_1b 汲極之電流而鏡射產生電流I_M10 ，其餘原理則相同於第三實施例，於此則不再贅述。

    綜上所述，本發明之具數位類比轉換功能之緩衝放大電路將一數位類比轉換單元產生之兩不同比例的電流輸出至一緩衝放大模組，並藉由該些電流間的權重比例，而內插出第一輸入電壓與第二輸入電壓間不同電壓準位之輸出電壓，如此，本發明可達到減少電路的電阻器，進而達到減少電路面積與成本之功效。

    惟以上所述者，僅為本發明之一較佳實施例而已，並非用來限定本發明實施之範圍，舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。

    本發明係實為一具有新穎性、進步性及可供產業利用者，應符合我國專利法所規定之專利申請要件無疑，爰依法提出發明專利申請，祈　鈞局早日賜准專利，至感為禱。

10．．．數位類比轉換電路

30．．．緩衝放大電路

301．．．第一數位類比轉換單元

303．．．緩衝放大模組

305．．．偏壓產生電路

307．．．第二數位類比轉換單元

308．．．第一開關

309．．．第二開關

CCTRL．．．控制訊號

D₀ 、D₁ 、D₂ ．．．數位資料

V_IH ．．．第一輸入電壓

V_IL ．．．第二輸入電壓

Vout．．．輸出電壓

I₁ ．．．第一電流

I₂ ．．．第二電流

I₃ ．．．第三電流

I₄ ．．．第四電流

R．．．電阻器

Claims (11)

1. 一種具數位類比轉換功能之緩衝放大電路，其包含：
   一第一數位類比轉換單元，依據一第一參考訊號與複數數位資料，而產生一第一電流與一第二電流，該第一數位類比轉換單元依據該些數位資料分配該第一電流與該第二電流間之權重比例；以及
   一緩衝放大模組，依據一第一輸入電壓、一第二輸入電壓、該第一電流與該第二電流，而產生一輸出電壓，該緩衝放大模組依據該第一電流與該第二電流間之權重比例決定該輸出電壓的大小。
2. 如申請專利範圍第1項所述之緩衝放大電路，其中該第一數位類比轉換單元包含：
   複數電流源，依據該第一參考訊號而產生複數鏡電流，該些鏡電流分別為不同權重比例；以及
   複數開關單元，依據該些數位資料而被導通，而輸出該些鏡電流以產生該第一電流與該第二電流。
3. 如申請專利範圍第1項所述之緩衝放大電路，其中該緩衝放大模組包含：
   一軌對軌差動電路，依據該第一輸入電壓、該第二輸入電壓與該第一電流、該第二電流間之權重比例，而產生一第一輸出電流與一第二輸出電流；
   一電流比較電路，依據該第一輸出電流與該第二輸出電流，而產生一第一比較電壓與一第二比較電壓；以及
   一輸出電路，依據該第一比較電壓與該第二比較電壓，而產生該輸出電壓。
4. 如申請專利範圍第1項所述之緩衝放大電路，其更包含：
   一第二數位類比轉換單元，依據一第二參考訊號與該些數位資料，而產生一第三電流與一第四電流，該第二數位類比轉換單元依據該些數位資料分配該第三電流與該第四電流間之權重比例，並傳送該第三電流與該第四電流至該緩衝放大模組，使該緩衝放大模組依據該第三電流與該第四電流間之權重比例決定該輸出電壓的大小。
5. 如申請專利範圍第4項所述之緩衝放大電路，其更包含：
   一控制電路，依據該些數位資料之至少一位元而產生一控制訊號，以控制該第一數位類比轉換單元或該第二數位類比轉換單元運作。
6. 如申請專利範圍第4項所述之緩衝放大電路，其更包含：
   一偏壓產生電路，用以產生該第一參考訊號與該第二參考訊號，以分別提供該第一數位類比轉換單元產生該第一電流與該第二電流與該第二數位類比轉換單元產生該第三電流與該第四電流。
7. 如申請專利範圍第6項所述之緩衝放大電路，其中該偏壓產生電路與該第一數位類比轉換單元之間耦接一第一開關，該第一開關依據一控制訊號而導通或關閉，以控制該偏壓產生電路提供該第一數位類比轉換單元產生該第一電流與該第二電流。
8. 如申請專利範圍第6項所述之緩衝放大電路，其中該偏壓產生電路與該第二數位類比轉換單元之間耦接一第二開關，該第二開關依據一控制訊號而導通或關閉，以控制該偏壓產生電路提供該第二數位類比轉換單元產生該第三電流與該第四電流。
9. 如申請專利範圍第4項所述之緩衝放大電路，其中該第二數位類比轉換單元包含：
   複數電流源，依據該第二參考訊號而產生複數鏡電流，該些鏡電流分別為不同權重比例；以及
   複數開關單元，依據該些數位資料而被導通，而輸出該些鏡電流以產生該第三電流與該第四電流。
10. 如申請專利範圍第4項所述之緩衝放大電路，其中該緩衝放大模組包含：
    一軌對軌差動電路，依據該第一輸入電壓、該第二輸入電壓與該第一電流、該第二電流間之權重比例或該第三電流、該第四電流間之權重比例，而產生一第一輸出電流與一第二輸出電流；
    一電流比較電路，依據該第一輸出電流與該第二輸出電流，而產生一第一比較電壓與一第二比較電壓；以及
    一輸出電路，依據該第一比較電壓與該第二比較電壓，而產生該輸出電壓。
11. 如申請專利範圍第10項所述之緩衝放大電路，其中該軌對軌差動電路更包含：
    一第一軌對軌差動單元，依據該第一輸入電壓、該第一電流與該第三電流而產生該第一輸出電流與該第二輸出電流；以及
    一第二軌對軌差動單元，依據該第二輸入電壓、該第二電流與該第四電流而產生該第一輸出電流與該第二輸出電流。