CN101312029A - 电流加权式的电压内插缓冲器 - Google Patents
电流加权式的电压内插缓冲器 Download PDFInfo
- Publication number
- CN101312029A CN101312029A CN 200710105186 CN200710105186A CN101312029A CN 101312029 A CN101312029 A CN 101312029A CN 200710105186 CN200710105186 CN 200710105186 CN 200710105186 A CN200710105186 A CN 200710105186A CN 101312029 A CN101312029 A CN 101312029A
- Authority
- CN
- China
- Prior art keywords
- voltage
- current
- coupled
- differential
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
一种电流加权式的电压内插缓冲器,包含有一第一差动电压转电流单元用来根据一第一输入电压、一第一偏电流及一电压输出端的电压,输出相对应的差动电流;一第二差动电压转电流单元用来根据一第二输入电压、一第二偏电流及该电压输出端的电压,输出相对应的差动电流;以及一电流至电压转换单元,耦接于该第一、第二差动电压转电流单元及该电压输出端,用来根据该第一、第二差动电压转电流单元所输出的差动电流,通过该电压输出端,缓冲输出对应于该第一偏电流及该第二偏电流的一比例的该第一输入电压及该第二输入电压的内插结果。
Description
技术领域
本发明涉及一种电压内插缓冲器,尤其涉及一种通过控制两组差动电压转电流单元的偏电流的比例,调整输入电压所占的权重,进而输出输入电压的内插结果的电压内插缓冲器。
背景技术
在驱动电路的设计中,尤其是显示器的驱动电路,电压内插缓冲器为一常见的电路单元,用以根据输入的参考电压,内插产生驱动电路所需的模拟电压。然而,在已知的技术中,为了实现这样的功能,往往需要由一内插电压产生电路产生内插电压之后,再通过一电压缓冲器,以得到足够的驱动能力。
请参考图1,图1为一已知电压内插缓冲器10的示意图。电压内插缓冲器10包含有一第一电压输入端VI1、一第二电压输入端VI2、一内插电压产生电路11及一电压缓冲器15。第一电压输入端VI1及第二电压输入端VI2分别用来接收一第一电压V1及一第二电压V2。内插电压产生电路11耦接于第一电压输入端VI1及第二电压输入端VI2,用来根据第一电压输入端VI1所接收的第一电压V1及第二电压输入端VI2所接收的第二电压V2,产生介于第一电压V1与第二电压V2之间的一内插电压VS。电压缓冲器15耦接于内插电压产生电路11,用来通过电压输出端Vout输出电压缓冲的结果。因此,电压内插缓冲器10利用内插电压产生电路11来产生所需的内插电压VS,并通过电压缓冲器15缓冲内插电压产生电路11所输出的电压,以使其具有较大的驱动能力。电压内插缓冲器10各部分的操作,请见以下说明。
请参考图2,图2为图1中内插电压产生电路11的示意图。内插电压产生电路11包含一分压电路12及一切换电路13。分压电路12由电阻R1~Rn串接所组成,耦接于第一电压输入端VI1及第二电压输入端VI2,用来根据第一电压输入端VI1及第二电压输入端VI2所输入的电压,产生分压VD0~VDn。切换电路13耦接于分压电路12,用来根据一控制讯号Ctrl,切换输出分压电路12所产生的多个分压VD0~VDn中的一分压。如图2所示,切换电路13可由多个开关SW所组成。因此,内插电压产生电路11通过分压电路12产生分压VD0~VDn,以提供切换电路13切换输出一介于第一电压V1与第二电压V2间的内插电压VS。一般而言,对于此种通过串接电阻产生内插电压的内插电压产生电路,若不想因此消耗大量的功率,则必须增加电阻R1~Rn的阻值,以减少电流消耗。而增加电阻值的方式,主要可归纳为两种:一种是使用高阻值的材料;另一种则是增加线路布局<Layout>时的面积。然而,这两种方式都会导致集成电路<Integrated Circuit,IC>生产成本的增加,这是已知电压内插缓冲器10的缺点之一。
请参考图3,图3为图1中电压缓冲器15的示意图。电压缓冲器15用以根据输入端Vin所接收的电压,通过输出端Vout输出电压缓冲的结果,其包含有一转导输入级150及一负载级155。转导输入级150经由一第一输入端151及一第二输入端152接收电压讯号后,通过一第一电流输出端153及一第二电流输出端154输出对应的电流Id1、Id2至负载级155。负载级155则根据第一电流输出端153及第二电流输出端154的电流Id1、Id2,由输出端Vout输出相对应的电压。其中,第一输入端151耦接于输入端Vin;而第二输入端152耦接于输出端Vout。因此,通过此反馈控制的方式,电压缓冲器15可由输出端Vout输出一电压大小相等于输入端Vin所接收电压的电压,以达到电压缓冲的作用。
请继续参考图4,图4为电压缓冲器15的电路实施例示意图。转导输入级150由晶体管T1、T2形成的差动对156及一偏电流源CS所组成,而负载级155由电阻R1、R2所组成。其中,晶体管T1、T2为互相匹配的晶体管对,偏电流源CS用来提供差动对156的偏电流,而电阻R1的大小则相等于电阻R2。因此,当输入端Vin接收到内插电压产生电路11输出的内插电压VS时,电压缓冲器15通过反馈连接的方式,通过晶体管T1、T2将所接收的差动电压讯号转换为电流讯号,输出至电阻R1、R2,最后由输出端Vout输出电压缓冲的结果,以获得较大的驱动能力。
在现有技术中,电压内插缓冲器10需结合内插电压产生电路11及电压缓冲器15,才能达到电压内插与缓冲的功能。然而,此种方式则必须通过电阻串来产生分压,因而导致集成电路面积增加以及工艺变复杂,造成集成电路的生产成本增加。
发明内容
因此,本发明的主要目的即在于提供一种电流加权式的电压内插缓冲器。
本发明披露一种电流加权式的电压内插缓冲器,包含有一第一电压输入端,用来接收一第一输入电压;一第二电压输入端,用来接收一第二输入电压;一第一偏电流输入端,用来接收一第一偏电流;一第二偏电流输入端,用来接收一第二偏电流;一电压输出端,用来输出电压;一第一差动电压转电流单元,耦接于该第一电压输入端、该第一偏电流输入端及该电压输出端,用来根据该第一输入电压、该第一偏电流及该电压输出端的电压,通过一第一电流输出端及一第二电流输出端,输出相对应的差动电流;一第二差动电压转电流单元,耦接于该第二电压输入端、该第二偏电流输入端及该电压输出端,用来根据该第二输入电压、该第二偏电流及该电压输出端的电压,通过一第三电流输出端及一第四电流输出端,输出相对应的差动电流;以及一电流至电压转换单元,耦接于该第一差动电压转电流单元、该第二差动电压转电流单元及该电压输出端,用来根据该第一差动电压转电流单元及该第二差动电压转电流单元所输出的差动电流,输出对应于该第一偏电流及该第二偏电流的一比例的该第一输入电压及该第二输入电压的内插结果至该电压输出端。
附图说明
图1为一已知电压内插缓冲器的示意图。
图2为图1中的内插电压产生电路的示意图。
图3为图1中电压缓冲器的示意图。
图4为图1中电压缓冲器的一实施例示意图。
图5为本发明通过调整偏电流比例以内插电压的电压内插缓冲器的示意图。
图6为本发明一实施例电压内插缓冲器的电路示意图。
图7为本发明实施例偏电流比例与输出内插电压的关系的示意图。
图8为本发明偏电流分配单元的实施例示意图。
图9为本发明另一实施例电压内插缓冲器的电路示意图。
图10为应用本发明电压内插缓冲器的数字至模拟转换装置的示意图。
图11为应用本发明电压内插缓冲器的示意图。
附图符号说明
10、50、60、90 电压内插缓冲器
VI 1、VI 2、Vin、151、152、611、612、621、622 电压输入端
11 内插电压产生电路
15 电压缓冲器
V1、V2、VS 电压
Vout 电压输出端
12 分压电路
VD0~VDn 分压
13 切换电路
Ctrl 控制讯号
SW、SW1-1~SW4-2 开关
R1~Rn 电阻
153、154、613、614、623、624 电流输出端
150 转导输入级
155 负载级
Id1、Id2、Id3、Id4、Ia、Ib 电流
T1、T2、T3、T4 晶体管
156 差动对
CS、CS1、CS2 偏电流
CI1、CI2 偏电流输入端
51、52、61、62、91、92 差动电压转电流单元
53、63、93 电流至电压转换单元
55 电压放大单元
Amp1~Ampn 电压放大电路
Vcc 供应电压
A、B 节点
54 偏电流分配单元
CO1、CO2 偏电流输出端
I1~I4 电流源
20 数字至模拟转换装置
1000 数字至模拟转换器
DS 数字讯号
VR1~VRn、VX1、VX2 参考电压
具体实施方式
请参考图5,图5为本发明电流加权式的电压内插缓冲器50的示意图。电压内插缓冲器50包含有一第一电压输入端VI1、一第二电压输入端VI2、一第一偏电流输入端CI1、一第二偏电流输入端CI2、一第一差动电压转电流单元51、一第二差动电压转电流单元52、一电流至电压转换单元53及一电压输出端Vout。第一电压输入端VI1及第二电压输入端VI2分别用来接收一第一电压V1及一第二电压V2,第一偏电流输入端CI1及第二偏电流输入端CI2则分别用来接收提供给第一差动电压转电流单元51及第二差动电压转电流单元52的偏电流CS1、CS2。第一差动电压转电流单元51耦接于第一电压输入端VI1、电压输出端Vout及第一偏电流输入端CI1,用来根据所接收的第一电压V1、电压输出端Vout的电压及第一偏电流CS1,输出相对应的差动电流Id1、Id2。同样地,第二差动电压转电流单元52耦接于第二电压输入端VI2、电压输出端Vout及第二偏电流输入端CI2,用来根据所接收的第二电压V2、电压输出端Vout的电压及第二偏电流CS2,输出相对应的差动电流Id3、Id4。电流至电压转换单元53耦接于第一差动电压转电流单元51、第二差动电压转电流单元52及电压输出端Vout,用来根据第一差动电压转电流单元51及第二差动电压转电流单元52所输出的差动电流Id1~Id4,通过电压输出端Vout,输出对应于第一偏电流CS1及第二偏电流CS2的一比例的第一电压V1与第二电压V2的内插结果。
因此,本发明电压内插缓冲器50通过控制第一差动电压转电流单元51及第二差动电压转电流单元52的偏电流的比例,调整第一电压V1及第二电压V2所占的权重,进而输出第一电压V1及第二电压V2的内插结果。除此之外,由于电压内插缓冲器50为一缓冲器的架构,因此本发明仍具有缓冲第一电压V1及第二电压V2的功能。
相较之下,现有技术须通过分压电路及缓冲器,才可达到电压内插及缓冲输出的功能,而本发明的电压缓冲器通过两组差动电压转电流单元,并通过控制此两组差动电压转电流单元的偏电流比例,对输入的第一电压与第二电压进行加权,因此除了缓冲的功能外,亦可同时获得第一电压及第二电压的内插结果。在此情形下,由于只须控制电流的大小,因此本发明可容易地被实现在集成电路中,并且面积可有效的缩小及提高可靠度,进而降低生产成本。
此外,请参考图11,图11为应用本发明电压内插缓冲器50的示意图。如图所示,电压内插缓冲器50还可包含一电压放大单元55,耦接于电流至电压转换单元53与电压输出端Vout之间,用来根据电流至电压转换单元53所输出的内插结果,输出一电压放大结果至电压输出端Vout,以提高电压内插缓冲器50的驱动能力。较佳地,电压放大单元55可视实际需求,由多个电压放大电路Amp1~Ampn所组成,而不影响原来的功能。
请继续参考图6,图6为本发明一实施例电压内插缓冲器60的电路示意图。电压内插缓冲器60用来实现图5中的电压内插缓冲器50。在电压内插缓冲器60中,一第一差动电压转电流单元61及一第二差动电压转电流单元62可分别由晶体管T1、T2及晶体管T3、T4所组成,用来将所接收的差动电压讯号转换为电流讯号,其相关操作类似于图4中的转导输入级150,在此不赘述。另外,一电流转电压单元63由电阻值大小相同的电阻R1、R2所组成。如图6所示,电阻R1的一端耦接于一供应电压Vcc,而另一端则与第一差动电压转电流单元61的第一电流输出端613及第二差动电压转电流单元62的第一电流输出端623耦接于一节点A;电阻R2的一端耦接于供应电压Vcc,而另一端则与第一差动电压转电流单元61的第二电流输出端614及第二差动电压转电流单元62的第二电流输出端624耦接于一节点B。因此,当第一差动电压转电流单元61及第二差动电压转电流单元62接收到差动电压讯号时,通过此连接方式,第一差动电压转电流单元61及第二差动电压转电流单元62可根据所接收的差动电压讯号及偏电流CS1、CS2,调整第一差动电压转电流单元61及第二差动电压转电流单元62所输出的差动电流的比例。接着,电流转电压单元63则根据节点A及节点B的电流Ia、Ib,通过电压输出端Vout输出相对应的电压。除此之外,电压输出端Vout还耦接于第一差动电压转电流单元61的第二电压输入端612及第二差动电压转电流单元62的第二电压输入端622,用以反馈控制第一差动电压转电流单元61及第二差动电压转电流单元62。如此一来,电压内插缓冲器60可通过第一差动电压转电流单元61及第二差动电压转电流单元62,根据输入的第一电压V1、第二电压V2及偏电流CS1、CS2的比例,调整输出相对应的差动电流Id1~Id4,并通过电流转电压单元63缓冲输出第一电压V1与第二电压V2的内插结果。
如本领域技术人员所知,差动电压转电流单元的输出电压正比于输入电压与转导<Transductance>gm的乘积,而转导gm的大小又正比于差动电压转电流单元所对应的偏电流,因此,在本发明中,电压输出端Vout所输出的电压V则可以下式表示:V=(V1*M+V2*N)/(M+N),其中符号M、N代表偏电流CS1、CS2大小的比例为M∶N。如此一来,只要适当的分配偏电流的比例,即可获得所需的内插结果。另外,电阻R1及R2的电阻值在设计上亦可以不同,以进一步调整输出电压V与第一电压V1及第二电压V2之间的比例关系。
举例来说,若想要实现一电压内插缓冲器,其可内插出介于0.1伏特与0.5伏特的内插电压:0.2伏特、0.3伏特及0.4伏特,在本发明中可由电压缓冲器50的第一电压输入端VI1输入0.1伏特,而由第二电压输入端VI2输入0.5伏特,并将第一偏电流CS1与第二偏电流CS2的和分为4个单位,如此一来,只要适当的分配偏电流的比例,即可获得所需的内插结果。因此,若分配第一偏电流CS1为4个单位电流,而第二偏电流CS2为0个单位电流,则电压内插缓冲器50的电压输出端Vout输出的电压将完全由第一差动电压转电流单元51决定,所以电压输出端Vout所输出的电压将等于第一电压V1,亦即0.1伏特。同理可知,若分配第一偏电流CS1为0个单位电流,而第二偏电流CS2为4个单位电流,则所输出的电压会等于第二电压V2,即0.5伏特。若分配第一偏电流CS1与第二偏电流都为2个单位电流,则由于偏电流相等,亦即第一电压V1与第二电压V2所占的权重相同,因此电压输出端Vout所输出的电压为0.3伏特。此外,若调整第一偏电流CS1与第二偏电流CS2的比例为3∶1或1∶3,电压缓冲器50则根据偏电流的比例调整第一电压V1与第二电压V2所占的权重,分别输出0.2伏特及0.4伏特。上述的偏电流比例与输出内插电压的关系,请参考图7。
因此,本发明除了具有电压缓冲输出的作用外,通过适当地调整偏电流的比例,电压缓冲器50即可获得介于第一电压V1与第二电压V2间的电压内插结果。为了获得所需的内插电压,电压内插缓冲器50还可包含一偏电流分配单元54,耦接于第一偏电流输入端CI1及第二偏电流输入端CI2,用以调整第一偏电流CS1与第二偏电流CS2的比例。请参考图8,图8为偏电流分配单元54的实施例示意图。偏电流分配单元54包含有一第一偏电流输出端CO1、一第二偏电流输出端CO2、电流源I1~I4及开关SW1-1,SW1-2~SW4-1,SW4-2。其中,电流源I1~I4用来提供相同大小的电流,开关SW1-1,SW1-2~SW4-1,SW4-2分别对应于电流源I1~I4,用来根据一控制讯号CTRL,切换电流源I1~I4的电流流至第一偏电流输出端CO1或第二偏电流输出端CO2。第一偏电流输出端CO1及第二偏电流输出端CO2则分别用来输出对应的偏电流至第一偏电流输入端CI1及第二偏电流输入端CI2。举例来说,当所需的偏电流比例为3∶1,则偏电流分配单元54可根据控制讯号CTRL,将电流源I1~I3的电流切换至第一偏电流输出端CO1,而将电流源I4的电流切换至第二偏电流输出端CO2。如此一来,电压缓冲器50即可根据适当的偏电流比例,输出所需的电压内插结果。
值得注意的是,图6所示的电压内插缓冲器60为根据图5中的电压内插缓冲器50所衍生的一实施例,而非用以限制本发明的涵盖范围,设计者当可作适当的变化。举例来说,请参考图9,图9为本发明另一实施例电压内插缓冲器90的电路示意图。相较于图6,第一差动电压转电流单元91及第二差动电压转电流单元92都与图6中的第一差动电压转电流单元61及第二差动电压转电流单元62相似,而电流至电压转换单元93则根据实际的需求,做出适当的修改,但其仍与图6中的电流至电压转换单元63具有相同的功能。
除此之外,本领域技术人员可根据本发明电压内插缓冲器50,应用在各种不同的电子装置。例如,在数字至模拟转换器<Digital-to-AnalogConverter,DAC>中,电压内插缓冲器50可用来增加数字至模拟转换器的分辨率。请参考图10,图10为应用本发明电压内插缓冲器50的数字至模拟转换装置20的示意图。数字至模拟转换装置20包含一数字至模拟转换器1000及电压内插缓冲器50。数字至模拟转换器1000用来根据一数字讯号DS,切换输出对应于数字讯号DS的多个参考电压VR1~VRn的一第一参考电压VX1及一第二参考电压VX2。其中,第一参考电压VX1及第二参考电压VX2为参考电压VR1~VRn的两相邻参考电压。电压内插缓冲器50耦接于数字至模拟转换器1000,用来根据数字至模拟转换器1000输出的参考电压VX1、VX2,内插出所需的电压,以增加数字至模拟转换装置20的分辨率。举例来说,若数字至模拟转换器1000为一2位的数字至模拟转换器,当电压内插缓冲器50通过2个单位的偏电流内插出一内插电压时,数字至模拟转换装置20的分辨率可因此提升至3个位。如此一来,数字至模拟转换装置20可以在不用增加参考电压数量的情况下,亦即不用增加数字至模拟转换器1000的分压电阻数量,提高分辨率,进而节省生产成本。
综上所述,本发明电压内插缓冲器通过控制两组差动电压转电流单元的偏电流的比例,以调整所输入的第一电压及第二电压所占的权重,进而输出第一电压及第二电压的内插结果。除此之外,由于电压内插缓冲器为一缓冲器的架构,因此本发明仍同时具有电压缓冲的功能。因此,本发明可容易地被实现在集成电路中,并且由于可省略分压的电阻,芯片面积可有效的缩小及提高可靠度,进而降低生产成本。
以上所述仅为本发明的较佳实施例,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (18)
1.一种电流加权式的电压内插缓冲器,包含有:
一第一电压输入端,用来接收一第一输入电压;
一第二电压输入端,用来接收一第二输入电压;
一第一偏电流输入端,用来接收一第一偏电流;
一第二偏电流输入端,用来接收一第二偏电流;
一电压输出端,用来输出电压;
一第一差动电压转电流单元,耦接于该第一电压输入端、该第一偏电流输入端及该电压输出端,用来根据该第一输入电压、该第一偏电流及该电压输出端的电压,通过一第一电流输出端及一第二电流输出端,输出相对应的差动电流;
一第二差动电压转电流单元,耦接于该第二电压输入端、该第二偏电流输入端及该电压输出端,用来根据该第二输入电压、该第二偏电流及该电压输出端的电压,通过一第三电流输出端及一第四电流输出端,输出相对应的差动电流;以及
一电流至电压转换单元,耦接于该第一差动电压转电流单元、该第二差动电压转电流单元及该电压输出端,用来根据该第一差动电压转电流单元及该第二差动电压转电流单元所输出的差动电流,输出对应于该第一偏电流及该第二偏电流的一比例的该第一输入电压及该第二输入电压的内插结果至该电压输出端。
2.如权利要求1所述的电压内插缓冲器,其中该第一差动电压转电流单元为一差动输入对。
3.如权利要求2所述的电压内插缓冲器,其中该差动输入对为一互相匹配的晶体管对,其包含有:
一第一晶体管,包含有一第一端耦接于该第一电流输出端,一第二端耦接于该第一偏电流输入端,以及一第三端耦接于该第一电压输入端,用来根据该第三端所接收的电压讯号控制该第一端及该第二端的电性连结;以及
一第二晶体管,包含有一第一端耦接于该第二电流输出端,一第二端耦接于该第一偏电流输入端,以及一第三端耦接于该电压输出端,用来根据该第三端所接收的电压讯号控制该第一端及该第二端的电性连结。
4.如权利要求1所述的电压内插缓冲器,其中该第二差动电压转电流单元为一差动输入对。
5.如权利要求4所述的电压内插缓冲器,其中该差动输入对为一互相匹配的晶体管对,其包含有:
一第一晶体管,包含有一第一端耦接于该第三电流输出端,一第二端耦接于该第二偏电流输入端,以及一第三端耦接于该第二电压输入端,用来根据该第三端所接收的电压讯号控制该第一端及该第二端的电性连结;以及
一第二晶体管,包含有一第一端耦接于该第四电流输出端,一第二端耦接于该第二偏电流输入端,以及一第三端耦接于该电压输出端,用来根据该第三端所接收的电压讯号控制该第一端及该第二端的电性连结。
6.如权利要求1所述的电压内插缓冲器,其中该电流至电压转换单元包含有:
一第一负载,其一端耦接于一电压源,其另一端耦接于该第一电流输出端及该第三电流输出端;以及
一第二负载,其一端耦接于该电压源,其另一端耦接于该第二电流输出端、该第四电流输出端及该电压输出端。
7.如权利要求6所述的电压内插缓冲器,其中该第一负载为一电阻。
8.如权利要求6所述的电压内插缓冲器,其中该第一负载为一主动负载。
9.如权利要求6所述的电压内插缓冲器,其中该第二负载为一电阻。
10.如权利要求6所述的电压内插缓冲器,其中该第二负载为一主动负载。
11.如权利要求1所述的电压内插缓冲器,其中该电流至电压转换单元包含有:
一第一负载,其一端耦接于一地端,其另一端耦接于该第一电流输出端、该第三电流输出端及一第一电流源;以及
一第二负载,其一端耦接于该地端,其另一端耦接于该第二电流输出端、该第四电流输出端、该电压输出端及一第二电流源。
12.如权利要求11所述的电压内插缓冲器,其中该第一负载为一电阻。
13.如权利要求11所述的电压内插缓冲器,其中该第一负载为一主动负载。
14.如权利要求11所述的电压内插缓冲器,其中该第二负载为一电阻。
15.如权利要求11所述的电压内插缓冲器,其中该第二负载为一主动负载。
16.如权利要求1所述的电压内插缓冲器,其中该电压内插缓冲器还包含一偏电流分配单元,耦接于该第一差动电压转电流单元的该第一偏电流输入端及该第二差动电压转电流单元的该第二偏电流输入端,用来调整该第一偏电流与该第二偏电流的比例。
17.如权利要求1所述的电压内插缓冲器还包含有一电压放大单元,该电压放大单元耦接于该电流至电压转换单元与该电压输出端之间,用来根据该电流至电压转换单元所输出的内插结果,输出一电压放大结果至该电压输出端。
18.如权利要求17所述的电压内插缓冲器,其中该电压放大单元包含多个电压放大电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710105186A CN100578601C (zh) | 2007-05-24 | 2007-05-24 | 电流加权式的电压内插缓冲器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200710105186A CN100578601C (zh) | 2007-05-24 | 2007-05-24 | 电流加权式的电压内插缓冲器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101312029A true CN101312029A (zh) | 2008-11-26 |
CN100578601C CN100578601C (zh) | 2010-01-06 |
Family
ID=40100636
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200710105186A Active CN100578601C (zh) | 2007-05-24 | 2007-05-24 | 电流加权式的电压内插缓冲器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100578601C (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103326727A (zh) * | 2013-04-16 | 2013-09-25 | 矽创电子股份有限公司 | 具数字模拟转换功能的缓冲放大电路 |
CN107070447A (zh) * | 2017-03-10 | 2017-08-18 | 上海集成电路研发中心有限公司 | 一种多输入高速cmos缓冲器电路 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11664814B2 (en) | 2021-08-30 | 2023-05-30 | Analog Devices International Unlimited Company | Voltage interpolator |
-
2007
- 2007-05-24 CN CN200710105186A patent/CN100578601C/zh active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103326727A (zh) * | 2013-04-16 | 2013-09-25 | 矽创电子股份有限公司 | 具数字模拟转换功能的缓冲放大电路 |
CN103326727B (zh) * | 2013-04-16 | 2017-05-10 | 矽创电子股份有限公司 | 具数字模拟转换功能的缓冲放大电路 |
CN107070447A (zh) * | 2017-03-10 | 2017-08-18 | 上海集成电路研发中心有限公司 | 一种多输入高速cmos缓冲器电路 |
CN107070447B (zh) * | 2017-03-10 | 2020-11-10 | 上海集成电路研发中心有限公司 | 一种多输入高速cmos缓冲器电路 |
Also Published As
Publication number | Publication date |
---|---|
CN100578601C (zh) | 2010-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100326878B1 (ko) | 증폭회로 | |
CN1825174B (zh) | 灰度电压发生电路 | |
US7639166B2 (en) | D/A converter circuit | |
CN101207385B (zh) | 数模转换器及其数模转换方法 | |
US7541844B2 (en) | Current weighted voltage interpolation buffer | |
CN101692603B (zh) | 增益自举型c类反向器及其应用电路 | |
CN103262422B (zh) | 数模转换器电路以及方法 | |
CN101877590A (zh) | 具有开关电流减少的未经缓冲的分段式r-dac | |
CN101055687B (zh) | 包含放大器电路的驱动电路 | |
JP4644760B2 (ja) | Daコンバータ | |
CN101399522A (zh) | 多输入运算放大电路及使用其的数字/模拟转换器 | |
CN100578601C (zh) | 电流加权式的电压内插缓冲器 | |
CN103297056A (zh) | D/a转换器 | |
CN105654888A (zh) | 一种公共电极电压的补偿电路和显示装置 | |
JPH02301308A (ja) | ゲイン可変回路 | |
CN101527549B (zh) | 具电压内插功能的放大器电路 | |
CN102314189A (zh) | 混合模式输入缓冲器、操作输入缓冲器的方法及集成电路 | |
CN102969990A (zh) | 具动态转导补偿的多输入差动放大器 | |
US6498575B2 (en) | D/A converter | |
KR101147983B1 (ko) | D/a 컨버터용 보정 회로 | |
KR940001572A (ko) | 아날로그 신호 비교회로 | |
US20150116140A1 (en) | Analog-to-digital converter circuit and method of controlling analog-to-digital converter circuit | |
CN101471668A (zh) | 极性控制的r-2r阶梯网络的数模转换器 | |
CN107508591A (zh) | 一种高线性度的轨至轨电平位移电路 | |
US7626528B2 (en) | Digital to analog converter with high driving capability |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |