CN101207385B - 数模转换器及其数模转换方法 - Google Patents

数模转换器及其数模转换方法 Download PDF

Info

Publication number
CN101207385B
CN101207385B CN2007103015403A CN200710301540A CN101207385B CN 101207385 B CN101207385 B CN 101207385B CN 2007103015403 A CN2007103015403 A CN 2007103015403A CN 200710301540 A CN200710301540 A CN 200710301540A CN 101207385 B CN101207385 B CN 101207385B
Authority
CN
China
Prior art keywords
conversion unit
resistor string
unit
voltage
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007103015403A
Other languages
English (en)
Other versions
CN101207385A (zh
Inventor
成侑昶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of CN101207385A publication Critical patent/CN101207385A/zh
Application granted granted Critical
Publication of CN101207385B publication Critical patent/CN101207385B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种数模转换器(DAC)可以使由于位数的增加而引起的面积的增大最小化。该DAC包括：粗电阻器串数模转换单元，用于响应于高N位数字数据选择性地输出2N级模拟电压，其中，N是大于或者等于2的自然数；细电阻器串数模转换单元，用于响应于低N位数字数据选择性地输出2N级模拟电压，其中，2N级模拟电压是通过将粗电阻器串数模转换单元的单位电压级分为2N级而获得的；以及电压合成单元，用于通过合成粗电阻器串数模转换单元的输出和细电阻器串数模转换单元的输出来输出22N级模拟输出信号。

Description

数模转换器及其数模转换方法
对相关申请的交叉引用
本发明要求于2006年12月22日提交的韩国专利申请第10-2006-0132528号的优先权，其全部内容通过引用结合于此。
技术领域
本发明涉及一种半导体器件，尤其涉及一种数模转换器(DAC)。
背景技术
DAC是将数字信号转换为模拟信号的器件，其广泛用于大多数电子应用中。薄膜晶体管液晶显示器(TFT-LCD)面板的源极驱动器执行数模转换。因此，DAC基本上用在源极驱动器中，并对显示器特性有很大的影响。
传统的6位或者8位源极驱动器使用电阻器串DAC。由于电阻器串DAC具有良好的单调性(monotonicity)和良好的输出特性，因此广泛用于大多数源极驱动器中。
TFT-LCD系统的灰度级从8位提高到10位。当典型的电阻器串DAC扩展到10位时，其仍然展现良好的输出特性，但是占据非常大的面积。例如，如果电阻器串DAC的灰度级提高2位，则DAC的面积增加约四倍。
因此，提出了多种DAC用于具有10位或更大的高灰度级TFT-LCD源极驱动器。代表性的DAC是使用两个电容器的电荷再分配DAC。电荷再分配DAC可以解决面积的增大，但却具有差的输出特性。此外，DAC的产量可能由于使用在制造过程中对变化敏感的电容器而降低。
发明内容
本发明的实施例面向提供一种可以使由位数增加引起的面积增大最小化的DAC。
根据本发明的一个方面，提供一种数模转换器，包括：粗电阻器串数模转换单元，其被配置为响应于高N位数字数据选择性地输出2N级模拟电压，其中，N是大于或者等于2的自然数；细电阻器串数模转换单元，其被配置为响应于低N位数字数据选择性地输出2N级模拟电压，由细电阻器串数模转换单元输出的2N级模拟电压是通过将粗电阻器串数模转换单元的单位电压级分为2N级而获得；以及电压合成单元，其包括电容器，所述电压合成单元被配置为通过合成粗电阻器串数模转换单元的输出和细电阻器串数模转换单元的输出来输出22N级模拟输出信号，其中粗电阻器串数模转换单元设置在最低参考电压端和最高参考电压端之间，其中电压合成单元包括：第一开关，其设置在电容器的第二节点和粗模拟电压端之间；第二开关，其设置在电容器的第二节点和最低参考电压端之间；以及第三开关，其设置在电容器的第一节点和细模拟电压端之间。
根据本发明的另一方面，提供一种数模转换方法，包括：响应于高N位数字数据选择性地输出2N级粗模拟电压，其中，N是大于或者等于2的自然数；响应于低N位数字数据选择性地输出2N级细模拟电压，2N级细模拟电压是通过将粗模拟电压的单位电压级分为2N级而获得；以及通过合成粗模拟电压和细模拟电压来输出22N级模拟输出信号。
附图说明
图1是根据本发明一实施例的12位DAC的电路图。
图2A和2B是示出图1所示的DAC的工作状态的电路图。
图3是根据本发明的另一实施例的DAC的电压合成单元的电路图。
图4A至4C是示出图3所示的DAC的工作状态的电路图。
图5是根据本发明的又一实施例的DAC的电压合成单元的电路图。
图6A至6C是示出图5所示的DAC的工作状态的电路图。
具体实施方式
根据本发明，其中提供了电阻器串DAC是分级的并且对电阻器串DAC的输出即分级输出进行合成。例如，在2N位电阻器串DAC的情况下，设置了N位粗电阻器串DAC和N位细电阻器串DAC以构成分级结构(hierarchy)。细电阻器串DAC细分与粗电阻器串DAC的单位电压相对应的电压。通过合成两个不同的单位级别电压，即粗、细电阻器串DAC的输出电压，产生具有多种级别的输出电压。同时，可以以多种方式合成分级输出。在本发明的实施例中，通过使用电容器和单位增益缓冲器的电容性耦合来提供对应于2N位的输出。根据本发明，因为使用分级的电阻器串DAC，所以可以使由于输出位数的增加而引起的DAC面积的增大最小化。此外，基本上电阻器串DAC可以防止电荷再分配DAC可能引起的输出特性的劣化。
下文中，参考附图详细说明根据本发明的数模转换器。
图1是根据本发明一实施例的12位DAC的电路图。
参考图1，该12位DAC包括粗电阻器串数模转换单元、细电阻器串数模转换单元和电压合成单元。粗电阻器串数模转换单元接收高6位数字数据DIGITAL_DATA<11:6>以选择性地输出64(＝26)级粗模拟电压V_COARSE。细电阻器串数模转换单元接收低6位数字数据DIGITAL_DATA<5:0>以选择性地输出64(＝26)级细模拟电压V_FINE。细模拟电压V_FINE是通过将粗电阻器串数模转换单元的单位电压级再分成64级而获得的电压。单位电压对应于1LSB。电压合成单元通过合成从粗电阻器串数模转换单元输出的粗模拟电压V_COARSE和从细电阻器串数模转换单元输出的细模拟电压V_FINE来输出4096(＝212)级模拟输出信号V_OUT。
粗电阻器串数模转换单元包括六十四个电阻器和第一解码器100。六十四个电阻器串联连接在最低参考电压(VREF_0)端和最高参考电压(VREF_63)端之间，并被配置为将最高参考电压VREF_63和最低参考电压VREF_0之间的电压差分为64级。第一解码器100根据高6位数字数据DIGITAL_DATA<11:6>选择性地输出粗划分为64级的电压中的一个。当六十四个电阻器具有相同的电阻时，64级电压具有恒定的电压差。
细电阻器串数模转换单元包括六十四个电阻器和第二解码器150。六十四个电阻器串联连接在粗电阻器串数模转换单元的单位参考电压(VREF_1)端和例如地端的最低参考电压(VREF_0)端和之间，并被配置为将粗电阻器串数模转换单元的单位参考电压VREF_1分为64级。第二解码器150根据低6位数字数据DIGITAL_DATA<5:0>选择性地输出细分为64级的电压中的一个。优选地，六十四个电阻器具有相同的电阻。
可以以多种方式实现电压合成单元。在本发明的当前实施例中，电压合成单元包括一个电容器C、开关电路200和单位增益缓冲电路250。开关电路200通过切换电容器C的两个节点X和Y、粗模拟电压(V_COARSE)端、最低参考电压(VREF_0)端和细模拟电压(V_FINE)端的连接来提供多种电容性耦合。单位增益缓冲电路250缓冲通过电容性耦合产生的节点Y的电压，并输出4096级模拟输出信号V_OUT。
开关电路200包括设置在电容器C的节点X和粗模拟电压(V_COARSE)端之间的开关SW1、设置在电容器C的节点X和最低参考电压(VREF_0)端之间的开关SW2以及设置在电容器C的节点Y和细模拟电压(V_FINE)端之间的开关SW3。单位增益缓冲电路250具有连接到电容器C的节点Y的非反相端和反馈连接到模拟输出信号(V_OUT)端的反相端。
图2A和2B是示出图1所示的DAC的工作状态的电路图。
参考图2A，当开关SW1断开且开关SW2和SW3接通时，连接细模拟电压端V_FINE并且对电容器C充电。同时，通过单位增益缓冲电路250输出节点Y的电压。这时，对应于细模拟电压V_FINE的电压施加到电容器C的节点X和Y。
参考图2B，当开关SW2和SW3断开并且开关SW1接通时，粗模拟电压(V_COARSE)端连接到电容器C的节点X。在这种情况下，电容器C的节点X的电压级别从地电压快速增加到粗模拟电压V_COARSE，且电容器C的节点Y的电压级别变为与粗模拟电压V_COARSE和细模拟电压V_FINE的和相对应的电压级别。单位增益缓冲电路250以单位增益放大电容器C的节点Y的电压级别，从而驱动输出端。
因此，使用两个6位电阻器串DAC实现了12位电阻器串DAC。
通常，当使用用于缓冲输出信号的单位增益缓冲电路和用于补偿单位增益缓冲电路的偏移的电阻器来实现ROM型解码器时，2N位电阻器串DAC需要22N个电阻器、2N×22N个晶体管、一个电容器、一个单位增益缓冲器和三个开关。
另一方面，用2×2N个电阻器、2×N×2N个晶体管、一个电容器、一个单位增益缓冲器和三个开关来实现根据本发明实施例的DAC。晶体管的数量和电阻器的数量可以分别减少2N-1和2N×2N。这意味着可以使由于位数的增加而引起的面积的增大最小化。因为根据本发明实施例的DAC具有电阻器串DAC的输出特性，所以其可以获得比传统的电荷再分配DAC更好的输出特性。
图3是示出根据本发明另一实施例的DAC的电压合成单元的电路图。
图3的电压合成单元与图1的电压合成单元的不同之处在于电容器C连接到单位增益缓冲电路的反相端，因此开关的位置和数量发生了变化。
更具体地，电容器C的第一节点连接到单位增益缓冲电路的反相端，开关SW14设置在电容器C的第一节点和输出端之间。开关SW13设置在电容器C的第二节点和粗模拟电压(V_COARSE)端之间。开关SW15设置在电容器C的第二节点和输出端之间。开关SW12设置在单位增益缓冲电路的非反相端和最低参考电压(VREF_0)端之间。开关SW11设置在单位增益缓冲电路的非反相端和细模拟电压(V_FINE)端之间。
下面，参考图4A至4C说明根据本发明另一实施例的DAC的操作。图4A至4C是示出图3所示的DAC的工作状态的电路图。
参考图4A，开关SW12、SW13和SW14接通，但是开关SW11和SW15断开。粗模拟电压VCOARSE存储在电容器中。VOFFSET表示单位增益缓冲电路的偏移电压。电压源VOFFSET在实际电路中不存在，但是这里插入其用来说明DAC的操作。假设单位增益缓冲器具有大的增益，单位增益缓冲电路的非反相端和反相端变为虚地。因此，电压VREF_0+VOFFSET施加到输出端，施加在电容器C上的电压等于VCOARSE-VREF_0-VOFFSET。
然后，参考图4B，当开关SW13和SW14断开而开关SW15接通时，在单位增益缓冲电路的输出端输出粗模拟电压VCOARSE，消除了偏移电压VOFFSET。
参考图4C，当连续地开关SW12断开并且开关SW11接通时，单位增益缓冲电路的非反相端的连接从最低参考电压VREF_0变为细模拟电压V_FINE。因此，在单位增益缓冲电路的输出端输出通过将细模拟电压V_FINE加到前一输出即粗模拟电压VCOARSE并且从前一输出减去最低参考电压VREF_0而获得的电压VCOARSE+VFINE-VREF_0。
图5是示出根据本发明又一实施例的DAC的电压合成单元的电路图。
图5的电压合成单元与图3的电压合成单元的不同之处在于细模拟电压(V_FINE)端、粗模拟电压(V_COARSE)端以及最低参考电压(VREF_0)端的耦合位置发生了变化。
在图1和3的DAC中，对细模拟电压V_FINE和粗模拟电压V_COARSE求和。在图5的DAC中，从粗模拟电压V_COARSE中减去细模拟电压V_FINE。
在本发明的该实施例中，电容器C的第一节点连接到单位增益缓冲器的反相端，开关SW24设置在电容器C的第一节点和输出节点之间。开关SW23设置在电容器C的第二节点和最低参考电压(VREF_0)端之间。开关SW25设置在电容器C的第二节点和输出节点之间。开关SW22设置在单位增益缓冲电路的非反相端和细模拟电压(V_FINE)端之间，开关SW21设置在单位增益缓冲电路的非反相端和粗模拟电压(V_COARSE)端之间。
下面，参考图6A至6C说明根据本发明又一实施例的DAC的操作。图6A至6C是示出图5所示的DAC的工作状态的电路图。
参考图6A，当开关SW22、SW23和SW24断开并且开关SW11和SW25接通时，细模拟电压V_FINE存储在电容器C中。如上所述，VOFFSET表示单位增益缓冲电路的偏移电压。电压源VOFFSET在实际电路中不存在，但是这里插入其用来说明DAC的操作。假设单位增益缓冲器具有大的增益，单位增益缓冲电路的非反相端和反相端变为虚地。因此，电压VFINE+VOFFSET施加到输出端，施加在电容器C上的电压等于VFINE-VREF_0-VOFFSET。
参考图6B，当此后开关SW23和SW24断开并且开关SW25接通时，在单位增益缓冲电路的输出端输出最低参考电压VREF_0，且消除了偏移电压VOFFSET。
参考图6C，当此后开关SW22断开并且开关SW21接通时，单位增益缓冲电路的非反相端的连接从细模拟电压V_FINE变为粗模拟电压VCOARSE。在单位增益缓冲电路的输出端输出通过将粗模拟电压VCOARSE加到前一输出即最低参考电压VREF_0并且从前一输出中减去细模拟电压V_FINE而获得的电压VCOARSE-VFINE+VREF_0。
图1的DAC与图3和5的DAC之间的差别在于图3和5的DAC包括另外两个开关。解码器的电阻器和晶体管的数量没有变化。因此，由位数的增加而引起的面积的增大可以最小化，并且可以获得良好的输出特性。
虽然以上说明了12位的DAC，但是本发明还可以与位数无关地应用于任何4位或者更高位的DAC。
此外，虽然以上说明了用一个电容器、一个开关单元和一个单位增益缓冲电路实现的DAC的电压合成单元，但是还可以以多种方式实现电压合成单元。例如，可以以合成粗模拟电压和细模拟电压的方式实现电压合成单元。
如上所述，可以大大减少电阻器串DAC的电阻器和晶体管的数量，可以使由位数的增加而引起的面积的增大最小化，同时保持DAC的输出特性。由于随着位数的增加DAC的面积减小效果呈现指数变化，因此预期可以在短期内开发出高灰度级TFT-LCD的源极驱动器。
虽然针对特定实施例说明了本发明，但是显然，本领域技术人员可以进行各种变化和变形，而不脱离所附权利要求所限定的本发明的精神和范围。

Claims (7)

1.一种数模转换器，包括：
粗电阻器串数模转换单元，其被配置为响应于高N位数字数据选择性地输出2N级模拟电压，其中，N是大于或者等于2的自然数；
细电阻器串数模转换单元，其被配置为响应于低N位数字数据选择性地输出2N级模拟电压，由所述细电阻器串数模转换单元输出的所述2N级模拟电压是通过将所述粗电阻器串数模转换单元的单位电压级分为2N级而获得的；以及
电压合成单元，其包括电容器，所述电压合成单元被配置为通过合成所述粗电阻器串数模转换单元的输出和所述细电阻器串数模转换单元的输出来输出22N级模拟输出信号，
其中所述粗电阻器串数模转换单元设置在最低参考电压端和最高参考电压端之间，
其中所述电压合成单元包括：
第一开关，其设置在所述电容器的第二节点和粗模拟电压端之间；
第二开关，其设置在所述电容器的第二节点和所述最低参考电压端之间；以及
第三开关，其设置在所述电容器的第一节点和细模拟电压端之间。
2.根据权利要求1所述的数模转换器，其中，所述粗电阻器串数模转换单元包括：
2N个电阻器，其串联连接在所述最低参考电压端和所述最高参考电压端之间，并被配置为将最高参考电压分为2N级粗分割电压；以及
第一解码器，其被配置为根据所述高N位数字数据选择所述2N级粗分割电压中的一个。
3.根据权利要求2所述的数模转换器，其中，所述细电阻器串数模转换单元包括：
2N个电阻器，其串联连接在所述粗电阻器串数模转换单元的单位电压端和所述最低参考电压端之间，并被配置为将所述单位电压分为2N级细分割电压；以及
第二解码器，其被配置为根据所述低N位数字数据选择所述2N级细分割电压中的一个。
4.根据权利要求3所述的数模转换器，其中，所述电压合成单元包括：
开关电路，其被配置为通过切换所述电容器的第一和第二节点、所述粗电阻器串数模转换单元的粗模拟电压端、所述最低参考电压端以及所述细电阻器串数模转换单元的细模拟电压端的连接来提供多个电容性耦合；以及
单位增益缓冲电路，其被配置为缓冲通过所述电容性耦合而产生的电压并且输出所述22N级模拟输出信号。
5.根据权利要求4所述的数模转换器，其中，所述单位增益缓冲电路具有连接到所述电容器的第一节点的正输入端和反馈连接到所述单位增益缓冲电路的输出端的负输入端。
6.根据权利要求4所述的数模转换器，其中，所述单位增益缓冲电路的负输入端连接到所述电容器的第一节点。
7.一种数模转换器，包括：
粗电阻器串数模转换单元，其被配置为响应于高N位数字数据选择性地输出2N级模拟电压，其中，N是大于或者等于2的自然数；
细电阻器串数模转换单元，其被配置为响应于低N位数字数据选择性地输出2N级模拟电压，由所述细电阻器串数模转换单元输出的所述2N级模拟电压是通过将所述粗电阻器串数模转换单元的单位电压级分为2N级而获得的；以及
电压合成单元，其包括电容器，所述电压合成单元被配置为通过合成所述粗电阻器串数模转换单元的输出和所述细电阻器串数模转换单元的输出来输出22N级模拟输出信号，
其中所述粗电阻器串数模转换单元设置在最低参考电压端和最高参考电压端之间，
其中，所述电压合成单元包括：
第一开关，其设置在所述电容器的第一节点和单位增益缓冲电路的输出端之间；
第二开关，其设置在所述电容器的第二节点和最低参考电压端之间；
第三开关，其设置在所述电容器的第二节点和所述单位增益缓冲电路的输出端之间；
第四开关，其设置在所述单位增益缓冲电路的正输入端和所述细电阻器串数模转换单元的细模拟电压端之间；以及
第五开关，其设置在所述单位增益缓冲电路的正输入端和所述粗电阻器串数模转换单元的粗模拟电压端之间，
其中，所述单位增益缓冲电路的负输入端连接到所述电容器的第一节点。
CN2007103015403A 2006-12-22 2007-12-21 数模转换器及其数模转换方法 Active CN101207385B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2006-0132528 2006-12-22
KR1020060132528 2006-12-22
KR1020060132528A KR100814255B1 (ko) 2006-12-22 2006-12-22 디지털-아날로그 변환기

Publications (2)

Publication Number Publication Date
CN101207385A CN101207385A (zh) 2008-06-25
CN101207385B true CN101207385B (zh) 2013-01-16

Family

ID=39410744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007103015403A Active CN101207385B (zh) 2006-12-22 2007-12-21 数模转换器及其数模转换方法

Country Status (5)

Country Link
US (1) US7592940B2 (zh)
JP (1) JP4952941B2 (zh)
KR (1) KR100814255B1 (zh)
CN (1) CN101207385B (zh)
TW (1) TWI341654B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4779853B2 (ja) * 2006-07-26 2011-09-28 ソニー株式会社 ディジタル−アナログ変換器および映像表示装置
KR100800494B1 (ko) * 2007-02-09 2008-02-04 삼성전자주식회사 적은 칩 사이즈를 요구하는 디지털 아날로그 컨버터,디지털 아날로그 컨버팅 방법 및 상기 디지털 아날로그컨버터를 구비하는 디스플레이 패널 드라이버
TWI341092B (en) * 2007-09-13 2011-04-21 Chimei Innolux Corp System for displaying image
US8648779B2 (en) 2009-10-20 2014-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. LCD driver
KR101096088B1 (ko) * 2009-12-30 2011-12-19 충북대학교 산학협력단 저항열을 이용한 디지털-아날로그 변환기
US8013643B2 (en) * 2010-01-14 2011-09-06 Himax Technologies Limited Source driver
CN102420610A (zh) * 2010-09-27 2012-04-18 飞思卡尔半导体公司 测试数模及模数转换器的方法
US8618971B1 (en) * 2012-08-03 2013-12-31 Texas Instruments Incorporated Signal level shift circuit and method for dual resistor ladder digital-to-analog converters
WO2015168854A1 (en) * 2014-05-06 2015-11-12 Texas Instruments Incorporated Digital to analog converter
CN107533093A (zh) * 2015-07-02 2018-01-02 慧与发展有限责任合伙企业 数字电压采样
KR102458378B1 (ko) 2016-02-23 2022-10-31 삼성디스플레이 주식회사 디지털 아날로그 변환기, 이를 포함하는 구동 집적회로 및 표시 장치
KR101956309B1 (ko) * 2016-12-22 2019-06-24 서강대학교산학협력단 단일 이득 버퍼를 이용한 스위치드-캐패시터 적분기
KR102207909B1 (ko) * 2019-02-25 2021-01-26 연세대학교 산학협력단 비트라인의 전하 공유에 기반하는 cim 장치 및 그 동작 방법
US11671109B2 (en) * 2019-09-27 2023-06-06 Apple Inc. Constant current digital to analog converter systems and methods
CN112751565B (zh) * 2021-01-06 2024-02-09 北京遥测技术研究所 一种自校准片内基准电压模块

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120832A (ja) * 1992-10-06 1994-04-28 Nec Corp ディジタル−アナログ変換器
JPH10242860A (ja) 1997-02-27 1998-09-11 Tera Tec:Kk アナログ・ディジタル変換器
KR100304955B1 (ko) * 1998-08-20 2001-09-24 김영환 디지털/아날로그변환기
KR100282443B1 (ko) * 1998-09-15 2001-02-15 김영환 디지탈/아날로그 컨버터
JP2000151407A (ja) 1998-11-16 2000-05-30 Nec Corp Ｄａ変換回路
KR100588745B1 (ko) * 2004-07-30 2006-06-12 매그나칩 반도체 유한회사 액정표시장치의 소스 드라이버
TWI332325B (en) * 2005-11-05 2010-10-21 Samsung Electronics Co Ltd Digital/analog converting driver and method
KR100660886B1 (ko) * 2005-11-08 2006-12-26 삼성전자주식회사 커패시터와 ｏｐ 앰프를 이용하는 디지털 아날로그 컨버터
JP4779853B2 (ja) * 2006-07-26 2011-09-28 ソニー株式会社 ディジタル−アナログ変換器および映像表示装置
KR100822801B1 (ko) * 2006-08-02 2008-04-18 삼성전자주식회사 디지털-아날로그 변환기 및 그것을 포함하는 소스 드라이버

Also Published As

Publication number Publication date
JP2008160838A (ja) 2008-07-10
US7592940B2 (en) 2009-09-22
KR100814255B1 (ko) 2008-03-17
US20080150779A1 (en) 2008-06-26
TWI341654B (en) 2011-05-01
TW200836490A (en) 2008-09-01
JP4952941B2 (ja) 2012-06-13
CN101207385A (zh) 2008-06-25

Similar Documents

Publication Publication Date Title
CN101207385B (zh) 数模转换器及其数模转换方法
CN1929315B (zh) 电容性数模和模数转换器
JP4931704B2 (ja) Ｄａ変換回路
CN1913364B (zh) 数字/模拟转换器
US7375670B1 (en) Digital-to-analog converter
EP1738466B1 (en) Digital to analogue converters
CN102859882A (zh) 具有积分非线性度校正的逐次逼近寄存器模拟/数字转换器
CN101471669A (zh) 数模转换器和数模转换方法
EP0282034B1 (en) D/A converter
US20100182348A1 (en) Signal voltage generation circuit, display panel driving device, and display apparatus
US7259706B2 (en) Balanced dual resistor string digital to analog converter system and method
CN101103530B (zh) 数模转换器
CN108540135A (zh) 一种数模转换器及转换电路
CN101399547B (zh) 数字/模拟转换器与数字信号转换至模拟信号的方法
KR100723509B1 (ko) 저항 스트링 컨버터와 커패시터 컨버터를 결합하는디지털-아날로그 컨버팅 드라이버 및 디지털-아날로그컨버팅 방법
JP3878480B2 (ja) デジタルアナログ変換回路、デジタルアナログ変換方法および表示装置
CN101315753B (zh) 液晶显示装置的驱动装置
CN109672443B (zh) 数模转换器以及显示装置
CN107888196A (zh) 数模转换电路
CN101783686A (zh) 数字-模拟转换器以及用于数字-模拟转换的方法
CN112687236A (zh) 一种用于伽玛校正的斜率可编程dac电路及其实现方法
CN100521547C (zh) 数字模拟转换器与数字模拟转换方法
CN208689388U (zh) 一种提高数字电位器分辨率的装置
US11271582B2 (en) Digital-to-analog converter and driving circuit of display device including the same
CN108363324A (zh) 一种提高数字电位器分辨率的装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant