CN1913364B - 数字/模拟转换器 - Google Patents

数字/模拟转换器 Download PDF

Info

Publication number
CN1913364B
CN1913364B CN2006100911202A CN200610091120A CN1913364B CN 1913364 B CN1913364 B CN 1913364B CN 2006100911202 A CN2006100911202 A CN 2006100911202A CN 200610091120 A CN200610091120 A CN 200610091120A CN 1913364 B CN1913364 B CN 1913364B
Authority
CN
China
Prior art keywords
dividing potential
potential drop
voltage
output
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100911202A
Other languages
English (en)
Other versions
CN1913364A (zh
Inventor
金炳勋
崔愿太
李演重
朴赞祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1913364A publication Critical patent/CN1913364A/zh
Application granted granted Critical
Publication of CN1913364B publication Critical patent/CN1913364B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及一种数字/模拟转换器。该数字/模拟转换器包括：分压产生部分，通过电压分配划分参考电源电压；解码器部分，接收数字信号，以输出解码后的选择信号；第一分压选择部分，基于从解码器部分输出的选择信号，从由分压产生部分产生的分压中选择和输出多路分压；第二分压选择部分，基于从解码器部分输出的选择信号，从由第一分压选择部分输出的分压中选择和输出多路分压；分压存储部分，对由第二分压选择部分输出的多路分压进行充电和放电；第三分压选择部分，基于从解码器部分输出的选择信号，从由分压存储部分放电的分压中选择预定电压；以及电压输出部分，输出由第三分压选择部分选择的预定电压。

Description

数字/模拟转换器
相关申请的交叉参考
本发明要求于2005年8月8日向韩国知识产权局提交的韩国专利申请第2005-0072263号的优先权，其内容以引用方式结合于此作为参考。
技术领域
本发明涉及一种数字/模拟转换器，其中，在传统的以8位分辨率处理数字信号的数字/模拟转换器中增加分压存储部分和分压选择部分，使其能够处理高于10位的高分辨率的数字信号，通过缩小数字/模拟转换器可以减小安装该数字/模拟转换器的IC(集成电路)的尺寸，并且可以快速输出期望的电压。
背景技术
通常，数字/模拟转换器可以将数字量转换为相应的模拟量。在图像检测过程中，当用户输入数字控制代码，数字/模拟转换器确定根据图像亮度被存储的数字数据的范围。然后，数字/模拟转换器将数字数据转换为模拟信号。
作为应用广泛的数字/模拟转换器，通常有使用电阻阵列的转换器、使用电容器的转换器、使用电流元件(current cell，电流单元)的转换器等等。
在根据现有技术的这种数字/模拟转换器中，由于输入信号位数的增加，电路的总体面积显著增加。具有使用电阻阵列的转换器而言，如果输入信号的位数从8位增加到10位，那么进行数字/模拟转换所需要的电阻器的数量就会从256(28)显著地增加到1024(210)。相应地需要的开关的数量也会显著增加。这样增加两位，就会导致数字/模拟转换器的总体面积增加4倍。这种面积上的增加也会出现在其它的数字/模拟转换器中。而且，在制作半导体时，电路面积的增加就意味着成本的增加。因此，为了设计一种低成本的数字/模拟转换器，就需要一种具有新的结构的数字/模拟转换器，即，即使输入信号的位数增加，这种数字/模拟转换器的总体电路面积也不会增加。
图1是示出根据相关技术的以8位分辨率处理数字信号的数字/模拟转换器的构造的方框图。
如图1所示，传统的以8位分辨率处理数字信号的数字/模拟转换器包括：分压产生部分(divided-voltage generating section)101，其通过电压分配来划分参考电源电压VDD；解码器部分103，其接收数字信号以输出解码后的选择信号；第一分压选择部分102，其基于该输出的选择信号，从第一分压产生部分101产生的分压中选择和输出多路分压；第二分压选择部分104，其基于该输出的选择信号，从第一分压选择部分输出的分压中选择和输出多路分压；以及电压输出部分105，其输出由第二分压选择部分选择的预定电压。
第一分压产生部分101包括256(28)个或257(28+1)个串联连接的电阻.其一端接收参考电源电压VDD，其另一端连接至电路的接地端GND.而且，预定的分压VR1到VR256分别从电阻R0到R256之间的连接点(即，在分压产生部分101的电阻器之间形成的节点)处输出.
例如，如果将电阻R1和R2之间的连接点设置为第一节点并且将257个串联连接的电阻器的总的电阻称为Rtot，则第N个节点输出的分压VRn可以用下式来计算：Vn＝(R0+R1+…+Rn-1)/Rtot×VDD(n在1到256的范围内)。
第一分压选择部分102设置有256个开关S/W1到S/W256。开关S/W1到S/W256分别连接至在第一分压产生部分101中形成的节点。
第一分压选择部分102基于从下面将描述的解码器部分103中输出的选择信号，从分压产生部分101产生的256路分压中选择和输出16路分压。
第二分压选择部分104设置有16个开关S/W1a至S/W16a。这16个开关S/W1a至S/W16a分别连接至由第一分压选择部分102从形成于分压产生部分101中的节点中选择的16个节点。
因此，第二分压选择部分104基于从解码器部分103输出的选择信号，从第一分压选择部分102选择的16路分压中选择和输出一路期望的电压。
解码器部分103从外部接收8位数字信号。解码器部分103包括：第一解码器103a，其对从外部输出的8位数字信号中的高四位进行解码以输出解码后的选择信号；以及第二解码器103b，其对该数字信号中的低四位进行解码以输出解码后的选择信号。
第一分压选择部分102首先基于从第一解码器103a输出的选择信号，从第一分压产生部分101产生的256路分压中选择16路分压。
第二分压选择部分104基于从第二解码器103b输出的选择信号，从第一分压选择部分102选择的16路分压中选择一路期望的电压。
电压输出部分105包括输出缓冲器105a，其缓冲和输出由第二分压选择部分104选择的一路电压。
因此，由第二分压选择部分104选择的电压通过输出缓冲器105a被输出到输出端。因此，对应于从外部输出的8位数字信号的模拟输出电压通过以8位分辨率处理数字信号的数字/模拟转换器的输出端被输出。
图2是示出了传统的以10位分辨率处理数字信号的数字/模拟转换器的构造的方框图。
如图2所示，以10位分辨率处理数字信号的传统的数字/模拟转换器包括：第一分压产生部分201，其通过电压分配来划分参考电源电压；解码器部分203，其接收数字信号以输出解码后的选择信号；第一分压选择部分202，其基于该输出的选择信号，从第一分压产生部分201产生的分压中选择和输出多路分压；第二分压选择部分204，其基于该输出的选择信号，从第一分压选择部分输出的分压中选择和输出多路分压；以及电压输出部分205，其输出由第二分压选择部分选择的预定电压。
不同于图1中的第一分压产生部分101，因为该数字/模拟转换器以10位分辨率处理数字信号，所以第一分压产生部分201包括1024(210)个或1025(210+1)个串联连接的电阻，。其一端接收参考电源电压VDD，其另一端连接至电路的接地端GND。而且，预定的分压VR1至VR1024分别从电阻R0至R1024之间的连接点(即，在第一分压产生部分201中的各自电阻之间形成的节点)处输出。
例如，如果将电阻R1和R2之间的连接点设置为第一节点，并且将1025个串联连接的电阻的总电阻称为Rtot，则第N个节点输出的分压VRn可以用下式来计算：Vn＝(R0+R1+…+Rn-1)/Rtot×VDD(n在1至1024的范围内).
与图1中的第一分压选择部分102不同，该第一分压选择部分202设置有1024个开关S/W1至S/W1024。开关S/W1至S/W1024分别连接至形成于第一分压产生部分201中的节点。
第一分压选择部分202基于从下面将描述的解码器部分203中输出的选择信号，从第一分压产生部分201产生的1024路分压中选择和输出32路分压。
第二分压选择部分204设置有32个开关S/W1a至S/W32a。这32个开关S/W1a至S/W32a分别连接至由第一分压选择部分202从形成于第一分压产生部分201中的节点中选择的32个节点。
第二分压选择部分204基于从解码器部分203输出的选择信号，从第一分压选择部分202选择的32路分压中选择和输出一路期望的电压。
解码器部分203接收来自于外部的10位的数字信号。解码器部分203包括：第一解码器203a，其对从外部输出的10位的数字信号中的高五位进行解码以输出解码后的选择信号；以及第二解码器203b，其对该数字信号的低五位进行解码以输出解码后的选择信号。
因此，第一分压选择部分202首先基于从第一解码器203a输出的选择信号，从第一分压产生部分201产生的1024路分压中选择32路分压。
第二分压选择部分204基于从第二解码器203b输出的选择信号，从第一分压选择部分202选择的32路分压中选择一路期望的电压。
电压输出部分205包括：输出缓冲器205a，其缓冲和输出由第二分压选择部分204选择的一路电压。
通过输出缓冲器205a将第二分压选择部分204选择的电压输出到输出端。因此，与从外部输入的10位的数字信号相对应的模拟信号的输出电压通过以10位分辨率处理数字信号的数字/模拟转换器的输出端被输出。
然而，在如上所述的以8位分辨率处理数字信号的传统的数字/模拟转换器中，设置有适于以8位分辨率处理数字信号的分压产生部分和分压选择部分。因此，不可能以高于10位的高分辨率来处理数字信号。
此外，在如上所述的以10位分辨率处理数字信号的传统的数字/模拟转换器中，可以得到高于10位的高分辨率。然而，由于构成分压产生部分的电阻的数量和构成分压选择部分的开关的数量的增加，电路的面积也会增加。
此外，在如上所述的以8位和10位的分辨率处理数字信号的传统的数字/模拟转换器中，由于在开关等中存在的寄生电容器的影响，不能够快速地输出期望的电压。
发明内容
本发明的一个优点在于它提供了附加于以8位分辨率处理数字信号的传统的数字/模拟转换器中的分压存储部分和分压选择部分，以致可以处理高于10位的高分辨率的数字信号，通过缩小数字/模拟转换器，可以减小安装数字/模拟转换器的IC的尺寸，并且可以快速输出期望的电压。
本发明总的发明构思的其它方面和优点将在随后的描述中分部分地阐述，并通过该阐述，部分地显而易见，或通过实践本发明总的发明构思而被了解。
根据本发明的一个方面，数字/模拟转换器包括：分压产生部分，通过电压分配划分参考电源电压；解码器部分，接收数字信号，以便输出解码后的选择信号；第一分压选择部分，基于从解码器部分输出的选择信号，从分压产生部分产生的分压信号中选择和输出多路分压；第二分压选择部分，基于从解码器部分输出的选择信号，从第一分压选择部分输出的分压中选择和输出多路分压；分压存储部分，对第二分压选择部分输出的多路分压进行充电和放电；第三分压选择部分，基于从解码器输出的选择信号，从分压存储部分放电产生的分压中选择预定电压；以及电压输出部分，输出由第三分压选择部分选择的预定电压。
分压产生部分包括多个串联连接的电阻元件。
第一分压选择部分包括多个开关，其连接至形成于分压产生部分中的多个节点。
第二分压选择部分包括：多个开关，其连接至由第一分压选择部分从形成于分压产生部分的节点中选择的多个节点和与第一分压选择部分选择的节点相邻近的节点。
由第一分压选择部分选择的多个节点的电压被选择为高电压，与由第一分压选择部分选择的多个节点相邻近的节点的电压被选择为低电压。
分压存储部分包括：第一电容器，对高电压进行充电和放电；第二电容器，对低电压进行充电和放电发；第一开关，连接至第一电容器和具有被选择为高电压的分压的节点；第二开关，连接至第二电容器和具有被选择为低电压的分压的节点；第三开关，连接至第一电容器和第三分压选择部分；以及第四开关，连接至第二电容器和第三分压选择部分。
第三分压选择部分包括：第五和第六开关，其连接至高或低电压；第一电阻器，连接至第五开关以接收高或低电压；第二电阻器，连接至第六开关以接收高或低电压；以及第三电阻器，用于接收低电压。
第一至第三电阻器并联连接。
第二和第三电阻器具有相同的电阻值，并且第一电阻器的电阻值是第二和第三电阻器的电阻值的一半。
电压输出部分包括：输出缓冲器，缓冲和输出由第三分压选择部分选择的预定电压。
所述预定电压反馈至输出缓冲器作为旁路输入(side input)。
多个开关由晶体管来实现。
第一至第四开关由晶体管来实现。
第五和第六开关由晶体管来实现。
附图说明
通过下面结合附图对实施例的描述，本发明的这些和/或其它方面和优点将变得明显和易于理解，附图中：
图1是示出了传统的以8位分辨率处理数字信号的数字/模拟转换器的构造的方框图；
图2是示出了传统的以10位分辨率处理数字信号的数字/模拟转换器的构造的方框图；
图3是示出了根据本发明实施例的数字/模拟转换器的构造的方框图；
图4A至图4D是示出了本发明的第三分压选择部分选择一个用户期望的电压的过程的简图。
具体实施方式
下面将详细参照本发明总的发明构思的具体实施例(其实施例在附图中示出)，其中，相同的参考标号在全文中表示相同的元件。以下对实施例的描述是为了结合附图说明本发明的总的发明构思。
在下文中，将参照附图详细描述本发明的优选实施例。
图3是示出了根据本发明实施例的数字/模拟转换器的构造的方框图。
如图3所示，根据本发明的数字/模拟转换器包括：分压产生部分301，通过电压分配来划分参考电源电压VDD；解码器部分303，接收数字信号以输出解码后的选择信号；第一分压选择部分302，基于该输出的选择信号，从由分压产生部分301产生的分压中选择和输出多路分压；第二分压选择部分304，基于该输出的选择信号，从由第一分压选择部分输出的分压中选择和输出多路分压；分压存储部分305，对由第二分压选择部分输出的多路分压进行充电和放电；第三分压选择部分306，基于该输出的选择信号，从由分压存储部分放电的分压中选择预定的分压；以及电压输出部分307，输出由第三分压选择部分选择的预定电压。
分压产生部分301包括256或257个串联连接的电阻器。它的一端接收参考电源电压VDD，它的另一端连接至电路的接地端GND。而且，预定的分压VR1至VR256分别从电阻器R0至R256之间的连接点(即，在分压产生部分301的电阻器之间形成的节点)处输出产生。
例如，如果将电阻器R1和R2之间的连接点设置为第一节点，并且将257个串联连接的电阻器的总电阻称为Rtot，则由第N个节点输出的分压VRn可以通过下式计算：Vn＝(R0+R1+…+Rn-1)/Rtot×VDD(n在1至256的范围内)。
第一分压选择部分302设置有256个全部由晶体管构成的开关S/W1至S/W256。各个开关S/W1至S/W256分别连接至形成于分压产生部分301中的节点。
第一分压选择部分302基于由下面将要描述的解码器部分303输出的选择信号，从分压产生部分301产生的256路分压中选择和输出16路分压。
在相关技术中，当处理具有10位分辨率的数字信号时，需要1024(210)个电阻器和1024个开关来划分参考电源电压。然而，在本发明中，处理具有8位分辨率的数字信号，仅需要256(28)或257(28+1)个电阻和256个开关。因此，可以减小安装数字/模拟转换器的IC的尺寸，其满足当今技术发展趋势中的小型化的要求。
第二分压选择部分304设置有32个由晶体管构成的开关S/W1a至S/W32a。开关S/W1a至S/W32a分别连接至由第一分压选择部分302从形成于分压产生部分301中的节点中选出的16个节点和分别与该16个节点相邻近的节点，该相邻近的节点具有比该16个节点的分压低的电压。
因此，第二分压选择部分304基于由解码器部分303输出的选择信号，从由第一分压选择部分302选择的16路分压中选择一路分压作为高电压，并且选择与具有该选择的分压的节点相邻近的节点的分压作为低电压，从而输出两路分压.
解码器部分303接收来自于外部的10位的数字信号。解码器部分303包括：第一解码器303a，对由外部输出的10位数字信号的高四位(第一高位)进行解码，以输出解码后的选择信号；第二解码器303b，对该数字信号中随后的四位(第二高位)进行解码以输出解码后的选择信号；以及第三解码器303c，用于对该数字信号中的低两位进行解码，以输出解码后的选择信号。
基于由第一解码器303a输出的选择信号，第一分压选择部分302首先从分压产生部分301产生的256路分压中选择16路分压。
基于由第二解码器303b输出的选择信号，第二分压选择部分304从第一分压选择部分302选择的16路分压中选择一路分压作为高电压，并且选择与具有被选择的分压的节点邻近的节点的分压作为低电压。
基于由第三解码器303c输出的选择信号，第三分压选择部分306(将在后面进行描述)从由分压存储部分305放电的分压中选择一路期望的分压.
分压存储部分305包括：第一电容器305a，对由第二分压选择部分304选择的高电压进行充电和放电；第二电容器305b，对低电压进行充电和放电；第一开关305c，其连接至第一电容器305a和具有被选择为高电压的分压的节点；第二开关305d，其连接至第二电容器305b和具有被选择为低电压的分压的节点；第三开关305e，其连接至第一电容器305a和第三分压选择部分306；以及第四开关305f，其连接至第二电容器305b和第三分压选择部分306。
分压存储部分305具有这样的结构：其首先接通第一和第二开关305c和305d，使得以高电压对第一电容器305a进行充电和以低电压对第二电容器305b进行充电。
此时，连接至第三分压选择部分306的第三和第四开关305e和305f应当被断开。如果第三和第四开关305e和305f被接通，就会在第三分压选择部分306中形成电流通路，以致分压产生部分301的每个节点的电压都不能被保持。那么就不可能输出与用户期望的电压相同的电压。
如果分别用高电压和低电压对第一和第二电容器305a和305b进行充电，第一和第二开关305c和305d断开，并且第三和第四开关305e和305f接通，从而对高电压和低电压进行放电。
由于这样的充放电操作是用很少数量的电容器来完成的，因此可以比传统的数字/模拟转换器更快快地输出用户期望的电压。
第三分压选择部分306包括：第五和第六开关306a和306b，连接至高或低电压；第一电阻器306c，其连接至第五开关306a，以接收高或低电压；第二电阻器306d，其连接至第六开关306b，以接收高或低电压；以及第三电阻器306e，用于接收低电压。
第一至第三电阻器306c至306e是并联连接的。第二和第三电阻器306d和306e具有相同的电阻值，并且第一电阻器305c具有的电阻值是第二和第三电阻器306d和306e的电阻值的一半。
基于由解码器部分303的第三解码器303c输出的选择信号，具有如此结构的第三分压选择部分306将分压存储部分305放电的分压划分为四个电压。然后，第三分压选择部分306在它们中选择并输出一个期望的电压。
在这里，由于第三分压选择部分306是通过利用第一至第三电阻器306c至306e、以及第五和第六开关306a和306b构成的，由分压产生部分301产生的256路分压中的每一个分压被划分为四个电压，这意味着其具有与分压产生部分301由1024个电阻器构成时相同的效果.因此，根据本发明，数字/模拟转换器具有如下优点：其尺寸比具有10位分辨率的数字/模拟转换器的尺寸更小.
图4A至图4D是示出了第三分压选择部分306选择用户期望的电压的过程的简图。当分压存储部分305接通第三和第四开关305e和305f以对高和低电压进行放电时，就会依照第五和第六开关306a和306b的操作而如下地选择一个不同的电压。然后，通过将在后面描述的电压输出部分307将此电压输出。
如图4A所示，当第五和第六开关306a和306b连接到高电压时，形成电流通路P1。因此，如果对通常连接至第一至第三电阻器306c至306e的节点A应用基尔霍夫电流定律(Kirchhoff’s currentlaw)，将得到下式：
[方程式1]
Vout＝Vlow+3/4(Vhigh-Vlow)。
如图4B所示，当第五开关306a连接到高电压，而第六开关306b连接到低电压时，形成电流通路P2。与图4A中类似，如果对节点A应用基尔霍夫电流定律，将得到下式：
[方程式2]
Vout＝Vlow+2/4(Vhigh-Vlow)。
如图4C所示，当第五开关306a连接到低电压，而第六开关306b连接到高电压时，形成电流通路P3。如果对节点A应用基尔霍夫电流定律，将得到下式：
[方程式3]
Vout＝Vlow+1/4(Vhigh-Vlow)。
最后，如图4D所示，当第五开关第六开关306a和306b连接到低电压时，形成电流通路P4。如果对节点A应用基尔霍夫电流定律，将得到下式：
[方程式4]
Vout＝Vlow。
基于由解码器部分303的第三解码器303c输出的选择信号选择上述的四个方程式中的一个。然后，输出通过所选择的方程式而得到的电压。
表1示出了方程式1到4。这里，D 1和D2分别表示第五和第六开关306a和306b。1表示连接到高电压，而0表示连接到低电压。
[表1]
  D1   D2   Vout
  1   1   Vout＝Vlow+3/4(Vhigh-Vlow)
  1   0   Vout＝Vlow+2/4(Vhigh-Vlow)
  0   1   Vout＝Vlow+1/4(Vhigh-Vlow)
  0   0   Vout＝Vlow
电压输出部分307包括：输出缓冲器307a，缓冲和输出由第三分压选择部分306选择的一路电压。该选择的电压反馈至输出缓冲器307a，作为旁路输入。
由第三分压选择部分306选择的电压通过输出缓冲器307a输出到输出端。因此，对应于从外部输出的10位数字信号的模拟信号的输出电压通过根据本发明的数字/模拟转换器的输出端而被输出。
由于在相关技术中，输出缓冲器307a被用在电压输出部分307中，因此，就有可能实现期望的电压和驱动速度，并防止分配电压的不稳定。
根据本发明的数字/模拟转换器，在以8位分辨率处理数字信号的传统的数字/模拟转换器中分别附加了分压存储部分和分压选择部分。因此，可以处理分辨率超过10位的高分辨率的数字信号，减小了数字/模拟转换器的尺寸，从而使得安装数字/模拟转换器的IC的尺寸减小，并且可以快速地输出期望的电压。
虽然示出并描述了本发明总的发明构思的几个实施例，但本领域的技术人员应该明了，可以对这些实施例进行改变而不背离本发明总的发明构思的原则和精神，本发明总的发明构思的范围由所附的权利要求及其等同替换所限定。

Claims (14)

1.一种数字/模拟转换器包括：
分压产生部分，通过电压分配划分参考电源电压；
解码器部分，接收数字信号以输出解码后的选择信号；
第一分压选择部分，基于从所述解码器部分输出的所述选择信号，从由所述分压产生部分产生的分压中选择和输出多路分压；
第二分压选择部分，基于从所述解码器部分输出的所述选择信号，从由所述第一分压选择部分输出的所述分压中选择和输出多路分压；
分压存储部分，对由所述第二分压选择部分输出的所述多路分压进行充电和放电；
第三分压选择部分，基于从所述解码器部分输出的所述选择信号，从由所述分压存储部分放电的所述分压中选择预定电压；以及
电压输出部分，输出由所述第三分压选择部分选择的所述预定电压。
2.根据权利要求1所述的数字/模拟转换器，
其中，所述分压产生部分包括多个串联连接的电阻元件。
3.根据权利要求1所述的数字/模拟转换器，
其中，所述第一分压选择部分包括多个开关，所述开关连接至形成于所述分压产生部分中的多个节点。
4.根据权利要求1所述的数字/模拟转换器，
其中，所述第二分压选择部分包括多个开关，所述开关连接至由所述第一分压选择部分从形成于所述分压产生部分中的节点中选择的多个节点和与所述第一分压选择部分选择的所述多个节点相邻近的节点。
5.根据权利要求4所述的数字/模拟转换器，
其中，由所述第一分压选择部分选择的所述多个节点的电压被选择为高电压，并且与由所述第一分压选择部分选择的所述多个节点相邻近的所述节点的电压被选择为低电压。
6.根据权利要求5所述的数字/模拟转换器，
其中，所述分压存储部分包括：
第一电容器，对所述高电压充电和放电；
第二电容器，对所述低电压充电和放电；
第一开关，连接至所述第一电容器和具有被选择为所述高电压的分压的所述节点；
第二开关，连接至所述第二电容器和具有被选择为所述低电压的分压的所述节点；
第三开关，连接至所述第一电容器和所述第三分压选择部分；以及
第四开关，连接至所述第二电容器和所述第三分压选择部分。
7.根据权利要求6所述的数字/模拟转换器，
其中，所述第三分压选择部分包括：
第五和第六开关，连接至所述高或低电压；
第一电阻器，连接至所述第五开关以便接收所述高或低电压；
第二电阻器，连接至所述第六开关以便接收所述高或低电压；以及
第三电阻器，接收所述低电压。
8.根据权利要求7所述的数字/模拟转换器，
其中，所述第一到第三电阻器并联连接。
9.根据权利要求8所述的数字/模拟转换器，
其中，所述第二和第三电阻器具有相同的电阻值，并且所述第一电阻器的电阻值是所述第二和第三电阻器的电阻值的一半。
10.根据权利要求1所述的数字/模拟转换器，
其中，所述电压输出部分包括输出缓冲器，缓冲和输出由所述第三分压选择部分选择的预定电压。
11.根据权利要求10所述的数字/模拟转换器，
其中，所述预定电压被反馈至所述输出缓冲器，作为旁路输入。
12.根据权利要求3或4所述的数字/模拟转换器，
其中，所述多个开关由晶体管来实现。
13.根据权利要求6所述的数字/模拟转换器，
其中，所述第一到第四开关由晶体管来实现。
14.根据权利要求7所述的数字/模拟转换器，
其中，所述第五和第六开关由晶体管来实现。
CN2006100911202A 2005-08-08 2006-06-30 数字/模拟转换器 Expired - Fee Related CN1913364B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020050072263 2005-08-08
KR10-2005-0072263 2005-08-08
KR1020050072263A KR100708939B1 (ko) 2005-08-08 2005-08-08 디지털/아날로그 변환기

Publications (2)

Publication Number Publication Date
CN1913364A CN1913364A (zh) 2007-02-14
CN1913364B true CN1913364B (zh) 2010-05-12

Family

ID=37722167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100911202A Expired - Fee Related CN1913364B (zh) 2005-08-08 2006-06-30 数字/模拟转换器

Country Status (4)

Country Link
US (1) US7330143B2 (zh)
JP (1) JP2007049679A (zh)
KR (1) KR100708939B1 (zh)
CN (1) CN1913364B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8406239B2 (en) * 2005-10-03 2013-03-26 Broadcom Corporation Multi-wideband communications over multiple mediums
EP1770870B1 (en) * 2005-10-03 2019-04-03 Avago Technologies International Sales Pte. Limited Powerline communication device and method
US8885814B2 (en) * 2006-07-25 2014-11-11 Broadcom Europe Limited Feedback impedance control for driving a signal
FR2927468B1 (fr) * 2008-02-08 2010-04-23 E2V Semiconductors Circuit integre a grand nombre de circuits elementaires identiques alimentes en parallele.
US7956689B2 (en) * 2008-10-13 2011-06-07 Broadcom Corporation Programmable gain amplifier and transconductance compensation system
US8106803B2 (en) * 2009-09-22 2012-01-31 Broadcom Corporation Discharge digital-to-analog converter
US9124296B2 (en) 2012-06-27 2015-09-01 Analog Devices Global Multi-stage string DAC
US8912940B2 (en) * 2012-11-14 2014-12-16 Analog Devices Technology String DAC charge boost system and method
US8912939B2 (en) 2012-12-14 2014-12-16 Analog Devices Technology String DAC leakage current cancellation
KR102108289B1 (ko) * 2013-10-08 2020-05-07 주식회사 실리콘웍스 전압 보간 회로 및 디지털-아날로그 변환기
WO2015168854A1 (en) * 2014-05-06 2015-11-12 Texas Instruments Incorporated Digital to analog converter
CN104821828B (zh) * 2015-04-24 2018-07-06 北京大学深圳研究生院 低压数字模拟信号转换电路、数据驱动电路和显示系统
CN108540135B (zh) * 2018-04-24 2020-05-05 京东方科技集团股份有限公司 一种数模转换器及转换电路
KR20220050676A (ko) 2020-10-16 2022-04-25 삼성전자주식회사 임피던스 측정 장치
CN112929029A (zh) * 2021-01-21 2021-06-08 电子科技大学 数模转换的电路、集成电路、pcb级电路和读出电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1335682A (zh) * 2000-05-09 2002-02-13 夏普株式会社 数模转换器
CN1402909A (zh) * 1999-11-30 2003-03-12 雅马哈株式会社 数模转换器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739805A (en) 1994-12-15 1998-04-14 David Sarnoff Research Center, Inc. Matrix addressed LCD display having LCD age indication, and autocalibrated amplification driver, and a cascaded column driver with capacitor-DAC operating on split groups of data bits
JPH10117144A (ja) 1996-10-08 1998-05-06 Nec Ic Microcomput Syst Ltd Ａ／ｄコンバータ
KR19980065270A (ko) * 1997-01-07 1998-10-15 김광호 저항열을 이용한 디지탈-아날로그 변환기
JP3621249B2 (ja) * 1998-02-27 2005-02-16 富士通株式会社 電圧選択回路、ｌｃｄ駆動回路及びｄ／ａ変換器
KR100282443B1 (ko) * 1998-09-15 2001-02-15 김영환 디지탈/아날로그 컨버터
US6249239B1 (en) * 1999-11-05 2001-06-19 Texas Instruments Incorporated Potentiometric DAC having improved ratiometric output voltage stability
KR100384787B1 (ko) * 2000-07-20 2003-05-22 주식회사 하이닉스반도체 디지털-아날로그 변환기
JP2002141803A (ja) 2000-10-31 2002-05-17 Fujitsu Ltd Ｄ／ａ変換装置
TWI267818B (en) 2001-09-05 2006-12-01 Elantec Semiconductor Inc A method and apparatus to generate reference voltages for flat panel displays
JP2005026805A (ja) * 2003-06-30 2005-01-27 Renesas Technology Corp 半導体集積回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1402909A (zh) * 1999-11-30 2003-03-12 雅马哈株式会社 数模转换器
CN1335682A (zh) * 2000-05-09 2002-02-13 夏普株式会社 数模转换器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US2005o110664A1 2005.05.26

Also Published As

Publication number Publication date
JP2007049679A (ja) 2007-02-22
US20070040719A1 (en) 2007-02-22
CN1913364A (zh) 2007-02-14
KR100708939B1 (ko) 2007-04-17
US7330143B2 (en) 2008-02-12
KR20070017712A (ko) 2007-02-13

Similar Documents

Publication Publication Date Title
CN1913364B (zh) 数字/模拟转换器
US8659459B2 (en) Digital-to-analog converter, analog-to-digital converter including same, and semiconductor device
US7282985B2 (en) Charge pump with at least two outputs
US8089388B2 (en) Folding analog-to-digital converter
US7375669B2 (en) Digital/analog converter
US20030071666A1 (en) Ramp generator for image sensor ADC
US20100060500A1 (en) Analog/Digital Converter Assembly and Corresponding Method
CN103518327A (zh) 自定时的数模转换器
US8035542B2 (en) Digital-to-analog converter and successive approximation type analog-to-digital converter including the same
CN1341293A (zh) 高精度数字/模拟变换电路
CN101207385A (zh) 数模转换器及其数模转换方法
US20060244647A1 (en) Digital-to-analog converter and successive approximation type analog-to-digital converter utilizing the same
US8319677B2 (en) Semiconductor integrated circuit device having A/D converter with impedance matching circuit
US8963763B2 (en) Configuring an analog-digital converter
EP3138202A1 (en) Reference voltage generator for an analog-digital converter and method for analog-digital conversion
US6847322B2 (en) Sequential comparison type AD converter and microcomputer
KR100669275B1 (ko) Ａｄ 컨버터
JP4639162B2 (ja) アナログ・ディジタル変換器
US7609191B2 (en) Digital/analog converting driver and method
JP2005295315A (ja) 逐次比較型ａ／ｄ変換器およびコンパレータ
US6822599B2 (en) Integrated circuit and A/D conversion circuit
US6542107B1 (en) Flash analog-to-digital converter using folded differential logic encoder having capacitors which distribute charge
CN110932729A (zh) 连续逼近寄存器模拟数字转换器及其控制电路
CN104980157B (zh) 高分辨率模数转换器
JPH09214344A (ja) アナログデイジタル変換回路及びデイジタルアナログ変換回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100512

Termination date: 20110630