KR102108289B1 - 전압 보간 회로 및 디지털-아날로그 변환기 - Google Patents

전압 보간 회로 및 디지털-아날로그 변환기 Download PDF

Info

Publication number
KR102108289B1
KR102108289B1 KR1020130120134A KR20130120134A KR102108289B1 KR 102108289 B1 KR102108289 B1 KR 102108289B1 KR 1020130120134 A KR1020130120134 A KR 1020130120134A KR 20130120134 A KR20130120134 A KR 20130120134A KR 102108289 B1 KR102108289 B1 KR 102108289B1
Authority
KR
South Korea
Prior art keywords
voltage
capacitors
interpolation circuit
switching unit
power terminals
Prior art date
Application number
KR1020130120134A
Other languages
English (en)
Other versions
KR20150041515A (ko
Inventor
김현식
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020130120134A priority Critical patent/KR102108289B1/ko
Publication of KR20150041515A publication Critical patent/KR20150041515A/ko
Application granted granted Critical
Publication of KR102108289B1 publication Critical patent/KR102108289B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0619—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by dividing out the errors, i.e. using a ratiometric arrangement
    • H03M1/0621—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by dividing out the errors, i.e. using a ratiometric arrangement with auxiliary conversion of a value corresponding to the physical parameter(s) to be compensated for
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

전압 보간 회로는 복수의 전원 터미널들; 복수의 커패시터들; 및 제어 신호에 따라 상기 커패시터들 및 상기 복수의 전원 터미널들의 직렬 연결과 상기 커패시터들의 병렬 연결을 교번적으로 수행하는 스위칭부를 포함한다. 따라서, 전압 보간 회로 및 디지털-아날로그 변화회로는 복수의 커패시터를 반복적으로 직렬 및 병렬 연결하여 보간 회로 내 소자간 소자간 부정합(mismatching)과 기생소자와 무관하게 균일한 전압을 생성할 수 있다.

Description

전압 보간 회로 및 디지털-아날로그 변환기{VOLTAGE INTERPOLATION CIRCUIT AND DIGITAL-ANALOG CONVERTOR}
본 발명은 전압 보간 회로 및 디지털-아날로그 변환기에 관한 것으로, 보다 상세하게는, 전압 보간 회로 내 소자간 부정합(mismatching) 및 기생소자와 무관하게 균일한 전압을 생성할 수 있는 전압 보간 회로 및 이를 포함하는 디지털-아날로그 변환기에 관한 것이다.
액정 디스플레이(LCD) 장치의 컬럼 드라이버 회로(Column Driver IC)는 데이터 신호를 아날로그 신호로 재구성(reconstructing)하여 디스플레이 패널의 픽셀을 구동한다.
액정 디스플레이 장치는 디지털-아날로그 변환기(Digital-Analog Convertor, 이하 “DAC”라 함)를 이용하여 외부에서 입력된 디지털 신호를 아날로그 신호로 변환하여 디스플레이 패널에 제공한다.
종래에는 정확한 전압을 공급하기 위해서 구현이 쉽고 정확한 저항 값을 이용하는 저항 디지털-아날로그 변환기(Resistor Digital-Analog Convertor, 이하 “R-DAC”라 함)가 주로 사용되었지만, 기존의 R-DAC 만으로는 높은 해상도(Resolution)를 구현하기 힘든 문제점이 있다. 이는 R-DAC의 경우 데이터의 비트(bit)가 증가하면서 저항의 값과 그 저항을 선택하기 위한 스위치(switch)의 수량이 기하급수적으로 증가하기 때문이다.
상기 문제점을 해결하기 위해서 여러 가지 방법이 이용되고 있지만, 현재 디스플레이용 DAC에서 가장 많이 사용되는 방법은 보간 회로(Interpolation Circuit)을 이용하는 것이다.
도 1은 종래의 보간 회로의 구성을 나타내는 예시도이다.
도 1(a)을 참조하면, 보간 회로(100)는 2스테이지 1비트(bit) 보간 회로에 해당하고, 제1 저항 열(Resistor-string), 한 쌍의 버퍼들(A1, A2), 제2 저항 열(R1, R2) 및 전압 선택기(V-Selector)를 포함한다.
주 저항 열은 복수의 저항들을 포함하고, 특정 전압을 각 저항의 크기에 따라 분배한다. 보간 회로(100)는 주 저항 열에 포함된 특정 저항의 양 측에 걸린 전압을 한 쌍의 버퍼들(A1, A2) 각각의 양의 입력단(Positive input terminal)에 제공한다.
한 쌍의 버퍼들(A1, A2)은 단일 이득 증폭기(unit gain amplifier)로 구현되어 입력된 전압과 동일한 전압을 출력한다.
제2 저항 열은 2개의 저항들(R1, R2)을 포함하고, 한 쌍의 버퍼들(A1, A2)의 출력단에 연결되어 출력 전압을 균등하게 분배한다.
전압 선택기는 2개의 저항 사이의 노드와 하측에 위치한 버퍼의 출력단과 연결되고, 데이터 신호(D)에 따라 노드의 전압(Vx) 또는 A2 버퍼 출력단의 전압(VL)을 선택할 수 있다. 예를 들어, 입력 데이터가 0인 경우(D=0) A2 버퍼 출력단의 전압(VL)을 선택하고, 입력 데이터가 1인 경우(D=1) 노드의 전압(Vx)을 선택하여 출력할 수 있다.
그러나, 종래의 보간 회로(100)는 버퍼의 공정 편차에 따라 발생하는 오프셋 부정합(offset mismatch)과 대기 소비 전력을 가진다는 문제점이 있다. 또한, 종래의 보간 회로(100)는 제2 저항 열에 포함된 저항 값의 변동, 즉, 2개 저항의 부정합에 따라 출력되는 전압에 변동이 발생할 수 있는 문제점이 있다.
이러한 문제점을 해결하기 위하여 도 1(a)의 보간 회로(100)에서 한 쌍의 버퍼들(A1, A2)을 제거하고 제2 저항 열(R1, R2)을 커패시터 열(C1, C2)로 대체한 도 1(b)와 같은 보간 회로(100)가 제안되었다.
그러나, 보간 회로(100)는 커패시터들(C1, C2)을 이용함에 따라, 커패시터들을 제1 저항 열에 연결하기에 앞서 커패시터들(C1, C2)에 저장된 초기 전압을 리셋해야 하고, 전압 선택기 출력단 측에 존재하는 기생 커패시터(미도시)가 보간 전압(Vx)에 영향을 미친다는 문제점이 있다. 예를 들어, 기생 커패시터가 존재하는 경우 VH와 VL 사이의 보간 전압 Vx = (VH+VL)*C1 / (C1+C2+Cp)와 같이 나타날 수 있다. 따라서, 보간 회로(100)는 균일한 보간 전압(Vx = (VH + VL) / 2)을 출력하기 위해 기생 커패시터(Cp)보다 훨씬 큰 고용량의 커패시터들(C1, C2) 요구하나, 이는 집적회로 디자인에 적합하지 못하며, 여전히 커패시터들(C1, C2) 상호 간의 정확한 정합(well-matching)을 요구하는 문제점이 있다.
한국공개특허 제10-2003-0021138호(2003.03.12.) 한국등록특허 제10-1170620호(2012.07.27.)
본 발명은 전압 보간 회로 내 소자간 부정합(mismatching) 및 기생소자와 무관하게 균일한 전압을 생성할 수 있는 전압 보간 회로 및 디지털-아날로그 변환기를 제공하고자 한다.
본 발명은 집적회로(IC)에 적합한 전압 보간 회로 및 디지털-아날로그 변환기를 제공하고자 한다.
본 발명은 낮은 소비전력을 갖는 전압 보간 회로 및 디지털-아날로그 변환기를 제공하고자 한다.
실시예들 중에서, 전압 보간 회로는 복수의 전원 터미널들; 복수의 커패시터들; 및 제어 신호에 따라 상기 커패시터들 및 상기 복수의 전원 터미널들의 직렬 연결과 상기 커패시터들의 병렬 연결을 교번적으로 수행하는 스위칭부를 포함한다.
일 실시예에서, 상기 스위칭부는 상기 커패시터들을 상기 복수의 전원 터미널들에 직렬로 연결하는 복수의 제1 스위치들; 및 상기 커패시터들을 상호 병렬로 연결하는 복수의 제2 스위치들을 포함할 수 있다.
일 실시예에서, 상기 제어 신호는 하이 레벨 및 로우 레벨에 해당하는 위상을 포함하고, 상기 스위칭부는 상기 제어 신호의 위상이 상기 하이 레벨에 해당하면 상기 커패시터들을 상기 복수의 전원 터미널들에 직렬로 연결하여 상기 복수의 전원터미널들에 인가된 전압을 분배하고, 상기 제어 신호의 위상이 상기 로우 레벨에 해당하면 상기 커패시터들을 상호 병렬 연결하여 상기 커패시터들 상호 간에 전하를 공유하도록 할 수 있다.
일 실시예에서, 상기 전압 보간 회로는 특정 주기를 갖는 구형파(square wave)의 제어 신호를 생성하는 제어부를 더 포함할 수 있다.
일 실시예에서, 상기 제어부는 상기 제어 신호의 주기를 하기의 수학식에 따라 결정할 수 있다.
[수학식]
Figure 112013091220787-pat00001
여기에서, T는 제어 신호의 주기, n은 전압 보간 회로의 비트 수, Ntc는 자연수, R_str은 한 쌍의 전원 터미널과 연결되는 저항 성분, R_sw는 한 쌍의 전원 터미널들과 직렬 연결된 커패시터들간의 저항 성분(스위칭부의 저항 성분 포함), Nc는 채널 수(드라이버 IC에 구현되는 채널 수), C_unit은 커패시터들 각각의 용량(평균 용량)에 해당한다.
일 실시예에서, 상기 전압 보간 회로는 상기 커패시터들 각각의 일 극성에 연결되어 하나의 전압을 선택적으로 출력하는 출력 스위칭부를 더 포함할 수 있다.
일 실시예에서, 상기 전압 보간 회로는 특정 전압 사이에 상호 직렬로 연결된 저항들과 상기 저항들을 연결하는 노드들을 포함하고, 상기 특정 전압을 분배하는 주 저항 열; 및 상기 주 저항 열로부터 인접한 복수의 노드들을 선택하여 상기 복수의 전원 터미널들과 연결하는 입력 스위칭부를 더 포함할 수 있다.
일 실시예에서, 상기 전압 보간 회로는 2개의 전원 터미널들; 및 상기 2개의 전원 터미널들과 연결될 수 있는 8개의 커패시터들를 포함하고, 상기 스위칭부는 상기 제어 신호에 따라 상기 8개의 커패시터들 간의 직렬 및 병렬 연결들을 교번시킬 수 있다.
실시예들 중에서, 디지털-아날로그 변환기는 특정 전압 사이에 상호 직렬로 연결된 저항들을 포함하는 저항 열; 상기 저항 열로부터 특정 저항의 양단 전압을 선택하는 n비트 입력 스위칭부; 상기 입력 스위칭부와 연결되어 m개의 보간 전압들을 출력하는 전압 보간 회로; 및 상기 m개의 보간 전압들 중 하나를 선택하는 출력 스위칭부를 포함하고, 상기 전압 보간 회로는 상기 입력 스위칭부의 출력단과 연결될 수 있는 커패시터들; 및 제어 신호에 따라 상기 커패시터들 및 상기 입력 스위칭부 출력단의 직렬 연결과 상기 커패시터들의 병렬 연결을 교번적으로 수행하는 스위칭부를 포함한다.
일 실시예에서, 상기 디지털-아날로그 변환기는 상기 저항 열, 상기 n비트 입력 스위칭부 및 상기 출력 스위칭부를 포함하는 제1 계층; 및 상기 전압 보간 회로의 적어도 일부를 포함하는 제2 계층으로 구현될 수 있다.
개시된 기술은 다음의 효과를 가질 수 있다. 다만, 특정 실시예가 다음의 효과를 전부 포함하여야 한다거나 다음의 효과만을 포함하여야 한다는 의미는 아니므로, 개시된 기술의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
본 발명의 일 실시예에 따른 전압 보간 회로 및 디지털-아날로그 변환기는 복수의 커패시터들을 반복적으로 직렬 및 병렬 연결하여 보간 회로 내 소자간 부정합(mismatching)과 기생소자와 무관하게 균일한 전압을 생성할 수 있다.
본 발명의 일 실시예에 따른 전압 보간 회로 및 디지털-아날로그 변환기는 저용량 커패시터를 통해 부피를 감소시켜 집적회로(IC)에 적합할 수 있다.
본 발명의 일 실시예에 따른 전압 보간 회로 및 디지털-아날로그 변환기는 커패시터를 이용하여 소비전력을 감소시킬 수 있다.
도 1은 종래의 보간 회로의 구성을 나타내는 예시도이다.
도 2는 본 발명의 일 실시예에 따른 1비트 전압 보간 회로의 구성을 나타내는 예시도이다.
도 3은 본 발명의 일 실시예에 따른 1비트 전압 보간 회로의 동작을 나타내는 예시도이다.
도 4는 본 발명의 다른 일 실시예에 따른 3비트 전압 보간 회로의 구성을 나타내는 예시도이다.
도 5는 도 4에 있는 3비트 전압 보간 회로의 동작을 나타내는 예시도이다.
도 6은 도 4에 있는 3비트 전압 보간 회로의 동작 모의실험 결과를 나타내는 그래프이다.
도 7은 칼럼 드라이버 회로(column-driver IC)의 채널 유니트(channel unit)를 나타내는 예시도이다.
도 8은 전압 보간 회로의 동작에 따른 출력 보간 전압과 디스플레이 패널의 출력 전압을 나타내는 그래프이다.
도 9는 디지털-아날로그 변환기의 배치 구조를 나타내는 예시도이다.
본 발명의 실시예에 관한 설명은 본 발명의 구조적 내지 기능적 설명을 위한 실시 예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시 예에 의하여 제한되는 것으로 해석되어서는 아니 된다.
본 발명의 실시예에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것이다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
전압 보간 회로는 복수의 전원 터미널들, 복수의 커패시터들 및 스위칭부를 포함한다.
도 2는 본 발명의 일 실시예에 따른 1비트(1 bit) 전압 보간 회로의 구성을 나타내는 예시도이다.
도 2를 참조하면, 전압 보간 회로(200)는 한 쌍의 전원 터미널들(210), 2개의 커패시터들(220) 및 스위칭부(230)를 포함한다.
한 쌍의 전원 터미널들(210)은 전압 분배가 필요가 특정 전압(VH, VL)을 외부로부터 수신한다.
2개의 커패시터들(220)은 스위칭부(230)를 통해 한 쌍의 전원 터미널들(210)과 연결될 수 있다. 여기에서, 2개의 커패시터들(220) 각각은 상호 동일하지 않을 수 있다.
스위칭부(230)는 제어 신호에 따라 2개의 커패시터들(220) 및 한쌍의 전원 터미털들의 직렬 연결과 커패시터들간의 병렬 연결을 교번적으로 수행한다. 여기에서, 제어 신호는 특정 주기를 갖는 구형파(square wave)에 해당할 수 있으며, 예를 들어, 1(하이 레벨)과 0(로우 레벨)의 위상을 갖는 구형파에 해당할 수 있다.
보다 구체적으로, 스위칭부(230)는 커패시터들(220)을 한 쌍의 전원 터미널들(210)에 직렬로 연결하는 3개의 제1 스위치들(231, SW1 내지 SW3) 및 커패시터들(220)을 상호 병렬로 연결하는 2개의 제2 스위치들(232, SW4, SW5)을 포함한다.
일 실시예에서, 스위칭부(230)는 제어 신호의 위상(Φ)이 하이 레벨에 해당하면 커패시터들(220)을 한 쌍의 전원 터미널들(210)에 직렬로 연결하여 한 쌍의 전원터미널들(230)에 인가된 전압을 분배하고, 제어 신호의 위상(Φ)이 로우 레벨에 해당하면 커패시터들(220)을 상호 병렬 연결하여 커패시터들(220) 상호 간에 전하를 공유하도록 할 수 있다.
스위칭부(230)는 2개의 커패시터들(220) 간의 직렬 및 병렬 연결들을 교번시킴에 따라 한 쌍의 전원 터미널들(210)에 인가된 전압을 커패시터들(220) 각각에 균등하게 분배할 수 있다.
보다 구체적으로, 전압 보간 회로(200)는 제어 신호의 위상이 반복됨에 따라, 캐패시터들(220)의 전압 분배와 전하 공유를 반복적으로 수행하고, 결과적으로, 보간 전압 Vx[N]은 기생 커패시턴스(Cp)와 커패시터들(220)의 부정합과 무관하게 이상적인 레벨(예를 들어, VH와 VL의 평균 값)에 도달할 수 있다.
일 실시예에서, 전압 보간 회로(200)는 제어 신호를 생성하는 제어부(240)를 더 포함할 수 있다.
제어부(240)는 특정 시간 이내에 커패시터들(220) 각각에 특정 범위의 전압이 분배될 수 있도록 제어 신호의 주기를 결정할 수 있고, 교번 횟수(Number of iterations, 이하, “스위칭 횟수”라 함)를 결정할 수 있다.
도 3은 본 발명의 일 실시예에 따른 1비트 전압 보간 회로의 동작을 나타내는 예시도이다.
도 3(a)를 참조하면, 제어 신호의 위상(Φ)이 1에 해당하는 경우 스위칭부(230)는 제1 스위치들(231)을 턴온(turn-on)시키고 제2 스위치들(232)를 턴오프(turn-off)시켜, 한 쌍의 전원 터미널들(210)과 커패시터들(220)을 직렬로 연결한다.
이하, 제1 커패시터의 크기는 C[F], 제2 커패시터의 크기는 제1 커패시터를 기준으로 C+ΔC(상호 부정합된 커패시터 크기) [F], 제1 및 제2 커패시터 사이의 노드(Vx[k])에 연결된 기생 커패시터의 크기는 Cp[F]에 해당하는 것을 전제로 설명한다.
커패시터들(220)이 직렬로 연결된 경우, 제1 및 제2 커패시터들 사이의 보간 전압(Vx[k])은 한 쌍의 전원 터미널들(210)에 인가된 전압을 커패시터들(220) 각각의 용량에 반비례하여 분배함에 따라 아래의 수학식1과 같이 나타날 수 있다.
Figure 112013091220787-pat00002
여기에서, Vx[k]는 제1 및 제2 커패시터들 사이의 보간 전압, VH와 VL은 한 쌍의 전원 터미널들(210)에 인가된 전압에 해당한다.
도 3(b)를 참조하면, 제어 신호의 위상(Φ)이 0에 해당하는 경우(k<-k+1) 스위칭부(230)는 제1 스위치들(231)을 턴오프(turn-off)시키고 제2 스위치들(232)을 턴온(turn)시켜 커패시터들(220)을 상호 병렬로 연결한다.
이 경우, 제1 및 제2 커패시터들은 충전된 전하량을 상호 공유함에 따라, 제1 및 제2 커패시터들의 분배 전압(VEq[k])은 아래의 수학식2와 같이 동일하게 나타날 수 있다.
Figure 112013091220787-pat00003
여기에서, VEq[k]는 제1 및 제2 커패시터들의 분배 전압, Vx[k-1]은 이전 위상에서 나타난 보간 전압에 해당한다.
전압 보간 회로(200)는 제어 신호의 위상(Φ)이 다시 0에서 1로 바뀜에 따라, 스위칭부(230)를 통해 한 쌍의 전원 터미널들(210)과 커패시터들(220)을 직렬로 연결하고, 보간 전압은 아래의 수학식3과 같이 나타날 수 있다.
Figure 112013091220787-pat00004
커패시터들(220) 각각의 전압(V1[k], V2[k])은 VEq[k]+ΔV1[k], VEq[k]+ΔV2[k]로 나타낼 수 있다. 여기에서, VEq[k]는 ΔC와 Cp에 독립적인 전압에 해당하고, ΔV1[k]와 ΔV2[k]는 ΔC와 Cp에 종속적이며 남은 공유 전압((VH-VL)-2 VEq[k])을 분배한 전압에 해당한다.
스위칭부(230)는 커패시터들(220) 간의 직렬 및 병렬 연결들을 주기적으로 N회(스위칭 횟수) 교번하는 경우, 보간 전압은 아래의 수학식4와 같이 나타날 수 있다.
Figure 112013091220787-pat00005
여기에서, 캐패시터들(220) 간의 직렬 및 병렬 연결들을 반복함에 따라, 상기 수학식 4의 [ΔC* (ΔC +Cp) ((2C +ΔC) * (2C+ΔC +Cp))] 부분은 그 크기가 1보다 작으므로 0에 수렴한다.
따라서, 스위칭부(230)의 스위칭 횟수(N)가 무한대에 가까운 경우(N=∞), 기생 커패시터(Cp), 커패시터들(220)의 부정합 ΔC 및 초기 전압 Vx[0]는 무시할 수 있고, 보간 전압 Vx[∞]는 (VH + HL) / 2와 동일하게 된다.
다시 말해, 제어 신호에 따른 스위칭 횟수(N)가 충분한 경우, 커패시터들(220)의 부정합(ΔC), 기생 커패시터(Cp) 및 커패시터들(220) 각각의 초기전압에 의한 에러 전압(error voltage)은 0에 근접하게 되고, 결과적으로 커패시터들(220) 각각에 분배되는 전압 VEq = (VH + VL) /2 로 동일하게 된다.
이를 통해, 본 발명의 일 실시예에 따른 전압 보간 회로(200)는 기생 커패시터(Cp)와 커패시터들(220)의 부정합에 대해 둔감할 수 있고, 전압 보간 회로(200)를 포함하는 DAC는 선형성(lenearity)과 채널간 균등성(channel-to-channel uniformity)을 향상시킬 수 있다.
한편, 스위칭 횟수(N)은 전압 보간 회로(200)에서 생성되는 보간 전압의 정확도를 결정할 수 있는 중요한 요소에 해당한다.
스위칭 횟수(N)는 상기 수학식4를 기초로 아래와 같은 수학식5와 같이 나타날 수 있다.
Figure 112013091220787-pat00006
여기에서, VLSB 는 1비트 전압 레벨, 즉 (VH-VL) / 2에 해당하고, VError은 허용 가능한 오류 전압에 해당한다.
실제 제품에 적용한 경우 N은 6회 이상일 때, 보간 전압은 오차율 2.5% 이내에 해당함을 확인할 수 있다.
한편, 제어부(240)는 상기 수학식 5를 기초로 스위칭부(230)의 스위칭 횟수(N)를 결정할 수 있다.
전압 보간 회로(200)는 멀티 비트(multi-bit) 전압 보간 회로로 구현될 수 있다.
도 4는 본 발명의 다른 일 실시예에 따른 3비트 전압 보간 회로의 구성을 나타내는 예시도이다.
도 4를 참조하면, 전압 보간 회로(200)는 한 쌍의 전원 터미널들(410), 8개의 커패시터들(420) 및 스위칭부(430)을 포함한다. 여기에서, 커패시터들(420)은 3비트에 대응하여 8개가 포함된다.
도 2와 관련하여 앞서 설명한 바와 같이, 스위칭부(430)는 제어 신호에 따라 8개의 커패시터들(420) 간의 직렬 및 병렬 연결을 교번적으로 수행한다.
보다 구체적으로, 스위칭부(430)는 커패시터들(420)을 한 쌍의 전원 터미널들(410)에 직렬로 연결하는 9개의 제1 스위치들(431) 및 커패시터들을 상호 병렬로 연결하는 14개의 제2 스위치들(432)을 포함한다.
커패시터들과 제1 및 제2 스위치들의 수량은 데이터 비트 수에 따라 결정되며, 예를 들어 데이터 비트가 n비트에 해당하는 경우, 커패시터들(220)은 2n개, 제1 스위치들은 2n+1개, 제2 스위치들은 2 * (2n-1)개에 해당할 수 있다.
도 5는 도 4에 있는 3비트 전압 보간 회로의 동작을 나타내는 예시도이다.
3비트 전압 보간 회로의 동작(400)은 앞서 설명한 1비트 전압 보간회로(200)의 동작과 동일하다.
도 5(a)를 참조하면, 앞서 설명한 바와 같이 제어 신호의 위상이 1에 해당하는 경우 스위칭부(430)는 제1 스위치들(431)을 턴온(turn-on)시키고 제2 스위치들(432)을 턴오프(turn-off)시켜, 한 쌍의 전원 터미널들(410)과 커패시터들(420)을 직렬로 연결한다.
도 5(b)를 참조하면, 제어 신호의 위상이 0에 해당하는 경우 스위칭부(430)는 제1 스위치들(431)을 턴오프(turn-off)시키고 제2 스위치들(432)을 턴온(turn)시켜 커패시터들(430)을 상호 병렬로 연결한다.
캐패시터들(230) 간의 직렬 및 병렬 연결들을 반복함에 따라, 각 커패시터들 사이에 분배되는 전압 V1 내지 V8 및 VEq는 (VH + VL) / 8과 동일하게 된다. 즉, 보간 전압 V[∞]는 (VH + HL) / 8과 동일하게 된다.
전압 보간 회로(400)는 커패시터들(420)의 용량과 스위칭부(430)의 저항 성분을 기초로 제어 신호의 주기를 결정할 수 있다.
일 실시예에서, 제어부는 제어 신호의 주기를 하기의 수학식6에 따라 결정할 수 있다.
Figure 112013091220787-pat00007
여기에서, T는 제어 신호의 주기, n은 전압 보간 회로의 비트 수, Ntc는 자연수, R_str은 한 쌍의 전원 터미널과 연결되는 저항 성분(후술할 주 저항 열 중 하나의 저항 값), R_sw는 한 쌍의 전원 터미널들(410)과 직렬 연결된 커패시터들(420)간의 저항 성분(스위칭부의 저항 성분 포함), Nc는 채널 수(드라이버 IC에 구현되는 채널 수), C_unit은 커패시터들(420) 각각의 용량(평균 용량)에 해당한다.
Ntc는 보간 전압의 정확도(accuracy)와 연관하여 기 설정된 값으로, 시상수(time constant)의 배수를 나타낸다. 예를 들어, Ntc가 1 내지 4에 해당하는 경우, 보간 전압의 정확도는 각각 63.2%, 86.5%, 95%, 98%에 해당할 수 있다. Ntc는 보간 전압의 정확도가 99.9%를 유지할 수 있도록 7에 해당하는 것이 바람직하다.
예를 들어, n은 3비트, Ntc는 7, R_str은 100[Ω], R_sw는 140 [kΩ], C_unit은 70[fF], Nc는 300채널(최악의 경우)에 해당하는 경우, 제어 신호의 주기는 20[ns] 이상에 해당할 수 있다.
도 6은 도4에 있는 3비트 전압 보간 회로의 동작 모의실험 결과를 나타내는 그래프이다.
전압 보간 회로(400)의 한 쌍의 전원 터미널에 인가된 전압(410)은 40mV, 커패시터들(420) 각각은 위에서부터 아래로 80, 90, 70, 90, 60, 70, 100, 70 [fF]와 같이 상호 상이한 용량을 갖고, 커패시터들(420) 사이에 위치한 노드들로부터 출력되는 전압을 선택할 수 있는 전압 선택기(3비트 전압 선택기)의 출력단에 부가된 기생 커패시터는 100[fF]의 용량을 갖는 경우를 예를 들어 설명하나, 본 발명은 이에 국한되는 것은 아니다.
도 6을 참조하면, X축은 커패시터들 각각에 분배된 전압을 나타내고, Y축은 커패시터들 각각에 분배된 전압의 크기를 나타낸다.
스위칭 횟수(k)가 1에 해당하는 경우, V1 내지 V4는 1 내지 2 [mV] 사이의 전압이, V5 내지 V8은 7.5 내지 10 [mV] 사이의 전압이 측정되었음을 나타낸다.
스위칭 횟수(k)가 증가하여 5회에 해당하는 경우, V1 내지 V8은 4.7 내지 5.3 [mV] 사이의 전압을 나타낸다.
결과적으로, 스위칭 횟수(k)가 증가할수록, 커패시터들 각각에 분배된 전압은 이상적으로 균등한 전압 40 / 8 = 5 [mV] 에 수렴한다.
일 실시예에서, 전압 보간 회로는 커패시터들 각각의 일 극성에 선택적으로 연결되어 하나의 전압을 출력하는 출력 스위칭부를 더 포함할 수 있다.
일 실시예에서, 전압 보간 회로는 특정 전압 사이에 상호 직렬로 연결된 저항들과 상기 저항들을 연결하는 노드들을 포함하여 상기 특정 전압을 분배하는 주 저항 열과 상기 주 저항 열로부터 복수의 노드들을 선택하여 상기 복수의 전원 터미널들과 연결하는 입력 스위칭부를 더 포함할 수 있다.
도 7은 칼럼 드라이버 회로(column-driver IC)의 채널 유니트(channel unit)를 나타내는 예시도이다.
도 7을 참조하면, 10비트 DAC(700)는 7비트 R-DAC(710)와 3비트 전압 보간 회로(720)를 포함한다.
7비트 R-DAC(710)는 비선형의 저항 열로부터 두 개의 인접한 전압(VH와 VL)을 선택하고 3비트 전압 보간 회로(720)에 제공한다.
7비트 R-DAC(710)는 도 4에서 설명한 3비트 전압 보간 회로(720)의 전단에 동일한 크기를 갖는 128개의 저항들과 128개의 저항들을 연결하는 127개의 노드들을 포함하여 입력 전압을 균등하게 분배하는 주 저항 열(711)과, 주 저항 열(711)로부터 2개의 전압을 선택하여 한 쌍의 전원 터미널들과 연결하는 입력 스위칭부(128-to-2 voltage selector, 712)를 더 포함한다.
데이터 신호에 따라 입력 스위칭부(712)에서 선택된 특정 저항 양단의 전압은 한 쌍의 전원 터미널들(VH, VL)에 인가된다.
3비트 전압 보간 회로(720)는 커패시터들(C1 내지 C8)과 스위칭부(721)를 통해 해당 전압을 균등하게 분배하여 출력 스위칭부(8-to-1 3b Voltage Selector, 722)에 공급하고, 데이터 신호를 기초로 8개의 전압 중 하나의 전압을 선택하여 버퍼(Output Buffer)에 공급할 수 있다.
도 8은 전압 보간 회로의 동작에 따른 출력 보간 전압과 디스플레이 패널의 출력 전압을 나타내는 그래프이다.
도 8(a)을 참조하면, X축은 시간을, Y축은 전압 보간 회로에서 출력되는 보간 전압과 디스플레이 패널의 출력 전압의 크기를 각각 나타낸다. VH와 VL은 전압 보간 회로에 인가되는 전압에 해당하고, 아래의 회로는 도 7에서 설명한 채널 유니트를 단순화하여 나타낸 예시도로서, 7비트 R-DAC, 3비트 전압 보간 회로와 디스플레이 패널의 픽셀(VPIXEL)을 포함한다.
도 8(b)는 전압 보간 회로의 제어 신호를 나타내며, 시간에 따른 제어 신호의 변화를 나타낸다.
전압 보간 회로에서 3비트 보간 변환이 수행되는 동안(1[us]), 7비트 R-DAC에서 생성된 VH와 VL 사이에 고르지 못한(coarse) 전압 값이 출력 버퍼를 통해 픽셀을 구동한다. 여기에서, 초기 1[us]의 구간은 “고르지 못한 구동 중 3비트 변환(3b-conversion-while-coarese driving)”이라 불린다.
R-DAC의 고르지 못한 구동 기간 동안 3비트 보간 변환이 수행되며, 최종 10비트의 정확한 출력 신호는 이후 3us의 정상 구동 기간 동안 픽셀을 구동한다.
따라서, 전압 보간 회로에서 보간 변환이 수행되더라도, R-DAC의 고르지 못한 구동 구간에서 수행됨에 따라 디스플레이 패널의 출력 신호(또는 이의 구동 속도)에 대한 변화는 없다.
일 실시예에서, 디지털-아날로그 변환기는 저항 열, n비트 입력 스위칭부 및 출력 스위칭부를 포함하는 제1 계층 및 전압 보간 회로의 일부를 포함하는 제2 계층으로 구현될 수 있다.
도 9는 디지털-아날로그 변환기의 배치 구조를 나타내는 예시도이다.
도 9를 참조하면, 소스 드라이버 집적회로(IC)는 디지털 회로, 7비트 전압 선택기, 3비트 전압 보간 회로 및 출력 버퍼부를 포함한다. 여기에서, 디지털 회로는 쉬프트 레지스터, 래치 및 레벨 쉬프터를 포함할 수 있다.
3비트 전압 보간 회로의 커패시터들은 낮은 층(Low-level layers)에 구현된 7비트 전압 선택기의 위층(Upper-level layer)에 배치될 수 있다. 따라서, 3비트 보간 회로의 큰 부피를 차지하는 부분은 7비트 전압 선택기가 배치된 영역을 공유할 수 있고, 드라이버 채널의 크기를 감소시킬 수 있다. 또한, 전압 보간 회로는 고유 레이 아웃 기술을 통해, 비선형 R-DAC의 비트 해상도를 확장할 수 있고, 기존의 6비트 R-DAC를 사용하는 비선형 감마 곡선보다 높은 수준의 해상도를 구현할 수 있다.
상기에서는 1비트 또는 3비트 전압 보간 회로를 예로 들어 설명하였으나, 본 발명은 이에 국한되지 아니하고, 제품 적용에 따라 2비트 또는 4비트 이상의 멀티 비트 전압 보간 회로로 구현될 수 있음은 자명하다 할 것이다.
상기에서는 본 출원의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100 : 종래의 전압 보간 회로
200 : 1비트 전압 보간 회로
210 : 한 쌍의 전원 터미널들 220 : 커패시터들
230 : 스위칭부 231 : 제1 스위치들
232 : 제2 스위치들 240 : 제어부
400 : 3비트 전압 보간 회로
410 : 한 쌍의 전원 터미널들 420 : 커패시터들
430 : 스위칭부 431 : 제1 스위치들
432 : 제2 스위치들
700 : 10비트 DAC
710 : 7비트 R-DAC 711 : 주 저항 열
712 : 입력 스위칭부 720 : 3비트 전압 보간 회로
721 : 스위칭부 730 : 출력 스위칭부

Claims (10)

  1. 제1 및 제2 전원 터미널들;
    상기 제1 및 제2 전원 터미널들 사이에 연결되는 복수의 커패시터들; 및
    제어 신호에 따라 상기 커패시터들 및 상기 제1 및 제2 전원 터미널들의 직렬 연결과 상기 커패시터들의 병렬 연결을 교번적으로 수행하는 스위칭부를 포함하고,
    상기 커패시터들의 용량과 상기 스위칭부의 저항 성분을 기초로 상기 제어 신호의 주기를 결정하는 전압 보간 회로.
  2. 제1항에 있어서, 상기 스위칭부는
    상기 커패시터들과 상기 제 및 제2 전원 터미널들을 직렬로 연결하는 복수의 제1 스위치들; 및
    상기 커패시터들을 상호 병렬로 연결하는 복수의 제2 스위치들을 포함하는 것을 특징으로 하는 전압 보간 회로.
  3. 제1항에 있어서,
    상기 제어 신호는 하이 레벨 및 로우 레벨에 해당하는 위상을 포함하고,
    상기 스위칭부는 상기 제어 신호의 위상이 상기 하이 레벨에 해당하면 상기 커패시터들을 상기 제1 및 제2 전원 터미널들에 직렬로 연결하여 상기 복수의 전원터미널들에 인가된 전압을 분배하고,
    상기 제어 신호의 위상이 상기 로우 레벨에 해당하면 상기 커패시터들을 상호 병렬 연결하여 상기 커패시터들 상호 간에 전하를 공유하도록 하는 것을 특징으로 하는 전압 보간 회로.
  4. 제1항에 있어서,
    특정 주기를 갖는 구형파(square wave)의 제어 신호를 생성하는 제어부를 더 포함하는 전압 보간 회로.
  5. 제4항에 있어서, 상기 제어부는
    상기 제어 신호의 주기를 하기의 수학식에 따라 결정하는 것을 특징으로 하는 전압 보간 회로.
    [수학식]
    Figure 112013091220787-pat00008

    여기에서, T는 제어 신호의 주기, n은 전압 보간 회로의 비트 수, Ntc는 자연수, R_str은 한 쌍의 전원 터미널과 연결되는 저항 성분, R_sw는 한 쌍의 전원 터미널들과 직렬 연결된 커패시터들간의 저항 성분(스위칭부의 저항 성분 포함), Nc는 채널 수(드라이버 IC에 구현되는 채널 수), C_unit은 커패시터들 각각의 용량(평균 용량)
  6. 제1항에 있어서,
    상기 커패시터들 각각의 일 극성에 연결되어 하나의 전압을 선택적으로 출력하는 출력 스위칭부를 더 포함하는 전압 보간 회로.
  7. 제1항에 있어서,
    특정 전압 사이에 상호 직렬로 연결된 저항들과 상기 저항들을 연결하는 노드들을 포함하고, 상기 특정 전압을 분배하는 주 저항 열; 및
    상기 주 저항 열로부터 인접한 복수의 노드들을 선택하여 상기 제1 및 제2 전원 터미널들과 연결하는 입력 스위칭부를 더 포함하는 전압 보간 회로.
  8. 제1항에 있어서, 상기 전압 보간 회로는
    상기 제1 및 제2 전원 터미널들과 연결될 수 있는 8개의 커패시터들를 포함하고,
    상기 스위칭부는 상기 제어 신호에 따라 상기 8개의 커패시터들 간의 직렬 및 병렬 연결들을 교번시키는 것을 특징으로 하는 전압 보간 회로.
  9. 특정 전압 사이에 상호 직렬로 연결된 2n개의 저항들을 포함하는 저항 열;
    상기 저항 열로부터 특정 저항의 양단 전압을 선택하고 상기 양단 전압을 제1 및 제2 전원 터미널들에 출력하는 n비트 입력 스위칭부;
    상기 입력 스위칭부의 상기 제1 및 제2 전원 터미널들과 연결되어 m개의 보간 전압들을 출력하는 전압 보간 회로; 및
    상기 m개의 보간 전압들 중 하나를 선택하는 출력 스위칭부를 포함하고,
    상기 전압 보간 회로는
    상기 입력 스위칭부의 상기 제1 및 제2 전원 터미널들 사이에 연결되는 m개의 커패시터들; 및
    제어 신호에 따라 상기 커패시터들 및 상기 제1 및 제2 전원 터미널들의 직렬 연결과 상기 커패시터들의 병렬 연결을 교번적으로 수행하는 스위칭부;를 포함하고,
    상기 전압 보간 회로는 상기 커패시터들의 용량과 상기 스위칭부의 저항 성분을 기초로 상기 제어 신호의 주기를 결정하는 것을 특징으로 하는 디지털-아날로그 변환기.
  10. 제9항에 있어서, 상기 디지털-아날로그 변환기는
    상기 저항 열, 상기 n비트 입력 스위칭부 및 상기 출력 스위칭부를 포함하는 제1 계층; 및
    상기 전압 보간 회로의 적어도 일부를 포함하는 제2 계층으로 구현된 것을 특징으로 하는 디지털-아날로그 변환기.
KR1020130120134A 2013-10-08 2013-10-08 전압 보간 회로 및 디지털-아날로그 변환기 KR102108289B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130120134A KR102108289B1 (ko) 2013-10-08 2013-10-08 전압 보간 회로 및 디지털-아날로그 변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130120134A KR102108289B1 (ko) 2013-10-08 2013-10-08 전압 보간 회로 및 디지털-아날로그 변환기

Publications (2)

Publication Number Publication Date
KR20150041515A KR20150041515A (ko) 2015-04-16
KR102108289B1 true KR102108289B1 (ko) 2020-05-07

Family

ID=53034986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130120134A KR102108289B1 (ko) 2013-10-08 2013-10-08 전압 보간 회로 및 디지털-아날로그 변환기

Country Status (1)

Country Link
KR (1) KR102108289B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101270457B1 (ko) 2004-03-27 2013-05-31 치 메이 옵토일렉트로닉스 코포레이션 디지털-아날로그 변환기

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1290266C (zh) 2001-09-04 2006-12-13 松下电器产业株式会社 A/d转换器
KR100708939B1 (ko) * 2005-08-08 2007-04-17 삼성전기주식회사 디지털/아날로그 변환기
KR100857676B1 (ko) * 2007-02-02 2008-09-08 삼성에스디아이 주식회사 디지털-아날로그 변환기 및 이를 이용한 데이터 구동부와평판 표시장치
KR101170620B1 (ko) 2010-05-13 2012-08-02 주식회사 실리콘웍스 전하 차감법 및 전하 전송 보간 방법이 적용된 디지털-아날로그 컨버터 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101270457B1 (ko) 2004-03-27 2013-05-31 치 메이 옵토일렉트로닉스 코포레이션 디지털-아날로그 변환기

Also Published As

Publication number Publication date
KR20150041515A (ko) 2015-04-16

Similar Documents

Publication Publication Date Title
KR101081356B1 (ko) 액정 디스플레이 패널 구동 회로
JP4401378B2 (ja) デジタルアナログ変換回路とデータドライバ及びそれを用いた表示装置
JP4644760B2 (ja) Ｄａコンバータ
KR100424828B1 (ko) 디지털-아날로그 변환기 및 액티브 매트릭스 액정 표시 장치
KR100892250B1 (ko) 디스플레이 구동 장치
KR101243169B1 (ko) 디지털·아날로그 변환기
KR100822801B1 (ko) 디지털-아날로그 변환기 및 그것을 포함하는 소스 드라이버
JP4241466B2 (ja) 差動増幅器とデジタル・アナログ変換器並びに表示装置
JP3418676B2 (ja) 液晶駆動回路
US20060007028A1 (en) Digital-to-analog converter with secondary resistor string
JP4648779B2 (ja) ディジタル・アナログ変換器
WO2006092755A2 (en) Disital-to-analogue driving circuit for active matrix array device
JP2001136069A (ja) デジタルアナログ変換回路
JP4676183B2 (ja) 階調電圧生成装置，液晶駆動装置，液晶表示装置
KR102108289B1 (ko) 전압 보간 회로 및 디지털-아날로그 변환기
JP4397291B2 (ja) 表示装置の駆動回路、及び表示装置の駆動方法
CN113678188A (zh) 显示装置的输出驱动器
KR20060062335A (ko) 커패시터 ｄａｃ를 이용하여 비선형 감마 특성을 구현하는감마 보정 장치 및 그 감마 보정 방법
US7916059B2 (en) Digital-analog conversion device and method for the digital-analog conversion
CN109672443B (zh) 数模转换器以及显示装置
KR100375203B1 (ko) 디지털-아날로그 변환방법 및 그 장치
JPH06268522A (ja) 容量列形ｄａ変換回路
JP2006050572A (ja) Ｄ／ａ変換器
JP2009065481A (ja) ディジタル・アナログ変換器およびこれを用いた液晶表示装置
JP2006311591A (ja) Ｄａ変換器、及び液晶表示装置の駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant